TWI549188B - 半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固體攝影元件的製造方法 - Google Patents

半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固體攝影元件的製造方法 Download PDF

Info

Publication number
TWI549188B
TWI549188B TW102141072A TW102141072A TWI549188B TW I549188 B TWI549188 B TW I549188B TW 102141072 A TW102141072 A TW 102141072A TW 102141072 A TW102141072 A TW 102141072A TW I549188 B TWI549188 B TW I549188B
Authority
TW
Taiwan
Prior art keywords
wafer
semiconductor
epitaxial
atoms
carbon
Prior art date
Application number
TW102141072A
Other languages
English (en)
Other versions
TW201428854A (zh
Inventor
門野武
栗田一成
Original Assignee
勝高股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 勝高股份有限公司 filed Critical 勝高股份有限公司
Publication of TW201428854A publication Critical patent/TW201428854A/zh
Application granted granted Critical
Publication of TWI549188B publication Critical patent/TWI549188B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/48—Ion implantation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固 體攝影元件的製造方法
本發明是有關於一種半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固體攝影元件的製造方法。本發明特別是有關於一種藉由發揮更高的吸除(gettering)能力而可抑制金屬污染的半導體磊晶晶圓的製造方法。
作為使半導體元件(device)的特性變差的因素，可舉出金屬污染。例如，在背面照射型固體攝影元件中，混入至作為該元件的基板的半導體磊晶晶圓中的金屬成為使固體攝影元件的暗電流增加的因素，從而產生被稱為白點缺陷(white spot defect)的缺陷。背面照射型固體攝影元件藉由將配線層等配置於較感測器(sensor)部更下層的位置，而使來自外部的光直接進入至感測器，從而即使在暗處等亦可拍攝到更鮮明的圖像或動態影像，因此近年來，被廣泛用於數位攝影機(digital video camera)或智慧 型手機(smartphone)等行動電話。因此，希望盡可能減少白點缺陷。
金屬混入至晶圓主要是產生於半導體磊晶晶圓的製造步驟及固體攝影元件的製造步驟(元件製造步驟)中。作為前者的半導體磊晶晶圓的製造步驟中的金屬污染，可認為是由如下因素等所引起：來自磊晶成長爐的構成材料的重金屬顆粒；或者，由於使用氯系氣體作為磊晶成長時的爐內氣體，故其配管材料經金屬腐蝕而產生的重金屬顆粒。近年來，該些金屬污染藉由將磊晶成長爐的構成材料更換成耐腐蝕性優異的材料等，而在某種程度上得到改善，但是並不充分。另一方面，在作為後者的固體攝影元件的製造步驟中，在離子注入、擴散及氧化熱處理等各處理中，有可能產生半導體基板的重金屬污染。
因此，先前是在半導體磊晶晶圓上形成用以擷取金屬的吸除點(gettering sink)，或者使用高濃度硼基板等金屬的擷取能力(吸除能力)高的基板，來避免對半導體晶圓的金屬污染。
作為在半導體晶圓上形成吸除點的方法，通常是在半導體晶圓的內部形成作為晶體缺陷(crystal defect)的氧析出物(亦稱為主體微缺陷(Bulk Micro Defect，BMD))或形成位錯的內部吸除(Intrinsic Gettering，IG)法、在半導體晶圓的背面上形成吸除點的外部吸除(Extrinsic Gettering，EG)法。
此處，作為重金屬的吸除法的方法之一，有藉由離子注入而在半導體晶圓中形成吸除部位(gettering site)的技術。例如， 在專利文獻1中記載有如下製造方法：自矽晶圓的一面注入碳離子而形成碳離子注入區域之後，在該表面上形成矽磊晶層，而製成矽磊晶晶圓。在該技術中，碳離子注入區域作為吸除部位而發揮作用。
又，在專利文獻2中記載有如下技術：對含氮的矽基板注入碳離子而形成碳/氮混合區域之後，在矽基板的表面上形成矽磊晶層，藉此製造出與專利文獻1所記載的技術相比可進一步降低白點缺陷的半導體基板。
此外，在專利文獻3中記載有如下技術：對含有碳及氮中的至少一者的矽基板注入硼離子或碳離子之後，在矽基板的表面上形成矽磊晶層，藉此製造出具有吸除能力、並且在磊晶層上無晶體缺陷的磊晶矽晶圓。
進而此外，在專利文獻4中記載有如下技術：對含碳的矽基板，在距離該矽基板的表面深1.2μm的位置注入碳離子，而形成寬度較寬的碳離子注入層之後，在矽基板的表面上形成矽磊晶層，藉此製造出具有強大的吸除能力並且無磊晶缺陷的磊晶晶圓。
[先前技術文獻]
[專利文獻]
[專利文獻1]日本專利特開平6-338507號公報
[專利文獻2]日本專利特開2002-134511號公報
[專利文獻3]日本專利特開2003-163216號公報
[專利文獻4]日本專利特開2010-016169號公報
上述專利文獻1~專利文獻4中所記載的技術均是在磊晶層形成前將單體離子(monomer ion)(單離子(single ion))注入至半導體晶圓。但是，根據本發明者等人的研究，在由實施了單體離子注入的半導體磊晶晶圓製造的固體攝影元件中，吸除能力依然不充分，從而可知在該半導體磊晶晶圓中需要更強大的吸除能力。
因此，鑒於上述問題，本發明的目的在於提供一種可藉由發揮更高的吸除能力來抑制金屬污染的半導體磊晶晶圓及其製造方法、以及使用該半導體磊晶晶圓來製造固體攝影元件的方法。
根據本發明者等人的進一步研究發現：對具有含有碳及氮中的至少一者的主體半導體晶圓的半導體晶圓照射團簇離子(cluster ion)，藉此與注入單體離子的情形時相比，存在以下的優點。即，當照射團簇離子時，即使以與單體離子相等的加速電壓進行照射，亦能夠使每1原子或每1分子以比單體離子的情況小的能量與半導體晶圓發生碰撞。並且，由於可一次照射多個原子，故而可將所照射的元素的深度方向分佈(profile)的峰值濃度設為高濃度，且可使峰值位置位於更接近於半導體晶圓表面的位置。其結果發現吸除能力得到提高，從而完成本發明。
即，本發明的半導體磊晶晶圓的製造方法的特徵在於包括：第1步驟，對含有碳及氮中的至少一者的半導體晶圓照射團 簇離子，在該半導體晶圓的表面上，形成由上述團簇離子的構成元素固溶而成的改質層；以及第2步驟，在上述半導體晶圓的改質層上形成第1磊晶層。
本發明中，上述半導體晶圓可設為矽晶圓。
又，上述半導體晶圓亦可設為在矽晶圓的表面上形成有第2磊晶層的磊晶晶圓，此時，在上述第1步驟中，上述改質層形成於上述第2磊晶層的表面。
此處，上述半導體晶圓中的碳濃度較佳的是設為1×1015個原子/cm3(atoms/cm3)以上且1×1017atoms/cm3以下(ASTM F123 1981)，氮濃度較佳的是設為5×1012atoms/cm3以上且5×1014atoms/cm3以下。
又，上述半導體晶圓中的氧濃度較佳為9×1017atoms/cm3以上且18×1017atoms/cm3以下(ASTM F121 1979)。
此處，較佳為在上述第1步驟之後且上述第2步驟之前，對上述半導體晶圓實施用以促進氧析出物的形成的熱處理。
又，上述團簇離子較佳為含有碳作為構成元素，更佳為含有包含碳在內的2種以上的元素作為構成元素。並且，上述團簇離子亦可更包含摻質(dopant)元素，該摻質元素可設為選自由硼、磷、砷及銻所組成的組群中的1種以上的元素。
此外，上述第1步驟較佳為在每個碳原子的加速電壓為50keV/原子(keV/atom)以下，團簇尺寸(cluster size)為100個以下，碳的摻雜量為1×1016atoms/cm2以下的條件下進行。
其次，本發明的半導體磊晶晶圓的特徵在於包括：半導體晶圓，具有含有碳及氮中的至少一者的主體半導體晶圓；改質層，形成於該半導體晶圓的表面上，由特定元素固溶於該半導體晶圓中而成；以及該改質層上的第1磊晶層；且在上述改質層中的上述特定元素的深度方向的濃度分佈的半峰全幅值為100nm以下。
此處，上述半導體晶圓可設為矽晶圓。
又，上述半導體晶圓亦可設為在矽晶圓的表面上形成有第2磊晶層的磊晶晶圓，此時，上述改質層位於上述第2磊晶層的表面。
此處，上述半導體晶圓中的碳濃度較佳的是設為1×1015atoms/cm3以上且1×1017atoms/cm3以下(ASTM F123 1981)，且氮濃度較佳的是設為5×1012atoms/cm3以上且5×1014atoms/cm3以下。
又，上述半導體晶圓中的氧濃度較佳為9×1017atoms/cm3以上且18×1017atoms/cm3以下(ASTM F121 1979)。
進而此外，較佳為上述改質層中的上述濃度分佈的峰值位於距離上述半導體晶圓的表面的深度為150nm以下的範圍內，且其峰值濃度較佳為1×1015atoms/cm3以上。
此處，較佳為上述特定元素含有碳，更佳為上述特定元素含有包含碳在內的2種以上的元素。並且，上述特定元素亦可更包含摻質元素，該摻質元素可設為選自由硼、磷、砷及銻所組 成的組群中的1種以上的元素。
並且，本發明的固體攝影元件的製造方法的特徵在於：在第1磊晶層上形成固體攝影元件，該第1磊晶層位於藉由上述任一製造方法而製造的半導體磊晶晶圓或上述任一半導體磊晶晶圓的表面上。
根據本發明的半導體磊晶晶圓的製造方法，對具有含有碳及氮中的至少一者的主體半導體晶圓的半導體晶圓照射團簇離子，而在該半導體晶圓的表面上形成由上述團簇離子的構成元素固溶而成的改質層，因此可藉由該改質層發揮更高的吸除能力，而製造出可抑制金屬污染的半導體磊晶晶圓。
10‧‧‧半導體晶圓
10A‧‧‧半導體晶圓的表面
12‧‧‧主體半導體晶圓
14‧‧‧第2磊晶層(半導體磊晶層)
16‧‧‧團簇離子
18‧‧‧改質層
20‧‧‧第1磊晶層
100、200‧‧‧半導體磊晶晶圓
圖1(A)、圖1(B)、圖1(C)是說明本發明的第1實施形態的半導體磊晶晶圓100的製造方法的模式剖面圖。
圖2(A)、圖2(B)、圖2(C)、圖2(D)是說明本發明的第2實施形態的半導體磊晶晶圓200的製造方法的模式剖面圖。
圖3(A)是說明照射團簇離子時的照射機制的示意圖，圖3(B)是說明注入單體離子時的注入機制的示意圖。
圖4是關於本發明例1及比較例1的矽晶圓的碳濃度分佈。
圖5是關於本發明例1及比較例1的磊晶矽晶圓的碳濃度分佈。
以下，一方面參照圖式，一方面詳細說明本發明的實施形態。再者，對於相同的構成要素，原則上標附相同的參照編號，並省略說明。而且，在圖1(A)、圖1(B)、圖1(C)及圖2(A)、圖2(B)、圖2(C)、圖2(D)中，為了便於說明，與實際的厚度的比例不同，相對於半導體晶圓10而誇張表示第2磊晶層14及第1磊晶層20的厚度。
如圖1(A)、圖1(B)、圖1(C)所示，本發明的第1實施形態的半導體矽晶圓100的製造方法的特徵在於包括：第1步驟(圖1(A)、圖1(B))，對含有碳及氮中的至少一者的半導體晶圓10照射團簇離子16，而在半導體晶圓10的表面10A上，形成由該團簇離子16的構成元素固溶而成的改質層18；以及第2步驟(圖1(C))，在半導體晶圓10的改質層18上形成第1磊晶層20。圖1(C)是該製造方法的結果所獲得的半導體磊晶晶圓100的示意剖面圖。
首先，在本實施形態中，半導體晶圓10例如可舉出包含矽、化合物半導體(GaAs、GaN、SiC)的單晶晶圓，但當製造背面照射型固體攝影元件時，通常是使用單晶矽晶圓。並且，半導體晶圓10可使用利用線鋸機(wire saw)等對單晶矽錠(ingot)進行切片而成者，該單晶矽錠是藉由丘克拉斯基(Czochralski method，CZ)法或懸浮區熔(Floating zone method，FZ)法而培育的。亦可在該半導體晶圓10中添加任意的雜質摻雜劑，而形成 為n型或p型。
並且，作為半導體晶圓10，如圖2(A)所示，亦可舉出在主體半導體晶圓12的表面上形成有半導體磊晶層(第2磊晶層)14的磊晶晶圓。例如為在主體的單晶矽晶圓的表面上形成有矽磊晶層的磊晶矽晶圓。矽磊晶層可藉由化學氣相沈積(Chemical Vapor Deposition，CVD)法而在通常的條件下形成。第2磊晶層14的厚度較佳的是設為0.1μm~10μm的範圍內，更佳的是設為0.2μm~5μm的範圍內。
作為其例，如圖2(A)、圖2(B)、圖2(C)、圖2(D)所示，本發明的第2實施形態的半導體磊晶晶圓200的製造方法是首先進行第1步驟(圖2(A)~圖2(C))，對在主體半導體晶圓12的表面(至少單面)上形成有第2磊晶層14的半導體晶圓10的表面10A照射團簇離子16，從而在半導體晶圓的表面10A(在本實施形態中為第2磊晶層14的表面)上，形成由團簇離子16的構成元素固溶而成的改質層18。進而，進行第2步驟(圖2(D))，在半導體晶圓10的改質層18上形成第1磊晶層20。圖2(D)是該製造方法的結果所獲得的半導體磊晶晶圓200的示意剖面圖。
在本發明的第1實施形態及第2實施形態中，將含有碳及氮中的至少一者的半導體晶圓10用作半導體磊晶晶圓100、半導體磊晶晶圓200的基板。添加至半導體晶圓10內的碳具有促進在主體內的氧析出核或BMD的成長的作用，另一方面，添加至半導體晶圓10內的氮具有在晶圓主體內形成具有熱穩定性的BMD 的作用，該BMD即使受到磊晶步驟等的高溫熱處理，亦難以消除。晶圓內所存在的BMD具有擷取自半導體晶圓10的背面側混入的金屬雜質的能力(IG能力)，因此藉由將半導體晶圓10中的碳濃度或氮濃度控制在適當範圍內，可提高半導體晶圓10的吸除能力。
半導體晶圓10中的碳濃度較佳的是設為1×1015atoms/cm3以上且1×1017atoms/cm3(ASTM F123 1981)以下。此處，藉由設為1×1015atoms/cm3以上，可促進半導體晶圓10中所含的氧的析出。又，藉由設為1×1017atoms/cm3以下，可防止在培育作為半導體晶圓10的原材料的單晶矽錠時產生錯位。碳濃度在例如利用CZ法培育單晶矽錠時，可藉由變更投入至石英坩堝中的碳粉等的投入量來進行調整。
並且，半導體晶圓10中的氮濃度較佳的是設為5×1012atoms/cm3以上且5×1014atoms/cm3以下。此處，藉由設為5×1012atoms/cm3以上，可使對金屬雜質的擷取而言充分的密度的BMD形成於半導體晶圓10中。並且，藉由設為5×1014atoms/cm3以下，可抑制在第1磊晶層20的表層中產生積層缺陷等磊晶缺陷。半導體晶圓10中的氮濃度更佳的是設為1×1014atoms/cm3以下。氮濃度例如在利用CZ法培育單晶矽錠時，可藉由變更投入至石英坩堝中的氮化矽的量來進行調整。
為了藉由該些濃度範圍的碳及氮而獲得充分的氧析出效果，半導體晶圓10中的氧濃度較佳的是設為9×1017atoms/cm3 以上。並且，較佳的是設為18×1017atoms/cm3(ASTM F121 1979)以下，藉此，可抑制在第1磊晶層20的表層中產生磊晶缺陷。該氧濃度例如在利用CZ法培育單晶矽錠時，例如可藉由變更石英坩堝的旋轉速度來進行調整。
此處，關於本發明的特徵步驟即團簇離子照射步驟，一併說明採用該步驟的技術意義及作用效果。照射團簇離子16的結果所形成的改質層18是團簇離子16的構成元素經固溶而局部地存在於半導體晶圓10的表面的晶體的晶格隙(interstitial)位置或置換位置的區域，作為吸除部位而發揮作用。其理由推測如下。即，以團簇離子的形態照射的碳或硼等的元素以高密度局部存在於單晶矽的置換位置或晶格隙位置。並且，經試驗確認，當使碳或硼固溶至單晶矽的平衡濃度以上為止時，重金屬的固溶度(過渡金屬(transition metals)的飽和溶解度)極度增加。即，可認為是重金屬的固溶度藉由經固溶至平衡濃度以上為止的碳或硼而增加，藉此對重金屬的擷取率顯著增加。
此處，在本發明中，由於照射團簇離子16，故而與注入單體離子的情形時相比，可獲得更高的吸除能力，此外亦可省略恢復熱處理。因此，可更有效率地製造具有高吸除能力的半導體磊晶晶圓100、半導體磊晶晶圓200，利用藉由本製造方法而獲得的半導體磊晶晶圓100、半導體磊晶晶圓200所製造的背面照射型固體攝影元件與先前相比，可有望抑制白點缺陷產生。
再者，在本說明書中，所謂「團簇離子」，是指對多個原 子或分子集合而成塊的團簇賦予正電荷或負電荷而經離子化的離子。團簇是多個(通常為2個~2000個左右)原子或分子彼此鍵結而成的塊狀集團。
本發明者等人對藉由照射團簇離子16而獲得高吸除能力的作用考慮如下。
當對矽晶圓例如注入碳的單體離子時，如圖3(B)所示，單體離子彈開構成矽晶圓的矽原子，而被注入至矽晶圓中的特定深度位置。此處，注入深度取決於注入離子的構成元素的種類及離子的加速電壓。此時，矽晶圓的深度方向上的碳的濃度分佈變得比較寬，被注入的碳的存在區域大概為0.5μm~1μm左右。當以相同能量同時照射多種離子時，元素越輕，被注入得越深，即，根據各個元素的質量，被注入至不同的位置，因此注入元素的濃度分佈變得更寬。
此外，單體離子通常以150keV~2000keV左右的加速電壓進行注入，但是各離子以其能量與矽原子發生碰撞，因此注入有單體離子的矽晶圓表面部的結晶性被打亂，從而打亂其後在晶圓表面上成長的磊晶層的結晶性。並且，加速電壓越大，結晶性打亂程度越大。因此，必須以高溫且長時間進行用以使注入離子後被打亂的結晶性恢復的熱處理(恢復熱處理)。
另一方面，當對矽晶圓照射例如包含碳及硼的團簇離子16時，如圖3(A)所示，當團簇離子16照射至矽晶圓時，會以其能量瞬間達到1350℃~1400℃左右的高溫狀態，導致矽發生熔 解。其後，矽迅速冷卻，碳及硼固溶於矽晶圓中的表面附近。即，本說明書中的所謂「改質層」，是指所照射的離子的構成元素固溶於矽晶圓表面的晶體的晶格隙位置或置換位置而成的層。矽晶圓的深度方向上的碳及硼的濃度分佈取決於團簇離子16的加速電壓及團簇尺寸，但較單體離子的情形時更尖銳，被照射的碳及硼所局部存在的區域(即，改質層)成為厚度為大概500nm以下的區域(例如50nm~400nm左右)。再者，以團簇離子的形態照射的元素在磊晶層20的形成過程中會產生少許熱擴散。因此，第1磊晶層20形成後的碳及硼的濃度分佈在該些元素所局部存在的峰值的兩側形成寬的擴散區域。但是，改質層的厚度未大幅變化(參照下述圖5)。其結果為，可將碳及硼的析出區域設為局部且設為高濃度。並且，由於在矽晶圓的表面附近形成改質層18，因此可實現更臨近吸除(proximity gettering)。其結果可認為，能獲得更高的吸除能力。再者，只要為團簇離子的形態，則可同時照射多種離子。
並且，團簇離子16通常是以10keV/團簇(Cluster)~100keV/Cluster左右的加速電壓進行照射，但是團簇為多個原子或分子的集合體，因此可縮小每個原子或每個分子的能量而植入，故而帶給矽晶圓的晶體的損害小。此外，亦由於如上所述的注入機制的不同，照射團簇離子與注入單體離子相比較不會打亂半導體晶圓10的結晶性。因此，在第1步驟之後，可不對半導體晶圓10進行恢復熱處理，而將半導體晶圓10搬送至磊晶成長裝 置進行第2步驟。
團簇離子16根據鍵結樣式而存在多種團簇，例如可利用如以下文獻所記載的公知的方法來生成。氣體團簇束(gas cluster beam)的生成法有：(1)日本專利特開平9-41138號公報，(2)日本專利特開平4-354865號公報；離子束的生成法有：(1)「荷電粒子束工學」：石川順三、ISBN978-4-339-00734-3、科羅娜(Coronasha)公司，(2)「電子與離子束工學」、電氣學會、ISBN4-88686-217-9、歐姆(Ohmsha)公司，(3)「團簇離子束基礎及應用」、ISBN4-526-05765-7、日刊工業報社。並且，通常，產生正電荷的團簇離子是使用尼爾森(Nielsen)型離子源或考夫曼(Kaufman)型離子源，負電荷的團簇離子的產生是使用利用體積生成法的大電流負離子源。
以下，說明團簇離子16的照射條件。首先，所照射的元素並無特別限定，可舉出碳、硼、磷、砷、銻等。但是，自獲得更高的吸除能力的角度考慮，較佳為團簇離子16含有碳作為構成元素。晶格位置的碳原子的共價鍵半徑較單晶矽更小，從而會形成矽晶體晶格的收縮場(contraction field)，因此吸附晶格隙的雜質的吸除能力高。
並且，更佳為含有包含碳在內的2種以上的元素作為構成元素。其原因在於，可有效率地吸除的金屬的種類根據析出元素的種類而不同，因此藉由使2種以上的元素固溶，可應對更廣泛的金屬污染。例如，當為碳時，可有效率地吸除鎳，當為硼時， 可有效率地吸除銅、鐵。
此外，除了碳或包含碳在內的2種以上的元素，亦可更包含摻質元素作為構成元素。作為該摻質元素，可使用選自由硼、磷、砷及銻所組成的組群中的1種以上的元素。
經離子化的化合物亦無特別限定，但若列舉適於離子化的化合物，則作為碳源，可舉出乙烷、甲烷、丙烷、聯苄(C14H14)、二氧化碳(CO2)等，作為硼源，可舉出乙硼烷(diborane)、癸硼烷(B10H14)等。例如，當將混合有聯苄及癸硼烷的氣體作為材料氣體時，可生成碳、硼及氫集合而成的氫化合物團簇。並且，若將環己烷(C6H12)作為材料氣體，可生成包含碳及氫的團簇離子。又，作為碳源化合物，特佳為使用由芘(C16H10)、聯苄(C14H14)等所生成的團簇CnHm(3≦n≦16、3≦m≦10)。其目的在於容易形成小尺寸的團簇離子束。
此外，藉由控制團簇離子16的加速電壓及團簇尺寸，可控制改質層18中的構成元素的深度方向的濃度分佈的峰值的位置。再者，本說明書中所謂「團簇尺寸」，是指構成1個團簇的原子或分子的個數。
在本發明的第1步驟中，自獲得更高的吸除能力的角度考慮，較佳為以改質層18中的構成元素的深度方向的濃度分佈的峰值位於距離半導體晶圓10的表面10A的深度為150nm以下的範圍內的方式，來照射團簇離子16。再者，在本說明書中，當構成元素包含2種以上的元素時，所謂「構成元素的深度方向的濃度 分佈」並非指合計，而是指關於各個單獨的元素的分佈。
作為將峰值位置設定於該深度的範圍內所必需的條件，當使用CnHm(3≦n≦16、3≦m≦10)作為團簇離子16時，每個碳原子的加速電壓設為大於0keV/atom且50keV/atom以下，較佳的是設為40keV/atom以下。並且，團簇尺寸設為2個~100個，較佳的是設為60個以下，更佳的是設為50個以下。
再者，於進行加速電壓的調整時，通常使用(1)靜電加速、(2)高頻加速這兩種方法。作為前者的方法，有如下方法：將多個電極等間隔地排列，對該些電極之間施加相等的電壓，沿軸方向形成等加速電場。作為後者的方法，有線形直線加速器(linear accelerator)法，即，一方面使離子呈直線狀移動一方面利用高頻進行加速。並且，團簇尺寸的調整可藉由調整自噴嘴噴出的氣體的氣體壓力及真空容器的壓力、進行離子化時施加至長絲(filament)的電壓等來進行。再者，團簇尺寸可藉由如下方式而求出：藉由四極(quadrupole)高頻電場的質量分析或時差測距(time-of-flight)質量分析而求出團簇個數分佈，並取得團簇個數的平均值。
並且，團簇摻雜量可藉由控制離子照射時間來進行調整。在本發明中，碳的摻雜量設為1×1013atoms/cm2~1×1016atoms/cm2，較佳的是設為5×1015atoms/cm2以下。其原因在於，當小於1×1013atoms/cm2時，有可能無法充分獲得吸除能力，當大於1×1016atoms/cm2時，有可能對磊晶表面造成大的損害。
根據本發明，如上所述，無須使用快速熱退火(Rapid Thermal Annealing，RTA)或快速熱氧化(Rapid Thermal Oxidation，RTO)等的與磊晶裝置另外的急速升降溫熱處理裝置來進行恢復熱處理。其原因在於，在以下所述的用以形成第1磊晶層20的磊晶裝置內，藉由在磊晶成長之前所進行的氫烘烤處理，而使半導體晶圓10的結晶性充分恢復。氫烘烤處理的通常條件是將磊晶成長裝置內設為氫環境，在600℃以上且900℃以下的爐內溫度下將半導體晶圓10投入至爐內，以1℃/秒以上且15℃/秒以下的升溫速度升溫至1100℃以上且1200℃以下的溫度範圍為止，並在該溫度下保持30秒以上且1分鐘以下的時間。該氫烘烤處理本來是用以藉由磊晶層成長前的洗浄處理來去除形成於晶圓表面上的自然氧化膜的處理，但藉由上述條件的氫烘烤，可使半導體晶圓10的結晶性充分恢復。
當然，亦可在第1步驟之後、第2步驟之前，使用與磊晶裝置另外的熱處理裝置來進行恢復熱處理。該恢復熱處理只要在900℃以上且1200℃以下進行10秒以上且1小時以下即可。此處，將熱處理溫度設為900℃以上且1200℃以下的原因在於，若小於900℃，則難以獲得結晶性的恢復效果，另一方面，其原因在於若超過1200℃，則會產生由高溫下的熱處理所引起的滑動(slip)，而且，對裝置的熱負載增大。並且，將熱處理時間設為10秒以上且1小時以下的原因在於，若小於10秒，則難以獲得恢復效果，另一方面，其原因在於若大於1小時，則會導致生產性 下降，對裝置的熱負載增大。
此種恢復熱處理例如可利用RTA或RTO等的急速升降溫熱處理裝置、或批次式(batch-type)熱處理裝置(立式熱處理裝置、臥式熱處理裝置)來進行。前者由於是燈照射加熱方式，故而在裝置構造上不適於長時間處理，而適於15分鐘以內的熱處理。另一方面，後者儘管要花費時間來使溫度上升至特定溫度為止，但可一次同時處理多塊晶圓。並且，由於是電阻加熱方式，所以可進行長時間的熱處理。所使用的熱處理裝置只要考慮團簇離子16的照射條件而選擇適當的裝置即可。
作為形成於改質層18上的第1磊晶層20，可舉出矽磊晶層，可藉由通常的條件而形成。例如，將氫氣作為載氣，將二氯矽烷、三氯矽烷等來源氣體(source gas)導入至腔室內，成長溫度亦根據所使用的來源氣體而不同，但可在大概1000℃~1200℃的溫度範圍的溫度下藉由CVD法而在矽晶圓10上使磊晶成長。第1磊晶層20較佳的是厚度設為1μm~15μm的範圍內。其原因在於，當小於1μm時，藉由來自矽晶圓10的摻雜劑的外方擴散，第1磊晶層20的電阻率有可能發生變化，而且，當大於15μm時，有可能對固體攝影元件的分光感度特性產生影響。第1磊晶層20成為用以製造背面照射型固體攝影元件的裝置層。
再者，可在第1步驟之後且第2步驟之前，對半導體晶圓10實施用以促進氧析出物的形成的熱處理。該熱處理例如是將團簇離子16照射後的半導體晶圓搬送至立式熱處理爐，例如在 600℃以上且900℃以下，進行15分鐘以上且4小時以下。藉由該熱處理，可形成充分密度的BMD，從而發揮對自半導體磊晶晶圓100、半導體磊晶晶圓200的背面側混入的金屬雜質的吸除能力。並且，該熱處理亦可兼用作上述恢復熱處理。
其次，說明藉由上述製造方法而獲得的半導體磊晶晶圓100、半導體磊晶晶圓200。第1實施形態的半導體磊晶晶圓100及第2實施形態的半導體磊晶晶圓200如圖1(C)及圖2(D)所示，包括：半導體晶圓10，含有碳及氮中的至少一者、改質層18，形成於該半導體晶圓10的表面上，由特定元素固溶於半導體晶圓10中而成、以及該改質層18上的第1磊晶層20。此處，其特徵在於，改質層18中的特定元素的濃度分佈的半峰全幅值W為100nm以下。
即，根據本發明的半導體磊晶晶圓的製造方法，與注入單體離子相比，可將構成團簇離子的元素的析出區域設為局部且高濃度，其結果為，可將上述半峰全幅值W設為100nm以下。作為下限，可設定為10nm。再者，本說明書中的「深度方向的濃度分佈」，是指藉由二次離子質量分析法(Secondary Ion Mass Spectrometry，SIMS)而測定的深度方向的濃度分佈。並且，所謂「特定元素的深度方向的濃度分佈的半峰全幅值」，考慮到測定精度，當磊晶層的厚度大於1μm時，設為在使磊晶層成為1μm的薄膜的狀態下，藉由SIMS而測定特定元素的濃度分佈時的半峰全幅值。
如上所述，半導體晶圓10中的碳濃度較佳的是設為1×1015atoms/cm3以上且1×1017atoms/cm3以下(ASTM F123 1981)，氮濃度較佳的是設為5×1012atoms/cm3以上且5×1014atoms/cm3以下。此外，如上所述，為了藉由該些濃度範圍的碳及氮而獲得充分的氧析出效果，半導體晶圓10中的氧濃度較佳的是設為9×1017atoms/cm3以上(ASTM F121 1979)。
並且，作為特定元素，只要為矽以外的元素，即無特別限制，但如上所述，較佳的是設為碳或包含碳在內的2種以上的元素。並且，特定元素可更包含摻質元素，作為該摻質元素，可使用選自由硼、磷、砷及銻所組成的組群中的1種以上的元素。
自獲得更高的吸除能力的角度考慮，較佳為在半導體磊晶晶圓100、半導體磊晶晶圓200中，改質層18中的濃度分佈的峰值位於距離矽晶圓10的表面的深度為150nm以下的範圍內。並且，濃度分佈的峰值濃度較佳為1×1015atoms/cm3以上，更佳為1×1017atoms/cm3~1×1022atoms/cm3的範圍內，進而更佳為1×1019atoms/cm3~1×1021atoms/cm3的範圍內。
並且，改質層18的深度方向厚度可設為大概30nm~400nm的範圍內。
根據本實施形態的半導體磊晶晶圓100、半導體磊晶晶圓200，藉由發揮較先前更高的吸除能力，可進一步抑制金屬污染。
本發明的實施形態的固體攝影元件的製造方法的特徵在於，在第1磊晶層20上形成固體攝影元件，所述第1磊晶層20 位於藉由上述製造方法而製造的半導體磊晶晶圓或上述半導體磊晶晶圓，即半導體磊晶晶圓100、半導體磊晶晶圓200的表面上。藉由該製造方法而獲得的固體攝影元件與先前相比，可充分抑制白點缺陷的產生。
以上，已說明本發明的代表性實施形態，但本發明並不限定於該些實施形態。例如，亦可在半導體晶圓10上形成2層的磊晶層。
[實施例]
(本發明例1~本發明例5)
以下，對本發明的實施例進行說明。
首先，藉由CZ法，而培育含有表1所示的濃度的碳或氮中的至少一者的單晶矽錠，準備自所獲得的單晶矽錠提取的n型的矽晶圓(直徑：300mm，厚度：775μm，摻雜劑種類：磷，摻雜劑濃度：4×1014atoms/cm3，氧濃度：15×1017atoms/cm3)。其次，使用團簇離子發生裝置(日新離子機器公司製，型號：CLARIS)，生成C5H5團簇作為團簇離子，並在摻雜量為9.00×1013個團簇/cm2(Clusters/cm2)(碳的摻雜量為4.5×1014atoms/cm2)、每個碳原子的加速電壓為14.77keV/atom的條件下，照射至各矽晶圓的表面。接著，將各矽晶圓用氫氟酸(HF)加以清洗之後，搬送至單片式磊晶成長裝置(應用材料(Applied Materials)公司製)內，在裝置內在1120℃的溫度下實施30秒的氫烘烤處理之後，以氫氣為載氣，以三氯矽烷為來源氣體在1150℃下利用CVD法，在矽晶圓上 使矽的磊晶層(厚度：6μm，摻雜劑種類：磷，摻雜劑濃度：1×1015atoms/cm3)磊晶成長，從而製成本發明的磊晶矽晶圓。
(比較例1~比較例5)
取代團簇離子照射步驟，將CO2作為材料氣體，生成碳的單體離子，並在摻雜量為9.00×1013atoms/cm2、加速電壓為300keV/atom的條件下進行單體離子注入步驟，除此以外，以與本發明例1~本發明例5相同的方式，製造比較例的磊晶矽晶圓。
(比較例6)
除了未進行團簇離子的照射以外，在與本發明例1相同的條件下，製作比較例的磊晶矽晶圓。
(比較例7)
除了未進行團簇離子的照射以外，在與本發明例3相同的條件下，製作比較例的磊晶矽晶圓。
(比較例8)
未進行團簇離子的照射，而且未添加碳及氮中的任一者，除此以外，在與本發明例1相同的條件下，製作比較例的磊晶矽晶圓。
對上述本發明例及比較例中所製作的各樣品進行評估。
(1)SIMS測定
首先，為了使剛照射團簇離子後與剛注入單體離子後的碳的分佈的差異明瞭，對本發明例1及比較例1的磊晶層形成之前的矽晶圓進行SIMS測定。將所獲得的碳濃度分佈參考性地示於圖 4。此處，圖4的橫軸的深度是將矽晶圓的表面設為零。
其次，對本發明例1及比較例1的磊晶矽晶圓進行SIMS測定。將所獲得的碳濃度分佈示於圖5。圖5的橫軸的深度是將磊晶矽晶圓的表面設為零。
並且，表1中表示對各本發明例及比較例中所製作的各樣品，在使磊晶層成為1μm的薄膜之後進行SIMS測定時的碳濃度分佈的半峰全幅值。再者，如上所述，表1所示的半峰全幅值是使磊晶層成為1μm的薄膜之後進行SIMS測定時的半峰全幅值，因此表1所示的半峰全幅值與圖5的半峰全幅值不同。並且，表1中亦表示有在薄膜化之後進行SIMS測定時的濃度的峰值位置及峰值濃度。
如圖4所示，若比較本發明例1的剛照射團簇離子後、與比較例1的剛注入單體離子的注入後的中間製造物即磊晶層形成前的矽晶圓的碳濃度分佈，則在照射團簇離子的情形時碳濃度分佈尖銳，在注入單體離子的情形時碳濃度分佈變寬。由此可推定，在磊晶層形成後，碳濃度分佈的傾向亦為同樣。實際上已確認，如由在該些中間製造物上形成有磊晶層時的碳濃度分佈(圖5)亦可知，藉由照射團簇離子，形成有與注入單體離子相比為局部且高濃度的改質層。再者，雖未圖示，但關於本發明例2~本發明例5及比較例2~比較例5，亦獲得具有相同的傾向的濃度分佈。
(2)吸除能力評估
利用鎳(Ni)污染液(1.0×1012atoms/cm2)，分別使用旋塗(spin coat)污染法對本發明例及比較例中所製作的各樣品的磊晶矽晶圓表面故意進行污染，接著實施900℃、30分鐘的熱處理。其後，進行SIMS測定。關於本發明例及比較例，吸除能力的評估是以Ni濃度的峰值進行評估。該評估是根據Ni濃度分佈的峰值濃度的值對評估基準進行如下分類來進行。將所獲得的評估結果示於表1。
◎：1×1017atoms/cm3以上
○：7.5×1016atoms/cm3以上且小於1×1017atoms/cm3
△：小於7.5×1016atoms/cm3
如由表1可知，本發明例1~本發明例5的各磊晶矽晶圓的Ni的濃度峰值均為1×1017atoms/cm3以上，藉由照射團簇離 子而形成的改質層擷取大量的Ni，發揮出高吸除能力。這如表1所示，經照射團簇離子的本發明例1~本發明例5的半峰全幅值均為100nm以下，經注入單體離子的比較例1~比較例5的半峰全幅值均大於100nm，經照射團簇離子的本發明例1~本發明例5與經注入單體離子的比較例1~比較例5相比，碳濃度分佈的半峰全幅值更小，因此可以說能夠獲得更高的吸除能力。再者，在未實施團簇離子照射或單體離子注入的比較例6~比較例8中，Ni的濃度峰值小於7.5×1016atoms/cm3，吸除能力低。
(3)BMD的密度評估
對本發明例及比較例中所製作的各磊晶矽晶圓，實施800℃×4小時及1000℃×16小時的熱處理之後，求出矽晶圓(主體晶圓)中的BMD的密度。其是劈開矽晶圓，對劈開剖面實施光蝕(light etching)(蝕刻量：2μm)處理之後，利用光學顕微鏡觀察晶圓劈開剖面而求出。
其結果已確認，本發明例1~本發明例5及比較例1~比較例7中所製作的各磊晶矽晶圓均形成有1×106atoms/cm2以上的BMD。可認為其原因在於在矽晶圓內添加有碳及/或氮。另一方面，在碳及氮均未添加的比較例8中所製作的樣品晶圓的BMD密度為0.1×106atoms/cm2以下。
(4)磊晶缺陷的評估
利用科磊(KLA-Tencor)公司製的Surfscan SP-2，對本發明例及比較例中所製作的各樣品的磊晶晶圓的表面進行觀察評估， 調查液相沈積(Liquid Phase Deposition，LPD)的產生狀況。此時，觀察模式是設為傾斜(Oblique)模式(傾斜入射模式)，表面凹坑(pit)的推定是根據寬/窄(Wide Narrow)通道(channel)的檢測尺寸比來進行。接著，利用掃描型電子顕微鏡(Scanning Electron Microscope，SEM)，對LPD的產生部位進行觀察評估，評估LPD是否為積層缺陷(Stacking Fault，SF)。
其結果為，在本發明例1~本發明例5及比較例6~比較例8的各磊晶矽晶圓中，在磊晶層表面上觀察到的SF的個數均為5個/晶圓以下，與此相對，在經注入單體離子的比較例1~比較例5的各磊晶矽晶圓中，均觀察到10個/晶圓以上的SF。可認為其原因在於，在比較例1~比較例5中，在磊晶成長處理前未實施恢復熱處理，因此在晶圓表面部的結晶性藉由單體離子的注入而被打亂的狀態下進行磊晶成長。
[產業上之可利用性]
根據本發明，可有效率地製造藉由發揮更高的吸除能力而可抑制金屬污染的半導體磊晶晶圓，因此適用於半導體晶圓製造業。
10‧‧‧半導體晶圓
10A‧‧‧半導體晶圓的表面
12‧‧‧主體半導體晶圓
16‧‧‧團簇離子
18‧‧‧改質層
20‧‧‧第1磊晶層
100‧‧‧半導體磊晶晶圓

Claims (19)

  1. 一種半導體磊晶晶圓的製造方法，其特徵在於包括：第1步驟，對含有碳及氮中的至少一者的半導體晶圓照射團簇離子，在上述半導體晶圓的表面上，形成由上述團簇離子的構成元素固溶而成的改質層；以及第2步驟，在上述半導體晶圓的上述改質層上形成第1磊晶層，其中上述半導體晶圓中的碳濃度為1×1015atoms/cm3以上且1×1017atoms/cm3以下(ASTM F123 1981)，氮濃度為5×1012atoms/cm3以上且5×1014atoms/cm3以下，上述半導體晶圓為矽晶圓，上述第1磊晶層為矽磊晶層，上述半導體磊晶晶圓的製造方法獲得上述第2步驟後的上述改質層中的上述構成元素的深度方向的濃度分佈的半峰全幅值為100nm以下的磊晶矽晶圓。
  2. 如申請專利範圍第1項所述的半導體磊晶晶圓的製造方法，其中上述半導體晶圓為在上述矽晶圓的表面上形成有第2磊晶層的磊晶晶圓，且在上述第1步驟中，上述改質層形成於上述第2磊晶層的表面上。
  3. 如申請專利範圍第1項或第2項所述的半導體磊晶晶圓的製造方法，其中上述半導體晶圓中的氧濃度為9×1017atoms/cm3以上且18×1017atoms/cm3以下(ASTM F121 1979)。
  4. 如申請專利範圍第1項或第2項所述的半導體磊晶晶圓的製造方法，其中在上述第1步驟之後且上述第2步驟之前，對上述半導體晶圓實施用以促進氧析出物的形成的熱處理。
  5. 如申請專利範圍第1項或第2項所述的半導體磊晶晶圓的製造方法，其中上述團簇離子含有碳作為上述構成元素。
  6. 如申請專利範圍第5項所述的半導體磊晶晶圓的製造方法，其中上述團簇離子含有包含碳在內的2種以上的元素作為上述構成元素。
  7. 如申請專利範圍第5項所述的半導體磊晶晶圓的製造方法，其中上述團簇離子更包含摻質元素，上述摻質元素為選自以硼、磷、砷及銻所組成的組群中的1種以上的元素。
  8. 如申請專利範圍第6項所述的半導體磊晶晶圓的製造方法，其中上述團簇離子更包含摻質元素，上述摻質元素為選自以硼、磷、砷及銻所組成的組群中的1種以上的元素。
  9. 如申請專利範圍第5項所述的半導體磊晶晶圓的製造方法，其中上述第1步驟是在每個碳原子的加速電壓為50keV/atom以下，團簇尺寸為100個以下，碳的摻雜量為1×1016atoms/cm2以下的條件下進行。
  10. 如申請專利範圍第6項所述的半導體磊晶晶圓的製造方法，其中上述第1步驟是在每個碳原子的加速電壓為50keV/atom以下，團簇尺寸為100個以下，碳的摻雜量為1×1016atoms/cm2以下的條件下進行。
  11. 一種半導體磊晶晶圓，其特徵在於：包括：半導體晶圓，含有碳及氮中的至少一者；改質層，形成於上述半導體晶圓的表面上，由特定元素固溶於上述半導體晶圓中而成；以及上述改質層上的第1磊晶層；且上述改質層中的上述特定元素的深度方向的濃度分佈的半峰全幅值為100nm以下，其中上述半導體晶圓中的碳濃度為1×1015atoms/cm3以上且1×1017atoms/cm3以下(ASTM F123 1981)，氮濃度為5×1012atoms/cm3以上且5×1014atoms/cm3以下，上述半導體晶圓為矽晶圓，上述第1磊晶層為矽磊晶層。
  12. 如申請專利範圍第11項所述的半導體磊晶晶圓，其中上述半導體晶圓為在上述矽晶圓的表面上形成有第2磊晶層的磊晶晶圓，上述改質層位於上述第2磊晶層的表面上。
  13. 如申請專利範圍第11項或第12項所述的半導體磊晶晶圓，其中上述半導體晶圓中的氧濃度為9×1017atoms/cm3以上且18×1017atoms/cm3以下(ASTM F121 1979)。
  14. 如申請專利範圍第11項或第12項所述的半導體磊晶晶圓，其中上述改質層中的上述濃度分佈的峰值位於距離上述半導體晶圓的表面的深度為150nm以下的範圍內。
  15. 如申請專利範圍第11項或第12項所述的半導體磊晶晶圓，其中上述改質層中的上述濃度分佈的峰值濃度為1×1015 atoms/cm3以上。
  16. 如申請專利範圍第11項或第12項所述的半導體磊晶晶圓，其中上述特定元素含有碳。
  17. 如申請專利範圍第16項所述的半導體磊晶晶圓，其中上述特定元素含有包含碳在內的2種以上的元素。
  18. 如申請專利範圍第16項所述的半導體磊晶晶圓，其中上述特定元素更包含摻質元素，上述摻質元素為選自由硼、磷、砷及銻所組成的組群中的1種以上的元素。
  19. 一種固體攝影元件的製造方法，其特徵在於：在第1磊晶層上形成固體攝影元件，上述第1磊晶層位於藉由如申請專利範圍第1項或第2項所述的製造方法而製造的半導體磊晶晶圓或如申請專利範圍第11項或第12項所述的半導體磊晶晶圓的表面上。
TW102141072A 2012-11-13 2013-11-12 半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固體攝影元件的製造方法 TWI549188B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012249335A JP6278591B2 (ja) 2012-11-13 2012-11-13 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Publications (2)

Publication Number Publication Date
TW201428854A TW201428854A (zh) 2014-07-16
TWI549188B true TWI549188B (zh) 2016-09-11

Family

ID=50730867

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102141072A TWI549188B (zh) 2012-11-13 2013-11-12 半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固體攝影元件的製造方法

Country Status (7)

Country Link
US (2) US20160181313A1 (zh)
JP (1) JP6278591B2 (zh)
KR (2) KR101964937B1 (zh)
CN (1) CN104781918B (zh)
DE (1) DE112013005407B4 (zh)
TW (1) TWI549188B (zh)
WO (1) WO2014076933A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6260100B2 (ja) * 2013-04-03 2018-01-17 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
KR20150134543A (ko) * 2014-05-22 2015-12-02 삼성전자주식회사 소자 제조용 기판 및 반도체 소자
EP3113224B1 (en) 2015-06-12 2020-07-08 Canon Kabushiki Kaisha Imaging apparatus, method of manufacturing the same, and camera
JP6493104B2 (ja) * 2015-09-03 2019-04-03 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、品質予測方法および品質評価方法
JP6485315B2 (ja) * 2015-10-15 2019-03-20 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
EP3384072B1 (en) 2015-12-04 2021-02-17 Globalwafers Co., Ltd. Systems and methods for production of low oxygen content silicon
JP6459948B2 (ja) * 2015-12-15 2019-01-30 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP6504082B2 (ja) * 2016-02-29 2019-04-24 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法ならびに固体撮像素子の製造方法
JP6737066B2 (ja) * 2016-08-22 2020-08-05 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、及び固体撮像素子の製造方法
JP2018098266A (ja) * 2016-12-08 2018-06-21 キヤノン株式会社 光電変換装置、光電変換装置の製造方法およびカメラ
JP6766700B2 (ja) * 2017-03-08 2020-10-14 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハおよび固体撮像素子の製造方法
EP3428325B1 (en) 2017-07-10 2019-09-11 Siltronic AG Semiconductor wafer made of single-crystal silicon and process for the production thereof
JP6787268B2 (ja) * 2017-07-20 2020-11-18 株式会社Sumco 半導体エピタキシャルウェーハおよびその製造方法、ならびに固体撮像素子の製造方法
JP6819631B2 (ja) * 2018-02-27 2021-01-27 株式会社Sumco エピタキシャルシリコンウェーハの不純物ゲッタリング能力の評価方法
JP6801682B2 (ja) * 2018-02-27 2020-12-16 株式会社Sumco 半導体エピタキシャルウェーハの製造方法及び半導体デバイスの製造方法
JP6874718B2 (ja) * 2018-03-01 2021-05-19 株式会社Sumco 半導体エピタキシャルウェーハの製造方法
JP6988843B2 (ja) 2019-02-22 2022-01-05 株式会社Sumco 半導体エピタキシャルウェーハ及びその製造方法
US11271079B2 (en) * 2020-01-15 2022-03-08 Globalfoundries U.S. Inc. Wafer with crystalline silicon and trap rich polysilicon layer
JP7259791B2 (ja) * 2020-03-25 2023-04-18 株式会社Sumco シリコンウェーハへのクラスターイオン注入による白傷欠陥低減効果の評価方法及びエピタキシャルシリコンウェーハの製造方法
CN113109415B (zh) * 2021-03-26 2024-06-14 南昌大学 一种适用于二次离子质谱分析的多层膜界面位置表征方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200903646A (en) * 2007-05-25 2009-01-16 Shinetsu Handotai Kk Epitaxial wafer manufacturing method and epitaxial wafer
TW200921790A (en) * 2007-09-27 2009-05-16 Tel Epion Inc Method to improve electrical leakage performance and to minimize electromigration in semiconductor devices
TW200944611A (en) * 2008-03-17 2009-11-01 Tel Epion Inc Method and system for depositing silicon carbide film using a gas cluster ion beam
JP2010040864A (ja) * 2008-08-06 2010-02-18 Sumco Corp エピタキシャルシリコンウェーハ及びその製造方法
TW201114928A (en) * 2009-03-06 2011-05-01 Tel Epion Inc Ultra-thin film formation using gas cluster ion beam processing
JP2012059849A (ja) * 2010-09-08 2012-03-22 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2662321B2 (ja) 1991-05-31 1997-10-08 科学技術振興事業団 超低速クラスターイオンビームによる表面処理方法
JP3384506B2 (ja) 1993-03-30 2003-03-10 ソニー株式会社 半導体基板の製造方法
JPH0941138A (ja) 1995-07-31 1997-02-10 Res Dev Corp Of Japan ガスクラスターイオンビームによるイオン注入法
JPH11251322A (ja) * 1998-02-27 1999-09-17 Sony Corp エピタキシャルシリコン基板及び固体撮像装置並びにこれらの製造方法
US6903373B1 (en) * 1999-11-23 2005-06-07 Agere Systems Inc. SiC MOSFET for use as a power switch and a method of manufacturing the same
JP2002134511A (ja) 2000-08-16 2002-05-10 Sony Corp 半導体基板の製造方法および固体撮像装置の製造方法
JP2003163216A (ja) * 2001-09-12 2003-06-06 Wacker Nsce Corp エピタキシャルシリコンウエハおよびその製造方法
JP4604889B2 (ja) * 2005-05-25 2011-01-05 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法、並びにシリコン単結晶育成方法
KR101455564B1 (ko) * 2005-12-09 2014-10-27 세미이큅, 인코포레이티드 탄소 클러스터의 주입에 의한 반도체 디바이스의 제조를 위한 시스템 및 방법
JP2007317760A (ja) * 2006-05-24 2007-12-06 Sharp Corp 半導体装置及びその製造方法
CN101467217A (zh) * 2006-06-13 2009-06-24 山米奎普公司 离子束设备和离子植入的方法
US7479466B2 (en) * 2006-07-14 2009-01-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method of heating semiconductor wafer to improve wafer flatness
JP2008311418A (ja) * 2007-06-14 2008-12-25 Shin Etsu Handotai Co Ltd エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
US8779462B2 (en) * 2008-05-19 2014-07-15 Infineon Technologies Ag High-ohmic semiconductor substrate and a method of manufacturing the same
JP2010016169A (ja) * 2008-07-03 2010-01-21 Shin Etsu Handotai Co Ltd エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
JP2010062529A (ja) * 2008-08-04 2010-03-18 Toshiba Corp 半導体装置の製造方法
US8263484B2 (en) 2009-03-03 2012-09-11 Sumco Corporation High resistivity silicon wafer and method for manufacturing the same
EP2412849B1 (en) * 2009-03-25 2016-03-23 SUMCO Corporation Silicon wafer and method for manufacturing same
JP2011151318A (ja) * 2010-01-25 2011-08-04 Renesas Electronics Corp 半導体装置およびその製造方法
JP5440693B2 (ja) * 2010-04-08 2014-03-12 信越半導体株式会社 シリコンエピタキシャルウエーハ、シリコンエピタキシャルウエーハの製造方法、及び半導体素子又は集積回路の製造方法
JP2011253983A (ja) * 2010-06-03 2011-12-15 Disco Abrasive Syst Ltd シリコンウェーハへのゲッタリング層付与方法
US10181402B2 (en) * 2010-08-23 2019-01-15 Exogenesis Corporation Method and apparatus for neutral beam processing based on gas cluster ion beam technology and articles produced thereby
US9496139B2 (en) 2011-05-13 2016-11-15 Sumco Corporation Method of producing semiconductor epitaxial wafer, semiconductor epitaxial wafer, and method of producing solid-state image sensing device
US9263271B2 (en) * 2012-10-25 2016-02-16 Infineon Technologies Ag Method for processing a semiconductor carrier, a semiconductor chip arrangement and a method for manufacturing a semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200903646A (en) * 2007-05-25 2009-01-16 Shinetsu Handotai Kk Epitaxial wafer manufacturing method and epitaxial wafer
TW200921790A (en) * 2007-09-27 2009-05-16 Tel Epion Inc Method to improve electrical leakage performance and to minimize electromigration in semiconductor devices
TW200944611A (en) * 2008-03-17 2009-11-01 Tel Epion Inc Method and system for depositing silicon carbide film using a gas cluster ion beam
JP2010040864A (ja) * 2008-08-06 2010-02-18 Sumco Corp エピタキシャルシリコンウェーハ及びその製造方法
TW201114928A (en) * 2009-03-06 2011-05-01 Tel Epion Inc Ultra-thin film formation using gas cluster ion beam processing
JP2012059849A (ja) * 2010-09-08 2012-03-22 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
KR20170026669A (ko) 2017-03-08
JP2014099454A (ja) 2014-05-29
WO2014076933A1 (ja) 2014-05-22
CN104781918A (zh) 2015-07-15
CN104781918B (zh) 2018-12-18
JP6278591B2 (ja) 2018-02-14
KR101837454B1 (ko) 2018-03-12
US20200203418A1 (en) 2020-06-25
KR101964937B1 (ko) 2019-04-02
US20160181313A1 (en) 2016-06-23
KR20150066598A (ko) 2015-06-16
DE112013005407B4 (de) 2024-04-25
TW201428854A (zh) 2014-07-16
DE112013005407T5 (de) 2015-07-30

Similar Documents

Publication Publication Date Title
TWI549188B (zh) 半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固體攝影元件的製造方法
JP5673811B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP5799936B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
TWI539044B (zh) 半導體磊晶晶圓的製造方法、半導體磊晶晶圓以及固態攝影元件的製造方法
KR101808685B1 (ko) 반도체 에피텍셜 웨이퍼의 제조 방법, 반도체 에피텍셜 웨이퍼, 및 고체 촬상 소자의 제조 방법
TWI521567B (zh) 磊晶矽晶圓的製造方法、磊晶矽晶圓及固體攝影元件的製造方法
JP6107068B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6427946B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6280301B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6289805B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2017123477A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6278592B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6361779B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP2015220242A (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP2017175143A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2015176913A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法