JP2011096979A - シリコンウェーハ及びその製造方法 - Google Patents

シリコンウェーハ及びその製造方法 Download PDF

Info

Publication number
JP2011096979A
JP2011096979A JP2009252181A JP2009252181A JP2011096979A JP 2011096979 A JP2011096979 A JP 2011096979A JP 2009252181 A JP2009252181 A JP 2009252181A JP 2009252181 A JP2009252181 A JP 2009252181A JP 2011096979 A JP2011096979 A JP 2011096979A
Authority
JP
Japan
Prior art keywords
temperature
silicon wafer
epitaxial layer
atoms
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009252181A
Other languages
English (en)
Inventor
Yoshihiro Kuwano
嘉宏 桑野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2009252181A priority Critical patent/JP2011096979A/ja
Publication of JP2011096979A publication Critical patent/JP2011096979A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】デバイス製造工程における熱処理を簡略化させ、且つバックサイドダメージを与える必要なしで、シリコンウェーハのゲッタリング能力を向上させるシリコンウェーハの製造方法及びシリコンウェーハを提供する。
【解決手段】本発明のシリコンウェーハの製造方法は、炭素を添加したシリコンウェーハ(1)上にエピタキシャル層(2)を形成する工程と、該エピタキシャル層(2)を形成したシリコンウェーハ(1)に対して650℃〜1000℃の熱処理を施して、シリコンウェーハ(1)中に生成する、炭素及び酸素を含む析出物を促進する工程を含む。
【選択図】図1

Description

本発明は、シリコンウェーハ中における酸素析出物を促進する技術に関し、特に、固体撮像素子用シリコンウェーハのゲッタリング能力を向上させることにより、固体撮像素子の品質改善を図るのに適したシリコンウェーハ及びその製造方法に関する。
現在の半導体デバイスの製造工程は、クリーンルーム内で行われているが、ガスや水、製造装置などからの不純物汚染はある程度避けられず、例えば電界効果トランジスタ(FET)や固体撮像素子(CCDやCMOSセンサ)が形成される素子活性領域に不純物や欠陥などが存在すると、素子の電気特性が著しく低下する。従って、高品質の半導体デバイスを歩留り良く製造するためには、不純物や欠陥を制御あるいは除去し、素子活性領域を清浄化する必要がある。そこで、デバイス製造工程途中において、あるいは出発材料の状態でシリコンウェーハにイントリンシックゲッタリング(IG)やエクストリンシックゲッタリング(EG)と称される処理を行ない、有害な不純物を捕獲して素子活性領域への拡散を抑制する能力をもたせる技術が知られている(例えば、特許文献1参照)。
従来のイントリンシックゲッタリング(IG)は、結晶中の酸素濃度の比較的高いシリコンウェーハを用い、特定の熱処理を行なうことで、酸素が結晶内で析出し、この析出に伴って微小欠陥(SiO2析出物,積層欠陥など)が形成されてゲッタリング層となり、プロセス中に混入する重金属不純物を捕獲(ゲッタ)すると同時に、素子を形成する表面近傍に無欠陥層を形成する方法である。
一方、エクストリンシックゲッタリング(EG)は、シリコンウェーハ裏面に意図的に加工キズ(バックサイドダメージ(BSD)として知られている)や、化学気相成長法(CVD: Chemical Vapor Deposition)などによる多結晶層などを形成してゲッタリング層としたものであり、上記したイントリンシックゲッタリング(IG)と同様の効果を奏する。
特に、解像度として110nm以下のデザインルールが要求される近年における固体撮像素子の製造工程では、急速熱処理(RTA)工程などの多数の低温プロセスが占めるために、高温アニールによる酸素析出工程を導入することが困難であり、固体撮像素子の製造工程に至る前に、シリコンウェーハ中における酸素析出物(BMD:Bulk Micro Defect)の促進を図るために、DZ−IG(Denuded Zone-Intrinsic Gettering)による熱処理を施すか、又はバックサイドダメージ(BSD)を与える技法が行われている。
また、近年では、携帯電話及びデジタルカメラのような電子機器等の技術の発展に伴い、これら機器へ内蔵する半導体デバイスの薄厚化が伸展している。これに伴い、高いゲッタリング能力を得るためには、上述したゲッタリング層がより素子活性領域に近い領域に存在するシリコンウェーハが要求されている。
そこで、より素子活性領域に近い領域にゲッタリング層を形成する技法としては、例えばシリコンウェーハの表面に炭素をイオン注入することにより、該表面から浅い位置にゲッタリング層を形成した後、シリコンウェーハの表面にエピタキシャル層を成長させる技法や、CVD法や炭素ドーピングによりゲッタリング層を形成した後、該ゲッタリング層上にエピタキシャル層を形成する技法が知られている(例えば、特許文献2参照)。
特開平5−235005号公報 特開2009−200231号公報
従来からのいずれの方法においても、ゲッタリング層の形成後に、シリコンウェーハの表面にエピタキシャル層を成長させることで、電界効果トランジスタ(FET)や固体撮像素子(CCDやCMOSセンサ)が形成される素子活性領域の品質改善を図るものである。前述したように、デバイス製造工程におけるエピタキシャル層を成長させたシリコンウェーハに対して、ゲッタリング層を形成させるための高温の熱処理を施すことは、急速熱処理(RTA)工程などの多数の低温プロセスが占めるために導入することが困難であるためである。
また、DZ−IGによる熱処理は、酸素析出物の生成のために、より長時間の熱処理が必要であるため、デバイス製造プロセスとしては望ましくない。
また、バックサイドダメージを与えるEGゲッタリング技法では、パーティクルが発生しやすく、結果として素子不良の原因になる可能性がある。
そこで、本発明の目的は、上述の問題点を鑑みてなされたものであり、デバイス製造工程における熱処理を簡略化させ、且つバックサイドダメージを与える必要なしで、シリコンウェーハのゲッタリング能力を有効に向上させるシリコンウェーハの製造方法及びシリコンウェーハを提供することにある。
上記の目的を達成するために、本発明のシリコンウェーハの製造方法は、炭素を添加したシリコンウェーハ上にエピタキシャル層を形成する工程と、該エピタキシャル層を形成したシリコンウェーハに対して650℃〜1000℃の熱処理を施して、前記シリコンウェーハ中に生成する、炭素及び酸素を含む析出物を促進する工程を含むことを特徴とする。
これにより、シリコンウェーハ上にエピタキシャル層を形成した後に、650℃〜1000℃の熱処理を施すことで、デバイス製造工程における熱処理を簡略化しても、シリコンウェーハのゲッタリング能力を向上させることができる。更に、炭素を添加したシリコンウェーハにより、エピタキシャル層直下の炭素及び酸素を含む析出物の生成を促進させることができるため、パーティクルの発生原因となりうるバックサイドダメージを与える必要がなくなる。
また、炭素及び酸素を含む析出物は、エピタキシャル層の直下に生成してゲッタリング層を形成するのが好適である。
例えば、シリコンウェーハ上にエピタキシャル層を形成した後の熱処理の温度が650℃〜1000℃である場合に、エピタキシャル層の直下に炭素及び酸素を含む析出物を有効に形成することができ、十分なゲッタリング能力を有するシリコンウェーハを提供することができるようになる。
また、炭素の添加量が、3×1016atoms/cm〜10×1016atoms/cmであるのが好適である。
炭素を添加したシリコンウェーハのゲッタリング能力が、炭素の添加量にも依存することが確認され、特に、3×1016atoms/cm〜10×1016atoms/cmとすることで、高濃度の析出物の生成及び促進を達成することができるようになる。
また、エピタキシャル層を形成したシリコンウェーハに対して行う熱処理が、650℃〜900℃の範囲にある第1の所定温度まで第1の所定温度勾配で昇温後、該第1の所定温度に保持する第1の熱処理工程と、この第1所定温度から900℃〜1000℃の範囲にある第2の所定温度まで第2の所定温度勾配で昇温後、該第2の所定温度に保持する第2の熱処理工程とを含み、前記第1所定温度と前記第2の所定温度の温度差が100℃〜300℃の範囲にあるのが好適である。
炭素を添加したシリコンウェーハのゲッタリング能力が、エピタキシャル層を形成したシリコンウェーハに対して行う熱処理として、650℃〜1000℃の間で段階的に行うか否かにも依存することが確認され、特に、650℃〜1000℃の間で2段階以上の熱処理工程とすることで、高濃度の析出物の生成及び促進を達成することができるようになる。
また、第1の温度勾配及び第2の温度勾配が、ともに、0.5℃/min〜10℃/minの範囲であるのが好適である。
炭素を添加したシリコンウェーハのゲッタリング能力が、エピタキシャル層を形成したシリコンウェーハに対して行う熱処理における温度勾配にも依存することが確認され、特に、0.5℃/min〜10℃/minの範囲とすることで、高濃度の析出物の生成及び促進を達成することができるようになる。
また、シリコンウェーハは、チョクラルスキー法により製造されたCZ結晶からなることが好適である。
実施例では、炭素を添加したシリコンウェーハを得るために、チョクラルスキー法により製造されたCZ結晶について確認を行っているが、他の製造方法によっても炭素を添加したシリコンウェーハを得ることが可能である。
また、本発明の方法により、シリコンウェーハ中の析出物の濃度が、5×10atoms/cm〜5×1010atoms/cmの範囲であるシリコンウェーハを製造することができる。
本発明の方法により製造したシリコンウェーハによれば、十分なゲッタリング能力を発揮することができる。
本発明によれば、デバイス製造工程における熱処理を簡略化することができ、且つバックサイドダメージを与える必要なしで、シリコンウェーハのゲッタリング能力を向上させるシリコンウェーハの製造方法及びシリコンウェーハを提供することができるようになる。
(A),(B),(C)は、本発明のシリコンウェーハの製造方法における主要工程の一例を示すフロー図である。 本発明のシリコンウェーハの製造方法における代表的な熱処理プロファイルの一例を示す図である。
以下、本発明の実施形態について具体的に説明する。以下の説明では、特に、固体撮像素子用シリコンウェーハのゲッタリング能力として要望される、5×10atoms/cm〜5×1010atoms/cmの範囲の析出物を生成及び促進させるのに適したエピタキシャル成長後の熱処理の温度範囲の条件を明らかにする。さらに高濃度の5×10atoms/cm〜5×1010atoms/cmの範囲の析出物を生成及び促進させるのに適した炭素の添加量の条件を明らかにする。これに加えて、さらに高濃度の5×10atoms/cm〜5×1010atoms/cmの範囲の析出物を生成及び促進させるのに適したエピタキシャル成長後の熱処理の温度勾配の条件を明らかにする。
図1は、本発明のシリコンウェーハの製造方法の一例を示す図である。先ず、炭素を添加したシリコンウェーハ1(炭素及び酸素の不純物を含む)を用意し(図1(A)参照)、このシリコンウェーハ1上にエピタキシャル層2を形成する(図1(B)参照)。一般に、エピタキシャル層2の形成に必要な熱処理の温度は、500℃〜1180℃である(例えば、特許文献2参照)。500℃未満では、温度が低すぎるためにエピタキシャル成長が進まず、1180℃超えでは、温度が高すぎるために、シリコンウェーハ1中の不純物がエピタキシャル層2へと拡散するおそれがあるためである。次に、エピタキシャル層2を形成したシリコンウェーハ1に対して後述する所定の温度勾配で650℃〜1000℃の熱処理を施し、エピタキシャル層2の直下に炭素及び酸素を含む析出物を生成及び促進させて十分なゲッタリング層3を形成する(図1(C)参照)。尚、本発明は、如何なる熱処理条件で形成したエピタキシャル成長の場合であっても、エピタキシャル層2を形成したシリコンウェーハ1に対して650℃〜1000℃の熱処理を施すことで、エピタキシャル層2の直下に炭素及び酸素を含む析出物を促進するのに十分なゲッタリング層3を形成する。
炭素を添加したシリコンウェーハ1は、例えばチョクラルスキー法(CZ法)による単結晶の引き上げ工程において、石英ルツボ中に、シリコン単結晶の原料となる多結晶シリコンと炭素塊等を充填し、CZ結晶を育成させることにより得られる。尚、シリコン単結晶に炭素を添加する方法には、ガスドープや炭素イオン注入法などの方法もある。
これにより、炭素及び酸素を含むCZ結晶のインゴットを生成することができ、このインゴットから炭素を添加したシリコンウェーハ1が得られる。
この炭素を添加したシリコンウェーハ1上にエピタキシャル層2を形成する例として、先ず、投入温度(例えば650℃程度)に設定した反応容器内にシリコンウェーハ1を投入する。次に、反応容器内を水素熱処理温度(例えば1100℃〜1180℃程度)に昇温し、水素熱処理を行うことによりシリコンウェーハ1表面の酸化膜を水素によりエッチングして除去する。次に、反応容器内を成長温度(例えば、1060℃〜1150℃程度)に設定し、シリコンウェーハ1の主表面上にシリコン原料ガス(例えばトリクロロシラン等)を供給する。反応容器内を成長温度(例えば、1060℃〜1150℃程度)を所定時間(例えば、2時間)維持させることにより、シリコンウェーハ1の主表面上にエピタキシャル層を気相成長させてシリコンウェーハ1上にエピタキシャル層2を形成することができる。
本発明のシリコンウェーハの製造方法では、シリコンウェーハ1上にエピタキシャル層2を形成した後に、不活性ガス(例えば、アルゴンガス)雰囲気下で、エピタキシャル層2を形成したシリコンウェーハ1に対して650℃〜1000℃の熱処理を施し、エピタキシャル層2の直下にゲッタリング層3を形成する。
このように、炭素及び酸素を含む析出物を生成及び促進させて形成したゲッタリング層3を有するシリコンウェーハ1を、エピタキシャル層2を形成した後に得ることができ、例えば固体撮像素子の製造工程において、パーティクルの発生原因となりうるバックサイドダメージを与える必要がなくなる。
特に、炭素の添加量を、3×1016atoms/cm〜10×1016atoms/cmとすることで、前記熱処理後のシリコンウェーハ1中には、5×10atoms/cm〜5×1010atoms/cmの範囲の高濃度の析出物を生成させることができる。
また、図2は、本発明のシリコンウェーハの製造方法における熱処理プロファイルの一例を示す図である。図2に示すように、エピタキシャル層3を形成したシリコンウェーハ1に対して行う熱処理として、650℃〜1000℃の間で2段階以上の熱処理工程とする。
例えば、650℃の温度から900℃の温度まで0.5℃/min〜10℃/minの温度勾配で昇温後(図示P1)、プリアニールとして900℃の温度を0.5〜5時間で保持し(図示P2)、その後、900℃の温度から1000℃の温度まで0.5℃/min〜10℃/minの温度勾配で昇温後(図示P3)、炭素及び酸素を含む析出物の生成をさらに促進させて十分なゲッタリング層3を形成するために1000℃の温度を1〜12時間で保持する(図示P4)。その後、650℃の温度まで0.1〜3時間程度かけて降温する(図示P5)。このように、650℃〜1000℃の間で2段階以上の熱処理工程を施すことで、エピタキシャル層2の直下にゲッタリング層3を形成することができる。
特に、650℃の温度から1000℃の温度まで0.5℃/min〜10℃/minの温度勾配で昇温するのみでも、(熱処理コスト(時間)はかかるものの)固体撮像素子用シリコンウェーハのゲッタリング能力として要望される、5×10atoms/cm〜5×1010atoms/cmの範囲の析出物を生成及び促進させることができるが、650℃〜1000℃の間で2段階以上の熱処理工程を施すことで、(より少ない熱処理コスト(時間)で固体撮像素子用シリコンウェーハのゲッタリング能力として要望される)5×10atoms/cm〜5×1010atoms/cmの範囲の析出物を生成及び促進させることができる。
即ち、炭素を添加したシリコンウェーハ1に対してエピタキシャル層2を形成させた後においても、650℃〜1000℃の間で、図2に示すごとく2段階の熱処理工程で行う場合には、第1所定温度と第2所定温度の差が100℃〜300℃の範囲にある熱処理工程を施すことで、第1段階の熱処理工程で炭素をシリコン結晶構造の格子位置に取り込みつつ析出核を形成し、第2段階の熱処理工程で、この炭素による析出核を分離させることなく成長させて、シリコンウェーハ1表面近傍のエピタキシャル層2の直下に微小欠陥を発生させることにより、高いゲッタリング能力を付与することができるようになる。
以下、本発明の実施例及び比較例をあげて更に具体的に説明するが、本発明はこれらに限定されるものではない。尚、実施例における熱処理プロファイルは、主に、図2に従っている。
炭素の添加量を5×1016atoms/cmとしたシリコンウェーハ1上にエピタキシャル層2を形成し、アルゴンガス雰囲気で、エピタキシャル層2を形成したシリコンウェーハ1に対して、900℃の温度で保持された反応容器内に投入し、900℃の温度を20時間で保持して−10℃/minの温度勾配で降温して得られたシリコンウェーハ1中には、9×10atoms/cmの高濃度の析出物が確認された。
炭素の添加量を5×1016atoms/cmとしたシリコンウェーハ1上にエピタキシャル層2を形成し、アルゴンガス雰囲気で、エピタキシャル層2を形成したシリコンウェーハ1に対して、650℃の温度で保持された反応容器内に投入し、650℃の温度を32時間で保持して−10℃/minの温度勾配で降温して得られたシリコンウェーハ1中には、5×10atoms/cmの高濃度の析出物が確認された。
炭素の添加量を5×1016atoms/cmとしたシリコンウェーハ1上にエピタキシャル層2を形成し、アルゴンガス雰囲気で、エピタキシャル層2を形成したシリコンウェーハ1に対して、1000℃の温度で保持された反応容器内に投入し、1000℃の温度を16時間で保持して−10℃/minの温度勾配で降温して得られたシリコンウェーハ1中には、2×10atoms/cmの高濃度の析出物が確認された。
実施例1〜3の結果から、特に、エピタキシャル層2を形成したシリコンウェーハ1に対して650℃〜1000℃の温度で熱処理を加えることにより、固体撮像素子用シリコンウェーハのゲッタリング能力として要望される、5×10atoms/cm以上の析出物を生成及び促進させることができることを確認した。
炭素の添加量を5×1016atoms/cmとしたシリコンウェーハ1上にエピタキシャル層2を形成し、アルゴンガス雰囲気で、エピタキシャル層2を形成したシリコンウェーハ1に対して650℃から1000℃の温度まで0.5℃/minの温度勾配で昇温後、1000℃の温度を2時間で保持して−10℃/minの温度勾配で降温することでシリコンウェーハを得た。このようにして得られたシリコンウェーハ1中には、4×10atoms/cmの高濃度の析出物が確認された。
炭素の添加量を5×1016atoms/cmとしたシリコンウェーハ1上にエピタキシャル層2を形成し、アルゴンガス雰囲気で、エピタキシャル層2を形成したシリコンウェーハ1に対して650℃から1000℃の温度まで1℃/minの温度勾配で昇温後、1000℃の温度を4時間で保持して−10℃/minの温度勾配で降温することでシリコンウェーハを得た。このようにして得られたシリコンウェーハ1中には、1×108atoms/cmの高濃度の析出物が確認された。
炭素の添加量を5×1016atoms/cmとしたシリコンウェーハ1上にエピタキシャル層2を形成し、アルゴンガス雰囲気で、エピタキシャル層2を形成したシリコンウェーハ1に対して650℃から1000℃の温度まで10℃/minの温度勾配で昇温後、1000℃の温度を8時間で保持して−10℃/minの温度勾配で降温することでシリコンウェーハを得た。このようにして得られたシリコンウェーハ1中には、7×10atoms/cmの高濃度の析出物が確認された。
炭素の添加量を5×1016atoms/cmとしたシリコンウェーハ1上にエピタキシャル層2を形成し、アルゴンガス雰囲気で、エピタキシャル層2を形成したシリコンウェーハ1に対して650℃から1000℃の温度まで12℃/minの温度勾配で昇温後、1000℃の温度を8時間で保持して−10℃/minの温度勾配で降温することでシリコンウェーハを得た。このようにして得られたシリコンウェーハ1中には、6×10atoms/cmの高濃度の析出物が確認された。
実施例4〜7の結果から、650℃から1000℃の温度まで単調増加させることで、実施例1〜3の結果と比較して、析出物の生成を更に促進させることができる傾向にあることが分かった。特に、単調増加の熱処理条件とする場合には、温度勾配として0.5℃/minの低い温度勾配であるほど好適であることが分かった。
炭素の添加量を5×1016atoms/cmとしたシリコンウェーハ1上にエピタキシャル層2を形成し、アルゴンガス雰囲気で、エピタキシャル層2を形成したシリコンウェーハ1に対して650℃から900℃の温度まで5℃/minの温度勾配で昇温後、900℃の温度を1時間で保持し、その後、900℃の温度から1100℃の温度まで5℃/minの温度勾配で昇温後、1100℃の温度を8時間で保持することでシリコンウェーハを得た。このようにして得られたシリコンウェーハ1中には、2×10atoms/cmの高濃度の析出物が確認された。
炭素の添加量を5×1016atoms/cmとしたシリコンウェーハ1上にエピタキシャル層2を形成し、アルゴンガス雰囲気で、エピタキシャル層2を形成したシリコンウェーハ1に対して600℃から900℃の温度まで5℃/minの温度勾配で昇温後、900℃の温度を2時間で保持し、その後、900℃の温度から1000℃の温度まで5℃/minの温度勾配で昇温後、1000℃の温度を2時間で保持することでシリコンウェーハを得た。このようにして得られたシリコンウェーハ1中には、6×10atoms/cmの高濃度の析出物が確認された。
炭素の添加量を5×1016atoms/cmとしたシリコンウェーハ1上にエピタキシャル層2を形成し、アルゴンガス雰囲気で、エピタキシャル層2を形成したシリコンウェーハ1に対して650℃から900℃の温度まで5℃/minの温度勾配で昇温後、900℃の温度を1時間で保持し、その後、900℃の温度から1000℃の温度まで5℃/minの温度勾配で昇温後、1000℃の温度を10時間で保持し、−10℃/minの温度勾配で降温することでシリコンウェーハを得た。このようにして得られたシリコンウェーハ1中には、6×10atoms/cmの高濃度の析出物が確認された。
炭素の添加量を5×1016atoms/cmとしたシリコンウェーハ1上にエピタキシャル層2を形成し、アルゴンガス雰囲気で、エピタキシャル層2を形成したシリコンウェーハ1に対して650℃から900℃の温度まで5℃/minの温度勾配で昇温後、900℃の温度を2時間で保持し、その後、900℃の温度から1000℃の温度まで5℃/minの温度勾配で昇温後、1000℃の温度を10時間で保持し、−30℃/minの温度勾配で降温することでシリコンウェーハを得た。このようにして得られたシリコンウェーハ1中には、6×10atoms/cmの高濃度の析出物が確認された。
実施例8,9の結果から、降温の温度勾配は、得られる析出物に対してほとんど影響しないことが分かる。
炭素の添加量を3×1016atoms/cmとしたシリコンウェーハ1上にエピタキシャル層2を形成し、アルゴンガス雰囲気で、エピタキシャル層2を形成したシリコンウェーハ1に対して650℃から900℃の温度まで5℃/minの温度勾配で昇温後、900℃の温度を1時間で保持し、その後、900℃の温度から1000℃の温度まで5℃/minの温度勾配で昇温後、1000℃の温度を10時間で保持して−10℃/minの温度勾配で降温することでシリコンウェーハを得た。このようにして得られたシリコンウェーハ1中には、5×10atoms/cmの高濃度の析出物が確認された。
炭素の添加量を10×1016atoms/cmとしたシリコンウェーハ1上にエピタキシャル層2を形成し、アルゴンガス雰囲気で、エピタキシャル層2を形成したシリコンウェーハ1に対して650℃から900℃の温度まで5℃/minの温度勾配で昇温後、900℃の温度を2時間で保持し、その後、900℃の温度から1000℃の温度まで5℃/minの温度勾配で昇温後、1000℃の温度を10時間で保持して−10℃/minの温度勾配で降温することでシリコンウェーハを得た。このようにして得られたシリコンウェーハ1中には、5×10atoms/cmの高濃度の析出物が確認された。
炭素の添加量を2×1016atoms/cmとしたシリコンウェーハ1上にエピタキシャル層2を形成し、アルゴンガス雰囲気で、エピタキシャル層2を形成したシリコンウェーハ1に対して650℃から900℃の温度まで5℃/minの温度勾配で昇温後、900℃の温度を2時間で保持し、その後、900℃の温度から1000℃の温度まで5℃/minの温度勾配で昇温後、1000℃の温度を11時間で保持して−10℃/minの温度勾配で降温することでシリコンウェーハを得た。このようにして得られたシリコンウェーハ1中には、5×10atoms/cmの高濃度の析出物が確認された。
炭素の添加量を11×1016atoms/cmとしたシリコンウェーハ1上にエピタキシャル層2を形成し、アルゴンガス雰囲気で、エピタキシャル層2を形成したシリコンウェーハ1に対して650℃から900℃の温度まで5℃/minの温度勾配で昇温後、900℃の温度を1時間で保持し、その後、900℃の温度から1000℃の温度まで5℃/minの温度勾配で昇温後、1000℃の温度を10時間で保持して−10℃/minの温度勾配で降温することでシリコンウェーハを得た。このようにして得られたシリコンウェーハ1は、シリコンウェーハ1中の析出物の濃度が、8×10atoms/cmの高濃度の析出物が確認された。
実施例8〜15の結果から、炭素の添加量が、3×1016atoms/cm〜10×1016atoms/cmであるのが好適であることが分かった。また、実施例4〜7の結果と、実施例8〜15の結果を比較するに、650℃から1000℃の温度まで単調増加させた場合よりも、2段階の熱処理条件とするほうが、析出物の生成を更に促進させる傾向にあることが分かった。更に、実施例8,9,10の結果を比較するに、2段階の熱処理条件としてだけでなく、650℃から1000℃の温度で2段階の熱処理条件とするほうが、析出物の生成を更に促進させる傾向にあることが分かった。この理由について現在のところ明確な理由は分かっていないが、第1段階の熱処理工程で炭素をシリコン結晶構造の格子位置に取り込んだ後に析出核を形成したとしても、第2段階の熱処理工程における温度が1000℃を超えると成長した析出物が分離してしまい、所望の濃度の析出核が形成されなくなるものと推定される。また、650℃未満の温度では、炭素及び酸素による析出核の成長が十分ではないためと推定される。以下の実施例では、5×1016atoms/cmの炭素の添加量として更なる熱処理条件の検討を行った。
炭素の添加量を5×1016atoms/cmとしたシリコンウェーハ1上にエピタキシャル層2を形成し、アルゴンガス雰囲気で、エピタキシャル層2を形成したシリコンウェーハ1に対して650℃から900℃の温度まで1℃/minの温度勾配で昇温後、900℃の温度を1時間で保持し、その後、900℃の温度から1000℃の温度まで1℃/minの温度勾配で昇温後、1000℃の温度を4時間で保持して−10℃/minの温度勾配で降温することでシリコンウェーハを得た。このようにして得られたシリコンウェーハ1中には、1×1010atoms/cmの高濃度の析出物が確認された。
炭素の添加量を5×1016atoms/cmとしたシリコンウェーハ1上にエピタキシャル層2を形成し、アルゴンガス雰囲気で、エピタキシャル層2を形成したシリコンウェーハ1に対して650℃から900℃の温度まで0.5℃/minの温度勾配で昇温後、900℃の温度を2時間で保持し、その後、900℃の温度から1000℃の温度まで0.5℃/minの温度勾配で昇温後、1000℃の温度を4時間で保持して−10℃/minの温度勾配で降温することでシリコンウェーハを得た。このようにして得られたシリコンウェーハ1中には、5×1010atoms/cmの高濃度の析出物が確認された。
炭素の添加量を5×1016atoms/cmとしたシリコンウェーハ1上にエピタキシャル層2を形成し、アルゴンガス雰囲気で、エピタキシャル層2を形成したシリコンウェーハ1に対して650℃から900℃の温度(第1の所定温度)まで10℃/minの温度勾配(第1の温度勾配)で昇温後、900℃の温度を2時間で保持し、その後、900℃の温度から1000℃の温度(第2の所定温度)まで10℃/minの温度勾配(第2の温度勾配)で昇温後、1000℃の温度を10時間で保持して−10℃/minの温度勾配で降温することでシリコンウェーハを得た。このようにして得られたシリコンウェーハ1中には、5×10atoms/cmの高濃度の析出物が確認された。
炭素の添加量を5×1016atoms/cmとしたシリコンウェーハ1上にエピタキシャル層2を形成し、アルゴンガス雰囲気で、エピタキシャル層2を形成したシリコンウェーハ1に対して650℃から900℃の温度まで12℃/minの温度勾配で昇温後、900℃の温度を2時間で保持し、その後、900℃の温度から1000℃の温度まで12℃/minの温度勾配で昇温後、1000℃の温度を11時間で保持して−10℃/minの温度勾配で降温することでシリコンウェーハを得た。このようにして得られたシリコンウェーハ1中には、6×10atoms/cmの高濃度の析出物が確認された。
炭素の添加量を5×1016atoms/cmとしたシリコンウェーハ1上にエピタキシャル層2を形成し、アルゴンガス雰囲気で、エピタキシャル層2を形成したシリコンウェーハ1に対して650℃から900℃の温度(第1の所定温度)まで3℃/minの温度勾配(第1の温度勾配)で昇温後、900℃の温度を1時間で保持し、その後、900℃の温度から1000℃の温度(第2の所定温度)まで3℃/minの温度勾配(第2の温度勾配)で昇温後、1000℃の温度を8時間で保持して−10℃/minの温度勾配で降温することでシリコンウェーハを得た。このようにして得られたシリコンウェーハ1中には、8×10atoms/cmの高濃度の析出物が確認された。
上記の実施例16〜20から、温度勾配を0.5℃/min〜12℃/minとすることで、シリコンウェーハ1中には、6×10atoms/cm〜4×1010atoms/cmの範囲となる高濃度の析出物が確認された。特に、2段階の熱処理条件のうち、第1の温度勾配(P1)及び第2の温度勾配(P3)を、ともに、0.5℃/minとすることで、著しく高濃度の析出物が確認され、第1の温度勾配(P1)及び第2の温度勾配(P3)を、ともに、小さくするほうが高濃度の析出物が得られる傾向が見られる。
以下の実施例で示すように、図2に示す熱処理の温度プロファイルの形状依存性についても検討を行った。
炭素の添加量を5×1016atoms/cmとしたシリコンウェーハ1上にエピタキシャル層2を形成し、アルゴンガス雰囲気で、エピタキシャル層2を形成したシリコンウェーハ1に対して650℃から900℃の温度(第1の所定温度)まで3℃/minの温度勾配(第1の温度勾配)で昇温後、900℃の温度を1時間で保持し、その後、900℃の温度から1000℃の温度(第2の所定温度)まで10℃/minの温度勾配(第2の温度勾配)で昇温後、1000℃の温度を8時間で保持して−10℃/minの温度勾配で降温することでシリコンウェーハを得た。このようにして得られたシリコンウェーハ1中には、1×1010atoms/cmの高濃度の析出物が確認された。
炭素の添加量を5×1016atoms/cmとしたシリコンウェーハ1上にエピタキシャル層2を形成し、アルゴンガス雰囲気で、エピタキシャル層2を形成したシリコンウェーハ1に対して650℃から900℃の温度(第1の所定温度)まで10℃/minの温度勾配(第1の温度勾配)で昇温後、900℃の温度を2時間で保持し、その後、900℃の温度から1000℃の温度(第2の所定温度)まで3℃/minの温度勾配(第2の温度勾配)で昇温後、1000℃の温度を8時間で保持して−10℃/minの温度勾配で降温することでシリコンウェーハを得た。このようにして得られたシリコンウェーハ1中には、4×10atoms/cmの高濃度の析出物が確認された。
炭素の添加量を5×1016atoms/cmとしたシリコンウェーハ1上にエピタキシャル層2を形成し、アルゴンガス雰囲気で、エピタキシャル層2を形成したシリコンウェーハ1に対して650℃から700℃の温度(第1の所定温度)まで3℃/minの温度勾配(第1の温度勾配)で昇温後、700℃の温度を1時間で保持し、その後、700℃の温度から1000℃の温度(第2の所定温度)まで10℃/minの温度勾配(第2の温度勾配)で昇温後、1000℃の温度を10時間で保持して−10℃/minの温度勾配で降温することでシリコンウェーハを得た。このようにして得られたシリコンウェーハ1中には、2×10atoms/cmの高濃度の析出物が確認された。
炭素の添加量を5×1016atoms/cmとしたシリコンウェーハ1上にエピタキシャル層2を形成し、アルゴンガス雰囲気で、エピタキシャル層2を形成したシリコンウェーハ1に対して650℃から700℃の温度(第1の所定温度)まで10℃/minの温度勾配(第1の温度勾配)で昇温後、700℃の温度を2時間で保持し、その後、700℃の温度から1000℃の温度(第2の所定温度)まで3℃/minの温度勾配(第2の温度勾配)で昇温後、1000℃の温度を8時間で保持して−10℃/minの温度勾配で降温することでシリコンウェーハを得た。このようにして得られたシリコンウェーハ1中には、1×10atoms/cmの高濃度の析出物が確認された。
実施例21〜24の結果として、実施例21と実施例23の比較、及び、実施例22と実施例24の比較から、第1の温度勾配(P1)と第2の温度勾配(P3)を規定する温度(P2)が、700℃〜900℃で高濃度の析出物が確認され、特に、700℃よりも900℃を基準に2段階の熱処理を施すことが、高濃度の析出物が得られる傾向が見られる。即ち、650℃〜1000℃の間で、図2に示すごとく2段階の熱処理工程で行う場合には、650℃から900℃までの第1の温度勾配(P1)と、900℃から1000℃までの第2所定温度(P2)とする2段階の温度勾配とすることが好適である。特に、第1の温度勾配(P1)の熱処理工程(650℃〜900℃)で、炭素をシリコン結晶構造の格子位置に取り込んだ後に析出核を形成することが推定されるため、2段階以上の熱処理工程を行う場合には、650℃〜900℃の間で第1の所定温度を設定し、900℃〜1000℃の間で第2の所定温度を設定し、この第1所定温度と第2の所定温度の温度差が100℃〜300℃の範囲にするのが好適条件となる。
前述の説明では、エピタキシャル層の形成に必要な熱処理の温度は、500℃〜1180℃であるとして説明したが、このエピタキシャル層の形成に必要な熱処理の温度を与えるのみの析出物の濃度を確認した比較例について説明する。
(比較例1)
比較例1は、本発明に係る熱処理を行わない場合である。つまり、エピタキシャル層2を形成するための熱処理で、炭素の添加量を5×1016atoms/cmとしたシリコンウェーハ1に対して、トリクロロシランガス雰囲気で、1000℃の温度で保持された反応容器内に投入し、1000℃の温度にて2時間で保持することでエピタキシャル層2を形成させたシリコンウェーハを得た。このようにして得られたシリコンウェーハ1中には、8×10atoms/cmの濃度の析出物が確認された。
この比較例1と実施例3の結果から、単にエピタキシャル層2を形成するための熱処理のみでは、所望の濃度の析出物が形成されないことが分かった。これは、本発明に係る「エピタキシャル層2を形成後の析出核形成のための熱処理」によって、析出物の形成に寄与するものと考えられる。
(比較例2)
炭素の添加量を5×1016atoms/cmとしたシリコンウェーハ1上にエピタキシャル層2を形成し、アルゴンガス雰囲気で、エピタキシャル層2を形成したシリコンウェーハ1に対して、600℃の温度で保持された反応容器内に投入し、600℃の温度を20時間で保持して−10℃/minの温度勾配で降温して得られたシリコンウェーハ1中には、5×10atoms/cmの高濃度の析出物が確認された。
(比較例3)
炭素の添加量を5×1016atoms/cmとしたシリコンウェーハ1上にエピタキシャル層2を形成し、アルゴンガス雰囲気で、エピタキシャル層2を形成したシリコンウェーハ1に対して、1100℃の温度で保持された反応容器内に投入し、1100℃の温度を18時間で保持して−10℃/minの温度勾配で降温して得られたシリコンウェーハ1中には、7×10atoms/cmの高濃度の析出物が確認された。
上記の実施例1〜24及び比較例1〜3の結果から、一定温度の600℃や1100℃の温度では析出物の濃度の向上が得られず、エピタキシャル層2を形成したシリコンウェーハ1に対して、一定温度であっても650℃から1000℃の温度の熱処理が好適であるのが確認された。この理由について現在のところ明確な理由は分かっていないが、前述したように、第1段階の熱処理工程で炭素をシリコン結晶構造の格子位置に取り込んだ後に析出核を形成したとしても、第2段階の熱処理工程における温度が1000℃を超えると成長した析出物が分離してしまい、所望の濃度の析出核が形成されなくなるものと推定される。また、650℃未満の温度では、炭素及び酸素による析出核の成長が十分ではないためと推定される。
従って、上記の実施例1〜24及び比較例1〜3の結果をまとめると、以下の表のようになる。表1の結果から分かるように、エピタキシャル層2を形成したシリコンウェーハ1に対して650℃から1000℃の温度の熱処理が好適であり、温度勾配としては小さいほどよいが、0.5℃/min〜10℃/minとするのが好適であり、炭素の添加量を、3×1016atoms/cm〜10×1016atoms/cmとするのが好適であることが分かる。特に、ベストモードは、650℃から1000℃までの2段階以上の熱処理条件で温度勾配が0.5℃/minであり、炭素の添加量が5×1016atoms/cmであることが分かる。
Figure 2011096979
以上、具体例を挙げて本発明の実施例を詳細に説明したが、本発明の特許請求の範囲から逸脱しない限りにおいて、あらゆる変形や変更が可能であることは当業者に明らかである。従って、本発明は上記の実施例に限定されるものではない。
本発明によれば、デバイス製造工程における熱処理を簡略化させて、シリコンウェーハ中における炭素及び酸素を含む析出物を促進させることができるので、特に、デバイス工程での熱処理が制限される固体撮像素子用シリコンウェーハの用途に有用である。
1 シリコンウェーハ
2 エピタキシャル層
3 ゲッタリング層

Claims (7)

  1. 炭素を添加したシリコンウェーハ上にエピタキシャル層を形成する工程と、
    該エピタキシャル層を形成したシリコンウェーハに対して650℃〜1000℃の熱処理を施して、前記シリコンウェーハ中に生成する、炭素及び酸素を含む析出物を促進する工程とを含むことを特徴とするシリコンウェーハの製造方法。
  2. 前記析出物は、前記エピタキシャル層の直下に生成してゲッタリング層を形成することを特徴とする、請求項1に記載のシリコンウェーハの製造方法。
  3. 前記炭素の添加量が、3×1016atoms/cm〜10×1016atoms/cmであることを特徴とする、請求項1又は2に記載のシリコンウェーハの製造方法。
  4. 前記熱処理が、
    650℃〜900℃の範囲にある第1の所定温度まで第1の所定温度勾配で昇温後、該第1の所定温度に保持する第1の熱処理工程と、
    前記第1所定温度から900℃〜1000℃の範囲にある第2の所定温度まで第2の所定温度勾配で昇温後、該第2の所定温度に保持する第2の熱処理工程とを含み、
    前記第1所定温度と前記第2の所定温度の温度差が100℃〜300℃の範囲にあることを特徴とする、請求項1,2又は3に記載のシリコンウェーハの製造方法。
  5. 前記第1の温度勾配及び第2の温度勾配が、ともに、0.5℃/min〜10℃/minの範囲であることを特徴とする、請求項1〜4のいずれか一項に記載のシリコンウェーハの製造方法。
  6. 前記シリコンウェーハは、チョクラルスキー法により製造されたCZ結晶からなることを特徴とする、請求項1〜5のいずれか一項に記載のシリコンウェーハの製造方法。
  7. 請求項1〜6のいずれか一項に記載の方法により製造したシリコンウェーハであって、
    シリコンウェーハ中の析出物の濃度が、5×10atoms/cm〜5×1010atoms/cmの範囲であることを特徴とするシリコンウェーハ。
JP2009252181A 2009-11-02 2009-11-02 シリコンウェーハ及びその製造方法 Pending JP2011096979A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009252181A JP2011096979A (ja) 2009-11-02 2009-11-02 シリコンウェーハ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009252181A JP2011096979A (ja) 2009-11-02 2009-11-02 シリコンウェーハ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2011096979A true JP2011096979A (ja) 2011-05-12

Family

ID=44113571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009252181A Pending JP2011096979A (ja) 2009-11-02 2009-11-02 シリコンウェーハ及びその製造方法

Country Status (1)

Country Link
JP (1) JP2011096979A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021002363A1 (ja) * 2019-07-02 2021-01-07 信越半導体株式会社 炭素ドープシリコン単結晶ウェーハ及びその製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5821829A (ja) * 1981-07-31 1983-02-08 Fujitsu Ltd 半導体装置の製造方法
JPS63227026A (ja) * 1987-03-17 1988-09-21 Fujitsu Ltd シリコン結晶基板のゲツタリング方法
JPH05308076A (ja) * 1992-03-03 1993-11-19 Fujitsu Ltd シリコンウエーハの酸素析出方法
JP2001237247A (ja) * 2000-02-25 2001-08-31 Shin Etsu Handotai Co Ltd エピタキシャルウエーハの製造方法及びエピタキシャルウエーハ、並びにエピタキシャル成長用czシリコンウエーハ
JP2005051040A (ja) * 2003-07-29 2005-02-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及び半導体基板
JP2006190896A (ja) * 2005-01-07 2006-07-20 Renesas Technology Corp エピタキシャルシリコンウエハとその製造方法および半導体装置とその製造方法
WO2009075288A1 (ja) * 2007-12-11 2009-06-18 Sumco Corporation シリコン基板とその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5821829A (ja) * 1981-07-31 1983-02-08 Fujitsu Ltd 半導体装置の製造方法
JPS63227026A (ja) * 1987-03-17 1988-09-21 Fujitsu Ltd シリコン結晶基板のゲツタリング方法
JPH05308076A (ja) * 1992-03-03 1993-11-19 Fujitsu Ltd シリコンウエーハの酸素析出方法
JP2001237247A (ja) * 2000-02-25 2001-08-31 Shin Etsu Handotai Co Ltd エピタキシャルウエーハの製造方法及びエピタキシャルウエーハ、並びにエピタキシャル成長用czシリコンウエーハ
JP2005051040A (ja) * 2003-07-29 2005-02-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及び半導体基板
JP2006190896A (ja) * 2005-01-07 2006-07-20 Renesas Technology Corp エピタキシャルシリコンウエハとその製造方法および半導体装置とその製造方法
WO2009075288A1 (ja) * 2007-12-11 2009-06-18 Sumco Corporation シリコン基板とその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021002363A1 (ja) * 2019-07-02 2021-01-07 信越半導体株式会社 炭素ドープシリコン単結晶ウェーハ及びその製造方法
US11761118B2 (en) 2019-07-02 2023-09-19 Shin-Etsu Handotai Co., Ltd. Carbon-doped silicon single crystal wafer and method for manufacturing the same

Similar Documents

Publication Publication Date Title
TWI278040B (en) Silicon epitaxial wafer and manufacturing method for same
US20090321883A1 (en) Silicon substrate for solid-state imaging device and method for manufacturing the same
US20090226736A1 (en) Method of manufacturing silicon substrate
US20060281280A1 (en) Method for producing bonded wafer
TWI442478B (zh) 矽基板及其製造方法
JP5439801B2 (ja) エピタキシャルウェーハ及びその製造方法
JP5609025B2 (ja) エピタキシャルシリコンウェーハの製造方法
WO2010131412A1 (ja) シリコンウェーハおよびその製造方法
JPWO2009075257A1 (ja) シリコン基板とその製造方法
JPWO2009075288A1 (ja) シリコン基板とその製造方法
WO2014057741A1 (ja) シリコンエピタキシャルウェーハ及びそれを用いた固体撮像素子の製造方法
JP4270713B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2011096979A (ja) シリコンウェーハ及びその製造方法
JP2015204316A (ja) シリコンウェーハ及びその製造方法
KR101184380B1 (ko) 에피택셜 웨이퍼 제조 방법, 이를 적용한 에피택셜 웨이퍼,및 반도체 소자
JP5401808B2 (ja) シリコン基板とその製造方法
JP5401809B2 (ja) シリコン基板とその製造方法
JP5830215B2 (ja) エピタキシャルウエーハ並びにその製造方法
WO2021166895A1 (ja) 半導体シリコンウェーハの製造方法
JP2011108860A (ja) 固体撮像素子の製造方法
JP4235760B2 (ja) シリコンウェーハの製造方法
JP2008294256A (ja) シリコン単結晶ウェーハの製造方法
JP2011134983A (ja) シリコン半導体基板の製造方法
JP2005286282A (ja) Simox基板の製造方法及び該方法により得られるsimox基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121011

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140826

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141024

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150127