JP2006073580A - シリコンエピタキシャルウェーハ及びその製造方法 - Google Patents

シリコンエピタキシャルウェーハ及びその製造方法 Download PDF

Info

Publication number
JP2006073580A
JP2006073580A JP2004251837A JP2004251837A JP2006073580A JP 2006073580 A JP2006073580 A JP 2006073580A JP 2004251837 A JP2004251837 A JP 2004251837A JP 2004251837 A JP2004251837 A JP 2004251837A JP 2006073580 A JP2006073580 A JP 2006073580A
Authority
JP
Japan
Prior art keywords
wafer
single crystal
silicon
epitaxial
silicon single
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004251837A
Other languages
English (en)
Inventor
Shinsuke Sadamitsu
信介 定光
Masataka Horai
正隆 宝来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2004251837A priority Critical patent/JP2006073580A/ja
Priority to TW094129509A priority patent/TWI278040B/zh
Priority to KR1020077004460A priority patent/KR100877772B1/ko
Priority to EP05781511A priority patent/EP1801863A4/en
Priority to PCT/JP2005/015801 priority patent/WO2006025409A1/ja
Priority to US11/661,724 priority patent/US20090017291A1/en
Publication of JP2006073580A publication Critical patent/JP2006073580A/ja
Priority to US13/051,909 priority patent/US20110171814A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264—Up to 3 mils
    • Y10T428/265—1 mil or less

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】ＤＺ−ＩＧエピウェーハに比べて低い製造コストで製造することができ、ゲッタリング効果に優れ、重金属汚染がない。撮像デバイス製造プロセス初期段階から強力なゲッタリング効果が期待できる。
【解決手段】炭素が５×１０15ａｔｏｍｓ／ｃｍ3以上５×１０17ａｔｏｍｓ／ｃｍ3以下（ＡＳＴＭ Ｆ１２３−１９８１）の濃度範囲でドープされたＣＺシリコンインゴットから切り出されたシリコン単結晶ウェーハ１１表面にエピタキシャル成長によってシリコン単結晶からなるエピタキシャル層１３を形成したシリコンエピタキシャルウェーハ１０の改良であり、その特徴ある構成は、シリコン単結晶ウェーハ裏面に厚さ０．５μｍ以上１．５μｍ以下の多結晶シリコン層１２を形成したところにある。
【選択図】図１

Description

本発明は、ＣＣＤ（Charge Coupled Device；電荷結合デバイス）やＣＭＯＳ（Complementaly Metal-Oxide Semiconductor）等の用途に適したシリコンエピタキシャルウェーハ（以下、エピウェーハという。）に関するものである。
近年、デジタルカメラ等の普及により飛躍的に撮像素子であるＣＣＤデバイス及びＣＭＯＳイメージセンサの生産が高まっている。撮像素子では、デバイスのある箇所で画像がとれなくなる白点欠陥の問題があり、この白点欠陥があるとデバイスの歩留まりが低下する。この白点欠陥はシリコンウェーハの重金属汚染が原因であることが判っており、これまではＤＺ−ＩＧ（Denuded Zone - Intrinsic Gettering）処理をしたＤＺ−ＩＧウェーハ表面にシリコン単結晶をエピタキシャル成長させてシリコンエピタキシャル層を形成した非常に内部ゲッタリング効果の高いＤＺ−ＩＧエピウェーハが用いられてきた。撮像基板では上記重金属汚染を取除くために強いゲッタリング効果を有している必要があり、ＩＧウェーハを撮像基板を作製するために使用する場合では、５×１０9個／ｃｍ3以上の高密度の酸素析出物が必要であることが判っている。ＤＺ−ＩＧウェーハは、１１００℃〜１２００℃程度の温度でウェーハ表層の酸素を外方拡散させてウェーハ表層を無欠陥層とするＤＺ熱処理と、６００℃〜９００℃の温度でウェーハ内部に酸素析出核を形成するＩＧ熱処理の２段階の処理を施すことで作製される。上記ＤＺ−ＩＧ熱処理は通常１０時間以上の処理時間を要するために、ウェーハの製造コストが高くなる問題があった。また、高温で熱処理するＤＺ熱処理では、熱処理中にウェーハが重金属で汚染されるおそれがあった。このようにＤＺ−ＩＧウェーハを用いて作製されたＤＺ−ＩＧエピウェーハは、製造コストが高く、また熱処理中に重金属汚染を生じる問題があった。
上記問題点を解決する方策として、酸素濃度が１２〜１８×１０17ａｔｏｍｓ／ｃｍ3（ＡＳＴＭ Ｆ１２１−１９７９）、炭素濃度が０．３〜２．５×１０15ａｔｏｍｓ／ｃｍ3（ＡＳＴＭ Ｆ１２３−１９８１）の各範囲に制御してＣＺ（チョクラルスキー；Czochralski）法にて引き上げられたシリコン単結晶を、シリコンウェーハに切り出した後、６００℃以上、９００℃以下の温度で１５分以上、４時間以下の条件にてアニール処理を行い、ＥＧ（Extrinsic Gettering）効果が期待できる処理を一切施すことなく、ウェーハの片面又は両面を鏡面研磨仕上げし、更にその表面にエピタキシャル膜を成膜するシリコンウェーハの製造方法が開示されている（例えば、特許文献１参照。）。また、半導体デバイス用シリコンウェーハにおいて、炭素濃度が０．１〜２．５×１０15ａｔｏｍｓ／ｃｍ3（ＡＳＴＭ Ｆ１２３−１９８１）、酸素濃度が１０〜１８×１０17ａｔｏｍｓ／ｃｍ3（ＡＳＴＭ Ｆ１２１−１９７９）の範囲に制御してＣＺ法もしくはＭＣＺ法にて引き上げられたシリコン単結晶をシリコンウェーハに切り出した後、ウェーハの片面又は両面を鏡面研磨仕上げし、さらにその表面にシリコンのエピタキシャル膜を成膜した後、前記シリコン結晶の内部に微小欠陥を形成する熱処理を行うエピウェーハの製造方法が開示されている（例えば、特許文献２参照。）。更に、炭素がドープされたＣＺシリコンウェーハに１０００℃未満の温度でエピタキシャル成長を行うエピウェーハの製造方法が開示されている（例えば、特許文献３参照。）。特許文献１〜３に示される方法では、低温のデバイスプロセスにおいて十分なＩＧ効果が発揮できるエピウェーハが得られる。
また、半導体ウェーハの裏面にＥＧ層を形成する工程と、このＥＧ層と半導体ウェーハの素子形成領域との間に酸素析出核となる元素を注入する工程とを備える半導体装置の製造方法が開示されている（例えば、特許文献４参照。）。特許文献４に示される方法では持続性の高いゲッタリング能力を半導体装置に付与することができる効果を奏し、デバイスの歩留まりを大きく向上する効果がある。更に、半導体基板を洗浄した後、この半導体基板の表面に不純物汚染防止膜を形成する工程と、半導体基板の裏面側の表層に不純物を導入することによって高濃度不純物拡散層よりなるゲッタリング層を形成する工程と、不純物防止膜を除去する工程と、半導体基板を洗浄した後、半導体基板の表面にエピタキシャル層を堆積する工程とよりなるエピタキシャルウェハの製造方法が開示されている（例えば、特許文献５参照。）。特許文献５に示される方法ではゲッタリング層を高濃度不純物拡散層で形成したので、ゲッタリングが強力に行われる。
特開平１０−２２９０９３号公報 特開平１１−２０４５３４号公報 特開２００１−２３７２４７号公報 特許第３２０３７４０号公報 特許第３１７３１０６号公報
しかしながら、上記特許文献１〜３に示される方法により得られるエピウェーハは、ＣＣＤ製造プロセスに対応する擬似熱処理を施した実験では、従来使用されてきたＤＺ−ＩＧエピウェーハと同様の密度を有する酸素析出物が形成されることを確認できたが、デバイス製造プロセスの初期段階では、従来のＤＺ−ＩＧエピウェーハに比べて酸素析出物密度が少なかった。これは、デバイス製造プロセスの中間段階以降はＤＺ−ＩＧエピウェーハと同等のＩＧ効果を有するが、初期段階ではＤＺ−ＩＧエピウェーハよりもＩＧ効果が劣ることを示している。
また、上記特許文献４に示される方法では、イオン注入に製造コスト及び時間がかかるため経済的ではなく、酸素析出領域はイオン注入を行った非常に狭い深さの領域に限定されるため十分なゲッタリング効果が得られない。更に、上記特許文献５に示される方法でも、酸素析出領域は基板裏面側に形成したゲッタリング層に限定されるため十分なゲッタリング効果が得られない。
本発明の目的は、ＤＺ−ＩＧエピウェーハに比べて低い製造コストで製造することができ、ゲッタリング効果に優れ、重金属汚染のないシリコンエピタキシャルウェーハ及びその製造方法を提供することにある。
本発明の別の目的は、撮像デバイス製造プロセス初期段階から強力なゲッタリング効果が期待できる、シリコンエピタキシャルウェーハ及びその製造方法を提供することにある。
本発明者らは上記諸問題を解決するため、炭素ドープウェーハの裏面にＥＧ効果を目的とした、多結晶シリコン層を形成することにした。この多結晶シリコン層の形成後に、ウェーハ表面にエピタキシャル成長によってエピタキシャル層を形成することにより、本発明のシリコンエピタキシャルウェーハを製造した。
即ち、請求項１に係る発明は、図１（ｃ）に示すように、炭素が５×１０15ａｔｏｍｓ／ｃｍ3以上５×１０17ａｔｏｍｓ／ｃｍ3以下（ＡＳＴＭ Ｆ１２３−１９８１）の濃度範囲でドープされたＣＺシリコンインゴットから切り出されたシリコン単結晶ウェーハ１１表面にエピタキシャル成長によってシリコン単結晶からなるエピタキシャル層１３を形成したシリコンエピタキシャルウェーハ１０の改良であり、その特徴ある構成は、シリコン単結晶ウェーハ１１裏面に厚さ０．５μｍ以上１．５μｍ以下の多結晶シリコン層１２を形成したところにある。
請求項１に係るシリコンエピタキシャルウェーハは、撮像デバイス製造プロセス初期段階で５×１０9個／ｃｍ3以上の酸素析出物１１ｂが形成されるため十分なＩＧ効果が得られ、更に多結晶シリコン層１２によるＥＧ効果が付加されるため、重金属汚染に敏感な撮像デバイスの製造に最適であり、歩留まり向上に寄与することができる。
請求項２に係る発明は、図１（ａ）〜図１（ｃ）に示すように、炭素が５×１０15ａｔｏｍｓ／ｃｍ3以上５×１０17ａｔｏｍｓ／ｃｍ3以下（ＡＳＴＭ Ｆ１２３−１９８１）の濃度範囲でドープされたＣＺシリコンインゴットから切り出されたシリコン単結晶ウェーハ１１を準備する工程と、シリコン単結晶ウェーハ１１裏面に厚さ０．５μｍ以上１．５μｍ以下の多結晶シリコン層１２を形成するとともに、シリコン単結晶ウェーハ１１内部に酸素析出核１１ａを形成する工程と、シリコン単結晶ウェーハ１１表面にエピタキシャル成長によってシリコン単結晶からなるエピタキシャル層１３を形成する工程とをこの順にそれぞれ含むことを特徴とするシリコンエピタキシャルウェーハの製造方法である。
請求項２に係る製造方法では、上記工程をこの順にそれぞれ経ることにより、ＤＺ−ＩＧエピウェーハに比べて低い製造コストでエピタキシャルウェーハを製造することができ、また高温熱処理を施す必要がないため、ウェーハ製造工程での重金属汚染がなく、得られたエピタキシャルウェーハは撮像デバイス製造プロセス初期段階から強力なゲッタリング効果が期待できる。
本発明のエピタキシャルウェーハは、撮像デバイス製造プロセス初期段階で５×１０9個／ｃｍ3以上の酸素析出物が形成されるため十分なＩＧ効果が得られ、更に多結晶シリコン層１２によるＥＧ効果が付加されるため、重金属汚染に敏感な撮像デバイスの製造に最適であり、歩留まり向上に寄与することができる。
本発明のエピタキシャルウェーハの製造方法は、製造コストが高く、かつ製造時に重金属汚染する可能性が高いＤＺ−ＩＧエピウェーハに比べて低い製造コストで製造することができ、また高温熱処理を施す必要がないため、ウェーハ製造工程での重金属汚染がなく、撮像デバイス製造プロセスの初期段階から強力なゲッタリング効果が期待できる。
次に本発明を実施するための最良の形態を図面に基づいて説明する。
本発明のシリコンエピタキシャルウェーハは、図１（ｃ）に示すように、炭素が５×１０15ａｔｏｍｓ／ｃｍ3以上５×１０17ａｔｏｍｓ／ｃｍ3以下（ＡＳＴＭ Ｆ１２３−１９８１）の濃度範囲でドープされたＣＺシリコンインゴットから切り出されたシリコン単結晶ウェーハ１１表面にエピタキシャル成長によってシリコン単結晶からなるエピタキシャル層１３を形成したシリコンエピタキシャルウェーハ１０の改良であり、その特徴ある構成は、シリコン単結晶ウェーハ１１裏面に厚さ０．５μｍ以上１．５μｍ以下の多結晶シリコン層１２を形成したところにある。
シリコン単結晶ウェーハ１１裏面に多結晶シリコン層１２を形成することにより、この多結晶シリコン層１２が有するＥＧ効果以外にも、この多結晶シリコン層１２から空孔がシリコン単結晶ウェーハ１１内部に供給され、ウェーハ内部の酸素析出が促進されるという効果も併せて得られるため、シリコン単結晶ウェーハ１１内部には多くの酸素析出核が形成される。従って、図１（ｄ）に示すように、本発明のエピタキシャルウェーハを用いることにより、撮像デバイス製造プロセス初期段階で５×１０9個／ｃｍ3以上の酸素析出物１１ｂが形成されるため十分なＩＧ効果が得られ、更に多結晶シリコン層１２によるＥＧ効果が付加されるため、重金属汚染に敏感な撮像デバイスの製造に最適であり、歩留まり向上に寄与することができる。
次に、本発明のシリコンエピタキシャルウェーハの製造方法について説明する。
先ず、図１（ａ）に示すように、炭素が５×１０15ａｔｏｍｓ／ｃｍ3以上５×１０17ａｔｏｍｓ／ｃｍ3以下（ＡＳＴＭ Ｆ１２３−１９８１）の濃度範囲でドープされたＣＺシリコンインゴットから切り出されたシリコン単結晶ウェーハ１１を準備する。炭素ドープ濃度を、５×１０15ａｔｏｍｓ／ｃｍ3以上５×１０17ａｔｏｍｓ／ｃｍ3以下（ＡＳＴＭ Ｆ１２３−１９８１）の範囲に規定したのは、炭素濃度が５×１０15ａｔｏｍｓ／ｃｍ3未満では、デバイスプロセスで５×１０9ａｔｏｍｓ／ｃｍ3以上の酸素析出物密度を発生させることが難しく、また、ゲッタリング不足となってしまう不具合を生じるためである。炭素濃度が５×１０17ａｔｏｍｓ／ｃｍ3を越えると、結晶の有転位化が起こり、単結晶の育成ができなくなるためである。好ましい炭素ドープ濃度は５×１０15〜５×１０16ａｔｏｍｓ／ｃｍ3である。
また、シリコン単結晶ウェーハ１１の酸素濃度範囲は１４〜１８×１０17ａｔｏｍｓ／ｃｍ3（ＡＳＴＭ Ｆ１２１−１９７９）が望ましい。酸素濃度が１４×１０17ａｔｏｍｓ／ｃｍ3未満では、デバイスプロセスで５×１０9ａｔｏｍｓ／ｃｍ3以上の酸素析出物密度を発生させることが難しく、また、ゲッタリング不足となってしまう不具合を生じ、酸素濃度が１８×１０17ａｔｏｍｓ／ｃｍ3を越えると、酸素析出に起因したエピ欠陥が発生し易くなる。好ましい酸素濃度は１４〜１６×１０17ａｔｏｍｓ／ｃｍ3である。また、シリコン単結晶ウェーハ１１の比抵抗値については特に限定しないが、０．１Ω・ｃｍ程度以下の低抵抗基板でも、１００Ω・ｃｍを越える高抵抗基板でも本発明のエピタキシャルウェーハに適応できる。使用するシリコン単結晶ウェーハ１１は、少なくとも主表面が鏡面研磨加工されたシリコンウェーハが好ましい。
次に、図１（ｂ）に示すように、シリコン単結晶ウェーハ１１裏面に厚さ０．５μｍ以上１．５μｍ以下の多結晶シリコン層１２を形成するとともに、シリコン単結晶ウェーハ１１内部に酸素析出核１１ａを形成する。シリコン単結晶ウェーハ裏面に多結晶シリコン層を形成するには、一般的に６５０℃前後で数時間程度かかるが、炭素がドープされたシリコン単結晶ウェーハ１１は６５０℃程度の熱処理が施されると、非常に短時間で酸素析出核が形成されるため、多結晶シリコン層１２の形成工程での熱履歴によりシリコン単結晶ウェーハ１１内部には酸素析出核が形成される。また、シリコン単結晶ウェーハ１１裏面に多結晶シリコン層１２を形成することで、この多結晶シリコン層１２から空孔がシリコン単結晶ウェーハ１１内部に供給され、ウェーハ内部の酸素析出が促進されるという効果も併せて得られるため、シリコン単結晶ウェーハ１１裏面に多結晶シリコン層１２を形成することにより、シリコン単結晶ウェーハ１１内部には多くの酸素析出核が形成される。なお、このシリコン単結晶ウェーハ裏面に多結晶シリコン層を形成することで、多結晶シリコン層から空孔がウェーハ内部に供給されることは、Appl.Phys.Lett.,Vol.54,No.18,1 May 1989,p.1748-1750にも開示されている。
多結晶シリコン層１２の厚さを０．５μｍ以上１．５μｍ以下に規定したのは、多結晶シリコン層の厚さが０．５μｍ未満では、十分なＥＧ効果を得ることができず、厚さが１．５μｍを越えると、十分なＥＧ効果を得ることはできるが製造コストがかかり、またウェーハに反りが発生してしまうためである。好ましい多結晶シリコン層１２の厚さは０．８〜１．２μｍである。
次に、図１（ｃ）に示すように、シリコン単結晶ウェーハ１１表面にエピタキシャル成長によってシリコン単結晶からなるエピタキシャル層１３を形成する。エピタキシャル層１３の厚さは、５〜２０μｍの範囲が好ましい。上記工程をそれぞれこの順に施すことにより、本発明のシリコンエピタキシャルウェーハ１０が得られる。得られた本発明のエピタキシャルウェーハは、ＤＺ−ＩＧエピウェーハに比べて低い製造コストで製造することができ、また高温熱処理を施す必要がないため、ウェーハ製造工程での重金属汚染がなく、撮像デバイス製造プロセス初期段階から強力なゲッタリング効果が期待できる。
次に本発明の実施例を比較例とともに詳しく説明する。
＜実施例１＞
先ず、Ｐを４．４×１０14ａｔｏｍｓ／ｃｍ3の濃度でドープし、炭素を１×１０16ａｔｏｍｓ／ｃｍ3（ＡＳＴＭ Ｆ１２３−１９８１）の濃度でドープし、酸素濃度が１５×１０17ａｔｏｍｓ／ｃｍ3（ＡＳＴＭ Ｆ１２１−１９７９）及び抵抗率が１０Ω・ｃｍのシリコンインゴットをＣＺ法により育成した。このインゴットから直径８インチのｎ型シリコン単結晶ウェーハを切り出した。次いで、シリコン単結晶ウェーハ裏面に厚さ１μｍの多結晶シリコン層を形成した。次に、シリコン単結晶ウェーハ表面にエピタキシャル成長によってｎ型で抵抗率１０Ω・ｃｍのシリコン単結晶からなるエピタキシャル層を１０μｍ形成して、エピタキシャルウェーハを得た。
＜比較例１＞
先ず、Ｐを４．４×１０14ａｔｏｍｓ／ｃｍ3の濃度でドープし、酸素濃度が１５×１０17ａｔｏｍｓ／ｃｍ3（ＡＳＴＭ Ｆ１２１−１９７９）及び抵抗率が１０Ω・ｃｍのシリコンインゴットをＣＺ法により育成した。このインゴットから直径８インチのｎ型シリコン単結晶ウェーハを切り出した。次いで、このシリコン単結晶ウェーハに図２に示す第１段熱処理及び第２段熱処理からなるＤＺ−ＩＧ２段熱処理を施して、ＤＺ−ＩＧウェーハを形成した。このＤＺ−ＩＧ熱処理は３％Ｏ2含有Ｎ2ガス雰囲気下で行った。次に、ＤＺ−ＩＧウェーハ表面にエピタキシャル成長によってｎ型で抵抗率１０Ω・ｃｍのシリコン単結晶からなるエピタキシャル層を１０μｍ形成して、ＤＺ−ＩＧエピウェーハを得た。
＜比較例２＞
実施例１のインゴットから切り出したｎ型シリコン単結晶ウェーハ表面にエピタキシャル成長によってｎ型で抵抗率１０Ω・ｃｍのシリコン単結晶からなるエピタキシャル層を１０μｍ形成して、エピタキシャルウェーハを得た。即ち、実施例１で得たエピウェーハとは異なり、ウェーハ裏面には多結晶シリコン層を形成しなかった。
＜比較例３＞
比較例１のインゴットから切り出したｎ型シリコン単結晶ウェーハ表面にエピタキシャル成長によってｎ型で抵抗率１０Ω・ｃｍのシリコン単結晶からなるエピタキシャル層を１０μｍ形成して、エピタキシャルウェーハを得た。即ち、比較例１で得たＤＺ−ＩＧエピウェーハとは異なり、ＤＺ−ＩＧ２段熱処理を施さなかった。
＜比較試験１＞
実施例１及び比較例１〜３でそれぞれ得られたエピウェーハをサンプルとし、ＣＣＤ製造プロセスを模擬した熱シミュレーション熱処理をそれぞれ施した。この熱シミュレーション熱処理では、デバイスプロセス初期段階、中間段階及び最終段階の各工程を模している。デバイスプロセス初期段階、中間段階及び最終段階をそれぞれ終えたウェーハを工程ごとに抜き取り、その後、サンプルを短冊状に劈開し、劈開したウェーハに対して化学的選択エッチング（Ｗｒｉｇｈｔエッチング）にて２μｍのエッチングを施し、酸素析出物を顕在化させたものを光学顕微鏡を用いてウェーハ断面で計測した。その結果を図３に示す。なお、図３中の「ａｓ Ｅｐｉ」とは、熱シミュレーション熱処理を施す前のエピタキシャル層を形成した直後における各エピウェーハの酸素析出物密度の計測結果を示す。また、図３中の下方向矢印はａｓ Ｅｐｉの酸素析出物密度、及び比較例２及び３のプロセス初期段階の酸素析出物密度がそれぞれ計測下限に達していないことを示す。
図３より明らかなように、比較例２のエピウェーハではデバイスプロセス初期段階では酸素析出物は観察されなかったが、デバイスプロセス中間段階では十分なゲッタリング効果が得られる酸素析出物密度が観察された。比較例３のエピウェーハは、デバイスプロセス最終段階になっても十分なゲッタリング効果が得られる酸素析出物密度に達しなかった。一方、比較例１のＤＺ−ＩＧエピウェーハ及び実施例１のエピウェーハでは、デバイスプロセス初期段階から十分なゲッタリング効果が得られる５×１０9個／ｃｍ3以上の酸素析出物密度が観察された。
＜比較試験２＞
実施例１及び比較例１〜３でそれぞれ得られたエピウェーハ表面に濃度が１×１０12ａｔｏｍｓ／ｃｍ2のＮｉを強制汚染させた。続いてＮｉを強制汚染させた各エピウェーハに対して上記比較試験１で行ったＣＣＤ製造プロセスを模擬した熱シミュレーション熱処理を最終段階まで施した。熱シミュレーション熱処理を終えたエピウェーハについてＴＺＤＢ（Time Zero Dielectric Breakdown）による酸化膜耐圧評価試験をゲート酸化膜厚１０ｎｍ、判定電圧８ＭＶ／ｃｍの条件で行った。この評価試験での良品率の結果を図４にそれぞれ示す。
図４より明らかなように、比較例２及び３のエピウェーハは全てのチップが絶縁破壊し、良品率は０％であった。一方、実施例１及び比較例１のエピウェーハでは、全てのチップが良品で良品率１００％であった。これは、実施例１及び比較例１のエピウェーハはデバイスプロセス初期段階に十分なゲッタリング効果があり、表面に欠陥が形成されなかったと考えられるが、比較例２及び３のエピウェーハはゲッタリング不足で、表面にＮｉシリサイドが形成され、酸化膜耐圧特性が劣化したと考えられる。
また、炭素ドープしたｐ型ウェーハに多結晶シリコン層を形成したｐ／ｐ−、ｐ／ｐ＋エピウェーハをそれぞれ用意し、これらのエピウェーハに対してＣＭＯＳイメージセンサプロセスを模擬した熱シミュレーション熱処理を最終段階まで施し、熱シミュレーション熱処理を終えたエピウェーハについて上記試験条件と同様の条件でＴＺＤＢによる酸化膜耐圧評価試験を行った。その結果、全てのチップが良品で良品率が１００％であり、ｐ型ウェーハをベースとしたエピウェーハであっても、炭素ドープしたウェーハ裏面に多結晶シリコン層を形成し、ウェーハ表面にエピタキシャル層を形成した本発明のエピウェーハは、高い歩留まりが得られることを確認した。
本発明のシリコンエピタキシャルウェーハの製造方法を示す工程図。 比較例１のＤＺ−ＩＧ２段熱処理の温度プロファイルを示す図。 比較評価１における各デバイスプロセス工程ごとの酸素析出物密度を示す図。 比較評価２におけるＴＺＤＢによる酸化膜耐圧評価試験での良品率を示す図。
符号の説明
１０ シリコンエピタキシャルウェーハ
１１ シリコン単結晶ウェーハ
１１ａ 酸素析出核
１２ 多結晶シリコン層
１３ エピタキシャル層

Claims (2)

  1. 炭素が５×１０15ａｔｏｍｓ／ｃｍ3以上５×１０17ａｔｏｍｓ／ｃｍ3以下（ＡＳＴＭ Ｆ１２３−１９８１）の濃度範囲でドープされたＣＺシリコンインゴットから切り出されたシリコン単結晶ウェーハ(11)表面にエピタキシャル成長によってシリコン単結晶からなるエピタキシャル層(13)を形成したシリコンエピタキシャルウェーハにおいて、
    前記シリコン単結晶ウェーハ(11)裏面に厚さ０．５μｍ以上１．５μｍ以下の多結晶シリコン層(12)を形成したことを特徴とするシリコンエピタキシャルウェーハ。
  2. 炭素が５×１０15ａｔｏｍｓ／ｃｍ3以上５×１０17ａｔｏｍｓ／ｃｍ3以下（ＡＳＴＭ Ｆ１２３−１９８１）の濃度範囲でドープされたＣＺシリコンインゴットから切り出されたシリコン単結晶ウェーハ(11)を準備する工程と、
    前記シリコン単結晶ウェーハ(11)裏面に厚さ０．５μｍ以上１．５μｍ以下の多結晶シリコン層(12)を形成するとともに、前記シリコン単結晶ウェーハ(11)内部に酸素析出核(11a)を形成する工程と、
    前記シリコン単結晶ウェーハ(11)表面にエピタキシャル成長によってシリコン単結晶からなるエピタキシャル層(13)を形成する工程と
    をこの順にそれぞれ含むことを特徴とするシリコンエピタキシャルウェーハの製造方法。
JP2004251837A 2004-08-31 2004-08-31 シリコンエピタキシャルウェーハ及びその製造方法 Pending JP2006073580A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2004251837A JP2006073580A (ja) 2004-08-31 2004-08-31 シリコンエピタキシャルウェーハ及びその製造方法
TW094129509A TWI278040B (en) 2004-08-31 2005-08-29 Silicon epitaxial wafer and manufacturing method for same
KR1020077004460A KR100877772B1 (ko) 2004-08-31 2005-08-30 실리콘 에피택셜 웨이퍼 및 그 제조 방법
EP05781511A EP1801863A4 (en) 2004-08-31 2005-08-30 SILICON EPITAXIAL WAFERS AND METHOD FOR THE PRODUCTION THEREOF
PCT/JP2005/015801 WO2006025409A1 (ja) 2004-08-31 2005-08-30 シリコンエピタキシャルウェーハ及びその製造方法
US11/661,724 US20090017291A1 (en) 2004-08-31 2005-08-30 Silicon epitaxial wafer and production method for same
US13/051,909 US20110171814A1 (en) 2004-08-31 2011-03-18 Silicon epitaxial wafer and production method for same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004251837A JP2006073580A (ja) 2004-08-31 2004-08-31 シリコンエピタキシャルウェーハ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2006073580A true JP2006073580A (ja) 2006-03-16

Family

ID=36000059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004251837A Pending JP2006073580A (ja) 2004-08-31 2004-08-31 シリコンエピタキシャルウェーハ及びその製造方法

Country Status (6)

Country Link
US (2) US20090017291A1 (ja)
EP (1) EP1801863A4 (ja)
JP (1) JP2006073580A (ja)
KR (1) KR100877772B1 (ja)
TW (1) TWI278040B (ja)
WO (1) WO2006025409A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273959A (ja) * 2006-03-06 2007-10-18 Matsushita Electric Ind Co Ltd 光検出素子及びその製造方法
JP2009206431A (ja) * 2008-02-29 2009-09-10 Sumco Corp シリコン基板とその製造方法
JP2010040609A (ja) * 2008-07-31 2010-02-18 Sumco Corp エピタキシャルシリコンウェーハおよびその製造方法
JP2010114211A (ja) * 2008-11-05 2010-05-20 Shin Etsu Handotai Co Ltd エピタキシャルシリコンウェーハの製造方法
JP2011054821A (ja) * 2009-09-03 2011-03-17 Sumco Corp エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JPWO2009075257A1 (ja) * 2007-12-11 2011-04-28 株式会社Sumco シリコン基板とその製造方法
JP2015008314A (ja) * 2014-08-14 2015-01-15 株式会社Sumco エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2061082B1 (en) * 2006-09-07 2015-07-08 Sumco Corporation Method for manufacturing a semiconductor substrate for solid state imaging device
JP5401808B2 (ja) * 2008-03-05 2014-01-29 株式会社Ｓｕｍｃｏ シリコン基板とその製造方法
EP2112254A3 (en) * 2008-03-05 2011-06-01 Sumco Corporation Silicon substrate and manufacturing method thereof
JP5401809B2 (ja) * 2008-03-05 2014-01-29 株式会社Ｓｕｍｃｏ シリコン基板とその製造方法
JP5343371B2 (ja) * 2008-03-05 2013-11-13 株式会社Ｓｕｍｃｏ シリコン基板とその製造方法
JP2010050249A (ja) * 2008-08-21 2010-03-04 Sumco Corp 裏面照射型固体撮像素子用ウェーハの製造方法
EP2412849B1 (en) 2009-03-25 2016-03-23 SUMCO Corporation Silicon wafer and method for manufacturing same
JP2010232420A (ja) * 2009-03-27 2010-10-14 Sumco Corp 裏面照射型固体撮像素子用ウェーハおよびその製造方法ならびに裏面照射型固体撮像素子
WO2010131412A1 (ja) * 2009-05-15 2010-11-18 株式会社Sumco シリコンウェーハおよびその製造方法
JP5609025B2 (ja) * 2009-06-29 2014-10-22 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP5544859B2 (ja) 2009-12-15 2014-07-09 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
US9634098B2 (en) * 2013-06-11 2017-04-25 SunEdison Semiconductor Ltd. (UEN201334164H) Oxygen precipitation in heavily doped silicon wafers sliced from ingots grown by the Czochralski method
CN103779372A (zh) * 2014-02-10 2014-05-07 中国电子科技集团公司第四十四研究所 基于非本征吸杂技术的ccd制作工艺
JP6447351B2 (ja) 2015-05-08 2019-01-09 株式会社Sumco シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ
DE102015121890A1 (de) * 2015-12-15 2017-06-22 Infineon Technologies Ag Verfahren zum Prozessieren eines Halbleiterwafers
US10170312B2 (en) * 2017-04-20 2019-01-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor substrate and manufacturing method of the same

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204534A (ja) * 1998-01-14 1999-07-30 Sumitomo Metal Ind Ltd シリコンエピタキシャルウェーハの製造方法
JP2001102386A (ja) * 1999-10-01 2001-04-13 Toshiba Ceramics Co Ltd 半導体ウエハの製造方法
JP2001156074A (ja) * 1999-11-26 2001-06-08 Mitsubishi Materials Silicon Corp シリコンウェーハの熱処理方法
JP2001237247A (ja) * 2000-02-25 2001-08-31 Shin Etsu Handotai Co Ltd エピタキシャルウエーハの製造方法及びエピタキシャルウエーハ、並びにエピタキシャル成長用ｃｚシリコンウエーハ
JP2002164512A (ja) * 2000-11-28 2002-06-07 Fujitsu Ltd 半導体装置及びその製造方法
JP2003151984A (ja) * 2001-11-19 2003-05-23 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハ及びその製造方法
JP2003188176A (ja) * 2001-12-18 2003-07-04 Komatsu Electronic Metals Co Ltd シリコンウェーハおよびシリコンウェーハの製造方法
WO2004008521A1 (ja) * 2002-07-17 2004-01-22 Sumitomo Mitsubishi Silicon Corporation 高抵抗シリコンウエーハ及びその製造方法
JP2004221491A (ja) * 2003-01-17 2004-08-05 Nikon Corp 固体撮像装置，およびその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3485808T2 (de) * 1983-02-14 1993-03-04 Memc Electronic Materials Materialien fuer halbleitersubstrate mit moeglichkeit zum gettern.
US4608096A (en) * 1983-04-04 1986-08-26 Monsanto Company Gettering
JP2726583B2 (ja) * 1991-11-18 1998-03-11 三菱マテリアルシリコン株式会社 半導体基板
JP2874618B2 (ja) * 1995-11-22 1999-03-24 日本電気株式会社 シリコン半導体基板及びその製造方法
JP4013276B2 (ja) * 1997-02-17 2007-11-28 株式会社Ｓｕｍｃｏ シリコンエピタキシャルウェーハの製造方法
WO1998005063A1 (fr) * 1996-07-29 1998-02-05 Sumitomo Sitix Corporation Plaquette epitaxiale en silicium et son procede de fabrication
KR100253392B1 (ko) * 1997-12-29 2000-05-01 김영환 반도체 소자의 배선 형성 방법
US6491752B1 (en) * 1999-07-16 2002-12-10 Sumco Oregon Corporation Enhanced n-type silicon material for epitaxial wafer substrate and method of making same
EP1229155A4 (en) * 2000-04-14 2009-04-29 Shinetsu Handotai Kk SILICON WAFER, EPITAXIAL SILICON WAFER, ANNEALING WAFER, AND METHOD OF PRODUCING SAME
US7160385B2 (en) * 2003-02-20 2007-01-09 Sumitomo Mitsubishi Silicon Corporation Silicon wafer and method for manufacturing the same
KR100816207B1 (ko) * 2000-09-19 2008-03-21 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 산화 유발 적층 흠이 거의 없는 질소 도핑 실리콘
KR20030035152A (ko) * 2001-10-30 2003-05-09 주식회사 하이닉스반도체 반도체웨이퍼 제조방법
KR20040054015A (ko) * 2002-12-16 2004-06-25 주식회사 실트론 실리콘웨이퍼 및 실리콘웨이퍼의 비저항 증가 방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204534A (ja) * 1998-01-14 1999-07-30 Sumitomo Metal Ind Ltd シリコンエピタキシャルウェーハの製造方法
JP2001102386A (ja) * 1999-10-01 2001-04-13 Toshiba Ceramics Co Ltd 半導体ウエハの製造方法
JP2001156074A (ja) * 1999-11-26 2001-06-08 Mitsubishi Materials Silicon Corp シリコンウェーハの熱処理方法
JP2001237247A (ja) * 2000-02-25 2001-08-31 Shin Etsu Handotai Co Ltd エピタキシャルウエーハの製造方法及びエピタキシャルウエーハ、並びにエピタキシャル成長用ｃｚシリコンウエーハ
JP2002164512A (ja) * 2000-11-28 2002-06-07 Fujitsu Ltd 半導体装置及びその製造方法
JP2003151984A (ja) * 2001-11-19 2003-05-23 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハ及びその製造方法
JP2003188176A (ja) * 2001-12-18 2003-07-04 Komatsu Electronic Metals Co Ltd シリコンウェーハおよびシリコンウェーハの製造方法
WO2004008521A1 (ja) * 2002-07-17 2004-01-22 Sumitomo Mitsubishi Silicon Corporation 高抵抗シリコンウエーハ及びその製造方法
JP2004221491A (ja) * 2003-01-17 2004-08-05 Nikon Corp 固体撮像装置，およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273959A (ja) * 2006-03-06 2007-10-18 Matsushita Electric Ind Co Ltd 光検出素子及びその製造方法
JPWO2009075257A1 (ja) * 2007-12-11 2011-04-28 株式会社Sumco シリコン基板とその製造方法
JP2009206431A (ja) * 2008-02-29 2009-09-10 Sumco Corp シリコン基板とその製造方法
JP2010040609A (ja) * 2008-07-31 2010-02-18 Sumco Corp エピタキシャルシリコンウェーハおよびその製造方法
JP2010114211A (ja) * 2008-11-05 2010-05-20 Shin Etsu Handotai Co Ltd エピタキシャルシリコンウェーハの製造方法
JP2011054821A (ja) * 2009-09-03 2011-03-17 Sumco Corp エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP2015008314A (ja) * 2014-08-14 2015-01-15 株式会社Sumco エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ

Also Published As

Publication number Publication date
EP1801863A1 (en) 2007-06-27
US20110171814A1 (en) 2011-07-14
TWI278040B (en) 2007-04-01
TW200614379A (en) 2006-05-01
WO2006025409A1 (ja) 2006-03-09
US20090017291A1 (en) 2009-01-15
KR20070036801A (ko) 2007-04-03
EP1801863A4 (en) 2008-09-24
KR100877772B1 (ko) 2009-01-08

Similar Documents

Publication Publication Date Title
KR100877772B1 (ko) 실리콘 에피택셜 웨이퍼 및 그 제조 방법
JP5940238B2 (ja) シリコンウエハの製造方法
TW200821417A (en) Semiconductor substrate for solid state imaging device, solid state imaging device, and method for manufacturing them
EP2199435A1 (en) Annealed wafer and method for producing annealed wafer
KR100319413B1 (ko) 반도체 실리콘 에피택셜 웨이퍼 및 반도체 디바이스의 제조 방법
TW201527610A (zh) 矽晶圓及其製造方法
JP2009170656A (ja) 単結晶シリコンウェーハおよびその製造方法
JP2008294112A (ja) シリコン単結晶ウェーハ及びその製造方法
JPH1050715A (ja) シリコンウェーハとその製造方法
JP5609025B2 (ja) エピタキシャルシリコンウェーハの製造方法
WO2010131412A1 (ja) シリコンウェーハおよびその製造方法
JP2009164590A (ja) エピタキシャルウェーハ及びその製造方法
JP2001253795A (ja) シリコンエピタキシャルウェーハとその製造方法
JP5533869B2 (ja) エピタキシャルシリコンウェーハとその製造方法
JPS60247935A (ja) 半導体ウエハの製造方法
JP2006040980A (ja) シリコンウェーハおよびその製造方法
EP1195804A1 (en) Method for producing silicon epitaxial wafer
JP4035886B2 (ja) シリコンエピタキシャルウェーハとその製造方法
JP6280301B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP4270713B2 (ja) シリコンエピタキシャルウェーハの製造方法
JPH11204534A (ja) シリコンエピタキシャルウェーハの製造方法
JP5211550B2 (ja) シリコン単結晶ウェーハの製造方法
WO2021166895A1 (ja) 半導体シリコンウェーハの製造方法
JP2009252759A (ja) 半導体デバイス用シリコン単結晶ウェーハ及びその作製法
JP6361779B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101101

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110215