SU1509902A2 - Device for detecting errors in code transmission - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, и может быть использовано в устройствах автоматизированного контрол  узлов передачи и  вл етс  усовершенствованием изобретени  по а.с. N 1091211. Изобретение, нар ду с контролем выходной информации, обеспечивает контроль исправности элементов, вход щих в состав устройства, чем обеспечиваетс  повышение достоверности контрол . Устройство дл  обнаружени  ошибок при передаче кодов содержит входной регистр 1, регистр 2 контрольных разр дов, блок 3 управлени  параллельной записью, первый 4 и второй 5 блоки контрол  по модулю два, дешифратор 6, N элементов 7₁-7_N ИЛИ и выходных регистров 8₁-8_N, N триггеров 9₁-9_N, N блоков 10₁-10_N контрол  на четность, блок 11 формировани  сигнала ошибок, селектор 12 ошибок, счетчик 13 импульсов и блок 14 мультиплексоров. Селектор 12 ошибок состоит из генератора 15 импульсов, двух элементов И 16 и 18, счетчика 17 импульсов, триггера 19 и регистра 20. 1 з.п. ф-лы, 1 ил.The invention relates to computing, and can be used in devices for the automated control of transmission nodes and is an improvement of the invention in a.s. N 1091211. The invention, along with control of the output information, provides control of the operability of the elements included in the composition of the device, thus ensuring an increase in the reliability of the control. The device for detecting errors when transmitting codes contains an input register 1, a register 2 check bits, a parallel record control block 3, the first 4 and second 5 modulo control blocks two, a decoder 6, N elements 7 ₁ -7 _N OR and output registers 8 ₁ -8 _{N, N} triggers September ₁ -9 _{N, N} units 10 ₁ -10 _N of the parity control unit 11 generating the error signal error selector 12, the pulse counter 13 and multiplexer unit 14. The selector 12 errors consists of a generator 15 pulses, two elements And 16 and 18, the counter 17 pulses, trigger 19 and the register 20. 1 Cp. f-ly, 1 ill.

Description

Изобретение относитс  к вычислительной технике, может быть использовано в устройствах автоматизированного контрол  узлов передачи и  вл етс  усовершенствованием устройства по авт.св. № 1091211.The invention relates to computing, can be used in devices for the automated control of transmission nodes and is an improvement of the device according to the author. No. 1091211.

Целью изобретени   вл етс  повьше ние достоверности контрол  за счет вы влени  вида ошибок.The aim of the invention is to increase the reliability of control by detecting the type of errors.

На чертеже представлена функциональна  блок-схема устройства.The drawing shows a functional block diagram of the device.

Устройство дл  обнаружени  ошибок . при передаче кодов содержит входной регистр 1, регистр 2 контрольных разр7щов, блок 3 управлени  парал- лельлой записью, первый 4 и второй 5 блоки контрол  по модулю два, дешифратор 6, элементы ИЛИ , п выходных регистров 8,-8„, п триггеров 9ц-9, п блоков 10/, -10„ контрол  на четность, блок 11 формировани  сигнала ошибок, селектор 12 ошибок, счетчик 13 импульсов, блок 14 мультилексоров . Селектор 12 ошибок состоит из генератора 15 импульсов, первого элемента И 16,счетчика 17 импульсов, второго элемента И 18, триггера 19 и регистра 20.Device for detecting errors. when transmitting codes, it contains an input register 1, a register 2 control ratios, a parallel record control unit 3, the first 4 and second 5 modulo control units, a decoder 6, OR elements, n output registers 8, -8 ", n flip-flops 9c -9, n blocks 10 /, -10 for parity, block 11 for generating an error signal, selector 12 for errors, counter 13 for pulses, block 14 for multiplexers. The selector 12 errors consists of a generator 15 pulses, the first element And 16, the counter 17 pulses, the second element And 18, the trigger 19 and the register 20.

Устройство имеет вход 21 информа- ции, вход 22 строба, вход 23 контролных разр дов, вход 24 установки, вых 25 выходной информации, выход 26 сигнала ошибки и выход 27 индикации устройства . The device has information input 21, strobe input 22, 23 control bits input, installation input 24, output information output 25, error signal output 26 and device display output 27.

Устройство работает следующим образом .The device works as follows.

В исходное состо ние устройство устанавливаетс  сигналом, по входу 24 Сброс при записанной во входной регистр 1 нулевой информации. При этом сигнал Сброс через блок 3 управлени  параллельной записью, элементы ИЛИ 7, -7и поступает на управ- л ющиевходы выходных регистров 8/- 8„ и триггеры 9i -9, обнул   их. Сигнал Сброс поступает .также на счетчик 13, обнул   его, в селектор 12 контрол  на счетчик 17, обнул   его, и на вход R-триггера 19. С выхода триггера 19 разрешающий потенциал поступает на вход элемента И 16. Но сигналы с генератора 15 через элемент И 16 не проход т до по влени  сигнала ошибки на третьем его входе, In the initial state, the device is set by a signal, at input 24 Reset, when zero information is written to input register 1. In this case, the signal Reset through the block 3 of the control of parallel recording, the elements OR 7, -7and goes to the control inputs of the output registers 8 / - 8 "and the triggers 9i -9, wrapped them. The Reset signal goes to the counter 13 as well, wrapped it, into the control selector 12 at the counter 17, wrapped it, and at the input of the R-flip-flop 19. From the output of the flip-flop 19, the enabling potential goes to the input of the I-16 element. But signals from the generator 15 through element 16 does not pass until an error signal appears at its third input,

На вход 21 информации входного, регистра 1 поступает два байта информации в сопровождении двух контрольных разр дов, подаваемых на вкод 23The input 21 of the input information, register 1 receives two bytes of information, accompanied by two test bits supplied to the code 23

контрольных разр дов. Информаци  с входа 21 с входного регистра 1 и входа 23 контрольных разр дов регистра 2 контрольных разр дов принимаетс  в регистры 1 и 2 по стробу, поступающему с входа 22 строба. Состо ние входного регистра 1 контролируетс  блоками 4 и 5 контрол  по модулю два. . Каждый из блоков 4 и 5 контролирует один байт информации, причем каждь1й байт информации поступает в сопровождении своего контрольного разр да который из регистра 2 контрольных разр дов подаетс  на соответствующие блоки 4 и 5. При правильном приеме информации во входной регистр 1 на выходе блоков 4 и 5 сигнал ошибки отсутствует . При возникновении ошибки на выходах блоков 4 и 5 сигнал ошибки поступает на блок 11 формировани  сигнала ошибки и на входы блока 14 муль типлексоров. С выхода входного регистра 1 первый байт информации поступает Itest bits Information from input 21 from input register 1 and input 23 of control bits of register 2 of control bits is received in registers 1 and 2 by the gate coming from the entrance 22 of the gate. The state of input register 1 is controlled by modulo 2 control units 4 and 5. . Each of blocks 4 and 5 controls one byte of information, with each byte of information being accompanied by its own check bit, which from the register 2 check bits is fed to the corresponding blocks 4 and 5. When information is correctly received, input register 1 at the output of blocks 4 and 5 no error signal. When an error occurs at the outputs of blocks 4 and 5, the error signal is fed to the block 11 to form the error signal and to the inputs of the block 14 of the multiplexers. From the output of the input register 1, the first byte of information arrives I

на информационные входы выходных регистров 8 ;, -8. Контрольный разр д первого байта информации из регистра 2 контрольных разр дов поступает на триггеры 9, -9у и на блок 4 контрол  по модулю два. Второй байт информации из входного регистра 1 поступает на блок 5 контрол  по модули два и на дешифратор 6.for informational inputs of output registers 8;, -8. The check bit of the first byte of information from the register 2 check bits goes to the flip-flops 9, -9y and to the block 4 controls modulo two. The second byte of information from the input register 1 enters the control unit 5 via modules two and the decoder 6.

Запись информации в выходные регистры 8 -8 и контрольных разр дов в триггеры 9 -9, может осуществл тьс  как последовательно, так и параллельно при обнулении устройства. Элементы lilM 7 -7 обеспечивают эту возможность. Дешифратор 6 служит дл  управлени  последовательной записью информации из входного регистра 1 в выходные регистры 8 к -8ц, а также контрольного разр да из регистра 2 контрольных разр дов и триггеры 9у - 9;, в соответствии с информацией, поступающей во втором байте. При последовательной записи информации пер- , вый байт информации в сопровождении контрольного разр да поступает в блок 4 контрол  по модулю два и на ин- формационные входы выходных регистров 8 ц 8. Второй байт информации в сопровождении контрольного разр да поступает в блок 5 контрол  по модулю два и на дешифратор 6. С одного из возбужденных выходов дешифратора 6 управл ющий сигнал через соответствующие элементы ИЛИ 7 -7ц поступаетWriting information to the output registers 8-8 and the control bits in the triggers 9-9, can be carried out both sequentially and in parallel when the device is zeroed. Elements lilM 7-7 provide this feature. The decoder 6 is used to control the sequential recording of information from input register 1 into output registers 8 to -8 c, as well as the control bit from register 2 of control bits and flip-flops 9y-9; in accordance with the information received in the second byte. When information is sequentially written, the first, second byte of information, accompanied by a check bit, enters unit 4 of control modulo two and the information inputs of output registers 8 n 8. The second byte of information, accompanied by check bit enters block 5 of control modulo two and to the decoder 6. From one of the excited outputs of the decoder 6, the control signal through the corresponding elements OR 7-7ts comes

5 15 1

на управл ющий вход одного из выходных регистров 8,-8 и одного из триггеров 9 -9у1 , при этом первый байт информации и его контрольный разр д записываютс  в один из выходных регистров и и в один из триггеров 9, 9j,. При последовательной записи в каждый из выходных регистровTo the control input of one of the output registers 8, -8 and one of the flip-flops 9-9u1, the first byte of information and its check bit are written to one of the output registers and to one of the flip-flops 9, 9j ,. When sequentially writing to each of the output registers

8, -8 и триггеров 9 -9 может записыватьс  в любой последовательности люба  информаци .8, -8, and triggers 9 -9, any information may be recorded in any sequence.

При параллельной записи информаци первый байт информации и его контроль ный разр д занос тс  во все выходные регистры 8у1 -8f, и во все триггерыWhen recording information in parallel, the first byte of information and its control bit are recorded in all output registers 8-1 -8f, and in all triggers

9, -9 соответственно по сигналу Сброс, поступающему через блок 3 управлени  параллельной записью через элементы ИЛИ 7( -7f,i на управл ющие входы выходных регистров триггеров 9 9. Параллельна  запись информации примен етс , в9, -9, respectively, by the Reset signal received through the parallel recording control unit 3 through the OR 7 elements (-7f, i to the control inputs of the trigger output registers 9 to 9. The parallel recording of information is applied,

основном, дл  обнулени  устройства При этом во входной регистр 1 должны быть записаны все нули. Как при параллельной, так и при последовательной записи информаци  из выходны регистров 8;, -8 поступает на выходы 25 выходной информации. С выходом регистров 8, - 8„ информаци  поступае т также на входы соответствующих блоков 10( lOf, контрол  на четность, н вторые входы которых поступает информаци  с триггеров 9, -9,. С выходов блоков .10 -Юу, контрол  на четность сигналы поступают на входы блока 11 формировани  сигнала ошибки и на блок 14 мультиплексоров.Basically, to zero the device. In this case, all zeros should be written to the input register 1. Both with parallel and sequential recording, information from output registers 8 ;, -8 arrives at outputs 25 of output information. With the output of registers 8, - 8, the information also goes to the inputs of the corresponding blocks 10 (lOf, parity, the second inputs of which receive information from the flip-flops 9, -9 ,. From the outputs of the .10-U blocks, the parity signals arrive at the inputs of the error signal generation unit 11 and at the multiplexer unit 14.

Блок 11 формировани  сигнала ошибки выдает сигналы ошибок при неправильной записи информации во входной регистр, при этом неисправность опре дел етс  путем сравнени  первого байта информации и соответствующего разр да (контрольного) в блоке 4 контрол  по модулю два и второго байта и его контрольного разр да в блоке 5 контрол  по модулю два. Кроме того, блок 11 выдает сигналы ошибок при записи информации в выходные регистр B -8„, а также при возникновении неисправности в выходных регистрах путем сравнени  информации, присутсвующей на выходе соответствующего выходного регистра 8 -8-„, с контроным разр дом соответствующего триггера 9, -9 и и в соответствующем блоThe error signal generation unit 11 generates error signals when information is incorrectly written into the input register, and the failure is determined by comparing the first byte of information and the corresponding bit (check) in control unit 4 modulo two and the second byte and its check bit control unit 5 modulo two. In addition, block 11 generates error signals when writing information to the output register B-8 ", as well as when a malfunction occurs in the output registers by comparing the information present at the output of the corresponding output register 8-8" with the corresponding discharge of the corresponding trigger 9 , -9 and in the corresponding block

101 10j, контрол  на четность.101 10j, parity check.

00

00

5five

,Если устройством обнаружена ошибка , то блок 11 формировани  сигнала ошибки формирует сигнал, который поступает на выход 26 устройства, а также на элемент И 16 селектора 26 контрол , разрешает прохождение сигналов с выхода генератора 15 на счетчики 13 и 17.If an error is detected by the device, the error signal generation unit 11 generates a signal that is output to the device output 26, as well as to the AND element 16 of the control selector 26, allowing the signals from the generator 15 to pass to counters 13 and 17.

Счетчик 13 обеспечивает управление блоком 14 мультиплексоров, осуществл   последовательное подключение выхода блока 14 мультиплексоров к выходам блоков 4 и 5 контрол  по модулю 5 два и выходам блоков 10 10ц контрол  на четность. Причем сначала опрашиваютс  блоки 4,5 контрол  по модулю два, а затем блоки 10, -10, контрол  на четность. При по влении на выходе блоков 4 и 5 контрол  по модулю два и блока 10, -10,, контрол  на четность сигнала .ошибки этот сиг..- нал с выхода мультиплексора поступает через элемент И 18 на вход реги- . стра 20 и в регистр 20 записываетс  информаци , присутствующа  на выходе с 1етчика 17 и соответствующа  номеру опрашиваемого сигнала.The counter 13 provides control of the multiplexer unit 14 by sequentially connecting the output of the multiplexer unit 14 to the outputs of blocks 4 and 5 of the modulo 5 control and the outputs of the 10 10c parity blocks. Moreover, first, modulo two control units 4.5 are polled, and then parity control units 10, -10. When modulated two and 4, and -10, control modules are detected at the output of blocks 4 and 5, the signal for parity of the signal is detected. This signal from the multiplexer output goes through the AND 18 element to the input register-. The country 20 and the register 20 record information that is present at the output from 1 detector 17 and corresponding to the number of the polled signal.

С выхода регистра 20 информаци  о месте отказа поступает на выход 27 индикации. После обнаружени  первого отказа опрос сигналов ошибки продолжаетс  до полного контрол  устройства. После окончани  контрол  с выхода счетчика 17 выдаетс  сигнал конца контрол , которьй, поступа  на вход триггера 19, устанавливает его в положение , запрещающее прохождение импульсов с генератора 15, тем самым, останавлива  работу селектора 12 ощи- бок. Дальнейша  работа устройства возможна только после подачи сигнала по входу 24 на R-вход триггера 19, которым при отсутствии информации на входе 21 обнул ютс  все выходные регистры 8;, -8, и триггеры 9 9 ц а также счетчики 13, 17 и триггер 19.From the output of the register 20, information about the place of failure enters the output 27 of the display. After the first failure is detected, the error signal polling continues until the device is fully monitored. After the termination of the control from the output of the counter 17, a signal is sent to the end of the control, which, entering the trigger 19, sets it to the position prohibiting the passage of pulses from the generator 15, thereby stopping the operation of the selector 12 of the fault. Further operation of the device is possible only after a signal is sent through input 24 to R-input of trigger 19, which, with no information at input 21, reset all output registers 8 ;, -8, and triggers 9 to 9 c as well as counters 13, 17 and trigger 19 .

00

5five

00

4545

Claims (2)

Формула изобретени - 1 . Устройство дл  обнаружени  ошибок при передаче кодов по авт.св. № 1091211, отличающе ес  тем, что, с целью повышени  достоверности контрол  за счет вы влени  вида ошибок, в устройство дополнительно введены селектор ошибок, счетчик импульсов и блок мультиплексоров, . выход которого соединен с первым вхо.- дом селектора ошибок, первый выход ко71509Formula of the invention - 1. A device for detecting errors in the transmission of codes by auth. No. 1091211, characterized in that, in order to increase the reliability of control by detecting the type of errors, an error selector, a pulse counter and a multiplexer unit, are additionally introduced into the device. the output of which is connected to the first input. - the house of the error selector, the first output is 71509 торого соединен с информационным входом счетчика импульсов, выход которого соединен с входом управлени  блока мультиплексоров, первые и вторые информационные входы которого соединены с соответствзпощими выходами соответственно блоков контрол  на четност.ь и блоков контрол  по модулю два, вто second is connected to the information input of a pulse counter, the output of which is connected to the control input of the multiplexer unit, the first and second information inputs of which are connected to the corresponding outputs of the parity and control units, respectively, two and two 8eight нератора импульсов, выход которого соединен с первым входом первого эле- мейта И, выход которого соединен с первыми входами счетчика импульсов, второго элемента Н и  вл етс  первым выходом селектора ошибок, первый выход счетчика импульсов соединен с первым входом триггера, выход которого соеpulse pulse, the output of which is connected to the first input of the first element AND, the output of which is connected to the first inputs of the pulse counter, the second element H and is the first output of the error selector, the first output of the pulse counter is connected to the first input of the trigger рой вход селектора ошибок подключен к Q динен с вторым входом первого элемен- выходу блока формировани  сигнала та И, второй выход счетчика импульсов ошибки, вход блока управлени  парал- соединен с первым входом регистра, лельной записью объединен с третьим выход которого  вл етс  вторым выхо- входом селектора ошибок, с установоч- дом селектора, выход второго элемен- ным входом счетчика импульсов и  в- та И соединен с вторым входом рёгист- л етс  входом установки устройства, второй выход селектора ошибок  вл етс  выходом индикации устройства.The input of the error selector is connected to Q dinine with the second input of the first element of the signal shaping unit, AND, the second output of the error pulse counter, the input of the control unit is parallel to the first input of the register, and the second output is combined with the third output the input of the error selector, with the selector setting, the output of the second elemental input of the pulse counter and the input AND is connected to the second input of the unit's installation input, the second output of the error selector is the device output output va. 2. Устройство по п.1, о т л.и - чающее с  тем, что селектор 20 входы счетчика импульсов и триггера ошибок состоит из элементов И, счетчи- объединены и  вл ютс  третьим входом ка импульсов регистра, триггера и ге- селектора.-2. The device according to claim 1, which means that the selector 20, the inputs of the pulse counter and the error trigger consists of AND elements, the counters are combined and are the third input of the register, trigger and helium pulses. - ра, второй вход второго элемента И  вл етс  первым входом селектора, третий вход первого элемента И  вл етс  вторым входом селектора, вторыеPa, the second input of the second element And is the first input of the selector, the third input of the first element And is the second input of the selector, the second динен с вторым входом первого элемен- та И, второй выход счетчика импульсов соединен с первым входом регистра, выход которого  вл етс  вторым выхо- дом селектора, выход второго элемен- та И соединен с вторым входом рёгист- dinene with the second input of the first element AND, the second output of the pulse counter is connected to the first input of the register, the output of which is the second output of the selector, the output of the second element AND is connected to the second input of the register входы счетчика импульсов и триггера объединены и  вл ютс  третьим входом селектора.-the inputs of the pulse counter and the trigger are combined and are the third input of the selector. ра, второй вход второго элемента И  вл етс  первым входом селектора, третий вход первого элемента И  вл етс  вторым входом селектора, вторыеPa, the second input of the second element And is the first input of the selector, the third input of the first element And is the second input of the selector, the second