SU1513626A1 - Series-to-parallel code converter - Google Patents

Description

Изобретение относится к автоматике, вычислительной технике и может использоваться в системах передачи информации. Блок 7 контролирует по нечетности выходной код регистра 8 и триггера 4 после поступления на вход 1 каждого бита информации, что повышает надежность устройства. Устройство содержит информационньй вход 1, вход 2 ("Пуск"), элементы И 3,6,9, триггер 4, генератор 5 импульсов, блок 7 контроля четности, регистр 8 сдвига, контрольный выход 10 ("Ошибка") и информационные выходы 11.1 ил.The invention relates to automation, computing and can be used in information transfer systems. Block 7 controls, by oddness, the output code of the register 8 and trigger 4 after receipt of each bit of information at the input 1, which increases the reliability of the device. The device contains information input 1, input 2 ("Start"), elements 3,6,9, trigger 4, generator 5 pulses, parity control unit 7, shift register 8, control output 10 (Error) and information outputs 11.1 silt

слcl

СОWITH

ОдOd

коto

ОдOd

33

15136261513626

4four

Изобретение относится к автоматике, вычислительной технике и можетThe invention relates to automation, computing and can

использоваться в системах передачиused in transmission systems

информации. 5information. five

Целью изобретения является повышение надежности устройства.The aim of the invention is to improve the reliability of the device.

На чертеже представлена функциональная схема устройства для преобрааования последовательного кода в па- 10 раллельный.The drawing shows a functional diagram of the device for converting a serial code into a parallel one.

Устройство содержит информационный вход 1, вход 2 "Пуск", первый элемент И 3, триггер 4, генератор 5 тактовых импульсов, третий элемент 15 И 6, блок 7 контроля четности, регистр 8 сдвига, второй элемент И 9, контрольный выход 10 ("Ошибка") и информационные выходы 11 устройства.The device contains information input 1, input 2 "Start", the first element And 3, the trigger 4, the generator 5 clock pulses, the third element 15 And 6, block 7 parity, the register 8 shift, the second element And 9, the control output 10 (" Error ") and information outputs 11 devices.

Устройство работает следующим об- 20The device works as follows:

разом.at once.

На вход 2 "Пуск" поступает импульсный сигнал, который записывает "1" в первый разряд регистра 8 сдвига, а в остальные разряды - "0", генератор 25 5 тактовых импульсов и триггер 4 устанавливает в исходное состояние. Установка (п+1)-го разряда регистра 8 в нулевое состояние открывает элемент И 9, а поступающий на вход 2 им- 30 пульсный сигнал блокирует выдачу сигнала ошибки при смене информации на входах блока 7 контроля. После окончания стробирующего сигнала на первом и втором входах элемента И 6 по- 35 являются сигналы разрешения, а на выход 10 устройства выдается резуль·^ тат контроля исходного состояния регистра 8 и триггера 4. По мере формирования импульсов генератором 5 про- 40 исходит запись битов входной информации в регистр 7 и формирование контрольного сигнала на выходе триггера 4, дополняющего количество "1" информации, поступающей на вход 1 устройст-45 ства, до нечетного числа. При действии на выходе элемента И 9 импульса записи каждого бита информации в регистр 8 блокируется элемент И 6 по первому входу, чтобы не вьщать ложный 50 сигнал ошибки при смене информации в регистре 8 и триггере 4. После смены информации в регистре 8 и триггере 4 результат контроля устанавливается на выходе блока 7, а при окончании 55 импульса на выходе элемента И 9 .результат контроля с выхода блока 7 выдается на выход 10 устройства. ПриInput 2 “Start” receives a pulse signal, which writes “1” to the first digit of shift register 8, and to other bits - “0”, generator 25 5 clock pulses and trigger 4 sets to the initial state. Setting the (n + 1) -th digit of register 8 to the zero state opens element 9, and the pulse signal arriving at input 2 blocks the output of an error signal when changing information at the inputs of control unit 7. After the end of the strobe signal, the enable signals are sent to the first and second inputs of And 6 – 35, and the output 10 of the device produces the result of monitoring the initial state of register 8 and trigger 4. As the pulses are generated, a generator 5 pro 40 records the bits input information to the register 7 and the formation of the control signal at the output of the trigger 4, which supplements the number "1" of information received at the input 1 of the device, to an odd number. When the output element And 9 pulse recording each bit of information in the register 8 is blocked element 6 on the first input, so as not to cause a false error signal 50 when changing information in register 8 and trigger 4. After changing information in register 8 and trigger 4, the result control is set at the output of block 7, and at the end of 55 pulse at the output of the element And 9. The result of the control from the output of block 7 is output to the output 10 of the device. With

нечетном числе единиц информации на выходах блока 7 ошибки нет. Если число единиц четное, т.е. произошел сбой в регистре 8 или регистр 8 неисправлен, то на выход 10 устройства выдается сигнал ошибки. При приеме о-раэрядов входной информации единица, предварительно записанная в первый разряд регистра 8, окажется в (п+1)-м разряде, блокируя элемент И 9 и поступая на выход 11 устройства, свидетельствуя об окончании преобразования последовательного кода в параллельный.an odd number of units of information at the outputs of block 7 is not an error. If the number of units is even, i.e. a failure occurred in register 8 or register 8 failed, then an error signal is output at the device output 10. When receiving input information, the unit previously recorded in the first digit of register 8 will be in (n + 1) -th digit, blocking AND 9 and arriving at output 11 of the device, indicating that the serial code has been converted to parallel.

Таким образом, блок 7 контролирует по нечетности выходной код регистра 8 и триггера 4 после поступления на вход 1 каждого бита информации, что повышает надежность и помехоустойчивость устройства.Thus, block 7 controls, by odd parity, the output code of the register 8 and trigger 4 after arriving at input 1 of each bit of information, which increases the reliability and noise immunity of the device.

Claims (1)

Формула изобретенияClaim Устройство для преобразования последовательного кода в параллельный, содержащее первый элемент И, первый вход которого является информационным входом устройства, генератор импульсов, выход которого соединен с первым входом второго элемента И, регистр, выходы разрядов которого являются информационными выходами устройства, и триггер о-т л и чающееся тем, что, с целью повышения надежности устройства, в него введены блок контроля четности и третий элемент И, второй вход второго элемента И подключен к выходу последнего разряда регистра, выход второго элемента И соединен с тактовым входом регистра, вторым входом первого элемента И и первым входом третьего элемента И, второй вход которого объединен с установочными входами триггера, регистра и генератора импульсов и является входом "Пуск" устройства, выход первого элемента И соединен со счетным входом триггера, выход которого соединен с первым входом блока контроля четности, вторые входы и выход которого соответственно подключены к одноименным выходам разрядов регистра и соединены с третьим входом третьего элемента И, выход которого является контрольным выходом устройства, информационный вход регистра подключен к первому входу первого элемента И.A device for converting a serial code into a parallel one, containing the first element I, the first input of which is the information input of the device, a pulse generator, the output of which is connected to the first input of the second element I, the register whose outputs of the digits are the information outputs of the device, and a trigger And due to the fact that, in order to improve the reliability of the device, a parity check block and a third AND element are entered into it, the second input of the second AND element is connected to the output of the last register bit, the output The second element I is connected to the clock input of the register, the second input of the first element I and the first input of the third element I, the second input of which is combined with the installation inputs of the trigger, register and pulse generator and is the Start input of the device; the output of the first element I is connected to the counting the trigger input, the output of which is connected to the first input of the parity check block, the second inputs and the output of which are respectively connected to the register bits of the same name and connected to the third input of the third element I, the output to torogo uncontrolled output device, an information input of the register connected to the first input of the first element I.