SU1615723A2 - Device for detecting errors in code transmission - Google Patents

Abstract

Изобретение относитс  к цифровой вычислительной технике и может быть использовано в системах контрол  цифровых вычислительных устройств. Цель изобретени  - расширение функциональных возможностей устройства путем обеспечени  возможности контрол  коммутирующих устройств. Устройство содержит входной регистр 1, регистр 2 контрольных разр дов, блок 3 управлени  параллельной записью, блоки 4 и 5 контрол  по модулю два, дешифратор 6, элементы ИЛИ 7₁-7_N, выходные регистры 8₁-8_N, триггеры 9₁-9_N, блоки 10₁-10_N контрол  на четность, блок 11 формировани  сигнала ошибки, вход 12 информации устройства, вход 13 строба устройства, вход 14 контрольных разр дов устройства, выходы 15₁-15_N информации и выход 16 сигнала ошибки устройства, перва  и втора  группы 17, 23 мультиплексоров, (N+1)-й элемент ИЛИ 18, формирователь 19 импульсов, группы 20₁-20_N элементов И, группа 21 узлов коммутации, группа 22 формирователей импульсов, группа 24 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, элементы И 25, 26, 29, блок 27 индикации, генератор 28 импульсов, счетчик 30. С помощью двух групп 17, 23 мультиплексоров на элементах ИСКЛЮЧАЮЩЕЕ ИЛИ группы 24 осуществл етс  сравнение содержимого выходных регистров 8₁-8_N, управл ющего работой узлов коммутации группы 21, с сигналами на выходах этих узлов. Таким образом контролируетс  работа узлов коммутации группы 21. 1 ил.The invention relates to digital computing and can be used in control systems for digital computing devices. The purpose of the invention is to expand the functionality of the device by enabling the control of switching devices. The device contains an input register 1, a register 2 control bits, a parallel recording control block 3, modulo-two control blocks 4 and 5, a decoder 6, OR elements 7 ₁ -7 _N , output registers 8 ₁ -8 _N , triggers 9 ₁ - 9 _N , parity parity blocks 10 ₁ -10 _N , error signal generation block 11, device information input 12, device gate input 13, device check-ins input 14, information outputs 15 ₁ -15 _N and device error signal output 16, first and second groups 17, 23 of multiplexers, (N + 1) -th OR gate 18, pulse generator 19, in group 20 ₁ -20 _N elements And I, a group of 21 switching nodes, a group of 22 pulse shapers, a group of 24 elements EXCLUSIVE OR, elements AND 25, 26, 29, a display unit 27, a generator of 28 pulses, a counter 30. With the help of two groups 17, 23 multiplexers on elements EXCLUSIVE OR group 24 compares the contents of the output registers 8 ₁ -8 _N , controlling the operation of the switching nodes of group 21, with the signals at the outputs of these nodes. In this way, the operation of the switching nodes of group 21 is monitored. 1 Il.

Description

елate

X hO СА)X hO SA)

возможности контрол  коммутирующих устройств . Устройство содержит входной регистр 1, регистр 2 контрольных разр дов, блок 3 управлени  параллельной записью, блоки 4 и 5 контрол  по модулю два, дешифратор 6, элементы ИЛИ 7i-7n, выходные регистры 8i-8n, триггеры 9i-9n, блоки 10i-10n контрол  на четность, блок 11 формировани  сигнала ошибки, вход 12 информации устройства, выход 13 строба устройства, вход 14 контрольных разр дов устройства, выходы 151-15п информации и выход 16 сигнала ошибки устройства, перва  17 и втора  23 группы мультиплексоров, (п+1)-й элементcontrol capabilities of switching devices. The device contains an input register 1, a register 2 control bits, a parallel recording control block 3, modulo-two control blocks 4 and 5, a decoder 6, elements OR 7i-7n, output registers 8i-8n, triggers 9i-9n, blocks 10i- 10n parity control, an error signal generation unit 11, a device information input 12, a device gate output 13, a device 14 control bits input, information outputs 151-15p and a device error signal output 16, first 17 and second 23 multiplexer groups, ( +1) element

ИЛИ 18, формирователь 19 импульсов, группы 20i-20n элементов И, группа 21 узлов коммутации , группа 22 формирователей импульсов, группа 24 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, элементы И 25, 26 и 29, блок 27 индикации, генератор 28 импульсов, счетчик 30. С помощью двух групп 17 и 23 мультиплексоров на элементах ИСКЛЮЧАЮЩЕЕ ИЛИ группы 24 осуществл етс  сравнение содержимого выходных регистров 8i-8n, управл ющего работой узлов коммутации группы 21, с сигналами на выходах этих узлов. Таким образом контролируетс  работа узлов коммутации группы 21. 1 ил.OR 18, pulse shaper 19, AND group 20i-20n, switching node group 21, pulse shaper group 22, EXCLUSIVE OR group 24, AND elements 25, 26 and 29, indication unit 27, pulse generator 28, counter 30. C using two groups 17 and 23 of multiplexers on the EXCLUSIVE OR elements of group 24, the contents of the output registers 8i-8n controlling the operation of the switching nodes of group 21 are compared with the signals at the outputs of these nodes. In this way, the operation of the switching nodes of group 21 is monitored. 1 Il.

Изобретение относитс  к цифровой вычислительной технике, может быть использовано в системах контрол  цифровых вычислительных устройств и  вл етс  усо- вершенствованием изобретени  по авт.св N2 1091211.The invention relates to digital computing, can be used in control systems of digital computing devices and is an improvement of the invention according to the author N2 1091211.

Цель изобретени  - расширение функциональных возможностей устройства путем обеспечени  возможности контрол  коммутирующих устройств.The purpose of the invention is to expand the functionality of the device by enabling the control of switching devices.

На чертеже показана функциональна  схема устройства.The drawing shows the functional diagram of the device.

Устройство содержит входной реометр 1, регистр 2 контрольных разр дов, блок 3 управлени  параллельной записью, блоки 4-5 контрол  по модулю два, дешифратор 6, элементы ИЛИ 7i-7n, выходные регистры 8i-8n, триггеры 9i-9n, блоки 10i-10n контрол  на четность, блок 11 формировани  сигнала ошибки, вход 12 информации уст- ройства, вход 13 строба устройства, вход 14 контрольных разр дов устройства, выходы 15i-15n информации и выход 16 сигнала ошибки устройства, первую группу 17 мультиплексоров , (п+1)-й элемент ИЛИ 18, фор- мирователь импульсов, группы 20i-20n элементов И, группу 21 узлов коммутации, группу 22 формирователей импульсов, вто рую группу 23 мультиплексоров, группу 24 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, первый 25 и второй 26 элементы И, блок 27 индикации , генератор 28 импульсов, третий элемент И 29, счетчик 30, установочный вход 31 устройства, группу 32 информационных входов устройства, выход 33 неисправности узлов коммутации устройства.The device contains an input rheometer 1, a register 2 control bits, a parallel record control unit 3, modulo-two control units 4-5, a decoder 6, elements OR 7i-7n, output registers 8i-8n, triggers 9i-9n, blocks 10i 10n parity check, error signal generation unit 11, device information input 12, device gate 13 input, device 14 check bits input, information outputs 15i-15n and device error signal output 16, first multiplexer group 17, (n + 1) th element OR 18, pulse former, groups 20i-20n of elements AND, group 21 switching nodes, a group of 22 pulse formers, a second group of 23 multiplexers, a group of 24 elements EXCLUSIVE OR, the first 25 and second 26 elements AND, an indication unit 27, a generator of 28 pulses, a third element AND 29, a counter 30, a device installation input 31, a group 32 information inputs of the device, output 33 faults of the device switching nodes.

Устройство работает следующим образом .The device works as follows.

Формирователь 19 преднёзначен дл  формировани  сигнала запрета, который запрещает работу схемы контрол  на врем  переходных процессов при включении илиShaper 19 is intended to generate a prohibitance signal that prohibits the operation of the control circuit for transient times when turned on or

выключении коммутационных элементов. Формирователь 19 может быть построен, например, на одновибраторе 155АГ1. В исходное состо ние устройство приводитс  после подачи сигнала Сброс на установочный вход 31. При этом сигнал Сброс с выхода блока 3 управлени  параллельной записи обнул ет входной регистр 2 контрольных разр дов через элементы ИЛИ 7i- 7п, выходные регистры 8i-8n и триггеры 9i-9n,.a также узлы коммутации группы 21. Одновременно сигнал Сброс через элемент ИЛИ 18 поступает на формирователь 19 импульсов, который обеспечивает расширение стробирующего сигнала на врем  срабатывани  коммутационных элементов в узлах коммутации группы 21. С выхода формировател  19 сигнал поступает на установочный вход счетчика 30 и на вход элемента И 26, блокиру  выдачу сигнала неисправности на выход 33 устройства и опрос мультиплексоров первой 17 и второй 23 групп на врем  срабатывани  коммутационных элементов ,switching off switching elements. The former 19 can be built, for example, on a 155AG1 single vibrator. The device is reset to its initial state after giving a signal. Reset to setup input 31. In this case, the Reset signal from the output of the parallel recording control unit 3 wraps the input register 2 control bits through the OR 7-7p elements, the output registers 8i-8n, and the 9- trigger 9n, .a are also switching nodes of the group 21. At the same time, the signal Reset through the OR 18 element arrives at the pulse shaper 19, which expands the strobe signal by the response time of the switching elements in the switching nodes of the group 21. the signal 19 clock is fed to the installation input of the counter 30 and to the input of the And 26 element, blocking the issuing of a fault signal to the device output 33 and polling the multiplexers of the first 17 and second 23 groups for the response time of the switching elements,

После окончани  действи  сигнала с формировател  19 с генератора 28 через элемент И 29 на счетчик 30 начинают поступать счетные импульсы. С выхода счетчика 30 сигналы поступают на управл ющие входы мультиплексоров групп 17 и 23.After the termination of the signal from the generator 19 from the generator 28 through the element 29 and the counter 30, counting pulses begin to arrive. From the output of counter 30, signals are fed to the control inputs of the multiplexers of groups 17 and 23.

Мультиплексоры первой 17 и второй 23 групп работают параллельно. При изменении кода на выходе счетчика 30 мультиплексоры 17i-17n и 23i-23n первой и второй групп последовательно-попарно подключа-. ют разр ды выходов регистров 8i-8n и выходов соответствующих формирователей 22i-22n импульсов группы к входам элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы 24. Сравнение выходных сигналов обеих групп мультиплексоров происходит попарно, т.е. уравниваютс  выходные сигналы мультиплексоров 17i, 23i-17n и 23n первой и второй групп соответственно.The multiplexers of the first 17 and second 23 groups operate in parallel. When changing the code at the output of the counter 30, the multiplexers 17i-17n and 23i-23n of the first and second groups are connected in series or in pairs. the bits of the outputs of the registers 8i-8n and the outputs of the corresponding formers 22i-22n of the pulses of the group to the inputs of the EXCLUSIVE OR of the group 24. The comparison of the output signals of both groups of multiplexers occurs in pairs, i.e. equalize the output signals of multiplexers 17i, 23i-17n and 23n of the first and second groups, respectively.

Следовательно, кажда  пара мультиплексоров опрашивает соответствующие разр ды выходов регистров 8i-8n и выходов формирователей импульсов группы 22i- 22п, на выходах которых при нормальной работе должна присутствовать одинакова  информаци .Consequently, each pair of multiplexers polls the corresponding bits of the outputs of the registers 8i-8n and the outputs of the pulse shapers of group 22i-22p, the outputs of which, during normal operation, must have the same information.

После окончани  одного цикла счета счетчик 30 обнул етс , и цикл повтор етс . Таким обргзом, контроль осуществл етс  непрерывно до поступлени  сигналов на ус- тановочный вхйд 31 устройства, вход 13 строба устройства или сигнала ошибки с выхода элемента И 26. Сигнал на выходе 33 устройства формируетс  в том случае, если на входах одного или нескольких элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы 24i-24n будет присутствовать информаци  различных уровней. Сигнал неисправности поступает на выход 33 устройства, на элемент И 29 и на блок 27 индикации. При поступлении на вход элемента И 29 сигнала с выхода элемента И 26 запрещаетс  прохождение сигналов с генератора 28 на счетчик 30.After the end of one counting cycle, the counter 30 is zeroed out and the cycle is repeated. Thus, the monitoring is carried out continuously before the signals arrive at the device installation in 31, the device gate 13 or the error signal from the output of the element 26. The signal at the output 33 of the device is formed if at the inputs of one or more elements EXCLUSIVE OR Groups 24i-24n will be present information of different levels. The malfunction signal is fed to the output 33 of the device, to the element And 29 and to the block 27 of the display. Upon receipt at the input element And 29 of the signal from the output element And 26 prohibits the passage of signals from the generator 28 to the counter 30.

С выхода счетчика 30, а также с выходов -элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы 24i-24n сигналь поступают на блок 27 индикации , где происходит определение отказавшего элемента. Информаци  со счетчика 30указывает на номер отказавшего коммутационного элемента, а информаци  с выходов элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы 24i-24n - на номер узла коммутации.From the output of the counter 30, as well as from the outputs of the elements EXCLUSIVE OR of the group 24i-24n, the signal goes to the display unit 27, where the determination of the failed element takes place. The information from the counter 30 indicates the number of the failed switching element, and the information from the outputs of the elements EXCLUSIVE OR of the group 24i-24n indicates the number of the switching node.

Информаци  с входа 12 информации и входа 14 контрольных разр дов устройства принимаетс  в регистр 1 и регистр 2 по стробу, поступающему с входа 13 устройства . Состо ние регистра 1 контролируетс  блоками 4-5 контрол  по модулю два. Каждый из блоков 4-и 5 контролирует один байт информации, причем каждый байт информации поступает в сопровождении своего контрольного разр да, который из регистра 2 подаетс  на соответствующие блоки 4 и 5. При правильном приеме информации в регистр 1 на выходе блоков 4 и 5 сигнал ошибки не выдаетс . При возникновении ошибки на выходах блоков 4 и 5 сигнал ошибки поступает в блок 11 формировани  сигнала ошибки. С выхода регистра 1 первый байт информации поступает на информацион- HiJte входы регистров 8i-8n.The information from the information input 12 and the input 14 of the control bits of the device is received in register 1 and register 2 via a gate coming from the input 13 of the device. The state of register 1 is controlled by modulo 2-5 control units. Each of blocks 4 and 5 controls one byte of information, and each byte of information comes accompanied by its control bit, which from register 2 is fed to the corresponding blocks 4 and 5. When information is correctly received in register 1, the output of blocks 4 and 5 is no error is reported. When an error occurs at the outputs of blocks 4 and 5, the error signal enters the block 11 of the formation of the error signal. From the output of register 1, the first byte of information is fed to the information HiJte inputs of registers 8i-8n.

Контрольный разр д первого байта информации из регистра 2 поступает на триггеры 9i-9n. Второй байт информации из регистра 1 поступает на дешифратор 6, причем на информационные входы дешифратора 6 может поступать как весь байтThe check bit of the first byte of information from register 2 is sent to the 9i-9n triggers. The second byte of information from register 1 is sent to the decoder 6, and the information inputs of the decoder 6 can be received as the entire byte

информации, так и часть его (в зависимости ;. от количества регистров 8i-8n). Максимально дешифратор 6, управл емый одним байтом информации, может обеспечиватьinformation, and part of it (depending;. on the number of registers 8i-8n). The maximum decoder 6, controlled by one byte of information, can provide

управление 256 регистрами. Запись информации в регистры 8i-8n и контрольных разр дов в триггеры 9i-9n может осуществл тьс  последовательно при адресном режиме и параллельно при обнуле0 НИИ устройства. Элементы ИЛИ 7i-7n предназначены дл  обеспечени  возможности управлени  последовательной записью дешифратором 6 и обнулени  регистров 8i- 8п путем параллельной записи нулей во всеmanagement of 256 registers. Writing information into the registers 8i-8n and the control bits in the flip-flops 9i-9n can be performed sequentially in the address mode and in parallel when the SRI of the device is reset. The OR 7i-7n elements are designed to allow sequential writing of decoder 6 and zeroing 8i-8n registers by parallel writing of all zeros to all

5 регистры при поступлении управл ющего сигнала через блок 3 параллельной записи. При записи информации с входа 12 устройства в регистр 1 первый байт информации в сопровождении контрольного5 registers upon receipt of the control signal through the block 3 parallel recording. When writing information from device 12 to register 1, the first byte of information, accompanied by a control

0 разр да, записанного в регистр 2, поступает в блок 4 контрол  по модулю два и на информационные входы регистров 8i-8n. Второй байт информации в сопровождении контрольного разр да поступает в блок 5 конт5 рол  по модулю два и дешифратор 6. В зависимости от информации, поступившей во второй байт, возбуждаетс  соответствующий выход дешифратора 6, и управл ющий сигнал через соответствующий элемент0 bit, recorded in register 2, enters unit 4 of control modulo two and to informational inputs of registers 8i-8n. The second byte of information, accompanied by a check bit, enters modulo two controller block 5 and a decoder 6. Depending on the information received in the second byte, the corresponding output of the decoder 6 is excited, and the control signal through the corresponding element

0 ИЛИ 7i-7n поступает на управл ющие входы одного из регистров 8i-8n и триггеров 9i-9n, при этом первый байт информации и его контрольный разр д записываютс  в ( один из регистров 8i-8n и один из триггеров0 OR 7i-7n goes to the control inputs of one of the registers 8i-8n and flip-flops 9i-9n, with the first byte of information and its check bit written to (one of the registers 8i-8n and one of the flip-flops

5 .five .

Информаци  в каждый из регистров 8i- 8п и триггеров 9i-9n может записыватьс  в любой последовательности, определ емой алгоритмом и информацией, выдаваемой наThe information in each of the 8i-8n registers and the 9i-9n triggers can be written in any sequence determined by the algorithm and information issued on

0 вход 12 информации устройства.0 input 12 device information.

С выходов регистров 8i-8n информаци  поступает на входы соответствующих блоков 10i-10n контрол  на четность, на вторые входы которых поступает информаци  сFrom the outputs of the registers 8i-8n, information is fed to the inputs of the corresponding parity check blocks 10i-10n, the second inputs of which are fed to information from

5 триггеров 9i-9n. Блоки 10i-1 On осуществл ют посто нный контроль за информацией, присутствующей на выходах соответствующих регистров 8i-8n и триггера 9i-9n. В случае возникновени  ошибки в одном или5 triggers 9i-9n. Blocks 10i-1 On continuously monitor the information present on the outputs of the respective registers 8i-8n and trigger 9i-9n. In the event of an error in one or

0 нескольких регистрах 8i-8n блоки 10i-10n формируют сигналы ошибки.0 several registers 8i-8n blocks 10i-10n form error signals.

С выхода блоков 10i-10n сигналы ошибки поступают на вторые входы соответствующих элементов групп 20i-20n, тем самым From the output of blocks 10i-10n, the error signals go to the second inputs of the corresponding elements of the groups 20i-20n, thereby

5 отключа  коммутационные элементы в COOT- ветствующих узлах 21i-21n коммутации .группы, а также поступают на блок 11 формировани  сигнала ошибки, и на выходе 16 сигнала ошибки устройства формируетс  сигнал ошибки. С выхода регистров 8i-8n5 disconnecting the switching elements in the COOT-relevant switching nodes 21i-21n. Groups as well as arriving at the error signal generating unit 11, and an error signal is generated at the output 16 of the device error signal. With the release of registers 8i-8n

информаци  поступает на первые входы элементов И групп 20i-20n и далее на коммутационные элементы узлов коммутации группы 211-21п.information arrives at the first inputs of elements And groups 20i-20n and further to the switching elements of the switching nodes of the group 211-21p.

В зависимости от информации, выдава- емой с блоков регистров 8i-8n, в узлах группы 21i-21n включаютс  соответствующие коммутационные элементы и сигналы с входов группы 32i-32n устройства поступают на формирователи группы 22i-22n, где пре- образуютс  в сигналы логического уровн , С выхода формирователей группы 22i-22n сигналы поступают на входы мультиплексоров второй группы 23i-23n. По сигналу на входе 13 строба устройства сигнал с выхода формировател  19 на врем  срабатывани  коммутационных элементов блокирует ра боту схемы опроса состо ний коммутационных элементов. После срабатывани  коммутационных элементов сигнал блоки- ровки снимаетс  и начинаетс  работа схемы опроса аналогично, как было описано при поступлении сигнала на установочный вход 31 устройства.Depending on the information emitted from the blocks of registers 8i-8n, the corresponding switching elements are included in the nodes of group 21i-21n and the signals from the inputs of group 32i-32n of the device are sent to shapers of group 22i-22n, where they are converted into logic level signals From the output of the drivers of the 22i-22n group, the signals arrive at the inputs of the multiplexers of the second group 23i-23n. According to the signal at input 13 of the device strobe, the signal from the output of the former 19 for the duration of the switching elements operation blocks the operation of the circuit for polling the states of switching elements. After the switching elements have triggered, the blocking signal is removed and the operation of the interrogation circuit is started in the same way as described when the signal arrived at the installation input 31 of the device.

Claims (1)

Формула изобретени Invention Formula Устройство дл  обнаружени  ошибок при передаче кодов по авт.св. Ns 1091211, отличающеес  тем, что, с целью расширени  функциональных возможностей устройства за счет обеспечени  возможности контрол  коммутирующих узлов, в него введены {п+1)-й элемент ИЛИ, формирователь импульсов, генератор тактовых импульсов, три элемента И, счетчик, блок индикации, две группы мультиплексоров , группа элементов ИСКЛЮЧАЮ- ЩЕЕ ИЛИ, п групп элементов И, группа узлов коммутации и группа формирователей импульсов , причем разр ды выхода каждого 1-го выходного регистра соединены с соответствующими разр дами информационного вхо- да 1-го мультиплексора первой группы и первыми входами соответствующих элементов И 1-й группы (1 | п, п - число выходных разр дов), выход каждого i-ro блока контрол  на четкость соединен с вторыми входами всех элементов И i-й группы, выходы которых соединены с соответствующими управл ющими входами 1-го узла коммутации группы, информационный выход которого соединен с входом 1-го формировател  импульсов группы, разр ды выхода каждого формировател  импульсов группьь соединены с соответствующими разр дами информационного входа соответствующего мультиплексора второй группы, выходы 1-х мультиплексоров первой и второй групп со- е,динены соответственно с первым и ;зторым входами 1-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы, выход которого соединен с соответствующим входом первого элемента И и соответствующим разр дом информационного входа блока индикации, выход первого элемента И соединен с первым входом второго элемента И, выход которог.о  вл етс  выходом неисправности узлов коммутации устройства и соединен с такте-- вым входом блока индикации и первым входом третьего элемента И, выход которого сое,цинен со счетным входом счетч ка, информационный выход которого соединен с адресными входами блока индикации м мультиплексоров первой и второй групп, выход - .- енератора тактовых импульсов соединен с вторым входом третьего элемента IA, вход строба устройства подключен : гтерво-, му входу (п+1)-го элемента ИЛИ, выход которого через формирователь импульсов соединен с установочным входом счетчика и вторым входом второго элемента И, выход блока управлени  параллельной записью соединен с установочными входами входного регистра и регистра контрольных разр дов и вторым входом ()-го элемента ИЛИ, информационные входы узлов коммутации групп образуют группу информационных входов устройства, установочный вход блока управлени  параллельной записи  вл етс  установочным входом устройства.A device for detecting errors in the transmission of codes by auth. Ns 1091211, characterized in that, in order to expand the functionality of the device by providing control of the switching nodes, (n + 1) -th element OR, pulse shaper, clock generator, three elements And, counter, display unit are introduced into it , two groups of multiplexers, a group of elements EXCLUSIVE OR, n groups of elements AND, a group of switching nodes and a group of pulse shapers, and the output bits of each 1st output register are connected to the corresponding bits of the information input The 1st multiplexer of the first group and the first inputs of the corresponding elements AND the 1st group (1 | n, n is the number of output bits), the output of each i-th control unit for clarity is connected to the second inputs of all elements And the i-th group, the outputs of which are connected to the corresponding control inputs of the 1st switching node of the group, whose information output is connected to the input of the 1st pulse generator of the group, the discharge bits of each pulse generator of the group are connected to the corresponding bits of the information input of the corresponding the ultiplexer of the second group, the outputs of the 1st multiplexers of the first and second groups are co, dinene, respectively, with the first and; the second inputs of the 1st element EXCLUSIVE OR of the group, the output of which is connected to the corresponding input of the first element AND and the corresponding bit of the information input of the display unit , the output of the first element And is connected to the first input of the second element And, the output of which is the output of the malfunctioning of the switching units of the device and is connected to the clock input of the display unit and the first input of the third element And, the output to costly, zinen with a counting counter input, the information output of which is connected to the address inputs of the indication unit of the multiplexers of the first and second groups, the output of the - clock generator is connected to the second input of the third element IA, the gate input of the device is connected: the input (n + 1) of the OR element, the output of which through the pulse shaper is connected to the installation input of the counter and the second input of the second element AND, the output of the parallel recording control unit is connected to the installation inputs of the input register and p Giustra control bits and a second input () -th element, or groups of information inputs of switching nodes form a group of information inputs device installation input parallel recording control unit is mounting the input device.