RU2700555C1 - Мажоритарный модуль - Google Patents
Мажоритарный модуль Download PDFInfo
- Publication number
- RU2700555C1 RU2700555C1 RU2018133724A RU2018133724A RU2700555C1 RU 2700555 C1 RU2700555 C1 RU 2700555C1 RU 2018133724 A RU2018133724 A RU 2018133724A RU 2018133724 A RU2018133724 A RU 2018133724A RU 2700555 C1 RU2700555 C1 RU 2700555C1
- Authority
- RU
- Russia
- Prior art keywords
- majority
- group
- input
- elements
- subgroup
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
- H03K19/23—Majority or minority circuits, i.e. giving output having the state of the majority or the minority of the inputs
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
Изобретение относится к вычислительной технике. Технический результат заключается в расширении функциональных возможностей за счет обеспечения реализации мажоритарной функции n аргументов - входных двоичных сигналов либо дизъюнкции (конъюнкции) тех же n аргументов, где n есть нечетное число, которое больше или равно пяти. Технический результат достигается за счет мажоритарного модуля, который содержит m+1 групп мажоритарных элементов, имеющих по три входа, причем первая группа образована из m-1 мажоритарных элементов группа содержит j-ю и (Ni-1+1)-ю подгруппы, образованные соответственно из m-2 и Ni-1 мажоритарных элементов и и (m+1)-я группа образована из m-1 мажоритарных элементов при этом m=0,5×(n+1). 1 ил.
Description
Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.
Известны мажоритарные модули (патент РФ 2294007, кл. G06F 7/57, 2007 г.; патент РФ 2393527, кл. G06F 7/57, 2010 г.), которые могут быть использованы для реализации мажоритарной функции Maj(х1, …, х5)=х1х2х3 ∨ х1х2х4 ∨ х1х2х5 ∨ х1х3х4 ∨ х1х3х5 ∨ х1х4х5 ∨ х2х3х4 ∨ х2х3х5 ∨ х2х4х5 ∨ х3х4х5 пяти аргументов - входных двоичных сигналов х1, …, х5 ∈ {0,1} либо дизъюнкции (конъюнкции) тех же пяти аргументов.
К причине, препятствующей достижению указанного ниже технического результата при использовании известных мажоритарных модулей, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация мажоритарной функции n аргументов - входных двоичных сигналов либо дизъюнкции (конъюнкции) тех же n аргументов, где n есть нечетное число, которое больше пяти.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип мажоритарный модуль (патент РФ 2580801, кл. G06F 7/57, 2016 г.), который содержит девять мажоритарных элементов и реализует мажоритарную функцию Maj(xl, …, x5) = х1х2х3 ∨ х1х2х4 ∨ х1х2х5 ∨ x1x3x4 ∨ х1х3х5 ∨ х1х4х5 ∨ х2х3х4 ∨ х2х3х5 ∨ х2х4х5 ∨ x3x4x5 пяти аргументов - входных двоичных сигналов x1, …, x5 ∈ {0,1} либо дизъюнкцию (конъюнкцию) тех же пяти аргументов.
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация мажоритарной функции n аргументов - входных двоичных сигналов либо дизъюнкции (конъюнкции) тех же n аргументов, где n есть нечетное число, которое больше пяти.
Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации мажоритарной функции n аргументов - входных двоичных сигналов либо дизъюнкции (конъюнкции) тех же n аргументов, где n есть нечетное число, которое больше или равно пяти.
Указанный технический результат при осуществлении изобретения достигается тем, что в мажоритарном модуле, содержащем девять мажоритарных элементов, которые имеют по три входа, особенность заключается в том, что в него дополнительно введены аналогичные упомянутым мажоритарные элементы, все мажоритарные элементы сгруппированы в m+1 групп так, что первая, (m+1)-я группы содержат по m-1 мажоритарных элементов, а i-я группа содержит j-ю и (Ni-1+1)-ю подгруппы, образованные соответственно из m-2 и Ni-1 мажоритарных элементов, в первой, (m+1)-й группах и в каждой подгруппе выход предыдущего мажоритарного элемента соединен с вторым входом последующего мажоритарного элемента, в i-й группе выход (m-2)-го мажоритарного элемента первой подгруппы и выход (m-2)-го мажоритарного элемента k-й подгруппы подключены соответственно к второму входу первого мажоритарного элемента (Ni-1+1)-й подгруппы и третьему входу (k-1)-го мажоритарного элемента (Ni-1+1)-й подгруппы, выход (m-l)-го мажоритарного элемента первой группы и выход Ni-1-го мажоритарного элемента (Ni-1+1)-й подгруппы i-й группы соединены соответственно с вторым входом первого мажоритарного элемента (m+1)-й группы и третьим входом (i-1)-го мажоритарного элемента (m+1)-й группы, а первый вход (k-1)-го мажоритарного элемента (Ni-1+1)-й подгруппы i-й группы, первый вход (i-1)-го мажоритарного элемента (m+1)-й группы и выход (m-1)-го мажоритарного элемента (m+1)-й группы подключены соответственно к первому настроечному входу и выходу мажоритарного модуля, второй настроечный вход которого соединен с первыми входами всех мажоритарных элементов первой группы, первым входом r-го мажоритарного элемента j-й подгруппы i-й группы и первым входом Ni-1-го мажоритарного элемента (Ni-1+1)-й подгруппы i-й группы, при этом m=0,5×(n+1), n есть нечетное число, которое больше или равно пяти.
На чертеже представлена схема предлагаемого мажоритарного модуля.
Мажоритарный модуль содержит m+1 групп мажоритарных элементов, имеющих по три входа, причем первая группа образована из мажоритарных элементов группа содержит j-ю и (Ni-1+1)-ю подгруппы, образованные соответственно из мажоритарных элементов (m+1)-я группа образована из мажоритарных элементов в первой, (m+1)-й группах и в каждой подгруппе выход предыдущего мажоритарного элемента соединен с вторым входом последующего мажоритарного элемента, выходы элементов подключены соответственно к второму входу элемента и третьему входу элемента выходы элементов соединены соответственно с вторым входом элемента и третьим входом элемента а первые входы элементов и выход элемента подключены соответственно к первому настроечному входу и выходу мажоритарного модуля, второй настроечный вход которого соединен с первыми входами элементов при этом m=0,5×(n+1), n есть нечетное число, которое больше или равно пяти.
Работа предлагаемого мажоритарного модуля осуществляется следующим образом. На его первом, втором настроечных входах фиксируются соответственно необходимые двоичные сигналы y1, у2. На второй вход элемента и третьи входы элементов (m=0,5×(n+1), n есть нечетное число, которое больше или равно пяти) подаются соответственно входные двоичные сигналы х1 и х2, …, xm. На второй вход элемента и третий вход элемента подаются соответственно входные двоичные сигналы xj1 и xj(r+1) (xj1, …, xj(m-1) ∈ {x1, …, xm+i-2}, 1≤j1<…<j(m-1)≤m+i-2) так, чтобы наборы были неповторяющимися. На третий вход элемента подается входной двоичный сигнал xm+i-1.
Сигнал на выходе трехвходового мажоритарного элемента равен 1 (0) только тогда, когда на двух или на трех входах этого элемента действуют сигналы, равные 1 (0). Следовательно, если на первом входе любого из мажоритарных элементов предлагаемого мажоритарного модуля фиксируется 1 (0), то этот элемент будет выполнять операцию ИЛИ (И) над сигналами, действующими на двух других его входах. Таким образом, на выходе предлагаемого модуля получим
где ∨ и ⋅, ∧ есть символы операций ИЛИ и И; есть число сочетаний из m+i-2 по m-1; xg1, …, xgm ∈ {х1, …, xn} (1≤q1<…<qm≤n);
есть количество неповторяющихся конъюнкций х11⋅…⋅x1m, …, xN1⋅…⋅xNm, определяемое как число сочетаний из n по m. Равенство получено на основе известного свойства сочетаний (см. равенство (16) на стр. 54 в книге Виленкин Н.Я. Комбинаторика. - М.: Наука, 1969 г.). Ниже в качестве примера представлены соотношения, которые порождает указанная в третьей сверху строке выражения (1) формула при n=5 и при n=7:
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый мажоритарный модуль обладает более широкими по сравнению с прототипом функциональными возможностями, так как реализует мажоритарную функцию n аргументов - входных двоичных сигналов либо дизъюнкцию (конъюнкцию) тех же n аргументов, где n есть нечетное число, которое больше или равно пяти.
Claims (1)
- Мажоритарный модуль, содержащий девять мажоритарных элементов, которые имеют по три входа, отличающийся тем, что в него дополнительно введены аналогичные упомянутым мажоритарные элементы, все мажоритарные элементы сгруппированы в m+1 групп так, что первая, (m+1)-я группы содержат по m-1 мажоритарных элементов, а i-я группа содержит j-ю и (Ni-1+1)-ю подгруппы, образованные соответственно из m-2 и Ni-1 мажоритарных элементов, в первой, (m+1)-й группах и в каждой подгруппе выход предыдущего мажоритарного элемента соединен с вторым входом последующего мажоритарного элемента, в i-й группе выход (m-2)-го мажоритарного элемента первой подгруппы и выход (m-2)-го мажоритарного элемента k-й подгруппы подключены соответственно к второму входу первого мажоритарного элемента (Ni-1+1)-й подгруппы и третьему входу (k-1)-го мажоритарного элемента (Ni-1+1)-й подгруппы, выход (m-1)-го мажоритарного элемента первой группы и выход Ni-1-го мажоритарного элемента (Ni-1+1)-й подгруппы i-й группы соединены соответственно с вторым входом первого мажоритарного элемента (m+1)-й группы и третьим входом (i-1)-го мажоритарного элемента (m+1)-й группы, а первый вход (k-1)-го мажоритарного элемента (Ni-1+1)-й подгруппы i-й группы, первый вход (i-1)-го мажоритарного элемента (m+1)-й группы и выход (m-1)-го мажоритарного элемента (m+1)-й группы подключены соответственно к первому настроечному входу и выходу мажоритарного модуля, второй настроечный вход которого соединен с первыми входами всех мажоритарных элементов первой группы, первым входом r-го мажоритарного элемента j-й подгруппы i-й группы и первым входом Ni-1-го мажоритарного элемента (Ni-1+1)-й подгруппы i-й группы, при этом m=0,5×(n+1), n есть нечетное число, которое больше или равно пяти.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2018133724A RU2700555C1 (ru) | 2018-09-24 | 2018-09-24 | Мажоритарный модуль |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2018133724A RU2700555C1 (ru) | 2018-09-24 | 2018-09-24 | Мажоритарный модуль |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2700555C1 true RU2700555C1 (ru) | 2019-09-17 |
Family
ID=67989954
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2018133724A RU2700555C1 (ru) | 2018-09-24 | 2018-09-24 | Мажоритарный модуль |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2700555C1 (ru) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2764709C1 (ru) * | 2021-04-02 | 2022-01-19 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Мажоритарный модуль |
RU2775573C1 (ru) * | 2021-06-17 | 2022-07-04 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Мажоритарный модуль |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6910173B2 (en) * | 2000-08-08 | 2005-06-21 | The Board Of Trustees Of The Leland Stanford Junior University | Word voter for redundant systems |
RU2287897C1 (ru) * | 2005-05-11 | 2006-11-20 | Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Мажоритарный модуль |
RU2580801C1 (ru) * | 2015-03-17 | 2016-04-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Мажоритарный модуль |
RU2618899C1 (ru) * | 2015-12-11 | 2017-05-11 | Олег Александрович Козелков | Мажоритарный модуль |
RU2619197C1 (ru) * | 2016-01-21 | 2017-05-12 | Межрегиональное общественное учреждение "Институт инженерной физики" | Мажоритарный элемент "4 и более из 7" |
-
2018
- 2018-09-24 RU RU2018133724A patent/RU2700555C1/ru not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6910173B2 (en) * | 2000-08-08 | 2005-06-21 | The Board Of Trustees Of The Leland Stanford Junior University | Word voter for redundant systems |
RU2287897C1 (ru) * | 2005-05-11 | 2006-11-20 | Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Мажоритарный модуль |
RU2580801C1 (ru) * | 2015-03-17 | 2016-04-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Мажоритарный модуль |
RU2618899C1 (ru) * | 2015-12-11 | 2017-05-11 | Олег Александрович Козелков | Мажоритарный модуль |
RU2619197C1 (ru) * | 2016-01-21 | 2017-05-12 | Межрегиональное общественное учреждение "Институт инженерной физики" | Мажоритарный элемент "4 и более из 7" |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2764709C1 (ru) * | 2021-04-02 | 2022-01-19 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Мажоритарный модуль |
RU2775573C1 (ru) * | 2021-06-17 | 2022-07-04 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Мажоритарный модуль |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2294007C1 (ru) | Логический преобразователь | |
RU2287897C1 (ru) | Мажоритарный модуль | |
RU2701461C1 (ru) | Мажоритарный модуль | |
RU2700555C1 (ru) | Мажоритарный модуль | |
RU2621281C1 (ru) | Логический преобразователь | |
RU2641454C2 (ru) | Логический преобразователь | |
RU2700553C1 (ru) | Мажоритарный модуль | |
RU2701464C1 (ru) | Логический преобразователь | |
RU2300137C1 (ru) | Мажоритарный модуль | |
RU2703675C1 (ru) | Логический преобразователь | |
RU2700557C1 (ru) | Логический преобразователь | |
RU2710877C1 (ru) | Мажоритарный модуль | |
RU2676886C1 (ru) | Ранговый фильтр | |
RU2676888C1 (ru) | Логический модуль | |
RU2758188C1 (ru) | Логический модуль | |
RU2700556C1 (ru) | Логический преобразователь | |
RU2787336C1 (ru) | Пороговый модуль | |
RU2776920C1 (ru) | Логический модуль | |
RU2768627C1 (ru) | Логический преобразователь | |
RU2758187C1 (ru) | Логический модуль | |
RU2757819C1 (ru) | Мажоритарный модуль | |
RU2242044C1 (ru) | Мажоритарный модуль | |
RU2700550C1 (ru) | Логический модуль | |
RU2704737C1 (ru) | Логический модуль | |
RU2762547C1 (ru) | Пороговый модуль |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20200925 |