RU2300137C1 - Мажоритарный модуль - Google Patents
Мажоритарный модуль Download PDFInfo
- Publication number
- RU2300137C1 RU2300137C1 RU2006100711/09A RU2006100711A RU2300137C1 RU 2300137 C1 RU2300137 C1 RU 2300137C1 RU 2006100711/09 A RU2006100711/09 A RU 2006100711/09A RU 2006100711 A RU2006100711 A RU 2006100711A RU 2300137 C1 RU2300137 C1 RU 2300137C1
- Authority
- RU
- Russia
- Prior art keywords
- majority
- elements
- inputs
- groups
- input
- Prior art date
Links
Landscapes
- Hardware Redundancy (AREA)
Abstract
Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др. Техническим результатом является упрощение устройства. Мажоритарный модуль содержит три группы мажоритарных элементов, имеющих по три входа. В каждой группе выход предыдущего мажоритарного элемента соединен с вторым входом последующего мажоритарного элемента, а первая и вторая группы содержат по m-1 мажоритарных элементов, где m=0,5(n+1), n≠1 есть любое нечетное натуральное число. В мажоритарный модуль введены элементы 2И, которые сгруппированы в N групп так, что i-я группа содержит m-1 элементов 2И. В i-й группе выход предыдущего элемента 2И соединен с первым входом последующего элемента 2И, выходы (m-1)-ых мажоритарных элементов первой, второй групп и выходы (m-1)-ых элементов 2И первой - N-й групп подключены соответственно к второму, третьему входам первого и третьим входам второго - (N+1)-го мажоритарных элементов третьей группы. Первые входы всех мажоритарных элементов третьей группы объединены и образуют второй настроечный вход мажоритарного модуля, выход и первый настроечный вход которого образованы соответственно выходом (N+1)-го мажоритарного элемента третьей группы и объединенными первыми входами всех мажоритарных элементов первой, второй групп, при этом . 1 ил.
Description
Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.
Известны мажоритарные модули (см., например, рис.18.2а на стр.315 в книге Каяцкас А.А. Основы радиоэлектроники. М.: Высшая школа, 1988), которые реализуют мажоритарную функцию maj(х1,х2,х3)=х1x2∨x1x3∨x2x3 аргументов - входных двоичных сигналов x1, x2, x3∈{0,1}.
К причине, препятствующей достижению указанного ниже технического результата при использовании известных мажоритарных модулей, относится ограниченные функциональные возможности, обусловленные тем, что не допускается обработка любого нечетного количества входных сигналов.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип мажоритарный модуль (патент РФ 2242044, кл. G06F 7/38, 2004 г.), который содержит трехвходовые мажоритарные элементы и реализует мажоритарную функцию n аргументов - входных двоичных сигналов либо дизъюнкцию (конъюнкцию) тех же n аргументов, где n≠1 есть любое нечетное натуральное число.
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится сложность устройства, обусловленная тем, что прототип содержит m(N+2)-1 трехвходовых мажоритарных элементов, где m=0,5(n+1); .
Техническим результатом изобретения является упрощение устройства за счет замены N(m-1) трехвходовых мажоритарных элементов на N(m-1) элементов 2И (m=0,5(n+1); ; n≠1 есть любое нечетное натуральное число) при сохранении функциональных возможностей прототипа.
Указанный технический результат при осуществлении изобретения достигается тем, что в мажоритарном модуле, содержащем три группы мажоритарных элементов, имеющих по три входа, в каждой группе выход предыдущего мажоритарного элемента соединен с вторым входом последующего мажоритарного элемента, а первая и вторая группы содержат по m-1 мажоритарных элементов, где m=0,5(n+1), n≠1 есть любое нечетное натуральное число, особенность заключается в том, что в него введены элементы 2И, которые сгруппированы в N групп так, что i-я группа содержит m-1 элементов 2И, в i-й группе выход предыдущего элемента 2И соединен с первым входом последующего элемента 2И, выходы (m-1)-ых мажоритарных элементов первой, второй групп и выходы (m-1)-ых элементов 2И первой, ..., N-й групп подключены соответственно к второму, третьему входам первого и третьим входам второго, ..., (N+1)-го мажоритарных элементов третьей группы, первые входы всех мажоритарных элементов которой объединены и образуют второй настроечный вход мажоритарного модуля, выход и первый настроечный вход которого образованы соответственно выходом (N+1)-го мажоритарного элемента третьей группы и объединенными первыми входами всех мажоритарных элементов первой, второй групп, при этом .
На чертеже представлена схема предлагаемого мажоритарного модуля.
Мажоритарный модуль содержит мажоритарные элементы 111, ..., 12(m-1), 131, ..., 13(N+1), имеющие по три входа, и элементы 2И 211, ..., 2N(m-1), где , m=0,5(n+1), n≠1 есть любое нечетное натуральное число. Все мажоритарные элементы сгруппированы в три группы так, что первая, вторая и третья группы содержат соответственно элементы 111, ..., 11(m-1), 121, ..., 12(m-1) и 131, ..., 13(N+1), а в каждой группе выход предыдущего мажоритарного элемента соединен с вторым входом последующего мажоритарного элемента, все элементы 2И сгруппированы в N групп так, что i-я группа содержит элементы 2i1, ..., 2i(m-i), а в i-й группе выход предыдущего элемента 2И соединен с первым входом последующего элемента 2И, выходы элементов 11(m-1), 12(m-1) и выходы элементов 21(m-1), ..., 2N(m-1) подключены соответственно к второму, третьему входам элемента 131 и третьим входам элементов 132, ..., 13(N+1), первые входы элементов 131, ..., 13(N+1) объединены и образуют второй настроечный вход мажоритарного модуля, выход и первый настроечный вход которого образованы соответственно выходом элемента 13(N+1) и объединенными первыми входами элементов 111, ..., 12(m-1).
Работа предлагаемого мажоритарного модуля осуществляется следующим образом. На его первом и втором настроечных входах фиксируются соответственно необходимые двоичные сигналы f1 и f2; на второй вход элемента 111, третьи входы элементов 111, ..., 11(m-1) и второй вход элемента 121, третьи входы элементов 121, 12(m-1) подаются соответственно входные двоичные сигналы х1, х2, ..., хm и хm, хm+1, ..., хn; на первый вход элемента 2i1, вторые входы элементов 2i1, ..., 2i(m-1) подаются соответственно входные двоичные сигналы xi1, хi2, ..., хim (хi1, ..., хim∈{х1, ..., хn}, m=0,5(n+1), 1≤i1<...<im≤n, n≠1 есть любое нечетное натуральное число) так, чтобы наборы х11, ..., х1m-хN1, ..., хNm были неповторяющимися между собой и с наборами х1, ..., хm и хm, ...,хn. Сигнал на выходе мажоритарного элемента равен 1 (0) только тогда, когда на двух или на всех входах этого элемента действуют сигналы, равные 1 (0). Следовательно, если на первом входе мажоритарного элемента присутствует 1 (0), то этот элемент будет выполнять операцию ИЛИ (И) над сигналами, действующими на его втором и третьем входах. Таким образом, операция, воспроизводимая предлагаемым модулем, определяется выражением
где символами ∨ и · либо ∧ обозначены соответственно операции ИЛИ и И.
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый мажоритарный модуль реализует мажоритарную функцию n аргументов - входных двоичных сигналов либо дизъюнкцию (конъюнкцию) тех же n аргументов, где n≠1 есть любое нечетное натуральное число, и является более простым по сравнению с прототипом устройством, так как содержит вместо имеющихся в прототипе N(m-1) трехвходовых мажоритарных элементов N(m-1) более простых элементов 2И.
Claims (1)
- Мажоритарный модуль, содержащий три группы мажоритарных элементов, имеющих по три входа, причем в каждой группе выход предыдущего мажоритарного элемента соединен с вторым входом последующего мажоритарного элемента, а первая и вторая группы содержат по m-1 мажоритарных элементов, где m=0,5(n+1), n≠1 есть любое нечетное натуральное число, отличающийся тем, что в него введены элементы 2И, которые сгруппированы в N групп так, что i-я группа содержит m-1 элементов 2И, в i-й группе выход предыдущего элемента 2И соединен с первым входом последующего элемента 2И, выходы (m-1)-х мажоритарных элементов первой, второй групп и выходы (m-1)-х элементов 2И первой, ..., N-й групп подключены соответственно к второму, третьему входам первого и третьим входам второго, ..., (N+1)-го мажоритарных элементов третьей группы, первые входы всех мажоритарных элементов которой объединены и образуют второй настроечный вход мажоритарного модуля, выход и первый настроечный вход которого образованы соответственно выходом (N+1)-го мажоритарного элемента третьей группы и объединенными первыми входами всех мажоритарных элементов первой, второй групп, при этом
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2006100711/09A RU2300137C1 (ru) | 2006-01-10 | 2006-01-10 | Мажоритарный модуль |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2006100711/09A RU2300137C1 (ru) | 2006-01-10 | 2006-01-10 | Мажоритарный модуль |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2300137C1 true RU2300137C1 (ru) | 2007-05-27 |
Family
ID=38310799
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2006100711/09A RU2300137C1 (ru) | 2006-01-10 | 2006-01-10 | Мажоритарный модуль |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2300137C1 (ru) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2473954C1 (ru) * | 2012-02-08 | 2013-01-27 | Закрытое акционерное общество "ИВЛА-ОПТ" | Мажоритарный модуль |
RU2533079C1 (ru) * | 2013-07-09 | 2014-11-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Мажоритарный модуль |
RU2697727C2 (ru) * | 2017-11-10 | 2019-08-19 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Мажоритарный модуль |
RU2759700C1 (ru) * | 2020-12-30 | 2021-11-17 | Федеральное государственное унитарное предприятие "Научно-производственный центр автоматики и приборостроения имени академика Н.А. Пилюгина" (ФГУП "НПЦАП") | Перестраиваемое мажоритарное устройство |
RU2770798C1 (ru) * | 2021-04-02 | 2022-04-21 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | ВЫЧИТАТЕЛЬ ПО МОДУЛЮ q |
-
2006
- 2006-01-10 RU RU2006100711/09A patent/RU2300137C1/ru not_active IP Right Cessation
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2473954C1 (ru) * | 2012-02-08 | 2013-01-27 | Закрытое акционерное общество "ИВЛА-ОПТ" | Мажоритарный модуль |
RU2533079C1 (ru) * | 2013-07-09 | 2014-11-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Мажоритарный модуль |
RU2697727C2 (ru) * | 2017-11-10 | 2019-08-19 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Мажоритарный модуль |
RU2759700C1 (ru) * | 2020-12-30 | 2021-11-17 | Федеральное государственное унитарное предприятие "Научно-производственный центр автоматики и приборостроения имени академика Н.А. Пилюгина" (ФГУП "НПЦАП") | Перестраиваемое мажоритарное устройство |
RU2770798C1 (ru) * | 2021-04-02 | 2022-04-21 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | ВЫЧИТАТЕЛЬ ПО МОДУЛЮ q |
RU2803610C1 (ru) * | 2023-05-11 | 2023-09-18 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Мажоритарный модуль |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2533079C1 (ru) | Мажоритарный модуль | |
RU2580801C1 (ru) | Мажоритарный модуль | |
RU2542920C2 (ru) | Логический модуль | |
RU2287897C1 (ru) | Мажоритарный модуль | |
RU2701461C1 (ru) | Мажоритарный модуль | |
RU2647639C1 (ru) | Логический преобразователь | |
RU2300137C1 (ru) | Мажоритарный модуль | |
RU2621281C1 (ru) | Логический преобразователь | |
RU2472209C1 (ru) | Логический модуль | |
RU2580799C1 (ru) | Логический преобразователь | |
RU2703675C1 (ru) | Логический преобразователь | |
RU2704735C1 (ru) | Пороговый модуль | |
RU2701464C1 (ru) | Логический преобразователь | |
RU2629452C1 (ru) | Логический преобразователь | |
RU2300135C1 (ru) | Устройство селекции большего из двух двоичных чисел | |
RU2621376C1 (ru) | Логический модуль | |
RU2242044C1 (ru) | Мажоритарный модуль | |
RU2634229C1 (ru) | Логический преобразователь | |
RU2420789C1 (ru) | Устройство сравнения двоичных чисел | |
RU2676888C1 (ru) | Логический модуль | |
RU2713862C1 (ru) | УМНОЖИТЕЛЬ ПО МОДУЛЮ q | |
RU2398265C2 (ru) | Логический модуль | |
RU2324971C1 (ru) | Устройство сравнения двоичных чисел | |
RU2700555C1 (ru) | Мажоритарный модуль | |
RU2549158C1 (ru) | Логический преобразователь |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20080111 |