RU2764709C1 - Мажоритарный модуль - Google Patents

Мажоритарный модуль Download PDF

Info

Publication number
RU2764709C1
RU2764709C1 RU2021109177A RU2021109177A RU2764709C1 RU 2764709 C1 RU2764709 C1 RU 2764709C1 RU 2021109177 A RU2021109177 A RU 2021109177A RU 2021109177 A RU2021109177 A RU 2021109177A RU 2764709 C1 RU2764709 C1 RU 2764709C1
Authority
RU
Russia
Prior art keywords
elements
inputs
2and
input
connected respectively
Prior art date
Application number
RU2021109177A
Other languages
English (en)
Inventor
Дмитрий Васильевич Андреев
Original Assignee
федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" filed Critical федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет"
Priority to RU2021109177A priority Critical patent/RU2764709C1/ru
Application granted granted Critical
Publication of RU2764709C1 publication Critical patent/RU2764709C1/ru

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/57Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/23Majority or minority circuits, i.e. giving output having the state of the majority or the minority of the inputs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Hardware Redundancy (AREA)
  • Logic Circuits (AREA)

Abstract

Изобретение относится к мажоритарному модулю. Технический результат заключается в упрощении конструкции устройства. Устройство содержит десять элементов «2И» и десять элементов «2ИЛИ», причем первый, второй входы k-го
Figure 00000007
и первый вход m-го
Figure 00000008
элементов «2ИЛИ» соединены соответственно с первым, вторым входами k-го и первым входом m-го элементов «2И», а второй вход четвертого и первый, второй входы первого элементов «2И» подключены соответственно к выходу второго элемента «2И» и первому, второму входам мажоритарного модуля, отличающийся тем, что выходы первого, третьего элементов «2И» и выход k-го элемента «2ИЛИ» соединены соответственно с первыми входами шестого, восьмого элементов «2ИЛИ» и первым входом (k+5)-го элемента «2И», первые входы (k+2)-х элементов «2И», «2ИЛИ» и первый, второй входы третьего элемента «2ИЛИ» подключены соответственно к вторым входам (9-m)-х элементов «2ИЛИ», «2И» и выходам девятого, десятого элементов «2ИЛИ», второй вход (m+2)-го элемента «2И» и второй вход (k+5)-го, первый, второй входы (m+5)-го элементов «2ИЛИ» соединены соответственно с первым входом (9-m)-го элемента «2ИЛИ» и выходами (k+5)-го, (m+5)-го, m-го элементов «2И», а первый, второй входы (m+5)-го элемента «2И» и выход восьмого элемента «2ИЛИ» подключены соответственно к выходам (m+2)-го, m-го элементов «2ИЛИ» и выходу мажоритарного модуля, третий, (m+2)-й и четвертый, пятый входы которого соединены соответственно с вторыми входами шестого, (m+3)-го и первым, вторым входами второго элементов «2И». 1 ил.

Description

Изобретение относится к вычислительной технике и может быть использовано при построении средств автоматики, функциональных узлов систем управления и др.
Известны мажоритарные модули (см., например, патент РФ 2701461, кл. G06F 7/57, 2019 г.), которые содержат элементы «2И», элементы «2ИЛИ» и реализуют мажоритарную функцию пяти аргументов - входных двоичных сигналов.
К причине, препятствующей достижению указанного ниже технического результата при использовании известных мажоритарных модулей, относятся ограниченные функциональные возможности, обусловленные тем, что не обеспечивается реализация мажоритарной функции семи аргументов - входных двоичных сигналов.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип мажоритарный модуль (патент РФ 2700552, кл. G06F 7/57, 2019 г.), который содержит элементы «2И», элементы «2ИЛИ» и реализует мажоритарную функцию семи аргументов - входных двоичных сигналов.
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся большие аппаратурные затраты, обусловленные тем, что прототип содержит двенадцать элементов «2И» и двенадцать элементов «2ИЛИ».
Техническим результатом изобретения является уменьшение аппаратурных затрат при сохранении функциональных возможностей прототипа.
Указанный технический результат при осуществлении изобретения достигается тем, что в мажоритарном модуле, содержащем десять элементов «2И» и десять элементов «2ИЛИ», первый, второй входы k-го
Figure 00000001
и первый вход m-го
Figure 00000002
элементов «2ИЛИ» соединены соответственно с первым, вторым входами k-го и первым входом m-го элементов «2И», а второй вход четвертого и первый, второй входы первого элементов «2И» подключены соответственно к выходу второго элемента «2И» и первому, второму входам мажоритарного модуля, особенность заключается в том, что выходы первого, третьего элементов «2И» и выход k-го элемента «2ИЛИ» соединены соответственно с первыми входами шестого, восьмого элементов «2ИЛИ» и первым входом (k+5)-го элемента «2И», первые входы (m+2)-ых элементов «2И», «2ИЛИ» и первый, второй входы третьего элемента «2ИЛИ» подключены соответственно к вторым входам (9-m)-ых элементов «2ИЛИ», «2И» и выходам девятого, десятого элементов «2ИЛИ», второй вход (m+2)-го элемента «2И» и второй вход (k+5)-го, первый, второй входы (m+5)-го элементов «2ИЛИ» соединены соответственно с первым входом (9-m)-го элемента «2ИЛИ» и выходами (k+5)-го, (m+5)-го, m-го элементов «2И», а первый, второй входы (m+5)-го элемента «2И» и выход восьмого элемента «2ИЛИ» подключены соответственно к выходам (m+2)-го, m-го элементов «2ИЛИ» и выходу мажоритарного модуля, третий, (m+2)-й и четвертый, пятый входы которого соединены соответственно с вторыми входами шестого, (m+3)-го и первым, вторым входами второго элементов «2И».
На чертеже представлена схема предлагаемого мажоритарного модуля.
Мажоритарный модуль содержит элементы «2И» 11,…,110 и элементы «2ИЛИ» 21,…,210, причем первый, второй входы элемента 2k
Figure 00000001
и первый вход элемента 2m
Figure 00000002
подключены соответственно к первому, второму входам элемента 1k и первому входу элемента 1m, выходы элементов 1k и 2k соединены соответственно с первыми входами элементов 2k+5 и 1k+5, первые входы элементов 1m+2, 2m+2 и первый, второй входы элемента 23 подключены соответственно к вторым входам элементов 29-m, 19-m и выходам элементов 29, 210, второй вход элемента 1m+2 и второй вход элемента 2k+5, первый, второй входы элемента 2m+5 соединены соответственно с первым входом элемента 29-m и выходами элементов 1k+5, 1m+5, 1m, а первый, второй входы элемента 1m+5 и выход элемента 28 подключены соответственно к выходам элементов 2m+2, 2m и выходу мажоритарного модуля, первый, второй, четвертый, пятый и третий, (m+2)-й входы которого соединены соответственно с первым, вторым входами элемента 11, первым, вторым входами элемента 12 и вторыми входами элементов 16, 1m+3.
Работа предлагаемого мажоритарного модуля осуществляется следующим образом. На его первый, …, седьмой входы подаются соответственно двоичные сигналы x1, …, х7∈{0,1}. На выходе предлагаемого модуля получим
Figure 00000003
где
Figure 00000004
и Maj(x1,…,х7) есть соответственно символы операций И, ИЛИ и мажоритарная функция семи аргументов x1,…,x7.
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый мажоритарный модуль реализует мажоритарную функцию семи аргументов - входных двоичных сигналов и обладает меньшими по сравнению с прототипом аппаратурными затратами.

Claims (1)

  1. Мажоритарный модуль, содержащий десять элементов «2И» и десять элементов «2ИЛИ», причем первый, второй входы k-го
    Figure 00000005
    и первый вход m-го
    Figure 00000006
    элементов «2ИЛИ» соединены соответственно с первым, вторым входами k-го и первым входом m-го элементов «2И», а второй вход четвертого и первый, второй входы первого элементов «2И» подключены соответственно к выходу второго элемента «2И» и первому, второму входам мажоритарного модуля, отличающийся тем, что выходы первого, третьего элементов «2И» и выход k-го элемента «2ИЛИ» соединены соответственно с первыми входами шестого, восьмого элементов «2ИЛИ» и первым входом (k+5)-го элемента «2И», первые входы (k+2)-х элементов «2И», «2ИЛИ» и первый, второй входы третьего элемента «2ИЛИ» подключены соответственно к вторым входам (9-m)-х элементов «2ИЛИ», «2И» и выходам девятого, десятого элементов «2ИЛИ», второй вход (m+2)-го элемента «2И» и второй вход (k+5)-го, первый, второй входы (m+5)-го элементов «2ИЛИ» соединены соответственно с первым входом (9-m)-го элемента «2ИЛИ» и выходами (k+5)-го, (m+5)-го, m-го элементов «2И», а первый, второй входы (m+5)-го элемента «2И» и выход восьмого элемента «2ИЛИ» подключены соответственно к выходам (m+2)-го, m-го элементов «2ИЛИ» и выходу мажоритарного модуля, третий, (m+2)-й и четвертый, пятый входы которого соединены соответственно с вторыми входами шестого, (m+3)-го и первым, вторым входами второго элементов «2И».
RU2021109177A 2021-04-02 2021-04-02 Мажоритарный модуль RU2764709C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2021109177A RU2764709C1 (ru) 2021-04-02 2021-04-02 Мажоритарный модуль

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2021109177A RU2764709C1 (ru) 2021-04-02 2021-04-02 Мажоритарный модуль

Publications (1)

Publication Number Publication Date
RU2764709C1 true RU2764709C1 (ru) 2022-01-19

Family

ID=80040616

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2021109177A RU2764709C1 (ru) 2021-04-02 2021-04-02 Мажоритарный модуль

Country Status (1)

Country Link
RU (1) RU2764709C1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2787339C1 (ru) * 2022-03-18 2023-01-09 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Мажоритарный модуль

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7129742B1 (en) * 2005-02-23 2006-10-31 The United States Of America As Represented By The National Security Agency Majority logic circuit
RU2700552C1 (ru) * 2018-09-20 2019-09-17 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Мажоритарный модуль
RU2700555C1 (ru) * 2018-09-24 2019-09-17 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Мажоритарный модуль
RU2700553C1 (ru) * 2018-09-20 2019-09-17 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Мажоритарный модуль
RU2700554C1 (ru) * 2018-09-20 2019-09-17 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Мажоритарный модуль
RU2701461C1 (ru) * 2018-09-20 2019-09-26 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Мажоритарный модуль

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7129742B1 (en) * 2005-02-23 2006-10-31 The United States Of America As Represented By The National Security Agency Majority logic circuit
RU2700552C1 (ru) * 2018-09-20 2019-09-17 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Мажоритарный модуль
RU2700553C1 (ru) * 2018-09-20 2019-09-17 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Мажоритарный модуль
RU2700554C1 (ru) * 2018-09-20 2019-09-17 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Мажоритарный модуль
RU2701461C1 (ru) * 2018-09-20 2019-09-26 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Мажоритарный модуль
RU2700555C1 (ru) * 2018-09-24 2019-09-17 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Мажоритарный модуль

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2787339C1 (ru) * 2022-03-18 2023-01-09 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Мажоритарный модуль

Similar Documents

Publication Publication Date Title
RU2700554C1 (ru) Мажоритарный модуль
RU2647639C1 (ru) Логический преобразователь
RU2701461C1 (ru) Мажоритарный модуль
RU2704735C1 (ru) Пороговый модуль
RU2472209C1 (ru) Логический модуль
RU2764709C1 (ru) Мажоритарный модуль
RU2703675C1 (ru) Логический преобразователь
RU2641454C2 (ru) Логический преобразователь
RU2629451C1 (ru) Логический преобразователь
RU2697727C2 (ru) Мажоритарный модуль
RU2710877C1 (ru) Мажоритарный модуль
RU2701464C1 (ru) Логический преобразователь
RU2700552C1 (ru) Мажоритарный модуль
RU2714216C1 (ru) Пороговый модуль
RU2775589C1 (ru) Мажоритарный модуль
RU2621376C1 (ru) Логический модуль
RU2709664C1 (ru) Пороговый модуль
RU2787339C1 (ru) Мажоритарный модуль
RU2762545C1 (ru) Мажоритарный модуль
RU2718209C1 (ru) Логический модуль
RU2787336C1 (ru) Пороговый модуль
RU2700556C1 (ru) Логический преобразователь
RU2778677C1 (ru) Мажоритальный модуль
RU2776922C1 (ru) Мажоритарный модуль
RU2776923C1 (ru) Мажоритарный модуль