KR960015960A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR960015960A
KR960015960A KR1019950038578A KR19950038578A KR960015960A KR 960015960 A KR960015960 A KR 960015960A KR 1019950038578 A KR1019950038578 A KR 1019950038578A KR 19950038578 A KR19950038578 A KR 19950038578A KR 960015960 A KR960015960 A KR 960015960A
Authority
KR
South Korea
Prior art keywords
region
source
low concentration
channel stopper
drain
Prior art date
Application number
KR1019950038578A
Other languages
English (en)
Other versions
KR100190145B1 (en
Inventor
미쯔아사 다까하시
Original Assignee
가네꼬 히사시
닛본덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR960015960A publication Critical patent/KR960015960A/ko
Application granted granted Critical
Publication of KR100190145B1 publication Critical patent/KR100190145B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

MOS형 트랜지스터를 채널 스토퍼로 분리하는 반도체장치에서 그 고내압화를 도모함과 동시에 소스 드레인사이의 리크를 억제한다.
소스 영역과 드레인 영역의 적어도 한쪽이 N형 저농도 영역(6)과 N형 고농도 영역(7)로 구성되고, 필드산화막(3)의 하측에 형성되는 P형 채널 스토퍼 영역(8)은 N형 저농도 영역(6)과의 사이에 옵셋 영역(9)를 갖고, 채널 스토퍼 영역(8)을 고농도로 형성해도 PN접합의 역방향 특성이 열화되지 않고 리크 전류의 발생이 억제된다. 또, 게이트 전극(5)의 바로 아래에서는 채널 스토퍼 영역(8)은 N형 저농도 영역(6)에 접촉되기 때문에, 채널 영역(10)에 인접하는 반도체층에서의 반전 형상이 생기지 않고 리크의 발생이 방지된다.

Description

반도체 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 반도체 장치의 일실시예의 평면 레이아웃도,
제2도는 제1도의 AA선, BB선, CC선, DD선의 각 단면도.

Claims (4)

  1. 제1도전형의 반도체층에 소자 분리 절연막 및 게이트 절연막을 갖고, 상기 게이트 절연막 위에 게이트전극을 갖고 상기 반도체층에 제2도전형의 소스.드레인 영역을 갖고, 상기 소자 절연막의 하측에 제1도전형의 채널 스토퍼 영역을 갖는 반도체 장치에 있어서, 상기 소스 영역과 드레인 영역의 적어도 한쪽은 제2도전형의 저농도 영역과 고농도 영역으로 구성되고, 상기 채널 스로퍼 영역은 상기 소스 영역 및 드레인 영역 사이에 양자를 이간시키는 옵셋 영역을 갖고, 상기 게이트 전극의 바로 아래에서는 채널 스토퍼 영역은 소자 영역을 향하여 돌출 형성되어 상기 저농도 영역에 접촉되는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 소스·드레인 영역의 적어도 한쪽은 상기 반도체층에 형성된 저농도 영역과, 이 저농도영역 내에 형성된 고농도 영역으로 구성되고, 저농도 영역은 게이트 전극의 바로 아래의 영역까지 연장 형성되며, 상기 연장 형성된 영역에서 채널 스토퍼 영역에 접촉되는 것을 특징으로 하는 반도체 장치.
  3. 제2항에 있어서, 소스·드레인 영역의 각각이 저농도 영역과 고농도 영역으로 형성되고, 게이트 전극의 바로 아래에서 소스·드레인 영역 각각의 저농도 영역에 채널 스토퍼 영역이 접촉되어 이루어지는 것을 특징으로 하는 반도체 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 채널 스토퍼 영역의 표면 농도는 소스·드레인 영역의 고농도영역의 표면 농도보다 저농도이고, 소스·드레인 영역의 저농도 영역의 표면 농도보다 고농도인 것을 특징으로 하는 반도체 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950038578A 1994-10-31 1995-10-31 High voltage mosfet with an improved channel stopper structure KR100190145B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-290429 1994-10-31
JP6290429A JP2800702B2 (ja) 1994-10-31 1994-10-31 半導体装置

Publications (2)

Publication Number Publication Date
KR960015960A true KR960015960A (ko) 1996-05-22
KR100190145B1 KR100190145B1 (en) 1999-06-01

Family

ID=17755925

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950038578A KR100190145B1 (en) 1994-10-31 1995-10-31 High voltage mosfet with an improved channel stopper structure

Country Status (3)

Country Link
US (1) US5641982A (ko)
JP (1) JP2800702B2 (ko)
KR (1) KR100190145B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5723985A (en) * 1995-11-21 1998-03-03 Information Storage Devices, Inc. Clocked high voltage switch
JP3528554B2 (ja) * 1997-12-04 2004-05-17 セイコーエプソン株式会社 半導体装置
JP4774580B2 (ja) * 1999-08-23 2011-09-14 富士電機株式会社 超接合半導体素子
JP4686829B2 (ja) * 1999-09-17 2011-05-25 ソニー株式会社 半導体装置および半導体装置の製造方法
JP3350014B2 (ja) * 2000-01-31 2002-11-25 松下電器産業株式会社 半導体装置
JP2005191202A (ja) * 2003-12-25 2005-07-14 Seiko Epson Corp 半導体装置
US7304354B2 (en) * 2004-02-17 2007-12-04 Silicon Space Technology Corp. Buried guard ring and radiation hardened isolation structures and fabrication methods
KR100680958B1 (ko) * 2005-02-23 2007-02-09 주식회사 하이닉스반도체 피모스 트랜지스터의 제조방법
JP4783050B2 (ja) 2005-04-13 2011-09-28 パナソニック株式会社 半導体装置及びその製造方法
EP1949425A4 (en) * 2005-10-14 2010-08-18 Silicon Space Technology Corp RADIATION-HARDENED INSULATION STRUCTURES AND MANUFACTURING METHOD
US20080142899A1 (en) * 2006-08-04 2008-06-19 Silicon Space Technology Corporation Radiation immunity of integrated circuits using backside die contact and electrically conductive layers
JP2016009808A (ja) 2014-06-25 2016-01-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2017069231A (ja) * 2015-09-28 2017-04-06 ソニー株式会社 Ｍｏｓ型電界効果トランジスタ、半導体集積回路、固体撮像素子、及び、電子機器
JP6683457B2 (ja) * 2015-10-27 2020-04-22 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
US10038058B2 (en) 2016-05-07 2018-07-31 Silicon Space Technology Corporation FinFET device structure and method for forming same
US11984479B2 (en) * 2021-02-17 2024-05-14 Analog Devices International Unlimited Company Hybrid field-effect transistor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5694732A (en) * 1979-12-28 1981-07-31 Fujitsu Ltd Semiconductor substrate
US4590665A (en) * 1984-12-10 1986-05-27 Solid State Scientific, Inc. Method for double doping sources and drains in an EPROM
JPS62229880A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 半導体装置及びその製造方法
US5192993A (en) * 1988-09-27 1993-03-09 Kabushiki Kaisha Toshiba Semiconductor device having improved element isolation area
JP3246094B2 (ja) * 1993-06-11 2002-01-15 ソニー株式会社 トランジスタの製造方法

Also Published As

Publication number Publication date
JPH08130308A (ja) 1996-05-21
JP2800702B2 (ja) 1998-09-21
KR100190145B1 (en) 1999-06-01
US5641982A (en) 1997-06-24

Similar Documents

Publication Publication Date Title
KR950034767A (ko) Mis형 반도체장치
KR960015960A (ko) 반도체 장치
KR880700468A (ko) 반도체 장치
KR970072395A (ko) 반도체 장치
KR920013780A (ko) 고전압 용도에 적합한 직접 회로 장치
KR970060530A (ko) 유전체 분리형 박막 반도체 장치
KR870005464A (ko) 반도체장치
KR860002153A (ko) 반도체 장치
KR970067928A (ko) 단락 애노우드 수평형 절연 게이트 바이폴라 트랜지스터
KR890017769A (ko) 반도체 장치 및 제조방법
KR100732952B1 (ko) 반도체장치
JP3665367B2 (ja) 半導体装置
KR930009112A (ko) 반도체장치
KR870004529A (ko) 반도체 기억장치
JPH08293618A (ja) 高耐圧半導体素子
JP2825038B2 (ja) 半導体装置
KR970024166A (ko) DRAM 및 로직 회로의 DRAM 전원 및 SCR용 바이모덜 ESD 보호 회로 (Bimodal ESD Protection for DRAM Power Supplies and SCRs for DRAMs and Logic Circuits)
CN111403379B (zh) 一种基于soi工艺的静电放电保护结构
KR960015896A (ko) 큰 기판 접촉 영역을 갖는 반도체 장치
KR100482717B1 (ko) 반도체 장치
KR920018982A (ko) 반도체 장치 및 반도체 기억장치
JPH06209106A (ja) 半導体装置
KR910019211A (ko) 반도체 디바이스
KR950015824A (ko) 고전력 대칭형 엘디모스 및 그 제조 방법
KR930011223A (ko) 바이씨모스 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080107

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee