KR920010850A - 수지봉지형 반도체장치와 그 제조방법 - Google Patents

수지봉지형 반도체장치와 그 제조방법 Download PDF

Info

Publication number
KR920010850A
KR920010850A KR1019910019487A KR910019487A KR920010850A KR 920010850 A KR920010850 A KR 920010850A KR 1019910019487 A KR1019910019487 A KR 1019910019487A KR 910019487 A KR910019487 A KR 910019487A KR 920010850 A KR920010850 A KR 920010850A
Authority
KR
South Korea
Prior art keywords
resin
semiconductor device
lead frame
semiconductor
lead
Prior art date
Application number
KR1019910019487A
Other languages
English (en)
Other versions
KR950005450B1 (ko
Inventor
마꼬또 기따노
아사오 니시무라
아끼히로 야구찌
나에 요네다
마야 오바따
류지 고노
미쯔아끼 하네다
Original Assignee
가나이 쯔또무
가부시끼가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쯔또무, 가부시끼가이샤 히다찌세이사꾸쇼 filed Critical 가나이 쯔또무
Publication of KR920010850A publication Critical patent/KR920010850A/ko
Application granted granted Critical
Publication of KR950005450B1 publication Critical patent/KR950005450B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

내용 없음

Description

수지봉지형 반도체장치와 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도∼제3도는 각각 본 발명의 수지봉지형 반도체 장치의 실시에의 단면도.

Claims (43)

  1. 다수의 반도체소자, 외부리이드군과 내부리이드군의 집합체로 이루어지는 리이드프레임 및 상기 반도체소자와 리이드프레임을 전기적으로 접속하는 부재를 마련하고, 상기 리이드 프레임의 일부, 상기 반도체소자와 상기 전기적 접속부재를 수지로 봉하는 것에 의해 패케이지를 형성하는 수지봉지형 반도체장치에 있어서, 상기 다수의 반도체소자를 이 반도체장치를 내장하는 기판에 대해서 교차하는 방향으로 배치하고, 상기 다수의 반도체 소자의 회로형성면에 전기적 절연물을 거쳐서 제1의 리이드프레임군을 각각 접속하고, 상기 제1의 리이드프레임군과 상기 반도체소자를 전기적으로 접속하며, 상기 제1의 리이드프레임군의 상기 접속단부의 반대쪽의 단부를 상기 외부리이드군에 연속하는 제2의 리이드프레임군에 접속하는 수지봉지형 반도체장치.
  2. 특허청구의 범위 제1항에 있어서, 상기 다수의 반도체소자외에 또 1개의 반도체소자를 이 반도체장치를 내장하는 기판과 평행하게 배치하고, 상기 외부리이드군에 접속하는 상기 제2의 리이드프레임군과 전기적으로 접속한 수지봉지형 반도체장치.
  3. 특허청구의 범위 제1항에 있어서, 상기 제2의 리이드프레임군의 외부리이드와 일체의 리이드프레임군과 이것에 접속하는 리이드프레임군으로 이루어지는 수지봉지형 반도체장치.
  4. 특허청구의 범위 제1항에 있어서, 상기 다수의 반도체소자의 배치는 상기 내장기판에 대해서 수직인 수지봉지형 반도체장치.
  5. 특허청구의 범위 제1항에 있어서, 상기 다수의 반도체소자의 배치는 상기 제2의 리이드프레임의 주면에 대해서 수직인 수지봉지형 반도체장치.
  6. 특허청구의 범위 제1항에 있어서, 상기 다수의 반도체소자는 모두 기억소자인 수지봉지형 반도체장치.
  7. 특허청구의 범위 제1항에 있어서, 상기 다수의 반도체소자는 기억소자와 상기 기억소자를 구동제어하는 소자로 이루어지는 수지봉지형 반도체장치.
  8. 특허청구의 범위 제1항에 있어서, 상기 제1의 리이드프레임군과 상기 각 반도체소자의 전기적 접속은 와이어에 의한 것인 수지봉지형 반도체장치.
  9. 특허청구의 범위 제1항에 있어서, 이 반도체장치를 내장하는 기판에 대항하는 패케이지 표면의 반대쪽의면에 수지를 봉하는 것에 의한 돌기물을 마련하고, 이 돌기물의 내부에 상기 다수의 반도체소자의 적어도 일부분을 수납하는 수지봉지형 반도체장치.
  10. 특허청구의 범위 제9항에 있어서, 상기 돌기물은 다수로 하고, 각각에 상기 반도체소자의 일부가 수납되도록 하는 수지봉지형 반도체장치.
  11. 다수의 반도체소자, 외부리이드군과 내부리이드군의 집합체로 이루어지는 리이드프레임 및 상기 반도체소자와 상기 리이드프레임을 전기적으로 접속하는 부재를 마련하고, 상기 리이드프레임의 일부, 상기 반도체소자와 상기 전기적접속부재를 수지로 봉하는 것에 의해 패케이지를 형성하는 수지봉지형 반도체장치에 있어서, 상기 다수의 반도체소자를 이 반도체장치를 내장하는 기판에 대해서 교차하는 방향으로 배치하고, 상기 다수의 반도체 소자의 회로형성면의이면에 전기적 절연물을 거쳐서 제1의 리이드프레임군을 각각 접속하고, 상기 제1의 리이드프레임군과 상기 반도체소자를 전기적으로 접속하며, 상기 제1의 리이드프레임군의 상기 접속단부의 반대쪽의 단부를 상기 외부리이드군에 연속하는 제2의 리이드프레임군에 접속하는 수지봉지형 반도체장치.
  12. 특허청구의 범위 제11항에 있어서, 상기 다수의 반도체소자외에 또 1개의 반도체소자를 이 반도체장치를 내장하는 기판과 평행하게 배치하고, 상기 외부리이드군에 접속하는 상기 제2의 리이드프레임군과 전기적으로 접속한 수지봉지형 반도체장치.
  13. 특허청구의 범위 제11항에 있어서, 상기 제2의 리이드프레임군은 외부리이드와 일체의 리이드프레임군과 이것에 접속하는 리이드프레임군으로 이루어지는 수지봉지형 반도체장치.
  14. 특허청구의 범위 제11항에 있어서, 상기 다수의 반도체소자의 배치는 상기 내장기판에 대해서 수직인 수지봉지형 반도체장치.
  15. 특허청구의 범위 제11항에 있어서, 상기 다수의 반도체소자의 배치는 상기 제2의 리이드프레임의 주면에 대해서 수직인 수지봉지형 반도체장치.
  16. 특허청구의 범위 제11항에 있어서, 상기 다수의 반도체소자는 모두 기억소자인 수지봉지형 반도체장치.
  17. 특허청구의 범위 제11항에 있어서, 상기 다수의 반도체소자는 기억소자와 상기 기억소자를 구동제어하는 소자로 이루어지는 수지봉지형 반도체장치.
  18. 특허청구의 범위 제11항에 있어서, 상기 제1의 리이드프레임군과 상기 각 반도체소자의 전기적 접속은 와이어에 의한 것인 수지봉지형 반도체장치.
  19. 특허청구의 범위 제11항에 있어서, 이 반도체장치를 내장하는 기판에 대향하는 패케이지 표면의 반대쪽의 면에 봉함용 수지에 의한 돌기물을 마련하고, 이 돌기물의 내부에 상기 다수의 반도체소자의 적어도 일부분을 수납하는 수지봉지형 반도체장치.
  20. 특허청구의 범위 제19항에 있어서, 상기 돌기물은 다수로 하고, 각각에 상기 반도체소자의 일부가 수납되도록 하는 수지봉지형 반도체장치.
  21. 다수의 반도체소자, 외부리이드군과 내부리이드군의 집합체로 이루어지는 리이드프레임 및 상기 반도체소자와 상기 리이드프레임을 전기적으로 접속하는 부재를 마련하고, 상기 리이드프레임의 일부, 상기 반도체소자와 상기 전기적접속부재를 수지로 봉하는 것에 의해 패케이지를 형성하는 수지봉지형 반도체장치에 있어서, 상기 다수의 반도체소자를 이 반도체장치를 내장하는 기판에 대해서 교차하는 방향으로 배치하고, 상기 다수의 반도체 소자의 회로형성면에 전기적 절연물을 거쳐서 제1의 리이드프레임군을 각각 접속하고, 패케이지내에 내부배선판을 마련하고, 이 기판에 상기 제1의 리이드프레임군과 외부리이드에 접속하는 제2의 리이드프레임군을 전기적으로 접속하는 수지봉지형 반도체장치.
  22. 특허청구의 범위 제21항에 있어서, 상기 다수의 반도체소자외에 또 1개의 반도체소자를 이 반도체장치를 내장하는 기판과 평행하게 배치하고, 상기 외부리이드군에 접속하는 상기 제2의 리이드프레임군과 전기적으로 접속한 수지봉지형 반도체장치.
  23. 특허청구의 범위 제21항에 있어서, 상기 제2의 리이드프레임군은 외부리이드와 일체의 리이드프레임군과 이것에 접속하는 리이드프레임군으로 이루어지는 수지봉지형 반도체장치.
  24. 특허청구의 범위 제21항에 있어서, 상기 다수의 반도체소자의 배치는 상기 내장기판에 대해서 수직인 수지봉지형 반도체장치.
  25. 특허청구의 범위 제21항에 있어서, 상기 다수의 반도체소자의 배치는 상기 제2의 리이드프레임의 주면에 대해서 수직인 수지봉지형 반도체장치.
  26. 특허청구의 범위 제21항에 있어서, 상기 다수의 반도체소자는 모두 기억소자인 수지봉지형 반도체장치.
  27. 특허청구의 범위 제21항에 있어서, 상기 다수의 반도체소자는 기억소자와 상기 기억소자를 구동제어하는 소자를 이루어지는 수지봉지형 반도체장치.
  28. 특허청구의 범위 제21항에 있어서, 상기 제1의 리이드프레임군과 상기 각 반도체소자의 전기적접속은 와이어에 의한 것인 수지봉지형 반도체장치.
  29. 특허청구의 범위 제21항에 있어서, 이 반도체장치를 내장하는 기판에 대향하는 패케이지 표면의 반대쪽의 면에 봉함용 수지에 의한 돌기물을 마련하고, 이 돌기물이 내부에 상기 다수의 반도체소자의 적어도 일부분을 수납하는 수지봉지형 반도체장치.
  30. 특허청구의 범위 제29항에 있어서, 상기 돌기물은 다수로 하고, 각각에 상기 반도체소자의 일부가 수납되도록 하는 수지봉지형 반도체장치.
  31. 다수의 반도체소자, 외부리이드군과 내부리이드군의 집합체로 이루어지는 리이드프레임 및 상기 반도체소자와 상기 리이드프레임을 전기적으로 접속하는 부재를 마련하고, 상기 리이드프레임의 일부와 상기 반도체소자 및 상기 전기적접속부재를 수지로 봉하는 것에 의해 패케이지를 형성하는 수지봉지형 반도체장치에 있어서, 상기 다수의 반도체소자를 이 반도체장치를 내장하는 기판에 대해서 교차하느 방향으로 배치하고, 상기 다수의 반도체 소자의 회로형성면의 이면에 전기적 절연물을 거쳐서 제1의 리이드프레임군을 각각 접속하고, 패케이지내에 내부 배선판을 마련하고, 이 기판에 상기 제1의 리이드프레임군과 외부리이드에 접속하는 제2의 리이드프레임군을 전기적으로 접속하는 수지봉지형 반도체장치.
  32. 특허청구의 범위 제31항에 있어서, 상기 다수의 반도체소자외에 또 1개의 반도체소자를 이 반도체장치를 내장하는 기판과 평행하게 배치하고, 상기 외부리이드군에 접속하는 상기 제2의 리이드프레임군과 전기적으로 접속한 수지봉지형 반도체장치.
  33. 특허청구의 범위 제31항에 있어서, 상기 제2의 리이드프레임군은 외부리이드와 일체의 리이드프레임군과 이것에 접속하는 리이드프레임군으로 이루어지는 수지봉지형 반도체장치.
  34. 특허청구의 범위 제31항에 있어서, 상기 다수의 반도체소자의 배치는 상기 내장기판에 대해서 수직인 수지봉지형 반도체장치.
  35. 특허청구의 범위 제31항에 있어서, 상기 다수의 반도체소자의 배치는 상기 제2의 리이드프레임의 주면에 대해서 수직인 수지봉지형 반도체장치.
  36. 특허청구의 범위 제31항에 있어서, 상기 다수의 반도체소자는 모두 기억소자인 수지봉지형 반도체장치.
  37. 특허청구의 범위 제31항에 있어서, 상기 다수의 반도체소자는 기억소자와 상기 기억소자를 구동제어하는 소자로 이루어지는 수지봉지형 반도체장치.
  38. 특허청구의 범위 제31항에 있어서, 상기 제1의 리이드프레임군과 상기 각 반도체소자의 전기적접속은 와이어에 의한 것인 수지봉지형 반도체장치.
  39. 특허청구의 범위 제31항에 있어서, 이 반도체장치를 내장하는 기판에 대향하는 패케이지 표면의 반대쪽의 면에 봉함용 수지에 의한 돌기물을 마련하고, 이 돌기물의 내부에 상기 다수의 반도체소자의 적어도 일부분을 수납하는 수지봉지형 반도체장치.
  40. 특허청구의 범위 제39항에 있어서, 상기 돌기물은 다수로 하고, 각각에 상기 반도체소자의 일부가 수납되도록 하는 수지봉지형 반도체장치.
  41. 반도체소자에 절연막을 거쳐서 제1의 리이드프레임의 단부를 부착하고, 상기 제1의 리이드와 상기 반도체 소자를 와이어본딩하고, 상기 제1의 리이드와 외부리이드에 연속하는 제2의 리이드를 전기적으로 접속, 또한 고정하고, 이때 상기 반도체소자가 수직으로 되도록 배치한 후 이상의 구성부품을 수지로 봉하는 수지봉지형 반도체장치의 제조방법.
  42. 특허청구의 범위 제41항에 있어서, 상기 제2의 리이드 대신에 내부배선판을 사용하는 수지봉지형 반도체장치의 제조 방법.
  43. 특허청구의 범위 제41항에 있어서, 상기 제2의 리이드대신에 다른 반도체소자를 사용하는 수지봉지형 반도체장치의 제조 방법.
    ※ 참고사항：최초출원 내용에 의하여 공개하는 것임.
KR1019910019487A 1990-11-14 1991-11-04 수지봉지형 반도체장치와 그 제조방법 KR950005450B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2306305A JPH04179263A (ja) 1990-11-14 1990-11-14 樹脂封止型半導体装置とその製造方法
JP90-306305 1990-11-14

Publications (2)

Publication Number Publication Date
KR920010850A true KR920010850A (ko) 1992-06-27
KR950005450B1 KR950005450B1 (ko) 1995-05-24

Family

ID=17955509

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910019487A KR950005450B1 (ko) 1990-11-14 1991-11-04 수지봉지형 반도체장치와 그 제조방법

Country Status (3)

Country Link
US (1) US5295045A (ko)
JP (1) JPH04179263A (ko)
KR (1) KR950005450B1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629459A (ja) * 1992-07-08 1994-02-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
DE9413550U1 (de) * 1994-08-23 1996-01-11 Dylec Ltd., Saint Peter Port, Guernsey Halbleiteranordnung mit wenigstens einem Halbleiterbauelement
DE19612599A1 (de) * 1996-03-29 1997-10-02 Bosch Gmbh Robert Anordnung zur Befestigung eines Kabelbaums an einer Trägerplatte
US6311621B1 (en) 1996-11-01 2001-11-06 The Ensign-Bickford Company Shock-resistant electronic circuit assembly
US6079332A (en) * 1996-11-01 2000-06-27 The Ensign-Bickford Company Shock-resistant electronic circuit assembly
US6037661A (en) * 1996-12-20 2000-03-14 International Business Machines Multichip module
JP2000068444A (ja) * 1998-08-26 2000-03-03 Mitsubishi Electric Corp 半導体装置
US6885562B2 (en) * 2001-12-28 2005-04-26 Medtronic Physio-Control Manufacturing Corporation Circuit package and method for making the same
JP2003258192A (ja) * 2002-03-01 2003-09-12 Hitachi Ltd 半導体装置およびその製造方法
US6833978B2 (en) * 2002-04-24 2004-12-21 Hitachi Global Storage Technologies Micro-actuator integrated lead suspension head terminations
US20120119345A1 (en) * 2010-11-15 2012-05-17 Cho Sungwon Integrated circuit packaging system with device mount and method of manufacture thereof
CN102945821B (zh) * 2012-11-28 2015-07-29 贵州振华风光半导体有限公司 高密度厚膜混合集成电路的集成方法
CN103050414B (zh) * 2012-11-28 2016-06-29 贵州振华风光半导体有限公司 三维集成高密度厚薄膜多芯片组件的集成方法
CN102931124B (zh) * 2012-11-28 2015-11-18 贵州振华风光半导体有限公司 高密度薄膜混合集成电路的集成方法
CN103151276B (zh) * 2012-12-12 2015-08-19 贵州振华风光半导体有限公司 一种高集成度功率薄膜混合集成电路的集成方法
CN103107105B (zh) * 2012-12-12 2015-06-24 贵州振华风光半导体有限公司 多芯片组件同质键合***质量一致性改进方法
CN103280424B (zh) * 2012-12-12 2015-10-28 贵州振华风光半导体有限公司 一种高集成度功率厚膜混合集成电路的集成方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6159862A (ja) * 1984-08-31 1986-03-27 Fujitsu Ltd 半導体装置
US5049527A (en) * 1985-06-25 1991-09-17 Hewlett-Packard Company Optical isolator
JPS628529A (ja) * 1985-07-04 1987-01-16 Toshiba Corp 半導体装置の製造方法
JPS62119952A (ja) * 1985-11-19 1987-06-01 Nec Corp 集積回路装置
JPS62131555A (ja) * 1985-12-03 1987-06-13 Mitsubishi Electric Corp 半導体集積回路装置
JPS62260352A (ja) * 1986-05-06 1987-11-12 Mitsubishi Electric Corp 半導体装置
JPS62293749A (ja) * 1986-06-13 1987-12-21 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の３次元的実装構造およびその製造方法
JPS63124450A (ja) * 1986-11-12 1988-05-27 Nec Kyushu Ltd 半導体集積回路
JPH0652768B2 (ja) * 1987-03-09 1994-07-06 日本電気株式会社 モ−ルドｉｃ
JPH0199248A (ja) * 1987-10-13 1989-04-18 Mitsubishi Electric Corp 半導体装置
JPH01220837A (ja) * 1988-02-29 1989-09-04 Nec Corp 半導体集積回路装置
JPH01257361A (ja) * 1988-04-07 1989-10-13 Nec Corp 樹脂封止型半導体装置
JPH01295454A (ja) * 1988-05-24 1989-11-29 Matsushita Electric Works Ltd 半導体装置
IT1217801B (it) * 1988-06-08 1990-03-30 Honeywell Rull Italia S P A Apparato per rimozione/inserzione a caldo su un bus di connessione di unita, di registrazione magnetica a supporto non rimovibile
IT1221258B (it) * 1988-06-22 1990-06-27 Sgs Thomson Microelectronics Contenitore plastico a cavita' per dispositivi semiconduttore
JPH0750759B2 (ja) * 1988-07-01 1995-05-31 シャープ株式会社 半導体装置
JP2855719B2 (ja) * 1989-03-20 1999-02-10 セイコーエプソン株式会社 半導体装置
JPH0350758A (ja) * 1989-07-18 1991-03-05 Toshiba Corp 樹脂封止型半導体装置
US5014113A (en) * 1989-12-27 1991-05-07 Motorola, Inc. Multiple layer lead frame
US5064968A (en) * 1990-01-16 1991-11-12 Hughes Aircraft Company Domed lid for integrated circuit package
US5161304A (en) * 1990-06-06 1992-11-10 Sgs-Thomson Microelectronics, Inc. Method for packaging an electronic circuit device
KR940007649B1 (ko) * 1991-04-03 1994-08-22 삼성전자 주식회사 반도체 패키지

Also Published As

Publication number Publication date
US5295045A (en) 1994-03-15
JPH04179263A (ja) 1992-06-25
KR950005450B1 (ko) 1995-05-24

Similar Documents

Publication Publication Date Title
KR920010850A (ko) 수지봉지형 반도체장치와 그 제조방법
KR920010853A (ko) 수지봉지형 반도체장치
US5489800A (en) Dual channel small outline optocoupler package and method thereof
KR950030323A (ko) 반도체 장치와 반도체 장치의 생산방법 및 반도체 모듈
KR950007070A (ko) 반도체 디바이스 패키지 제조 방법
KR890013748A (ko) 반도체 장치
KR940008109A (ko) 반도체집적회로장치
KR930009036A (ko) 반전형 IC의 제조방법 및 그것을 사용한 IC모듈(module)
KR960702178A (ko) 플라스틱으로 캡슐봉입된 집적회로 패키지 및 그 제조방법(palstic encapsulated integrated circuit package and method of manufacturing the same)
KR930022527A (ko) 수지밀봉형 반도체장치
US4740868A (en) Rail bonded multi-chip leadframe, method and package
KR880009433A (ko) 반도체 장치 및 그 제조방법
KR20010022174A (ko) 반도체 장치 및 그 제조방법
US5811875A (en) Lead frames including extended tie-bars, and semiconductor chip packages using same
KR950021455A (ko) 수지 봉지형 반도체 장치
KR960005965A (ko) 반도체 장치
KR970010679B1 (ko) 반도체 디바이스의 리드프레임 및 팩케지
KR940008060A (ko) 반도체 집적회로 장치
KR960005969A (ko) 반도체 패키지
KR100216065B1 (ko) 멀티 리드 온 칩 패키지
KR920010863A (ko) 반도체장치
KR930011176A (ko) 반도체 회로용 패키지
JPS634951B2 (ko)
KR950010012Y1 (ko) 리드온칩 패키지
KR960004090B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030502

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee