KR930011176A - 반도체 회로용 패키지 - Google Patents

반도체 회로용 패키지 Download PDF

Info

Publication number
KR930011176A
KR930011176A KR1019910020725A KR910020725A KR930011176A KR 930011176 A KR930011176 A KR 930011176A KR 1019910020725 A KR1019910020725 A KR 1019910020725A KR 910020725 A KR910020725 A KR 910020725A KR 930011176 A KR930011176 A KR 930011176A
Authority
KR
South Korea
Prior art keywords
pad
lead frame
chip
package
pattern tape
Prior art date
Application number
KR1019910020725A
Other languages
English (en)
Other versions
KR940007382B1 (ko
Inventor
박종영
정학조
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019910020725A priority Critical patent/KR940007382B1/ko
Publication of KR930011176A publication Critical patent/KR930011176A/ko
Application granted granted Critical
Publication of KR940007382B1 publication Critical patent/KR940007382B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

내용 없음

Description

반도체 회로용 패키지
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도a,b는 종래의 리드프레임상에 반도체 소자가 탑재되어 있는 상태의 플라스틱 팩키지의 평면도 및 단면도.
제 2 도는 이 발명의 한 실시예에 따른 리드프레임 구조 및 패키지 구조를 보인 평면도.
제 3 도는 이 발명에 다른 실시예에 따른 하이브리드 패키지 구조를 나타낸 평면도.
제 4 도는 제 2 도의 B-B' 단면도.

Claims (3)

  1. 내부 리드(22) 및 상기 내부 리드(22)와 근접되게 형성된 리드프레임 패드(20)가 형성된 리드프레임(1)과, 상기 리드프레임(1)의 리드프레임 패드(20)상에 형성되고 칩(3) 접합부를 정의하기 위한 실장 윈도우(32), 배선 라인(34), 제 1 패드(P1) 및 제 2 패드(P2)를 구비한 패턴 테이프(30)와 상기 패턴 테이프(30)의 실장 윈도우(32)를 통하여 접착 배치되는 칩(3)과, 상기 칩(3)의 칩 패드(26)와 상기 제 1 패드(P1)간을 전기적으로 접속하는 제1와이어(28)와, 상기 제 2 패드(P2)와 상기 내부 리드(22)간을 전기적으로 접속하는 제 2 와이어(38)를 구비하고, 상기한 전체적인 구조를 수지 몰딩하여 형성되는 것을 특징으로 하는 반도체 회로용 패키지.
  2. 제 1 항에 있어서, 상기 리드프레임 패드(20) 및 패턴 테이프(30)에는 몰딩 공정에서 리드프레임과 컴파운드 간의 접착성을 향상시키기 위하여 리드프레임 패드(20) 및 패턴 테이프(30)를 관통하는 관통홀(40)이 형성된 것을 특징으로 하는 반도체 회로용 패키지.
  3. 제 1 항에 있어서, 상기 리드프레임 패드(20)상에 형성되는 패턴 테이프(30)에 2개 이상의 반도체 소자(42)(41)(31)(32)를 형성할 수 있는 윈도우가 형성되고 2개 이상의 개별소자 및 반도체 소자가 탑재된 것을 특징으로 하는 반도체 회로용 패키지.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910020725A 1991-11-20 1991-11-20 반도체 회로용 패키지 KR940007382B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910020725A KR940007382B1 (ko) 1991-11-20 1991-11-20 반도체 회로용 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910020725A KR940007382B1 (ko) 1991-11-20 1991-11-20 반도체 회로용 패키지

Publications (2)

Publication Number Publication Date
KR930011176A true KR930011176A (ko) 1993-06-23
KR940007382B1 KR940007382B1 (ko) 1994-08-16

Family

ID=19323167

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910020725A KR940007382B1 (ko) 1991-11-20 1991-11-20 반도체 회로용 패키지

Country Status (1)

Country Link
KR (1) KR940007382B1 (ko)

Also Published As

Publication number Publication date
KR940007382B1 (ko) 1994-08-16

Similar Documents

Publication Publication Date Title
KR960009136A (ko) 반도체 패키지 및 그 제조방법
EP0848423A4 (en) RESIN-ENCAPSULATED SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF
KR920010853A (ko) 수지봉지형 반도체장치
KR880001180A (ko) 인쇄회로장치
KR930006868A (ko) 반도체 패키지
KR940001363A (ko) 로우 프로필 오버몰드된 패드 배열 반도체 디바이스 및 그 제조방법
KR920010850A (ko) 수지봉지형 반도체장치와 그 제조방법
KR930022527A (ko) 수지밀봉형 반도체장치
KR970024071A (ko) 수지봉합형 반도체 장치 및 그 제조방법(Improved plastic encapsulated semiconductor device having wing leads and method for manufacturing the same)
US5886405A (en) Semiconductor device package having inner leads with slots
KR960002775A (ko) 수지-봉합(resin-sealed) 반도체 소자
KR930011176A (ko) 반도체 회로용 패키지
KR950004512A (ko) 반도체장치 및 그 제조방법
KR910007117A (ko) 수지밀봉형 반도체장치
KR920007156A (ko) 수지밀봉반도체장치
KR870000753A (ko) 수지봉합형 반도체장치
KR940008023A (ko) 집적 회로 디바이스의 전기적 잡음을 감소시키기 위한 구조물 및 이의 감소 방법
KR960005969A (ko) 반도체 패키지
KR970013288A (ko) 센터 패드(center pad)를 갖는 칩을 이용한 멀티칩 패키지
KR970023915A (ko) 타이바(tie-bar)를 갖는 박형 탭 테이프
KR930009035A (ko) 접착리드를 이용한 반도체 패키지 구조 및 그 제조방법
KR970013267A (ko) 다이 패드와 내부 리드가 절연성 테이프로 연결되어 있는 리드 프레임
KR920010863A (ko) 반도체장치
KR960002764A (ko) 캐패시터를 구비한 반도체 패키지 및 그 제조방법
KR970053675A (ko) 반도체 봉지시 유동형태를 개선하기 위한 리드프레임 구조

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060728

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee