JPS62260352A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS62260352A
JPS62260352A JP61105321A JP10532186A JPS62260352A JP S62260352 A JPS62260352 A JP S62260352A JP 61105321 A JP61105321 A JP 61105321A JP 10532186 A JP10532186 A JP 10532186A JP S62260352 A JPS62260352 A JP S62260352A
Authority
JP
Japan
Prior art keywords
main surface
wiring board
chips
chip
wiring substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61105321A
Other languages
English (en)
Inventor
Miyoshi Yoshida
吉田　美義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP61105321A priority Critical patent/JPS62260352A/ja
Publication of JPS62260352A publication Critical patent/JPS62260352A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、半導体装置に関し、特に、１つのパッケー
ジ内に多数の半導体チップを組立てるいわゆるマルチチ
ップパッケージングに適用され得る半導体装置に関する
ものである。
［従来の技術］ 従来この種の半導体装置では、パッケージ内に半導体チ
ップ（以下ＬＳＩチップと称す）を平面実装していた。
第６図はこのような従来の半導体装置の斜視図であり、
第７図はその断面図である。
図において、１は１０ｍｍＸ１０ｍｍの主面を持つ厚み
９．５ｍｍのＳｉチップで、その主面にＰＮ接合を形成
した４個のＬＳＩチップである。この４個のＬＳＩチッ
プ１によって、計算機システムの一部の機能を実現する
構成になっている。２は、４個のＬＳＩチップ１を相互
に接続する配線をその主面に形成したＳｉからなる配線
基板であり、３はＬＳＩチップ１と配線基板２とを電気
的、機械的に接続するＰ　ｂ　／　Ｓ　ｎ合金からなる
電極（以下バンブと称す）である。バンブ３は、ＬＳＩ
チップ１の主面とこれに平行なＳｉ配線基板２の主面と
の間の間隙に位置する。４は、セラミックからなる絶縁
基板であり、配線基板２を固定している。絶縁基板４に
は、配線基板２を電気的、機械的に保護するための蓋（
図示せず）も取付けられる。５は、Ａｕからなるワイヤ
であり、配線基板２と絶縁基板４とを電気的に接続する
。６は、絶縁基板４に取付けられた外部ピンであり、半
導体装置の電気的機能を外部に取出すためのものである
。
次に動作について説明する。
ＬＳＩチップ１の主面に形成されているＰＮ接合による
機能は、その主面と同一平面上の任意の位置から取出さ
れ得る。相互接続配線を形成した配線基板２の主面とＬ
ＳＩチップ１の主面とを平行に対向して配置するので、
その間隙に配置するバンブ３を介して、ＬＳＩチップ１
の機能と配線基板２の相互接続配線とを電気的に接続す
ることができる。この配線基板２は、ワイヤ５を介して
、絶縁基板４と電気的に接続されている。外部ピン６は
、この絶縁基板４に接続された機能を外部に取出すこと
のできる構造になっているので、結局、ＬＳＩチップ１
の複合された機能を外部ピン６によって外部に取出すこ
とができる。ＬＳＩチップ１、配線基板２、ワイヤ５は
、Ｍ（図示せず）によって保護されるので、通常の取扱
いでは、その機能が損傷を受けるということはなく、マ
ルチチップパッケージングされた半導体装置として動作
する。
［発明が解決しようとする問題点］ 従来のマルチチップパッケージでは、ＬＳＩチップ１の
主面と配線基板２の主面とを平行に対向して配置してい
るので、配線基板２に搭載するＬＳＩチップ１の数が制
限される。つまり、搭載できる最大ＬＳＩチップ数は、
配線基板２の主面の面積を１個のＬＳＩチップ主面の面
積で除した値にほぼ等しくなる。したがって、機能規模
を大きくしようとしてＬＳＩチップ数を増加しようとす
ると、配線基板２の面積を大きくしなければならず、半
導体装置の面積も増加し、結局大型の装置になってしま
うという欠点があった。
この発明は、上述のような従来の欠点を解消するために
なされたものであり、その目的は、機能規模を大きくす
るために搭載するＬＳＩチップ数を増加したとしても、
配線基板の面積を大きくしなくてもよいような構造の半
導体装置を提供することである。
［問題点を解決するための手段］ この発明に従った半導体装置は、複数個の半導体チップ
と、配線基板と、絶縁基板とを備えている。半導体チッ
プは、ＰＮ接合からなる能動機能をその四角形主面に形
成し、この機能を外部に取出すための外部電極をその四
角形主面の一辺の端に集中して配置している。配線基板
は、半導体チップの外部電極に対応する電極と、該電極
に接続され前記半導体チップの能動機能を互いに接続、
複合する配線と、複合した機能を外部に取出す外部電極
とをその主面に存している。絶縁基板は、配線基板の外
部電極に対応する電極と、該電極に接続され複合した機
能を外部に取出す外部電極とを有し、半導体チップおよ
び配線基板を電気的、機械的に保護している。
そして、半導体チップは、その主面が配線基板の主面と
交差する角度となるように配置されている。
［作用］ 半導体チップを、その主面が配線基板の主面と交差する
角度となるように配置しているので、配線基板上に搭載
され得る半導体チップの数は、従来の平行対向配置の場
合と比べて、はるかに多くなる。たとえば、半導体チッ
プを、その主面が配線基板の主面と垂直となるように配
置すれば、配線基板に接触する半導体チップの面積は、
該チップの厚みと該チップの主面の一辺との積になる。
チップの厚みは、一般に、主面の一辺に比べて極めて小
さいので、配線基板上に搭載されるＬＳＩチップ数は、
従来の平行対向配置に比べて、はるかに多くなる。
［実施例コ 第１図は、この発明の一実施例を示す斜視図であり、第
２図はその断面図である。図において、１１は、半導体
チップ（ＬＳＩチップ）であり、１０ｍｍＸ１０ｍｍの
主面を持ち厚みが０．　５ｍｍのＳｉからなるチップで
ある。この実施例では、ＬＳＩチップ１１は、５個ある
。ＬＳＩチップ１１の主面にはＰＮ接合が形成されてお
り、その機能を外部に取出すための外部電極がその四角
形主面の一辺の端に集中して配置されている。１２は、
５個のＬＳＩチップ１１を相互に接続する配線をその主
面に形成したたとえばＳｉからなる配線基板である。１
３は、ＬＳＩチップ１１の一辺の端の電極と配線基板１
２とを電気的、機械的に接続する電極（バンブ）である
。１４は、セラミックからなる絶縁基板であり、配線基
板１２を固定し、それを電気的、機械的に保護する。１
５は、たとえばＡｕからなるワイヤであり、配線基板１
２と絶縁基板１４とを電気的に接続する。１６は、絶縁
基板１４に取付けられた外部ビンであり、この半導体装
置の電気的機能を外部に取出すためのものである。
次に動作について説明する。
ＬＳＩチップ１１の主面に形成されているＰＮ接合によ
る機能は、その主面の一辺の端に集中して配置されてい
る外部電極とバンブ１３を通じて、配線基板１２の配線
に接続される。この配線は、５個のＬＳＩチップ１１の
機能を互いに・接続するように形成されているので、こ
の基板上で機能が複合され、１つのシステムを構成する
。配線基板１２は、ワイヤ１５を介して、絶縁基板１４
に電気的に接続されている。外部ビン１６は、絶縁基板
１４に接続された機能を外部に取出せる構造になってい
るので、結局、ＬＳＩチップ１１で構成されたシステム
が外部ビン１６によって外部に取出され得る。ＬＳＩチ
ップ１１、配線基板１２、ワイヤ１５は、それらを取り
囲む蓋（図示せず）によって保護されるので、通常の取
扱いでは、その機能が損傷を受けるということはなく、
マルチチップパッケージングされた半導体装置として動
作する。
この実施例では、ＬＳＩチップ１１は、その主面が配線
基板１２の主面と直交する角度となるように配置されて
いる。配線基板１２に接触するＬＳＩチップ１１の面積
は、該チップ１１の厚みと該チップの主面の一辺との積
になる。チップの厚みは一般に主面の一辺に比べて極め
て小さいので、上述のような配置形態にすれば、配線基
板１２上に搭載され得るＬＳＩチップ数は、従来の平行
対向配置の場合に比べて、はるかに多くなる。
なお、ＬＳＩチップ１１の配置形態としては、必ずしも
、その主面が配線基板１２の主面と直交する角度となる
ようにする必要はない。たとえば、第３図に示すように
、ＬＳＩチップ１１の主面と配線基板１２の主面とが鋭
角、または鈍角に交差するようにしてもよい。要するに
、ＬＳＩチップ１１は、その主面が配線基板１２の主面
と交差する角度となるように配置されていればよい。
第４図は、この発明の他の実施例を概略的に示す断面図
である。この実施例では、絶縁基板１４に、ＬＳＩチッ
プ１１を保護するためのＭ１７が取付けられている。蓋
１７内には、Ｈｅガス、炭化フッ素液（フロリナート液
）等の流体１８を充填するようにしてもよい。また、蓋
１７の外部に放熱フィン（図示せず）等を取付けるよう
にしてもよい。
第５図は、第４図に示した実施例をわずかに変形した実
施例の概略断面図である。この実施例では、蓋１７に、
流体人口１９および流体出口２０が設けられている。こ
うして、蓋１７内に充填された流体１８は、流体出口１
９および流体出口２０を通過して循環するようにされる
。
以上の説明では、ＬＳＩチップ１１としてＳｉ結晶を用
いたが、Ｇｅｓ　ＧａＡｓその他の半導体であってもよ
く、それらを組合わせたものであってもよい。また、配
線基板１２の材料として、前述した実施例では、ＬＩＳ
チップ１１の材料と同一であったが、他の材料、たとえ
ばＳｉ結晶と熱膨張係数がよく一致しているＳｉＣ，、
ＡＱ、Ｎを用いて配線基板を構成してもよい。さらに、
前述した各実施例では、配線基板１２は、絶縁基板１４
と分離して構成されていたが、その配線を予め絶縁基板
１４の中に作り込み、絶縁基板１４と一体化しておいて
もよい。
［発明の効果］ 以上のように、この発明によれば、半導体チップを、そ
の主面が配線基板の主面と交差する角度となるように配
置しているので、同一配線基板面積でも、より多数の半
導体チップを搭載、装着することができる。その結果、
半導体装置の機能規模を容易に増大させることができる
。
【図面の簡単な説明】
第１図は、この発明の一実施例を示す概略斜視図である
。第２図は、第１図に示した実施例の概略断面図である
。第３図は、この発明の他の実施例の概略断面図である
。第４図は、この発明のさらに他の実施例の概略断面図
である。第５図は、この発明のさらに他の実施例の概略
断面図である。 第６図は、従来の半導体装置の概略斜視図である。第７
図は、第６図に示した半導体装置の概略断面図である。 図において、１１は半導体チップ、１２は配線基板、１
４は絶縁基板を示す。 なお、図中、同一符号は同一、または相当部分を示す。

Claims (1)

  1. 【特許請求の範囲】 ＰＮ接合からなる能動機能をその四角形主面に形成し、
    この機能を外部に取出すための外部電極をその四角形主
    面の一辺の端に集中して配置した複数個の半導体チップ
    、 前記半導体チップの外部電極に対応する電極と、該電極
    に接続され前記半導体チップの能動機能を互いに接続、
    複合する配線と、複合した機能を外部に取出す外部電極
    とをその主面に有する配線基板、および 前記配線基板の外部電極に対応する電極と、該電極に接
    続され複合した機能を外部に取出す外部電極とを有し、
    前記半導体チップおよび前記配線基板を電気的、機械的
    に保護する絶縁基板を備え、前記半導体チップは、その
    主面が前記配線基板の主面と交差する角度となるように
    配置されている、半導体装置。
JP61105321A 1986-05-06 1986-05-06 半導体装置 Pending JPS62260352A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61105321A JPS62260352A (ja) 1986-05-06 1986-05-06 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61105321A JPS62260352A (ja) 1986-05-06 1986-05-06 半導体装置

Publications (1)

Publication Number Publication Date
JPS62260352A true JPS62260352A (ja) 1987-11-12

Family

ID=14404447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61105321A Pending JPS62260352A (ja) 1986-05-06 1986-05-06 半導体装置

Country Status (1)

Country Link
JP (1) JPS62260352A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5006925A (en) * 1989-11-22 1991-04-09 International Business Machines Corporation Three dimensional microelectric packaging
US5295045A (en) * 1990-11-14 1994-03-15 Hitachi, Ltd. Plastic-molded-type semiconductor device and producing method therefor
KR100265568B1 (ko) * 1997-12-16 2000-09-15 김영환 멀티칩모듈
KR100290886B1 (ko) * 1998-05-09 2001-07-12 김영환 초고집적회로반도체패키지및그제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55121670A (en) * 1979-03-12 1980-09-18 Ibm Chip package for vertical semiconductor integrated circuit
JPS6053035A (ja) * 1983-09-02 1985-03-26 Hitachi Ltd 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55121670A (en) * 1979-03-12 1980-09-18 Ibm Chip package for vertical semiconductor integrated circuit
JPS6053035A (ja) * 1983-09-02 1985-03-26 Hitachi Ltd 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5006925A (en) * 1989-11-22 1991-04-09 International Business Machines Corporation Three dimensional microelectric packaging
US5295045A (en) * 1990-11-14 1994-03-15 Hitachi, Ltd. Plastic-molded-type semiconductor device and producing method therefor
KR100265568B1 (ko) * 1997-12-16 2000-09-15 김영환 멀티칩모듈
KR100290886B1 (ko) * 1998-05-09 2001-07-12 김영환 초고집적회로반도체패키지및그제조방법

Similar Documents

Publication Publication Date Title
US7034388B2 (en) Stack type flip-chip package
US5373188A (en) Packaged semiconductor device including multiple semiconductor chips and cross-over lead
US7064006B2 (en) Multiple die stack apparatus employing T-shaped interposer elements
US5331200A (en) Lead-on-chip inner lead bonding lead frame method and apparatus
KR960012647B1 (ko) 반도체장치 및 그 제조방법
JPH01235264A (ja) 半導体集積回路装置
JPS62260352A (ja) 半導体装置
JPS62260354A (ja) 半導体装置
TWI252567B (en) Package structure
JPS62260353A (ja) 半導体装置
JPS60226149A (ja) ヒ−トシンク付セラミツクパツケ−ジ
JPS63164261A (ja) 半導体装置
JPS6129158A (ja) 半導体装置
US20050146050A1 (en) Flip chip package structure and chip structure thereof
JPS6094755A (ja) 半導体装置
JPS59107554A (ja) 半導体モジユ−ル
JPH02280359A (ja) 半導体装置
JPH0573066B2 (ja)
JPH06204393A (ja) 半導体装置
JPH01308057A (ja) マルチチップ・パッケージ
JPH06204395A (ja) 半導体装置
JPH02244753A (ja) 集積回路装置
JPH02181958A (ja) 半導体装置
JPS62193264A (ja) 樹脂封止型半導体装置
JPS62169463A (ja) 半導体装置