JPH0629459A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH0629459A
JPH0629459A JP4180982A JP18098292A JPH0629459A JP H0629459 A JPH0629459 A JP H0629459A JP 4180982 A JP4180982 A JP 4180982A JP 18098292 A JP18098292 A JP 18098292A JP H0629459 A JPH0629459 A JP H0629459A
Authority
JP
Japan
Prior art keywords
main surface
heat sink
plate
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4180982A
Other languages
English (en)
Inventor
Akira Fujita
晃 藤田
Naoki Yoshimatsu
直樹 吉松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4180982A priority Critical patent/JPH0629459A/ja
Priority to US08/047,465 priority patent/US5463251A/en
Priority to GB9308278A priority patent/GB2268828B/en
Priority to DE4316639A priority patent/DE4316639C2/de
Publication of JPH0629459A publication Critical patent/JPH0629459A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 大容量の半導体装置を小型化し、半導体装置
の耐久性を向上させることを目的とする。 【構成】 絶縁層と絶縁層上に選択的に設けられたパタ
ーン電極とを備える実装基板３が主面を有する放熱板６
上に設けられている。その主面に対して実質的に直角ま
たはそれ以下の角度をなす表面を各々が有する複数の銅
製支持体２が、これらの表面が相互に対向しないように
上記実装基板３の上に配設され、各々の支持体２が半導
体基体１を支持している。半導体基体１とパターン電極
とはワイア９で接続されており、少なくともワイア９の
まわりを囲む部分にシリコーンゲル１１が充填されてい
る。 【効果】 小型で耐久性の優れた半導体装置を得ること
ができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、電力用半導体モジュー
ル等の半導体装置、およびその製造方法に関する。
【０００２】
【従来の技術】図１５に、従来の半導体装置２００の主
要部の実装状態を示す。図１６は、平面図１５を矢印方
向Ａ１から見た模式的正面図である。図１５および１６
において、半導体装置２００は、複数の半導体基体１、
金属パターン４ａ〜４ｅが設けられた絶縁基板３、放熱
板６、外部電極８およびワイア９を含んでなる。
【０００３】この従来の半導体装置２００は以下のよう
にして製造される。まず、表面に金属パターン４ａ〜４
ｅが設けられ裏面に金属層が設けれらた絶縁基板３を放
熱板６の上に載せ、その上に半導体基板１を平面的に配
し、それぞれを半田等のろう材（図示せず）により固着
する。このように半導体基板１が実装された後に、アル
ミ等のワイア９により半導体基体１と金属パターン４
ｂ、４ｃ、４ｄ、４ｅとを結合することにより、金属パ
ターン４ｂ、４ｃ、４ｄ、４ｅが半導体１の電極とな
る。半導体基体１をバイポーラトランジスタとすると、
金属パターン４ａ、４ｂ、４ｃ、４ｄ、４ｅはそれぞれ
コレクタ電極、エミッタ電極、ベース電極、中継電極、
中継電極である。その後、金属パターン電極４ａ、４
ｂ、４ｃにそれぞれ外部電極８を接合する。このように
して得られた実装体の樹脂封止等を経て半導体装置２０
０が得られる。
【０００４】
【発明が解決しようとする課題】以上のように従来の半
導体装置２００においては、半導体基体１が平面的に配
されているので、半導体基体１の実装数が図１５に示す
ように多いと、半導体装置２００を動作させたときに、
それぞれの半導体基体１が発する熱が相乗的に作用し半
導体装置２００の放熱能力を越えてしまい、長期間使用
の末には半導体装置２００が熱破壊を起こすといった問
題があった。
【０００５】また、半導体基体が平面的に配されるの
で、半導体基体の実装数が多い大容量の半導体装置は大
型化せざるをえないという問題があった。
【０００６】本発明は、上記問題点に鑑み成されたもの
であり、その目的は、半導体装置の小型化および半導体
装置の耐久性の向上にある。
【０００７】
【課題を解決するための手段】上記課題は、半導体基体
が放熱板に対して直角またはそれ以下の角度をなすよう
に半導体基体を金属製の支持体により指示することによ
り達成される。
【０００８】この支持体は、金属製のブロックまたは、
折り曲げられた金属板であってもよい。このようにして
支持された半導体基体は、放熱板に対して電気的に絶縁
された状態で、その放熱板に取り付けられる。
【０００９】典型的には、絶縁層と配線パターンとを有
する実装基板が放熱板の上に固定され、その上に半導体
基体と支持体とが固定される。
【００１０】複数の半導体基体を一つの半導体装置中に
組み込む場合には、各半導体基体のそれぞれの露出面が
互いに対向しないようにすることが好ましい。
【００１１】この発明はまた、上記の半導体装置を製造
するに適した方法をも提供する。そこでは、半導体基体
があらかじめ支持体に固定され、それによって得られた
結合体が、放熱板に対して電気的に絶縁された状態で、
その放熱板上に取り付けられる。
【００１２】本発明において、「金属」という用語は、
金属単体および金属化合物の双方を含む。
【００１３】
【作用】本発明において、半導体基体は、加熱板に対し
て直角またはそれ以下の角度をなすように支持体により
支持されている。従って、本発明によれば、半導体装置
を放熱板の平面方向において小型化することができる。
【００１４】また、半導体基体が発生する熱のうち、一
部は半導体基体の露出面から周辺に拡散し、残りは支持
体を介して放熱板へと向かう。半導体基体の露出面が放
熱板の主面に対して直角またはそれ以下の角度をなして
いることによって、周辺に拡散する熱は比較的速やかに
放熱板へと逃げる。また、支持体は金属製であるため、
半導体基体から支持体へと伝導した熱は、そのまま速や
かに放熱板へと伝わる。従って、この発明の半導体装置
では、放熱性が優れている。
【００１５】特に、複数の支持体によりそれぞれ支持さ
れた複数の半導体基体を互いに対面しないように配置し
た場合には、それぞれの半導体基体の発する熱が相乗的
に作用することがない。
【００１６】
【実施例】以下、本発明の実施例を図面を参照して説明
する。
【００１７】実施例１．図１は本発明の実施例の半導体
装置１００の主要部をなすモジュールＭの平面図であ
り、図２は図１のモジュールＭを矢印Ａ２の方向から見
た模式的正面図であり、図３は図２の部分的拡大図であ
る。図４は樹脂封止を施し、樹脂ケース１２をかぶせた
半導体装置１００を図２と同じ側から見た正面図であ
る。図１の半導体装置１００と図１５の半導体装置２０
０は同じ容量のものであり、同じ縮尺で描かれている。
また、対応する正面図２と図１６も同じ縮尺で描かれて
いる。
【００１８】これらの図において、モジュール（実装
体）Ｍは、後述する複数のトランジスタを実装したパワ
ーモジュールとして構成されている。
【００１９】このモジュールＭは金属製の放熱板６を備
えている。放熱板６は、実質的に平行な上主面６ａおよ
び下主面６ｂを有している。このうち、上主面６ａの上
には、実装基板（複合基板）１５が複合されている。こ
の実装基板１５は、図３に示す絶縁基板３を有してい
る。絶縁基板３は、金属パターン（配線パターン）４が
形成された上主面と、金属層５が形成された下主面とを
有している。なお、図２−図５においては、実装基板１
５の内部構造は示されていない。図１に示すように、金
属パターン４は複数のパターン４ａ−４ｅを含んでい
る。金属パターン４ａはコレクタ電極パターンとして機
能し、金属パターン４ｂはエミッタ電極パターンとして
機能する。また、金属パターン４ｃはベース電極パター
ンであり、金属パターン４ｃ−４ｅは中継電極パターン
である。
【００２０】金属パターン４ａの上には、複数の銅ブロ
ック２が２列に配列されている。各列Ｌ１，Ｌ２は互い
に平行であり、それぞれの列Ｌ１，Ｌ２は４個の銅ブロ
ック２からなっている。これらの列Ｌ１，Ｌ２は図１の
方向関係において放熱板６の上主面６ａの左右方向の中
央部付近に配置されている。
【００２１】それぞれの銅ブロック２は直方体の形状を
なしており、その６個の面は放熱板６の上主面６ａに対
して実質的に平行または実質的に垂直である。
【００２２】図２に示すように、各銅ブロック２の垂直
面の一つには、半導体基体１の一方の主面１ｂがハンダ
付けされている。半導体基体１の他方の主面１ａは露出
している。支持体２が直方体であることに対応して、半
導体基体１の各主面と放熱板６の上主面６ａとのなす角
度φは実質的に９０度である。実装基板１５の上主面は
放熱板６の上主面６ａと平行であり、したがって、実装
基板１５の上主面と半導体基体１の各主面とがなす角度
θもまた、実質的に９０度である。
【００２３】また、図１の方向関係において、第１の列
Ｌ１では半導体基体１が銅ブロック２の左側面に取り付
けられ、第２の列Ｌ２では半導体基体１が銅ブロック２
の右側面に取り付けられている。このため、第１の列Ｌ
１に属する半導体基体１の露出面１ａと、第２の列Ｌ２
に属する半導体基体１の露出面１ａとは互いに対向して
おらず、互いに背を向けた関係になっている。また、各
列Ｌ１，Ｌ２のそれぞれにおいては半導体基体１はそれ
らの露出面１ａが１列に並んでいる。したがって、各列
Ｌ１，Ｌ２のそれぞれにおいても、各半導体基体の露出
面１ａは互いに対向していない。
【００２４】この実施例におけるモジュールＭでは、半
導体基体１のそれぞれにはトランジスタが作り込まれて
いる。そのトランジスタのコレクタは半導体基体１の裏
主面１ｂにおいて銅ブロック２に接合されている。エミ
ッタとベースは、半導体基体１の表主面１ａに選択的に
露出している。半導体基体１の表主面１ａと金属パター
ン４ｂ−４ｅとの間には金属ワイア９が掛け渡され、そ
れによって、半導体基体１のエミッタとベースとは金属
パターン４ｂ−４ｅに電気的に接続される。
【００２５】金属パターン４ａ−４ｄの上には、電極端
子９が立設されている。半導体基体１が金属パターン４
ａ−４ｄに電気的に接続されていることによって、半導
体基体１と電極端子９との間も電気的に接続されてい
る。電極９を介して外部から主電流および制御信号を与
えることによって、このモジュールＭが電気的に動作す
る。
【００２６】図４を参照する。このようにして構成され
たモジュールＭは、中空かつ無底の樹脂ケース１２の下
部に収容される。樹脂ケース１２の内部空間の下側部分
にはシリコーンゲル１１が充填されている。また、この
内部空間の上側部分にはエポキシ樹脂１０が充填されて
いる。シリコーンゲル１１は、モジュールＭのうち、支
持体２，半導体基体１，ワイア９を含む部分を覆ってい
る。電極端子８の上部は樹脂ケース１２の上に伸びてい
る。
【００２７】この半導体装置１００によれば、それぞれ
の半導体基体１が銅ブロック２を介して立体的に実装さ
れているので、放熱板６の主面６ａに平行な方向におけ
る半導体基体１と銅ブロック２との実装面積Ａ（図１
中、斜線部）を従来の平面的実装の場合に比べて小さく
することができる。すなわち、銅ブロックが熱の良導体
であるため、その底面積を半導体基体１の主面１ａ，１
ｂの面積よりも小さくしても、半導体基体１において発
生する熱を放熱板２へ逃がす能力が低下することはな
い。このため、個々の半導体基体１の実装のための面積
Ａを小さくすることが可能であり、半導体装置１００全
体としての平面サイズを減少させることができる。
【００２８】半導体基体１から発生する熱のうち、半導
体基体１の裏主面１ａから放散する熱は、熱の良導体で
ある銅ブロック２を介して放熱板６へと速やかに拡散す
るため、この熱が他の半導体基体１へ影響を及ぼすこと
はない。
【００２９】また、半導体基体１の露出主面１ａ側から
放散する熱は、図４のシリコーンゲル１１へと伝導す
る。その伝導経路の近傍には、実装基板１５を介して放
熱板６が存在する。このため、主面１ａ側から放散する
熱も従来比較して速やかに放熱板６へ拡散し、半導体装
置１００の内部にこもりにくい。
【００３０】したがって半導体基体１相互の熱干渉が少
なく、半導体基体１の熱破壊が生じにくい。
【００３１】特に、この実施例の半導体装置１００にお
いては、各半導体基体１の露出面１ａが相互に対向しな
いように配置されているため、半導体基体１の露出面１
ａから放散した熱が他の半導体基体１に干渉する効果が
大きい。
【００３２】この半導体装置１００は、以下のようにし
て製造する。まず、放熱板６と、絶縁基板３に金属パタ
ーン４および金属層５が設けられてなる基板１５と、銅
ブロック２と半導体基体１との接合体１６とを、図３等
に示すように、半導体基体１の一つの面と放熱板６の一
つの面とがなす角度が実質的に９０度であるように半田
付けする。銅ブロック２と半導体基体１とは予め半田付
けにより接合しておく。この接合体１６は金属パターン
４ａに接続され、電極４ａが得られる。次に、半導体基
体１をアルミボンディングワイアのようなワイア９によ
り金属パターン４ｂ，４ｃに接続し、電極４ｂ，４ｃを
得る。その後、電極４ａ，４ｂ，４ｃに外部電極８を半
田付けする。得られた実装体１４に、図４に示すような
樹脂ケース１２をかぶせ、図示しない開口からシリコー
ンゲル１１を半導体基体１およびワイア９が埋没するま
で注入して加熱硬化させ、さらにエポキシ樹脂１０をケ
ース１２内に充填して加熱硬化させる。
【００３３】図５は、図４の半導体装置１００の変形例
を示す図である。この半導体装置１００ｍにおいては、
モジュールＭの封止の態様が図４の半導体装置１００と
異なるだけであり、他の構成は半導体装置１００と同一
である。この半導体装置１００ｍは、少なくとも接合部
を含む部分にだけゲル状物質（ジャンクションコート）
１７を提供し、ケース１２内のゲル状物質以外の部分を
エポキシ樹脂１０で満たしてもよい。
【００３４】実施例２．図６，図７，図８に、この発明
の第２の実施例にかかる半導体装置１００ａを示す。図
６は半導体装置１００ａの主要部をなすモジュールＭａ
の平面図であり、図７は図６のモジュールＭａを矢印Ａ
３の方向から見た模式的正面図であり、図８は図７の部
分的拡大図である。図６の半導体装置１００ａと図１の
半導体装置１００は同じ容量であり、図６と図１、図７
と図２、図８と図３はそれぞれ同じ縮尺で描かれてい
る。図中、図１〜３と同一符号は同一要素を表す。この
第２の実施例においては、銅ブロック２の代わりに直角
に折れ曲がった銅板７が用いられている。半導体基体１
の各主面１ａ，１ｂが放熱板６の主面６ａとなす角度φ
（＝θ）は実質的に９０度である。図７に示すように、
各銅板７は、実装基板１５の上に固定された第１の板状
部分７ａと、この第１の板状部分７ａから実質的に垂直
に伸びる第２の板状部分７ｂとを有する断面Ｌ字型の銅
板である。半導体基板１は、第２の板状部分７ｂの両主
面のうち、第１の板状部分７ａ側とは逆の側に取り付け
られている。
【００３５】このモジュールＭａは、図４または図５の
モジュールＭと同様に樹脂ケースに収容して樹脂封止さ
れる（この事情は、後述する他の実施例においても同様
である）。
【００３６】この半導体装置１００ａは、実施例１の装
置１００と同様の方法により製造される。
【００３７】この実施例によっても、第１の実施例と同
じ理由により放熱効果、実装面積縮小効果および熱干渉
防止効果が得られる。
【００３８】実施例３．図９，図１０，図１１にこの発
明の第３の実施例にかかる半導体装置１００ｂを示す。
図９は半導体装置１００ｂの主要部をなすモジュールＭ
ｂの平面図であり、図１０は図９の半導体装置１００ｂ
を矢印Ａ４の方向から見た模式的正面図であり、図１１
は図１０の部分的拡大図である。図９の半導体装置１０
０ｂは図１の半導体装置１００と同じ容量であり、図９
と図１、図１０と図２、図１１と図３はそれぞれ同じ縮
尺で描かれている。図中、図１〜３と同一符号は同一要
素を表す。このモジュールＭｃにおいては、銅ブロック
２の断面形状が第１の実施例とは異なり三角形である。
半導体基体１の各主面１ａ、１ｂが放熱板６の主面６ａ
となすφ（＝θ）は０度より大きく９０度より小さい。
すなわち、この角度φは鋭角であり、３５度以上４５度
以下が望ましい。
【００３９】この半導体装置１００ｂは、第１の実施例
の装置１００と同様の方法により製造される。
【００４０】この実施例によっても、第１の実施例と同
じ理由により放熱効果、実装面積縮小効果および熱干渉
防止効果が得られる。
【００４１】本実施例の装置１００ｂは、図３と図１１
とを比較することによりわかるように、ブロック２と実
装基板１５が接する面積が第１の実施例の装置１００よ
り大きい（幅Ａより幅Ｂが大きい）ので、放熱板６への
熱の放熱能力が第１の実施例の装置１００より大きく、
半導体基体１の発熱量の大きい大容量半導体装置やＩＧ
ＢＴ等に適している。
【００４２】実施例４．図１２，図１３，図１４にこの
発明の第４の実施例にかかる半導体装置１００ｃを示
す。図１２は半導体装置１００ｃの主要部をなすモジュ
ールＭｃの平面図であり、図１３は図１２の半導体装置
１００ｃを矢印Ａ５の方向から見た模式的正面図であ
り、図１４は図１３の部分的拡大図である。図１２の半
導体装置１００ｃと図１の半導体装置１００ｃとは同じ
容量であり、図１２と図１、図１３と図２、図１４と図
３はそれぞれ同じ縮尺で描かれている。図中、図１〜３
と同一符号は同一要素を表す。
【００４３】この実施例においては、銅ブロック２の代
わりに鋭角に折れ曲がった銅板７が用いられている。半
導体基体１の各主面１ａ，１ｂが放熱板６の主面６ａの
面となす角度φ（＝θ）は０度より大きく９０度より小
さくてよいが３５以上４５度以下が望ましい。
【００４４】この半導体装置１００ｃは、第１の実施例
の装置１００と同様の方法により製造される。
【００４５】この実施例によっても、第１の実施例と同
じ理由により放熱効果、実装面積縮小効果および熱干渉
防止効果が得られる。
【００４６】本実施例の装置１００ｃは、第３の実施例
と同様の理由により、熱の拡散能力が第２の実施例の装
置１００ａより大きい。
【００４７】以上の各実施例において、半導体基体１の
支持体として、ブロックまたは板状の金属を用いたが、
それぞれ固有の利点を有する。即ち、金属板は、材料が
少なくてすみ、プレスで大量製産され加工が容易である
のでコストが低い。また軽量であることも利点である。
【００４８】金属ブロックは、同等の寸法の金属板より
体積が大きく、その結果として熱容量も大きいので、熱
の拡散においてバッファー効果を期待でき、また、基板
１５への実装中に変形するおそれがない。
【００４９】以上の実施例では、支持体と半導体基体と
を予め接合しておいたが、放熱板、実装基板および支持
体の半田付けと同時にそれらを半田で接合することもで
きる。支持体は実装基板の絶縁基板上に接合されてもよ
い。
【００５０】支持体として銅ブロックまたは銅板を用い
たが、支持体材料は熱伝導性の優れた他の金属またはア
ルミナもしくは窒化アルミニウムのような金属化合物で
あってもよい。支持体材料が酸化物や窒化物のような絶
縁体の場合、接着剤を用いて支持体を金属パターンまた
は絶縁基板に接合してよく、半導体基体と支持体との接
合にも接着剤を用いることができ、これらの場合、半導
体基体１のコレクタはワイアにより金属パターン４ａに
接続される。
【００５１】なお、半導体基体を、放熱板に対して鈍角
で支持する技術も考えられるが、この場合には放熱板の
主面に平行な方向において支持板の占めるスペースが余
分に必要となり、実装密度を大きくできない、また半導
体へのワイヤボンデイ ングのようなその後の工程が本発
明と比べて困難であるという問題があるため、本発明の
ような効果は期待できない。
【００５２】
【発明の効果】以上のように、本発明によれば、半導体
基体を放熱板に対して直角またはそれ以下の角度で設置
することにより、半導体装置の小型化を図ることができ
る。
【００５３】また、半導体基体を金属の支持体で支持す
ることにより、熱の拡散を速やかに行うことができる。
【００５４】特に、支持体として金属ブロックを用いた
場合には熱の拡散におけるバッファ効果が大きく、金属
板を使用した場合には製造上有利である。
【００５５】複数の支持体によりそれぞれ支持された複
数の半導体基体を互いに対面しないように配置した場合
には、特に耐久性の優れた半導体装置が得られる。
【図面の簡単な説明】
【図１】この発明の第１実施例の半導体装置の主要部の
平面図である。
【図２】図１の模式的正面図である。
【図３】図２の部分的拡大図である。
【図４】第１実施例の半導体装置の封止状態を示す正面
図である。
【図５】第１実施例の半導体装置の別の封止状態を示す
正面図である。
【図６】第２実施例の半導体装置の主要部の平面図であ
る。
【図７】図６の模式的正面図である。
【図８】図７の部分的拡大図である。
【図９】第３実施例の半導体装置の主要部の平面図であ
る。
【図１０】図９の模式的正面図である。
【図１１】図１０の部分的拡大図である。
【図１２】第４実施例の半導体装置の主要部の平面図で
ある。
【図１３】図１２の模式的正面図である。
【図１４】図１３の部分的拡大図である。
【図１５】従来の半導体装置の主要部の平面図である。
【図１６】図１５の模式的正面図である。
【符号の説明】
１ 半導体基体 ２ 金属ブロック（支持体） ３ 絶縁基板 ４ 金属パターン ４ａ 金属パターン（コレクタ電極） ４ｂ 金属パターン（エミッタ電極） ４ｃ 金属パターン（ベース電極） ４ｄ，４ｅ 金属パターン（中継電極） ５ 金属層 ６ 放熱板 ７ 金属板（支持体） ８ 外部電極 ９ ワイア １０ エポキシ樹脂 １１ シリコーンゲル １２ ケース １３ 半導体の面 １４ 実装体 １５ 実装基板 １６ 接合体 １７ ジャンクションコート １００，１００ａ，１００ｂ，１００ｃ 半導体装置 ２００ 半導体装置 Ａ 実装面積 Ｂ，Ｃ 支持体の幅
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年１１月１８日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項４
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正内容】
【００１３】
【作用】本発明において、半導体基体は、放熱板に対し
て直角またはそれ以下の角度をなすように支持体により
支持されている。従って、本発明によれば、半導体装置
を放熱板の平面方向において小型化することができる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正内容】
【００３１】特に、この実施例の半導体装置１００にお
いては、各半導体基体１の露出面１ａが相互に対向しな
いように配置されているため、半導体基体１の露出面１
ａから放散した熱が他の半導体基体１に干渉を防止する
効果が大きい。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００４７
【補正方法】変更
【補正内容】
【００４７】以上の各実施例において、半導体基体１の
支持体として、ブロックまたは板状の金属を用いたが、
それぞれ固有の利点を有する。即ち、金属板は、材料が
少なくてすみ、プレスで大量生産され加工が容易である
のでコストが低い。また軽量であることも利点である。

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 (a) 主面を有する放熱板と、 (b) 下記の(b-1) および(b-2) の要素、すなわち、 (b-1) 前記放熱板の前記主面の上に設けられた絶縁層
    と、 (b-2) 前記絶縁層の上に選択的に形成されたパターン電
    極層とを備え、前記放熱板の上に固定された実装基板
    と、 (c) 前記実装基板の上に形成されるとともに、前記放熱
    板の前記主面に対して実質的に直角またはそれ以下の角
    度をなす表面を有する金属製の支持体と、 (d) 前記支持体の前記表面に固定されることによって前
    記支持体により支持された半導体基体と、 を備える半導体装置。
  2. 【請求項２】 (a) 主面を有する放熱板と、 (b) 前記放熱板から電気的に絶縁されて前記放熱板の上
    に固定されるとともに、前記放熱板の前記主面に対して
    実質的に直角またはそれ以下の角度をなす表面を有する
    金属製のブロック体と、 (c) 前記表面に固定されることによって前記ブロック体
    により支持された半導体基体と、 を備える半導体装置。
  3. 【請求項３】 (a) 主面を有する放熱板と、 (b) 前記放熱板から電気的に絶縁されて前記放熱板の上
    に固定された第１の板状部分と、前記第１の板状部分の
    端部から前記放熱板の前記主面に対して実質的に直角ま
    たはそれ以下の角度をなす方向に伸びる第２の板状部分
    とを有する金属製の支持部材と、 (c) 前記第２の板状部分の表面に固定されることによっ
    て前記支持部材により支持された半導体基体と、 を備える半導体装置。
  4. 【請求項４】 (a) 主面を有する放熱板と、 (b) 下記の(b-1) および(b-2) の要素、すなわち、 (b-1) 前記放熱板の前記主面の上に設けられた絶縁層
    と、 (b-2) 前記絶縁層の上に選択的に形成されたパターン電
    極層とを備え、前記放熱板の上に固定された実装基板
    と、 (c) 前記加熱板の前記主面に対して実質的に直角または
    それ以下の角度をなす表面を各々が有し、前記表面が相
    互に対向しないように前記実装基板の上に配設された複
    数の金属製支持体と、 (d) 前記各支持体の前記表面に固定されることによって
    前記支持体により支持された複数の半導体基体と、 を備える半導体装置。
  5. 【請求項５】 (a) 主面を有する半導体基体を金属製の
    支持体によって支持する工程と、 (b) 絶縁層と前記絶縁層の上に選択的に形成されたパタ
    ーン電極層とを備える実装基板を、放熱板の主面の上に
    固定する工程と、 (c) 前記実装基板の上に、前記半導体基体の前記主面が
    前記放熱板の前記主面に対して実質的に直角またはそれ
    以下の角度をなすように前記支持体を固定する工程と、 を備える、半導体装置の製造方法。
  6. 【請求項６】 (a) 第１の平坦面と、前記第１の平坦面
    に対して実質的に直角またはそれ以下の角度をなした第
    ２の平坦面とを有する金属製のブロック体を準備する工
    程と、 (b) 主面を有する半導体基体を前記ブロック体の前記第
    ２の平坦面上に接合することによって、前記半導体基体
    を前記ブロック体で支持する工程と、 (c) 放熱板の主面の上に、絶縁基板を挟んで前記ブロッ
    ク体の前記第２の平坦面を固定する工程と、 を備える、半導体装置の製造方法。
  7. 【請求項７】 (a) 第１の板状部分と、前記第１の板状
    部分に対して実質的に直角またはそれ以下の角度をなし
    た第２の板状部分とを有する金属製の支持部材を準備す
    る工程と、 (b) 主面を有する半導体基体を前記支持部材の前記第２
    の板状部分の上に接合することによって、前記半導体基
    体を前記支持部材で支持する工程と、 (c) 放熱板の主面の上に、絶縁基板を挟んで前記支持部
    材の前記第２の板状部分を固定する工程と、 を備える、半導体装置の製造方法。
  8. 【請求項８】 (a) 主面を有する複数の半導体基体を複
    数の金属製の支持体によってそれぞれ支持する工程と、 (b) 絶縁層と前記絶縁層の上に選択的に形成されたパタ
    ーン電極層とを備える実装基板を、放熱板の主面の上に
    固定する工程と、 (c) 前記実装基板の上に、前記各半導体基体の前記主面
    が前記放熱板の前記主面に対して実質的に直角またはそ
    れ以下の角度をなし、かつ前記各主面が相互に対向しな
    いように前記複数の支持体を固定する工程と、 を備える、半導体装置の製造方法。
JP4180982A 1992-07-08 1992-07-08 半導体装置およびその製造方法 Pending JPH0629459A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP4180982A JPH0629459A (ja) 1992-07-08 1992-07-08 半導体装置およびその製造方法
US08/047,465 US5463251A (en) 1992-07-08 1993-04-19 Power semiconductor package having improved durability
GB9308278A GB2268828B (en) 1992-07-08 1993-04-21 Semiconductor device and method of fabricating same
DE4316639A DE4316639C2 (de) 1992-07-08 1993-05-18 Halbleitermodul mit verbesserter Wärmeableitung und Verfahren zu seiner Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4180982A JPH0629459A (ja) 1992-07-08 1992-07-08 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH0629459A true JPH0629459A (ja) 1994-02-04

Family

ID=16092681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4180982A Pending JPH0629459A (ja) 1992-07-08 1992-07-08 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US5463251A (ja)
JP (1) JPH0629459A (ja)
DE (1) DE4316639C2 (ja)
GB (1) GB2268828B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102372502B1 (ko) * 2021-12-21 2022-03-08 홍진호 침대 변형이 가능한 차량 리어 시트장치

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3269745B2 (ja) 1995-01-17 2002-04-02 株式会社日立製作所 モジュール型半導体装置
DE19722355A1 (de) * 1997-05-28 1998-12-03 Bosch Gmbh Robert Verfahren zur Herstellung elektrischer Baugruppen und elektrische Baugruppe
DE19726534A1 (de) * 1997-06-23 1998-12-24 Asea Brown Boveri Leistungshalbleitermodul mit geschlossenen Submodulen
US6078501A (en) * 1997-12-22 2000-06-20 Omnirel Llc Power semiconductor module
GB2338826B (en) * 1998-06-23 2003-04-16 Eev Ltd Semiconductor arrangement
JP4220094B2 (ja) * 1999-04-05 2009-02-04 三菱電機株式会社 パワー半導体モジュール
US6407411B1 (en) 2000-04-13 2002-06-18 General Electric Company Led lead frame assembly
DE10026743C1 (de) * 2000-05-30 2002-01-03 Eupec Gmbh & Co Kg Substrat zur Aufnahme einer Schaltungsanordnung
DE10113192B4 (de) * 2001-03-19 2007-03-01 Infineon Technologies Ag Halbleiterbauelement
KR100442847B1 (ko) * 2001-09-17 2004-08-02 페어차일드코리아반도체 주식회사 3차원 구조를 갖는 전력 반도체 모듈 및 그 제조방법
GB2380613A (en) * 2001-10-04 2003-04-09 Motorola Inc Package for electronic components and method for forming such a package
JP2004104946A (ja) * 2002-09-11 2004-04-02 Sumitomo Wiring Syst Ltd バスバー
US20060256533A1 (en) * 2005-05-13 2006-11-16 Lear Corporation Thermally dissipating and power dispersing adhesively bonded metal-printed circuit board structure
DE112008003425B4 (de) * 2007-12-20 2023-08-31 Aisin Aw Co., Ltd. Verfahren zum Herstellen eines Halbleiterbauelements
NL1034850C2 (nl) 2007-12-20 2009-06-23 Lely Patent Nv Inrichting voor het drenken van een dier.
WO2012066833A1 (ja) * 2010-11-16 2012-05-24 富士電機株式会社 半導体装置
KR20210138385A (ko) * 2020-05-12 2021-11-19 현대자동차주식회사 다층 스페이서 및 이를 적용한 양면냉각 파워모듈

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS533065A (en) * 1976-06-29 1978-01-12 Nec Corp Package of semiconductor circuit device
US4204248A (en) * 1978-11-20 1980-05-20 General Electric Company Heat transfer mounting arrangement for a solid state device connected to a circuit board
JPS5852835A (ja) * 1981-09-24 1983-03-29 Fujitsu Ltd 高密度実装パツケ−ジ
US4514587A (en) * 1981-12-23 1985-04-30 Unitrode Corporation High power semiconductor package
JPS59198740A (ja) * 1983-04-25 1984-11-10 Mitsubishi Electric Corp 樹脂封止形半導体複合素子
JPS61218147A (ja) * 1985-03-25 1986-09-27 Hitachi Comput Eng Corp Ltd 半導体装置
US4669028A (en) * 1986-02-18 1987-05-26 Ncr Corporation Heat sink for solid state devices connected to a circuit board
JPS62293749A (ja) * 1986-06-13 1987-12-21 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の３次元的実装構造およびその製造方法
US4695872A (en) * 1986-08-01 1987-09-22 Texas Instruments Incorporated High density micropackage for IC chips
JPS6399559A (ja) * 1986-10-15 1988-04-30 Mitsubishi Electric Corp 半導体装置
US4855809A (en) * 1987-11-24 1989-08-08 Texas Instruments Incorporated Orthogonal chip mount system module and method
US5025306A (en) * 1988-08-09 1991-06-18 Texas Instruments Incorporated Assembly of semiconductor chips
US4956695A (en) * 1989-05-12 1990-09-11 Rockwell International Corporation Three-dimensional packaging of focal plane assemblies using ceramic spacers
JPH0256957A (ja) * 1989-07-17 1990-02-26 Hitachi Ltd 電力用半導体の取付方法
US5173766A (en) * 1990-06-25 1992-12-22 Lsi Logic Corporation Semiconductor device package and method of making such a package
DE9014091U1 (de) * 1990-10-10 1992-02-13 Robert Bosch Gmbh, 7000 Stuttgart Federelement für eine Baugruppe eines elektronischen Steuergerätes
JPH04179263A (ja) * 1990-11-14 1992-06-25 Hitachi Ltd 樹脂封止型半導体装置とその製造方法
US5239199A (en) * 1991-01-14 1993-08-24 Texas Instruments Incorporated Vertical lead-on-chip package
US5239447A (en) * 1991-09-13 1993-08-24 International Business Machines Corporation Stepped electronic device package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102372502B1 (ko) * 2021-12-21 2022-03-08 홍진호 침대 변형이 가능한 차량 리어 시트장치

Also Published As

Publication number Publication date
DE4316639C2 (de) 1997-04-30
DE4316639A1 (de) 1994-01-13
GB9308278D0 (en) 1993-06-02
GB2268828B (en) 1996-07-03
US5463251A (en) 1995-10-31
GB2268828A (en) 1994-01-19

Similar Documents

Publication Publication Date Title
US6723582B2 (en) Method of making a semiconductor package having exposed metal strap
JPH0629459A (ja) 半導体装置およびその製造方法
US7642640B2 (en) Semiconductor device and manufacturing process thereof
US5902959A (en) Lead frame with waffled front and rear surfaces
US7508060B2 (en) Multi-chip semiconductor connector assemblies
JPH0691174B2 (ja) 半導体装置
JPH08222690A (ja) マイクロプロセッサ用半導体モジュール
US20060220188A1 (en) Package structure having mixed circuit and composite substrate
USRE37416E1 (en) Method for manufacturing a modular semiconductor power device
JP2905609B2 (ja) 樹脂封止型半導体装置
JP2845488B2 (ja) 半導体集積回路装置
JPH0794669A (ja) 半導体パッケ−ジモジュ−ル
JPH0567697A (ja) 樹脂封止型半導体装置
JPH07176664A (ja) 半導体装置およびその製造方法
JPH0514519Y2 (ja)
JP2002118215A (ja) 半導体装置
JP2690248B2 (ja) 表面実装型半導体装置
JPH09121018A (ja) 半導体装置
JPS63284831A (ja) 混成集積回路の製造方法
JPH03191554A (ja) 半導体装置
JP2587722Y2 (ja) 半導体装置
JPH05190712A (ja) 半導体装置
JP3058142B2 (ja) 半導体装置とその製造方法
JP2003347507A (ja) 半導体パワーデバイス
JP2504262Y2 (ja) 半導体モジュ―ル