JPH0350758A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPH0350758A JPH0350758A JP1185623A JP18562389A JPH0350758A JP H0350758 A JPH0350758 A JP H0350758A JP 1185623 A JP1185623 A JP 1185623A JP 18562389 A JP18562389 A JP 18562389A JP H0350758 A JPH0350758 A JP H0350758A
- Authority
- JP
- Japan
- Prior art keywords
- thickness
- resin
- resin seal
- island
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 239000011347 resin Substances 0.000 title claims abstract description 43
- 229920005989 resin Polymers 0.000 title claims abstract description 43
- 238000007789 sealing Methods 0.000 claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 18
- 238000005538 encapsulation Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 26
- 230000008646 thermal stress Effects 0.000 abstract description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 230000000994 depressogenic effect Effects 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
本発明は、樹脂封止型半導体装置に関し、特に封止樹脂
層の厚さが薄い外囲器に好適する。
層の厚さが薄い外囲器に好適する。
(従来の技術)
最近のように集積度が向上した半導体集積回路素子は、
多くの分野に利用されているが、よりコンパクト(Co
+*pact)な形状が求められると共に実装手段にい
わゆる表面実装方式が一般化しているのが現状である。
多くの分野に利用されているが、よりコンパクト(Co
+*pact)な形状が求められると共に実装手段にい
わゆる表面実装方式が一般化しているのが現状である。
これに対応して集積密度が著しく増大するにつれていわ
ゆる多ピン化した半導体集積回路素子用外囲器が要求さ
れており、各種の開発が進められている。
ゆる多ピン化した半導体集積回路素子用外囲器が要求さ
れており、各種の開発が進められている。
この−環として、封止用樹脂の材質の改良も着手されて
いるが、ベヤ−チップ(Bare Chip)の概念が
半導体素子の組立工程とりわけ樹脂封止工程に取入れら
れている。
いるが、ベヤ−チップ(Bare Chip)の概念が
半導体素子の組立工程とりわけ樹脂封止工程に取入れら
れている。
ところで、半導体素子の組立工程として主流を占めるリ
ードフレーム方式は、上記のように多ビン素子である半
導体集積回路素子に現在も多用されており、いわゆるD
IP(Dual In Line Package)用
、もしくはSIP(Single In Line P
ackage)用と前者の混合型が使用されている。
ードフレーム方式は、上記のように多ビン素子である半
導体集積回路素子に現在も多用されており、いわゆるD
IP(Dual In Line Package)用
、もしくはSIP(Single In Line P
ackage)用と前者の混合型が使用されている。
このようなリードフレームの一種は、導電性金属からな
る枠体を周りに設け、これを起点として枠体のほぼ中心
に向って延長され、先端を遊端とした複数のリードが形
成され、更に、このリードの遊端付近には、半導体集積
回路素子などをマウントする導電性金属からなるアイラ
ンドが設置される。このアイランドも枠体を起点とした
リードにより一体に形成される。
る枠体を周りに設け、これを起点として枠体のほぼ中心
に向って延長され、先端を遊端とした複数のリードが形
成され、更に、このリードの遊端付近には、半導体集積
回路素子などをマウントする導電性金属からなるアイラ
ンドが設置される。このアイランドも枠体を起点とした
リードにより一体に形成される。
このような構造のリードフレームのアイランドにマウン
トできる半導体素子数は、限定されるので、半導体素子
が固着できる程度のスペース(Spaca)を持ったア
イランドをリードの中間に設置して複数の半導体素子が
マウントできるリードフレームが開発されている。この
結果、インターフェイス領域も含めて必要な半導体素子
による電子回路をハイブリッド(Hybrids)方式
で形成する手法も採用されていわゆるモジュール製品が
市販されている。一方、リードフレームを利用する組立
工程では、半導体素子と後にアウターリードとして機能
するリード間の電気的な導通を取らなければならない、
このために、半導体素子に形成されて能動または受動素
子に電気的に接続して導電性金属からなるパッド及びリ
ードには、いわゆるボンディング法または超音波ボンデ
ィング法により金属細線を熱圧着して電気的に接続して
いる。
トできる半導体素子数は、限定されるので、半導体素子
が固着できる程度のスペース(Spaca)を持ったア
イランドをリードの中間に設置して複数の半導体素子が
マウントできるリードフレームが開発されている。この
結果、インターフェイス領域も含めて必要な半導体素子
による電子回路をハイブリッド(Hybrids)方式
で形成する手法も採用されていわゆるモジュール製品が
市販されている。一方、リードフレームを利用する組立
工程では、半導体素子と後にアウターリードとして機能
するリード間の電気的な導通を取らなければならない、
このために、半導体素子に形成されて能動または受動素
子に電気的に接続して導電性金属からなるパッド及びリ
ードには、いわゆるボンディング法または超音波ボンデ
ィング法により金属細線を熱圧着して電気的に接続して
いる。
この場合、アイランドの底部は、同一の平面に位置して
いるリードフレームが通常であるが、いわゆるデプレス
型のものも知られている。
いるリードフレームが通常であるが、いわゆるデプレス
型のものも知られている。
第1図aと第2図aには、通常のリードフレームのリー
ド1に半導体素子2または2.3を、第1図すと第2図
すには、デプレス型リードフレームのリード1に半導体
素子2または2.3を接着剤4によるマウント工程と、
樹脂封止工程を施したあとの断面図を示したが、いずれ
も熱圧着した金属細線は書かれていない。
ド1に半導体素子2または2.3を、第1図すと第2図
すには、デプレス型リードフレームのリード1に半導体
素子2または2.3を接着剤4によるマウント工程と、
樹脂封止工程を施したあとの断面図を示したが、いずれ
も熱圧着した金属細線は書かれていない。
ところで、ボンディング法または超音波ボンディング法
により導電性金属から構成する所定の場所に金属細線を
熱圧着するのには、ボンディング装置であるボンダーに
装着された金属細線を所定の温度と雰囲気中でツール先
端で加圧して熱圧着後、このツールを決まった軌跡に従
って移動させて、次の場所でのウェッジボンディング(
WedgeBonding)により固着する。この結果
、面熱圧着点間には、一定のループ(Loup)を持っ
た金属細線が形成されることになる。
により導電性金属から構成する所定の場所に金属細線を
熱圧着するのには、ボンディング装置であるボンダーに
装着された金属細線を所定の温度と雰囲気中でツール先
端で加圧して熱圧着後、このツールを決まった軌跡に従
って移動させて、次の場所でのウェッジボンディング(
WedgeBonding)により固着する。この結果
、面熱圧着点間には、一定のループ(Loup)を持っ
た金属細線が形成されることになる。
第1図a、b及び第2図a、bに示したように、リード
フレーム1に形成する複数のアイランド5は同一平面に
位置しているが、デプレス型では、両方とも0.15m
m”0.2mm低くしている。
フレーム1に形成する複数のアイランド5は同一平面に
位置しているが、デプレス型では、両方とも0.15m
m”0.2mm低くしている。
このようなリードフレームにマウントされた被封止半導
体素子は、トランスファーモールド(Transfer
Mo1d)法による樹脂封止工程を施して、所定の寸
法の外囲器6を構成する。この工程では、樹脂封止装置
にセット(Set) L/た一対の金型の下型に形成し
たキャビティに収容した被封止半導体素子に、ゲートを
通った封止樹脂溶液が注入される。第1図a、b及び第
2図a、bに示した矢印6は封止樹脂溶液がキャビティ
内に流入する通路を想定したものである。
体素子は、トランスファーモールド(Transfer
Mo1d)法による樹脂封止工程を施して、所定の寸
法の外囲器6を構成する。この工程では、樹脂封止装置
にセット(Set) L/た一対の金型の下型に形成し
たキャビティに収容した被封止半導体素子に、ゲートを
通った封止樹脂溶液が注入される。第1図a、b及び第
2図a、bに示した矢印6は封止樹脂溶液がキャビティ
内に流入する通路を想定したものである。
(発明が解決しようとする課題)
半導体素子の中には、能動または受動素子を形成する半
導体基板の面と反対の裏面方向に電流を流す型があり、
特性が半導体基板の厚さに太きな影響を受けるので機種
により厚さが違うことになる。従って、すべてのアイラ
ンドの低下量が同じデプレス型のリードフレームを使用
すると、樹脂封止工程に不都合が発生する。
導体基板の面と反対の裏面方向に電流を流す型があり、
特性が半導体基板の厚さに太きな影響を受けるので機種
により厚さが違うことになる。従って、すべてのアイラ
ンドの低下量が同じデプレス型のリードフレームを使用
すると、樹脂封止工程に不都合が発生する。
従って、厚さの違う被封止半導体素子がマウントされた
リードフレームを収容したキャビティでは、リードフレ
ームを中心にした上下における封止樹脂溶液の流量及び
速度に差が発生して、樹脂の充填不足が発生する。この
現象は、封止樹脂の厚さが1.5mm以下の場合に顕著
になる。
リードフレームを収容したキャビティでは、リードフレ
ームを中心にした上下における封止樹脂溶液の流量及び
速度に差が発生して、樹脂の充填不足が発生する。この
現象は、封止樹脂の厚さが1.5mm以下の場合に顕著
になる。
これは、外囲器の外観不良となるばかりでなく。
内部に生ずるボイド(Boid)が熱ストレスの発生原
因となり、ひいては上記の熱圧着法により固着した金属
細線切れの基になる。更に、水分の侵入を容易として耐
湿性を劣化させることになる。
因となり、ひいては上記の熱圧着法により固着した金属
細線切れの基になる。更に、水分の侵入を容易として耐
湿性を劣化させることになる。
本発明は、このような事情により成されたもので、特に
、リードフレームのアイランドから封止樹脂表面までの
距離を被封止半導体素子の厚さに係わらず一定にするこ
とを目的とするものである。
、リードフレームのアイランドから封止樹脂表面までの
距離を被封止半導体素子の厚さに係わらず一定にするこ
とを目的とするものである。
(課題を解決するための手段)
導電性金属からなるリードフレームと、これに形成する
複数のアイランドと、このアイランドにマウントする厚
さの違う半導体素子と、この半導体素子を埋設封止する
樹脂層を具備し、封止樹脂層の厚さを1 、5+ara
以下に保持し1個々の半導体素子と封止樹脂層間の距離
に応じてアイランドの低下量を調整して各半導体素子に
対応する封止樹脂層の厚さをほぼ一定とする点に本発明
に係わる樹脂封止型半導体装置の特徴がある。
複数のアイランドと、このアイランドにマウントする厚
さの違う半導体素子と、この半導体素子を埋設封止する
樹脂層を具備し、封止樹脂層の厚さを1 、5+ara
以下に保持し1個々の半導体素子と封止樹脂層間の距離
に応じてアイランドの低下量を調整して各半導体素子に
対応する封止樹脂層の厚さをほぼ一定とする点に本発明
に係わる樹脂封止型半導体装置の特徴がある。
(作 用)
本発明に係わる樹脂封止型半導体装置は、半導体素子の
厚さに合せて封止樹脂層の厚さを調整できるようにアイ
ランドの低下量を個々に設定して、充填不足やボイド発
生を防止したものである。
厚さに合せて封止樹脂層の厚さを調整できるようにアイ
ランドの低下量を個々に設定して、充填不足やボイド発
生を防止したものである。
(実施例)
第3図a、bを参照して本発明に係わる実施例を説明す
る。即ち、鉄または鉄−ニッケル合金からなるリードフ
レームでは、リードlOより低い位置に配置したアイラ
ンド11に半導体集積回路素子12・・・を接着剤13
を介して固着する。この半導体集積回路素子12・・・
は、例えばある導電型を示すシリコン半導体基板に常法
に従って反対導電型の不純物領域を形成し更にこれに接
続する導電性金属からなる電極及び配線層を設置して得
られるもので、上記のように機種により厚さが一定せず
、130μI11〜400μmの範囲のものが使用され
ている。
る。即ち、鉄または鉄−ニッケル合金からなるリードフ
レームでは、リードlOより低い位置に配置したアイラ
ンド11に半導体集積回路素子12・・・を接着剤13
を介して固着する。この半導体集積回路素子12・・・
は、例えばある導電型を示すシリコン半導体基板に常法
に従って反対導電型の不純物領域を形成し更にこれに接
続する導電性金属からなる電極及び配線層を設置して得
られるもので、上記のように機種により厚さが一定せず
、130μI11〜400μmの範囲のものが使用され
ている。
第3図a、bに示す断面図では1本発明の要旨である半
導体集積回路素子の厚さに応じてアイランド11の低下
量を調整した状態を示しており、第3図aに示す矢印1
4は、第1.2図と同様に樹脂封止工程におけるキャビ
ティ内の溶融樹脂の流路を想定したものである。
導体集積回路素子の厚さに応じてアイランド11の低下
量を調整した状態を示しており、第3図aに示す矢印1
4は、第1.2図と同様に樹脂封止工程におけるキャビ
ティ内の溶融樹脂の流路を想定したものである。
ところで、この樹脂封止工程は、専用の装置のポットに
収容した樹脂タブレット(Tablet)を加圧・溶融
してカル・ランナーを経て被封止半導体集積回路素子を
収容した下の金型に形成したキャビティのゲートから溶
融樹脂を注入して、樹脂製外囲器14が完成する。この
樹脂製外囲器14即ち封止樹脂層の厚さは、上記のよう
に表面実装に備えて1 、5m1I以下に限定されてい
る。
収容した樹脂タブレット(Tablet)を加圧・溶融
してカル・ランナーを経て被封止半導体集積回路素子を
収容した下の金型に形成したキャビティのゲートから溶
融樹脂を注入して、樹脂製外囲器14が完成する。この
樹脂製外囲器14即ち封止樹脂層の厚さは、上記のよう
に表面実装に備えて1 、5m1I以下に限定されてい
る。
また、樹脂封止工程前に行われる金属細線15による超
音波ワイヤボンディングまたはワイヤボンディング工程
により半導体集積回路素子12に形成した導電性金属か
らなる電極またはポンディングパッドとリード10間が
接続されるが、上記のようにループが約300μmの高
さに形成される。また金属細線15の径は通常50μm
程度のものが使用されており、材質としては金、銅また
はアルミニュウム細線が利用される。
音波ワイヤボンディングまたはワイヤボンディング工程
により半導体集積回路素子12に形成した導電性金属か
らなる電極またはポンディングパッドとリード10間が
接続されるが、上記のようにループが約300μmの高
さに形成される。また金属細線15の径は通常50μm
程度のものが使用されており、材質としては金、銅また
はアルミニュウム細線が利用される。
この中、銅細線を利用する場合には、リードフレームも
銅または調合金製を使用し、しかも熱圧着工程時には、
不活性雰囲気下で行って銅フレーム、銅細線及びアルミ
ニュウム細線の酸化防止に特別の配慮が必要である。
銅または調合金製を使用し、しかも熱圧着工程時には、
不活性雰囲気下で行って銅フレーム、銅細線及びアルミ
ニュウム細線の酸化防止に特別の配慮が必要である。
このように熱圧着工程による300μmのループ形成、
表面実装に備える封止樹脂層14の厚さ1 、5mmか
ら、アイランド11の低下量も当然制約を受け。
表面実装に備える封止樹脂層14の厚さ1 、5mmか
ら、アイランド11の低下量も当然制約を受け。
表面から最低100μ厘を確保して9本来の特性耐湿性
や保護材料としての役割を果たす、従って、半導体集積
回路素子12の厚さに対応して施すアイランドの低下は
1 、3mmの範囲内となる。なお、金型で樹脂封止工
程を終えた半導体集積回路素子12を専用の装置に付設
したエジェクタビンにより突上げて剥離すると共に、エ
ジェクタピンの突端に形成したマークを付ける。
や保護材料としての役割を果たす、従って、半導体集積
回路素子12の厚さに対応して施すアイランドの低下は
1 、3mmの範囲内となる。なお、金型で樹脂封止工
程を終えた半導体集積回路素子12を専用の装置に付設
したエジェクタビンにより突上げて剥離すると共に、エ
ジェクタピンの突端に形成したマークを付ける。
本発明では、厚さが違う半導体集積回路素子に対応して
アイランドの低下量を代えているので、樹脂封止工程に
おいて充填不足が全く発生せず、これにもとずく熱スト
レスによる金属細線の段線も起こらず、更に耐湿性のレ
ベルも向上する6
アイランドの低下量を代えているので、樹脂封止工程に
おいて充填不足が全く発生せず、これにもとずく熱スト
レスによる金属細線の段線も起こらず、更に耐湿性のレ
ベルも向上する6
第1図a、b及び第2図3.bは、従来の樹脂封止型半
導体装置の断面図、第3図a、bは本発明の実施例を示
す断面図である。 1.10:リード、2.3.12:半導体素子、4.1
3:接着剤、5:アイランド、 6.14:外囲器、15:金属細線。
導体装置の断面図、第3図a、bは本発明の実施例を示
す断面図である。 1.10:リード、2.3.12:半導体素子、4.1
3:接着剤、5:アイランド、 6.14:外囲器、15:金属細線。
Claims (1)
- 導電性金属からなるリードフレームと、これに形成する
複数のアイランドと、このアイランドにマウントする厚
さの違う半導体素子と、この半導体素子を埋設封止する
樹脂層を具備し、封止樹脂層の厚さを1.5mm以下に
保持し、個々の半導体素子と封止樹脂層間の距離に応じ
てアイランドの低下量を調整して各半導体素子に対応す
る封止樹脂層の厚さをほぼ一定とすることを特徴とする
樹脂封止型半導体装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1185623A JPH0350758A (ja) | 1989-07-18 | 1989-07-18 | 樹脂封止型半導体装置 |
US07/551,442 US5049977A (en) | 1989-07-18 | 1990-07-12 | Plastic molded type semiconductor device |
MYPI90001184A MY106727A (en) | 1989-07-18 | 1990-07-14 | Plastic molded type semiconductor device. |
DE69025815T DE69025815T2 (de) | 1989-07-18 | 1990-07-18 | Halbleitervorrichtung vom Plastikumhüllungstyp |
KR1019900010862A KR930004246B1 (ko) | 1989-07-18 | 1990-07-18 | 수지밀봉형 반도체장치 |
EP90113767A EP0409196B1 (en) | 1989-07-18 | 1990-07-18 | Plastic molded type semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1185623A JPH0350758A (ja) | 1989-07-18 | 1989-07-18 | 樹脂封止型半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0350758A true JPH0350758A (ja) | 1991-03-05 |
Family
ID=16174031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1185623A Pending JPH0350758A (ja) | 1989-07-18 | 1989-07-18 | 樹脂封止型半導体装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5049977A (ja) |
EP (1) | EP0409196B1 (ja) |
JP (1) | JPH0350758A (ja) |
KR (1) | KR930004246B1 (ja) |
DE (1) | DE69025815T2 (ja) |
MY (1) | MY106727A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007328948A (ja) * | 2006-06-06 | 2007-12-20 | Sharp Corp | 電気機器及び導電体 |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2582013B2 (ja) * | 1991-02-08 | 1997-02-19 | 株式会社東芝 | 樹脂封止型半導体装置及びその製造方法 |
US5349136A (en) * | 1989-08-02 | 1994-09-20 | Matsushita Electric Industrial Co., Ltd. | Mold tool assembly |
DE69131784T2 (de) * | 1990-07-21 | 2000-05-18 | Mitsui Chemicals Inc | Halbleiteranordnung mit einer Packung |
US5245216A (en) * | 1990-09-11 | 1993-09-14 | Kabushiki Kaisha Toshiba | Plastic-molded type semiconductor device |
JPH04179263A (ja) * | 1990-11-14 | 1992-06-25 | Hitachi Ltd | 樹脂封止型半導体装置とその製造方法 |
JP2708320B2 (ja) * | 1992-04-17 | 1998-02-04 | 三菱電機株式会社 | マルチチップ型半導体装置及びその製造方法 |
DE4212948A1 (de) * | 1992-04-18 | 1993-10-21 | Telefunken Microelectron | Halbleiterbaugruppe, insbesondere Fernsteuer-Empfangsmodul |
JP3226244B2 (ja) * | 1993-12-03 | 2001-11-05 | 株式会社東芝 | 樹脂封止型半導体装置 |
US5408126A (en) * | 1993-12-17 | 1995-04-18 | At&T Corp. | Manufacture of semiconductor devices and novel lead frame assembly |
JP2806328B2 (ja) * | 1995-10-31 | 1998-09-30 | 日本電気株式会社 | 樹脂封止型半導体装置およびその製造方法 |
JP3516789B2 (ja) * | 1995-11-15 | 2004-04-05 | 三菱電機株式会社 | 半導体パワーモジュール |
DE19808193B4 (de) * | 1998-02-27 | 2007-11-08 | Robert Bosch Gmbh | Leadframevorrichtung und entsprechendes Herstellungsverfahren |
US6081031A (en) * | 1998-06-29 | 2000-06-27 | Semiconductor Components Industries, Llc | Semiconductor package consisting of multiple conductive layers |
EP1187201A1 (en) * | 2000-09-06 | 2002-03-13 | STMicroelectronics S.r.l. | Multiple-chip module |
SG109435A1 (en) * | 2000-12-07 | 2005-03-30 | Chuen Khiang Wang | Leaded mcm package and method therefor |
SG109436A1 (en) * | 2000-12-07 | 2005-03-30 | Fung Leng Chen | Leaded mcm package and method therefor |
US6996897B2 (en) | 2002-07-31 | 2006-02-14 | Freescale Semiconductor, Inc. | Method of making a mount for electronic devices |
US7012324B2 (en) | 2003-09-12 | 2006-03-14 | Freescale Semiconductor, Inc. | Lead frame with flag support structure |
US6927482B1 (en) * | 2003-10-01 | 2005-08-09 | General Electric Company | Surface mount package and method for forming multi-chip microsensor device |
US7053414B2 (en) * | 2004-04-12 | 2006-05-30 | Lite-On Technology Corporation | Optical semiconductor component to prevent electric leakage and provide different driving voltages |
JP2006093238A (ja) * | 2004-09-21 | 2006-04-06 | Fuji Xerox Co Ltd | 半導体集積回路、半導体集積回路配置装置及び方法 |
DE112006004098B4 (de) * | 2006-11-06 | 2013-01-31 | Infineon Technologies Ag | Halbleiter-Baugruppe mit einer Lead-Frame-Anordnung mit mindestens zwei Halbleiterchips und Verfahren zu deren Herstellung |
US8138593B2 (en) * | 2007-10-22 | 2012-03-20 | Analog Devices, Inc. | Packaged microchip with spacer for mitigating electrical leakage between components |
JP2010199492A (ja) * | 2009-02-27 | 2010-09-09 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
US8951847B2 (en) | 2012-01-18 | 2015-02-10 | Intersil Americas LLC | Package leadframe for dual side assembly |
US9387613B2 (en) | 2014-05-23 | 2016-07-12 | Infineon Technologies Ag | Semiconductor formation arrangement |
WO2016080346A1 (ja) | 2014-11-18 | 2016-05-26 | 日立化成株式会社 | 半導体装置及びその製造方法、並びに可撓性樹脂層形成用樹脂組成物 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61259550A (ja) * | 1985-05-14 | 1986-11-17 | Toshiba Corp | 樹脂封止型半導体装置 |
JPS62119952A (ja) * | 1985-11-19 | 1987-06-01 | Nec Corp | 集積回路装置 |
JPS6331149A (ja) * | 1986-07-25 | 1988-02-09 | Fujitsu Ltd | 半導体装置 |
US4855807A (en) * | 1986-12-26 | 1989-08-08 | Kabushiki Kaisha Toshiba | Semiconductor device |
US4800419A (en) * | 1987-01-28 | 1989-01-24 | Lsi Logic Corporation | Support assembly for integrated circuits |
JPS63255954A (ja) * | 1987-04-13 | 1988-10-24 | Nec Corp | 混成集積回路装置 |
-
1989
- 1989-07-18 JP JP1185623A patent/JPH0350758A/ja active Pending
-
1990
- 1990-07-12 US US07/551,442 patent/US5049977A/en not_active Expired - Lifetime
- 1990-07-14 MY MYPI90001184A patent/MY106727A/en unknown
- 1990-07-18 KR KR1019900010862A patent/KR930004246B1/ko not_active IP Right Cessation
- 1990-07-18 DE DE69025815T patent/DE69025815T2/de not_active Expired - Fee Related
- 1990-07-18 EP EP90113767A patent/EP0409196B1/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007328948A (ja) * | 2006-06-06 | 2007-12-20 | Sharp Corp | 電気機器及び導電体 |
Also Published As
Publication number | Publication date |
---|---|
KR910003791A (ko) | 1991-02-28 |
US5049977A (en) | 1991-09-17 |
EP0409196A2 (en) | 1991-01-23 |
EP0409196A3 (en) | 1992-05-06 |
DE69025815T2 (de) | 1996-08-08 |
EP0409196B1 (en) | 1996-03-13 |
MY106727A (en) | 1995-07-31 |
DE69025815D1 (de) | 1996-04-18 |
KR930004246B1 (ko) | 1993-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0350758A (ja) | 樹脂封止型半導体装置 | |
US6624006B2 (en) | Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip | |
JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
JP3207738B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JPH041503B2 (ja) | ||
US20030011054A1 (en) | Power module package having improved heat dissipating capability | |
US6028356A (en) | Plastic-packaged semiconductor integrated circuit | |
US6441484B2 (en) | Semiconductor device having switching elements around a central control circuit | |
JP2000294715A (ja) | 半導体装置及び半導体装置の製造方法 | |
JPH0455341B2 (ja) | ||
JPS60167454A (ja) | 半導体装置 | |
JPH1056098A (ja) | 半導体装置及びその製造方法 | |
JP3234614B2 (ja) | 半導体装置及びその製造方法 | |
KR0127737B1 (ko) | 볼 그리드 어레이(Ball Grid Array) 반도체 패키지 | |
JP3314574B2 (ja) | 半導体装置の製造方法 | |
JPH0680748B2 (ja) | 樹脂封止型半導体装置 | |
JPS62154769A (ja) | 半導体装置 | |
JP2000150725A (ja) | 半導体装置およびその製造方法 | |
JPH0415942A (ja) | 半導体装置 | |
JP3045940B2 (ja) | 半導体装置およびその製造方法 | |
KR100503277B1 (ko) | 플립칩 패키지 형성 방법 | |
KR100221918B1 (ko) | 칩 스케일 패키지 | |
JPH08279575A (ja) | 半導体パッケージ | |
US9040356B2 (en) | Semiconductor including cup-shaped leadframe packaging techniques | |
KR100252862B1 (ko) | 반도체 패키지 및 그의 제조방법 |