KR940008060A - 반도체 집적회로 장치 - Google Patents

반도체 집적회로 장치 Download PDF

Info

Publication number
KR940008060A
KR940008060A KR1019930013486A KR930013486A KR940008060A KR 940008060 A KR940008060 A KR 940008060A KR 1019930013486 A KR1019930013486 A KR 1019930013486A KR 930013486 A KR930013486 A KR 930013486A KR 940008060 A KR940008060 A KR 940008060A
Authority
KR
South Korea
Prior art keywords
insulating substrate
bonding
integrated circuit
semiconductor chip
circuit device
Prior art date
Application number
KR1019930013486A
Other languages
English (en)
Inventor
구니히로 쓰보사키
히로시 와타나베
히로시 미키노
도시히로 시오쓰키
히로미치 스즈키
요시노리 미야키
다카히로 나이토오
겐지 아케야마
도쿠지 도이다
아키오 스미야
Original Assignee
가나이 쓰토무
가부시키가이샤 히타치 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰토무, 가부시키가이샤 히타치 세이사쿠쇼 filed Critical 가나이 쓰토무
Publication of KR940008060A publication Critical patent/KR940008060A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

그 주면에 복수의 본딩패드를 가지는 직사각형의 반도체 칩과, 기재와, 기재상에 형성되고 그 양단에 제1 및 제2의 본딩영역을 가지는 복수의 도체배선에서 구성되고, 그 중앙에 구멍을 가진 소정의 폭을 가지는 데 모양의 절연기판과, 절연기판의 주변에 배치된 복수의 리이드와, 절연기판에 접속되고 절연기판을 지지하는 달아맨 리이드와 반도체 칩의 본딩패드와 도체배선의 제1의 본딩영역들을 전기적으로 접속하는 제1의 본딩와이어와 도체배선의 제2의 본딩영역과 리이드들을 전기적으로 접속하는 제2의 본딩와이어와 반도체 칩 및 절연기판을 수지봉지하게 되는 패키지 본체들을 가지게 되고, 반도체 칩 및 절연기판의 각변과의 사이에는 수지가 개재해 있는 반도체 집적회로 장치.

Description

반도체 집적회로 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예 1인 리이드프레임의 개략 평면도.
제2도는 실시예 1의 리이드프레임을 이용해서 제조된 LSI 패캐지의 개략 평면도.
제3도는 제2도의 Ⅲ-Ⅲ선으로 자른 단면도.

Claims (19)

  1. 그 주면에 복수의 본딩패드를 가지는 직사각형의 반도체 칩과, 세라믹의 기재와, 그 주면에 형성되고 양단에 제1 및 제2의 본딩영역을 가지는 복수의 도체배선으로 되고, 그 중앙에 상기 반도체 칩을 탑재한 절연기판과, 상기 절연기판의 주변에 배치된 복수의 리이드와, 상기 절연기판에 접속되고, 상기 절연기판을 지지하는 달아맨 리이드와, 상기 반도체 칩의 본딩패드와 상기 도체배선의 제1본딩영역을 전기적으로 접속하는 제1의 본딩와이어와, 상기 도체배선의 제2본딩영역과 상기 전기적으로 접속하는 제2의 본딩와이어와, 상기 반도체 칩 및 상기 절연기판을 수지봉지해서 되는 패캐지 본체를 가지게 되는 반도체 집적회로 장치.
  2. 제1항에 있어서, 상기 절연기판은 복수의 구멍을 가지고, 상기 구멍은 상기 직사각형의 반도체 칩의 일변과 교차하는 것을 특징으로 하는 반도체 집적회로 장치.
  3. 제1항에 있어서, 상기 기재는 그 양면에 세라믹 박막이 코팅된 수지필름으로 된 것을 특징으로 하는 반도체 집적회로 장치.
  4. 주면에 복수의 본딩패드를 가지는 직사각형의 반도체 칩과, 세라믹기재와, 그 주면에 형성되어 양단에 제1 및 제2의 본딩영역을 가지는 복수의 도체배선으로 되고, 그 중앙에 상기 반도체 칩을 탑재한 절연기판과, 상기 절연기판의 주변에 배치되고, 상기 도체배선의 제2의 본딩영역에 전기적, 기계적으로 접속된 복수의 리이드와, 상기 전연기판에 접속되고, 상기 절연기판을 지지하는 달아맨 리이드와, 상기 반도체 칩의 본딩패드와 상기 도체배선의 제1의 본딩영역들을 전기적으로 접속하는 본딩와이어와, 상기 반도체 칩 및 상기 절연기판을 수지봉지하게 되는 패캐지 본체들을 가지게 되는 반도체 집적회로 장치.
  5. 제4항에 있어서, 상기 절연기판은 복수의 구멍을 가지고 상기 구멍은 상기 직사각형의 반도체 칩의 일변과 교차하는 것을 특징으로 하는 반도체 집적회로 장치.
  6. 제4항에 있어서, 상기 기재는 그 양면에 세라믹 박막이 코딩된 수지필름으로 되는 것을 특징으로 하는 반도체 집적회로 장치.
  7. 그 주면에 복수의 본딩패드를 가지는 직사각형의 반도체 칩과, 기재와 상기 기재상에 형성되고 그 양단에 제1 및 제2의 본딩영역을 가지는 복수의 도체배선으로 구성되고 그 중앙에 구멍을 가진 소정의 폭을 가지는 테 모양의 절연기판과, 상기 절연기판의 주변에 배치된 복수의 리이드와, 상기 절연기판에 접속되고 상기 절연기판을 지지하는 달아맨 리이드와, 상기 반도체 칩의 본딩패드와 상기 도체배선의 제1의 본딩영역들을 전기적으로 접속하는 제1의 본딩와이어와, 상기 도체배선의 제2의 본딩영역과 상기 리이드를 전기적으로 접속하는 제2의 본딩와이어와, 상기 반도체 칩 및 상기 절연기판을 수지봉지해서되는 패캐지 본체를 가지게 되고, 상기 반도체 칩 및 상기 절연기판의 각변과의 사이에는 상기 수지가 개재해 있는 것을 특징으로 하는 반도체 집적회로 장치.
  8. 제7항에 있어서, 상기 반도체 칩을 탑재하기 위한 칩 탑재영역을 더 가지고, 상기 칩 탑재영역은 상기 달아맨 리이드와 일체로 구성되어 있고, 상기 칩 탑재영역은 상기 반도체 칩 보다도 그 면적이 적은 것을 특징으로 하는 반도체 집적회로 장치.
  9. 제8항에 있어서, 상기 달아맨 리이드는 상기 절연기판과 상기 절연기판상에서 접속되어 있는 것을 특징으로 하는 반도체 집적회로 장치.
  10. 제8항에 있어서, 상기 달아맨 리이드는 상기 절연기판과 상기 절연기판하에서 접속되어 있는 것을 특징으로 하는 반도체 집적회로 장치.
  11. 제10항에 있어서, 상기 달아맨 리이드는 기판지지용 패드를 더 가지고, 상기 절연기판은 상기 기판지지용 패드부에서 접착제를 통해서 상기 달아맨 리이드에 접착되어 있는 것을 특징으로 하는 반도체 집적회로 장치.
  12. 제7항에 있어서, 상기 반도체 칩을 탑재하기 위한 칩 탑재영역을 더 가지고, 상기 칩 탑재영역은 상기 절연기판과 일체로 구성되어 있는 것을 특징으로 하는 반도체 집적회로 장치.
  13. 제12항에 있어서, 상기 달아맨 리이드는 상기 절연기판과 상기 절연기판상에서 접속되어 있는 것을 특징으로 하는 반도체 집적회로 장치.
  14. 제12항에 있어서, 상기 달아맨 리이드는 상기 절연기판과 상기 절연기판에서 접속되어 있는 것을 특징으로 하는 반도체 집적회로 장치.
  15. 제14항에 있어서, 상기 달아맨 리이드는 기판지지용 패드를 더 가지고, 상기 절연기판은 상기 기판지지용 패드부에서 접착제를 통해서 상기 달아맨 리이드에 접착되어 있는 것을 특징으로 하는 반도체 집적회로 장치.
  16. 제12항에 있어서, 상기 구멍은 사디리꼴의 형상을 가지고 상기 절연기판에는 4개의 구멍이 형성되어 있는 것을 특징으로 하는 반도체 집적회로 장치.
  17. 주면에 복수의 본딩패드를 가지는 직사각형의 반도체 칩과, 직사각형의 기재와, 상기 개재상에 형성되고 그 양단에 제1 및 제2의 본딩영역을 가지는 복수의 도체배선으로 구성되는 소정의 폭을 가지는 데 모양의 절연기판과, 상기 절연기판의 주변에 배치된 복수의 리이드와, 상기 절연기판에 접속되어 상기 절연기판을 지지하는 달아맨 리이드와, 상기 반도체 칩의 본딩패드와 상기 도체배선의 제1의 본딩영역들을 전기적으로 접속하는 제1의 본딩와이어와, 상기 도체배선의 제2의 본딩영역과 상기 리이드들을 전기적으로 접속하는 제2의 본딩와이어와, 상기 반도체 및 상기 절연기판을 수지봉지하게 되는 패캐지 본체를 가지게 되고, 상기 절연기판은 상기 반도체칩의 주변에 구멍을 가지고, 상기 구멍에는 상기 수지가 개재하고 있는 것을 특징으로 하는 반도체 집적회로 장치.
  18. 제17항에 있어서, 절연기판과 일체로 형성된 칩탈재영역을 더 가지고, 상기 칩탑재영역에는 상기 그 이상의 구멍이 설치되어 있고, 상기 그 이상의 구멍에 의해 상기 반도체 칩과 상기 수지들이 접촉하고 있는 것을 특징으로 하는 반도체 집적회로 장치.
  19. 제17항에 있어서, 상기 달아맨 리이드와 일체로 형성된 칩탑재영역을 더 가지고, 상기 칩탑재영역에는 그 이상의 구멍이 설치되어 있고, 상기 그 이상의 구멍에 의해 상기 반도체 칩과 상기 수지들이 접속하고 있는 것을 특징으로 하는 반도체 집적회로 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930013486A 1992-08-05 1993-07-16 반도체 집적회로 장치 KR940008060A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP20883092 1992-08-05
JP92-208830 1992-08-05
JP92-295870 1992-11-05
JP29587092A JPH06104375A (ja) 1992-08-05 1992-11-05 半導体集積回路装置

Publications (1)

Publication Number Publication Date
KR940008060A true KR940008060A (ko) 1994-04-28

Family

ID=26517069

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930013486A KR940008060A (ko) 1992-08-05 1993-07-16 반도체 집적회로 장치

Country Status (2)

Country Link
JP (1) JPH06104375A (ko)
KR (1) KR940008060A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW410452B (en) * 1999-04-28 2000-11-01 Siliconware Precision Industries Co Ltd Semiconductor package having dual chips attachment on the backs and the manufacturing method thereof
KR20060021744A (ko) * 2004-09-04 2006-03-08 삼성테크윈 주식회사 리드프레임 및 그 제조방법
US8053349B2 (en) * 2007-11-01 2011-11-08 Texas Instruments Incorporated BGA package with traces for plating pads under the chip
JP5565175B2 (ja) * 2010-08-02 2014-08-06 株式会社デンソー 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JPH06104375A (ja) 1994-04-15

Similar Documents

Publication Publication Date Title
KR100304681B1 (ko) 몰드bga형반도체장치및그제조방법
US5563443A (en) Packaged semiconductor device utilizing leadframe attached on a semiconductor chip
US6531784B1 (en) Semiconductor package with spacer strips
US6215175B1 (en) Semiconductor package having metal foil die mounting plate
US6268650B1 (en) Semiconductor device, ball grid array connection system, and method of making
KR920010853A (ko) 수지봉지형 반도체장치
KR960705357A (ko) 반도체 장치
KR100926002B1 (ko) 반도체 패키지 디바이스와 그의 형성 및 테스트 방법
KR960012449A (ko) 반도체장치
KR880014671A (ko) 수지로 충진된 반도체 장치
JPH1092972A (ja) 集積回路用パッケージ
KR20010022174A (ko) 반도체 장치 및 그 제조방법
KR940008060A (ko) 반도체 집적회로 장치
US5200642A (en) Internal capacitor arrangement for semiconductor device assembly
KR100207902B1 (ko) 리드 프레임을 이용한 멀티 칩 패키지
JP2885786B1 (ja) 半導体装置の製法および半導体装置
JP2539763B2 (ja) 半導体装置の実装方法
KR960005965A (ko) 반도체 장치
KR950003904B1 (ko) 반도체 패키지
JP2587722Y2 (ja) 半導体装置
KR0185571B1 (ko) 내부리드 말단에 칩접착 단차부가 형성된 칩 온 리드용 리드프레임 및 그를 이용한 반도체 칩 패키지
US6323541B1 (en) Structure for manufacturing a semiconductor die with copper plated tapes
KR100352120B1 (ko) 리드프레임의 구조 및 이를 이용한 반도체 패키지
KR950002001A (ko) 반도체 패키지
KR970007844B1 (ko) 리드온 칩 및 칩온리드 반도체 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid