KR920000968B1 - 다층 세라믹 배선회로기판 및 그 제조방법 - Google Patents

다층 세라믹 배선회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR920000968B1
KR920000968B1 KR1019860003946A KR860003946A KR920000968B1 KR 920000968 B1 KR920000968 B1 KR 920000968B1 KR 1019860003946 A KR1019860003946 A KR 1019860003946A KR 860003946 A KR860003946 A KR 860003946A KR 920000968 B1 KR920000968 B1 KR 920000968B1
Authority
KR
South Korea
Prior art keywords
wiring circuit
circuit board
weight
mullite
powder
Prior art date
Application number
KR1019860003946A
Other languages
English (en)
Other versions
KR860009605A (ko
Inventor
노부유끼 우시푸사
사토루 오기하라
코우세이 나가야마
히로이찌 시노하라
교죠 토다
Original Assignee
가부시기가이샤 히다찌세이사꾸쇼
미다 가쓰시게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 히다찌세이사꾸쇼, 미다 가쓰시게 filed Critical 가부시기가이샤 히다찌세이사꾸쇼
Publication of KR860009605A publication Critical patent/KR860009605A/ko
Application granted granted Critical
Publication of KR920000968B1 publication Critical patent/KR920000968B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/16—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on silicates other than clay
    • C04B35/18—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on silicates other than clay rich in aluminium oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01037—Rubidium [Rb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676—Single layer compositions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49163—Manufacturing circuit on or in base with sintering of base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

내용 없음.

Description

다층 세라믹 배선회로기판 및 그 제조방법
제1도는 본 발명의 다층 세라믹 배선회로기판 및 이를 사용한 기능 모듈의 단면도.
제2도는 소결 첨가제중의 SiO2의 양과 본 발명의 세라믹 절연기판층의 굽힘 강도와의 관계를 나타낸 그래프.
제3도 및 제4도는 혼합물중의 SiO2의 양 및 Al2O3의 양과 굽힘 강도 사이의 관계를 나타낸 그래프.
제5도는 소결 첨가물중의 SiO2의 양과 본 발명의 세라믹 절연층의 비유전율과의 관계를 나타내는 그래프.
제6도는 혼합물중의 SiO2의 양과 비유전율과의 관계를 나타낸 그래프.
제7도는 소성온도와 본 발명의 세라믹 절연층의 소성 수측율과의 관계를 나타낸 그래프.
제8도는 소결체중의 Al2O3.SiO2의 양과 혼합물중의 Al2O3의 양과의 관계를 나타내는 그래프이다.
본 발명은 고밀도의 내부배선을 가지고 실리콘 및 갈륨비소의 반도체부품을 직접 탑재하여 기능 모듈을 구성하기에 적합한 세라믹 다층 배선회로기판에 관한 것이며, 특히 세라믹 다층 배선회로기판을 위한 세라믹 절연기판층과 그 제조방법에 관한 것이다.
세라믹 다층 배선회로기판은 통합 적층된 다수의 세라믹 절연기판층과, 각각의 세라믹 절연기판층 위에서 지지되는 미리 정해진 패턴을 가진 도체층과 그리고 각각의 미리 정해진 패턴을 가진 도체층을 상호 연결시켜 예정된 배선회로를 형성시키기 위해 각각의 세라믹 절연기판층의 미리 정해진 위치에 설치되는 관통공도체를 포함하고 있다.
고밀도의 내부 배선을 가지고 있는 다층 세라믹 배선회로기판을 완성하기 위하여는 세라믹 절연기판층과 도체층, 그리고 관통공 도체를 동시에 소정시키지만, 그 세라믹 절연기판층 및 도체층과 관통공 도체간의 상이한 열팽창 계수로 인하여 세라믹 절연기판층에 균열이 발생할 수 있다. 특히 1500~1650℃의 소성 운도를 갖는 알루미나가 세라믹 절연기판층의 재료로 사용되고 텅스텐이나 몰리브덴이 알루미나의 소성온도와 동일한 소성온도를 가지고, 도체충 및 관통공 도체의 재료로 사용되어 동시에 소성될때 알루미나, 텅스텐 및 몰리브덴의 열팽창계수가 각각 75×10-7/℃, 45×10-7/℃ 및 54×10-7℃(실온 ~500℃에서)이기 때문에 그 열팽창 계수의 상이함으로 인한 열 변형력으로 인하여 동시에 소성되는 동안에는 세라믹 절연 기판중에 균열이 발생하는 문제점이 있다.
또한 근래 실리콘 재료의 LSI 등과 같은 집적회로의 고속화 및 고밀도화 경향에 맞추어 반도체 장치의 방열 및 고속화의 목적으로 실리콘 LSI를 직접 세라믹 다층 배선회로기판에 고정시키는 방식이 사용되고 있다. 그러나, 이와 같은 고정방식은 실리콘 LSI의 크기를 증가시키고 실리콘 LSI와 세라믹 다층 배선회로 기판사이의 접속부에서는 실리콘 LIS를 상기 회로 기판에 고정시키는동안 온도 변화에 의해 열적변형이 증가된다는 문제점이 대두된다. 상술한 바와 같이 종래에 일반적으로 알루미나가 세라믹 다층 배선회로기판의 절연재료로 사용되고 알루미나의 열팽창계수는 75×10-7/℃(실온 ~500℃에서)이며, 이는 LSI등의 집적회로 재료인 실리콘의 열팽창계수 35×10-7/℃(실온 ~500℃에서)에 비해 2배 이상으로 크기 때문에 탑재시키는 동안 온도변화에 의해 발생되는 실리콘 LSI와 알루미나 다층 배선회로기판간의 접속부에서 열적 변형이 크게되고 그 접속부의 신뢰성이 저하되는 결점이 있었다.
또한 알루미나 다층 배선회로기판은 알루미나의 비유전율이 주파수 1MHz에서 9.5 만큼 크기 때문에 전기신호의 전달속도를 저하시키고 있다.
미합중국 특허 제 4,460,916호는 멀라이트의 결정과 이 멀라이트의 결정간에 간극을 메꾸고 있는 코디어라이트의 결정으로 주로 구성되는 세라믹 다층 배선회로기판을 위한 세라믹 절연기판층을 설명하고 있다. 여기서 멀라이트와 코디어라이트의 열팽창계수가 각각 42~45×10-7/℃와 10~20×10-7/℃이기 때문에 그 결과로서 생기는 세라믹 절연기판층의 열팽창계수는 실리콘의 열팽창계수 35×10-7/℃에 근접한 38~39×10-7/℃가 되어 실리콘 LSI와 세라믹 다층 배선회로기판사이의 접속부에서 도선의 절단을 방지하고 있다. 그러나 세라믹 절연기판층과 텅스텐 또는 몰리브덴 재료의 도체층 및 관통공 도체의 동시소성을 위한 온도는 1500℃ 부근에서 조정되어야 하고, 이 온도이상에서는 코디어라이트 상(相)이 소실되는 한편 도체층 및 관통공 도체는 1500℃의 온도에서 불충분하게 소성된다. 더우기, 텅스텐과 몰리브덴의 열팽창계수가 각각 45×10-7/℃와 54×10-7/℃이고 또한 텅스텐 또는 몰리브덴 재료로 된 도체층 및 관통공 도체와 세라믹 절연기판층 사이의 열팽창계수의 차이가 크기때문에 상술한 바와 같은 세라믹 절연기판층에 대해 알루미나를 사용한 경우와 같이 동시 소송시에 균열이 발생되는 결함이 있다.
한편 갈륨비소의 재료로 된 반도체부품이 최근 광범위하게 사용되고 있다. 여기서 갈륨비소로된 반도체 부품이 열팽창계수는 65×10-7/℃이므로, 세라믹 다층 배선회로기판의 열팽창계수는 바람직하게 실리콘의 열팽창계수 35×10-7/℃와 갈륨 비소의 열팽창계수 65×10-7/℃ 사이에 있어야 함이 요구된다.
본 발명의 목적은 텅스텐과 몰리브덴의 열팽창계수는 근접한 열팽창계수를 갖는 다층 세라믹 배선회로기판을 만들기 위한 세라믹 절연기판층을 제공하여 세라믹 절연기판층과 텅스텐 또는 몰리브덴으로 만들어진 도체층 및 관통공도체의 동시소성시 상이한 열팽창계수로 인한 열적 변형에 의해 서레막 절연기판층에 균열이 발생되지 않도록 하는데 있다.
본 발명의 다른 목적은 실리콘의 열팽창계수와 갈륨 비소의 열팽창계수 사이의 열팽창계수를 갖는 다층 세라믹 배선회로기판을 만들기 위한 세라믹 절연기판층을 제공하여, 실리콘 및/또는 갈륨 비소 재료의 반도체부품을 직접 다층 세라믹 배선회로기판에 취부시킬때 상이한 열팽창계수로 인한 열변형력에 의해 납땜 접속부에서 도선의 절단이 발생되지 않도록 하는데 있다.
본 발명의 또 다른 목적은 다층 세라믹 배선회로기판에 있어서 비유전율이 6.7 이하이고 높은 기계적 강도를 갖도록 하기 위한 세라믹 절연기판층을 제공하는데 있다.
본 발명의 또 다른 목적은 다층 세라믹 배선회로기판의 열팽창계수가 35~65×10-7/℃, 더 양호하게 40~60×10-7/℃로 되고, 비유전율이 6.7 이하이며 높은 기계적 강도를 갖도록 하는 세라믹 절연기판층의 제조방법을 제공하는데 있다.
본 발명의 다층 세라믹 배선회로기판을 만들기 위한 세라믹 절연기판층은, 멀라이트(3Al2O3: 2SiO2)의 결정, 즉 멀라이트중의 산화 알루미늄과 이산화 규소의 몰비가 3~4 : 2이면서 산화 알루미늄이 화학량적으로 더 많으며, 산화 알루미늄과 이산화규소의 복삽산화물의 결정이 몰비로써 1 : 0.7~1로 이루어지면서 이산화규소 즉 실리마 나이트(Al2O3: SiO2), 안달러스트(andalusite : 홍주석)(Al2O3: SiO2)와 키아나이트(kyanite : 남주석)(Al2O3: SiO2)등을 적게 함유한 결정과, 멀라이트의 결정과 복합 산화물 사이의 간극을 매꾸는 비정질 이산화 규소나, 고용체 내의 결정에서 실지로 용해되는 알카리 금속산화물과 알카리 토류 금속산화물로 이루어진 그룹으로부터 선택된 적어도 한가지 이상의 물질로 구성되어 있다.
본 발명의 다층 세라믹 배선회로기판용 세라믹 절연기판층의 제조방법은, 평균 입자 크기가 5㎛ 이하인 멀라이트 분말을 70 중량% 이상으로 하되 좋기로는 70-80 중량%로 하면서, 더욱 좋기로는 72 중량%로하고, 평균입자 크기가 20㎛ 이하로 한 이산화규소를 10~30 중량% 이상으로 하되 좋기로는 15-30 중량%로 하고 더욱 좋기로는 25-27 중량%로 하며, 평균입자크기가 1㎛ 이하인 산화 알루미늄 분말은 15 중량% 이하로 하되 좋기로는 1-5 중량%로 하고 더욱 좋기로는 0.4-0.8 중량%로 하며, 알카리 금속산화물과 알카리 토류 금속산화물로 이루어진 그룹으로부터 선택된 적어도 한가지 이상의 금속산화물을 1 중량% 이하로 하되 좋기로는 0.4-0.8 중량%로 하여서, 이들 분말을 혼합하는 단계와, 이 혼합물을 가압 성형하는 단계와, 가압 성형된 혼합물을 그의 소성 수축비가 일정한 경우 이상의 온도, 즉 온도가 1550-1680℃가 좋으며, 온도가 1580-1620℃가 더욱 좋은 온도이나 이러한 온도에서 도체층과 관통도체층을 동시에 소성하는 단계로 이루어지며, 그에 의하여 세라믹 절연기판층은 멀라이트와, 실리마 나이트, 안달러지트 그리고/또는 키아나이트, 결정들간에 간극을 메꾸는 비정질 이산화규소와 고용체내의 결정에서 실지로 용해되는 알카리 금속산화물과 알카리 토류 금속산화물로 이루어진 그룹으로부터 선택된 적어도 한가지 이상의 물질로 이루어지며, 열팽창계수가 40-60×10-7/℃이고, 유전율이 6.7 이하이며, 높은 기계적 강도를 갖는다.
멀라이트와 실리카나이트의 열적 팽창계수는 각가 42-45×10-7/℃와 35-75×10-7/℃이며, 안달러스트와 키아나이트의 열적 팽창계수는 실리마 나이트의 열적 팽창계수와 같다. 주성분으로써 멀라이트를 가진 본 발명의 세라믹 절연기판층내에 적당량의 실리마나이트, 안달러지트와/또는 키아나이트를 함유시키면, 본 발명에 따른 열팽창계수가 40-60×10-7/℃인 세라믹 절연기판층이 얻어진다.
더구나 이들결정의 유전율은 또한 6.7 이하로 감소되고, 그에 따라 본 발명의 다층 세라믹 배선회로기판의 신호 전파속도는 증가된다. 혼합물내에 이산화규소(SiO2)를 첨가하면 유전율이 낮아지고 혼합물을 소결할때 입자 성장을 억압하면서 세라믹 절연층의 기계적 강도를 증강시킨다. 이산화규소의 량은 가급적 10-30 중량%로 하고, 혼합물내에 40 중량%의 이산화규소가 함유된다면 기계적 강도의 관점에서는 바람직하지 못하다.
이산화규소(SiO2)는 산화물중에 가장적은 유전율을 가지며, 혼합물내에 첨가되는 양을 증가시키므로 최종 세라믹 절연기판층의 유전율을 낮추게 할 수 있다. 이 산화규소(SiO2)를 첨가하면 혼합물내에서 멀라이트(3Al2O3.2SiO2)와 산화알루미늅(Al2O3)에 의한 확산 반응을 일으키게 하고, 실리마나이트, 안달러트와/또는 키아나이트(Al2O3.SiO2)결정상을 형성한다. 그러므로 3Al2O3.2SiO2와 Al2O3.SiO2의 결정상은 최종 절연기판층으로 제조된다. 이들 결정상은 매우 안정되고 그들을 소정 온도 이상으로 소성하므로 세라믹 절연기판층의 소성수축비를 안정하게 하는 1600℃ 근처의 온도에서 변화되지 않는다.
첨가하고자 하는 이산화규소의 양에 대하여서는 멀라이트를 제외한 혼합물의 원료가 75 중량% 이상의 이산화규소를 함유할때 더 좋은 효과가 발생됨을 알 수 있다.
산화알루미늄(Al2O3)은 혼합물내에 멀라이트를 위한 소결 첨가제로써 사용되고 혼합물내의 멀라이트와 이산화구소와함게 실리마나이트, 안달러지트와 키아나이트를 형성한다. 알카리 금속산화물과 알카리 토류 금속산화물은 소결정도를 개선한다. 그의 양에서의 증가는 금속산화물과 이산화실리콘 및/또는 산화알루미늄에 의하여 형성된 복합 산화물의 결정상 및/또는 비정질상을 형성시키며, 그에 의하여 최종 세라믹 절연기판층의 기계적 강도를 낮게하며, 더구나 복합 산화물의 유전율이 크므로 최종 세라믹 절연기판층의 유전율을 증가시킨다. 그러므로 알카리 금속산화물과 알카리 토류 금속산화물의 전체양이 1 중량% 미만 이어야 하며 멀라이트, 실리마나이트, 안달러지트와 키아나이트에서의 고체용해도 제한치를 초과하지 않아야 한다. 바꾸어 말하면, 알카리 금속산화물과 알카리 토류 금속산화물의 결정상을 함유하지 않은 세라믹 절연기판층을 형성할 필요가 있다. 알카리 금속산화물과 알카리 토류 금속산화물을 1 중량% 이상 함유한 세라믹 절연기판층에 있어서 소성 수축율은 소성이 충분히 이루어지는 온도범위에서 변화하며, 이러한 사실로써는 안정한 소결체, 즉 세라믹 절연기판층을 얻어내기가 불가능한데 이는 X-선 회절에 의하여 확인한 바에 따르면 소결체내에서 불안정한 결정상이기 때문이다.
몇가지 실예의 알카리 금속산화물로써는 리듐, 나트륨, 칼륨, 루비듐과 세슘의 산화물이 있고, 알카리 토류 금속산화물의 실예로는 베릴륨, 마그네슘, 칼슘, 스트론륨과 바리움의 산화물들이 있다. 알카리 금속산화물과 알카리 토류 금속산화물은 대기중에서 매우 불안한 물질들이며, 이들이 대기중에서 방치되면 수분등을 흡수하게 된다. 이 때문에 이러한 산화물들이 첨가될때 이들은 탄산화물 또는 수산화물들로 첨가된다. 탄산화물과 수산화물은 가열처리에 의하여 분해되고 탄산화물 수분을 개별적으로 방출한다. 이때 산화물은 활성화상태로 되고 소결성을 좋게 한다.
다층 세라믹 배선회로기판을 제조함에 있어, 먼저 그린 바디(green body : 생성형체)를 제작하고, 그들 각각에 대하여 도체층을 형성시켜서, 다수의 적층 그린 바디를 동시에 소성할 필요가 있다. 이러한 방법과 같이, 그린시트(green sheet)법, 슬립캐스팅(slip casting)법, 가압방법을 이용하는 금형 성형법과 인젝션몰드(injection mold)법 등은 잘 알려져 있다. 그린시트법은 솔벤트와 열가소성수지를 원료분말에 첨가하고 교반 슬러리를 탈기한후 닥터 블레이드(doctor blades)를 가진 그린시트 제조장치에 의하여 그린시트를 형성하는 방법이다. 슬립캐스팅법은 원료분말에 물, 분산제와 열가소성 수지를 첨가하고 교반 슬러리를 실예를 들면 깁섬(gypsum : 석고)주형 내로 유입하므로 그린시트를 형성하는 방법이다.
가압에 의한 몰드 성형법은 원료분말에 솔벤트와 열가소성수지를 첨가하고 밀마멸 분쇄기에 의하여 혼합교반하며, 이를 주형내로 유입하여 가압하므로 그린시트를 형성하는 방법이다.
본 발명을 첨부도면에 의거하여 상세히 기술하면 다음과 같다. 본 발명에 따른 다층 세라믹 배선회로기판의 실시예는 제1도를 참고로 하여 기재되며, 제1도는 실시예의 단면도이다. 1은 세라믹 절연기판층이며, 수평의 고딕선은 기판층(1)상에 지지된 도체층(2)을 나타낸다. 이들 도체층(2)은 수직의 고딕선으로 나타나는 소정의 관총공 도체(2)에 의하여 연결된다. 4는 금-인듐 솔더(5)에 의하여 코바(kovar)핀이며, 6은 솔더(7)에 의하여 다층 세라믹 배선회로기판(3)에 접속되는 반도체부품이다. 본 발명에 따라 다층 세라믹 배선회로기판을 제조하는 실시예를 기술하고자 하며, 이후 “부”(part)는 중량부를 의미하며 “%”는 중량%를 의미한다.
알루미나가 다소 많으며, 평균입경이 2㎛인 멀라이트분말의 72부, 평균입경이 1㎛인 석영분말(SiO2)의 25.3부, 평균입경이 0.4㎛인 알루미나분발(Al2O3)의 1.9부, 탄산마그네슘(Mg5(CO3)4(OH)24(H2O))의 0.8부(MgO에 의거 환산됨)과 수지로 사용되는 평균중합도가 1000인 폴리비닐 브티랄의 5.9부들은 보올밀내로 유입되고 3시간 동안 건식혼합된다. 그 다음 이 혼합물에 대하여 가소제로써 브틸프타릴 브틸글리코레이트산의 1.9㎖, 트리크로로에틸렌의 46부, 테트라클로로에틸렌의 17부와 솔벤트로써의 n-브틸알콜의 18부가 첨가되고 이들은 슬러리를 만들기 위하여 20시간 동안 습식혼합된다. 그 다음 진공탈기에 의하여 슬러리로부터 기포를 제거하고 점도조정을 행한다. 그 다음 슬러리는 닥터 블레이드에의하여 0.23㎜ 두께로 실리콘 처리되어 있는 폴리에스테르막상에 도포되며, 오븐에 의하여 건조되어 세라믹 그린시트를 형성한다. 이 세라믹 그린시트는 실리콘 처리된 폴리에스테르막 지지체로부터 제거되고 220㎜의 간격으로 절단된다. 이러한 방식으로 제조된 세라믹 그린시트는 그린시트 펀처에 의하여 220㎜×200㎜로 절단되고 가이드를 위한 구멍이 형성된다. 0.15㎜의 직경의 관통공은 펀칭 방법에 의하여 소정위치에 형성된다. 텅스텐 분말, 니트로셀루로스, 에틸셀루로스, 폴리비닐부티알과 트리클로로에틸렌들이 중량비로 100 : 3 : 1 : 2 : 23으로 구성되는 도체 반죽물은 세라믹 그린시트에 형성된 관통공내에 충전되고 스트린 프린팅된다. 이러한 그린시트는 제1도의 도시와 같은 30매의 시트가 교대로 적충되면서, 각 그린시트상에 관통공이 각각의 관통공과 일치되어서, 120℃의 온도에서 20~30㎏/㎠의 압력으로 가압적층된다. 적층된 그린시트는 소성 오븐내에 넣어지고 온도는 3~7 체적%의 수소와 소령의 수분증기를 함유한 질소 분위기에서 50℃/h의 속도로 1200℃까지 상승되어, 세라믹 그린시트를 형성하는 동안 사용된 수지를 제거도록 한다.
이후 온도는 100℃/h의 속도로 상승되어 한시간동안 최대온도 1620℃로 유지된다. 이러한 상태에서 그린시트는 압력이 인가되지 않은 상태에서 소성되고 그에 의하여 제1도의 도시와 같은 다층 세라믹 배선회로기판은 완성된다. 이러한 멀라이트를 기초로 하는 다층 세라믹 배선회로기판은 약 67 중량% 멀라이트, 9 중량% Al2O3.SiO2와 약 24 중량% SiO2유리를 함유하고 있다.
이러한 방법으로 제조된 다층 세라믹 배선회로기판은 무전해 니켈도금 및 금도금 되고, 카본지그를 사용하는 통상적인 방법으로 코바르 핀(4)은 금-인듐 솔도(5)에 의하여 기판에 접속된다. 반도체 부품(6)은 페이스다운(face down)하여 다층 세라믹 배선회로기판에 직접 접속하고 솔도(7)에 의하여 탑재했다. 이와 같이 하면 제1도의 도시와 같은 기능 모듈이 제작된다.
다층 세라믹 배선기판에 사용된 세라믹 절연기판층의 열팽창계수는 50×10-7/℃(실온 ~500℃)이고 이는 도체층과 관통공 도체로써 사용된 텅스텐의 팽창계수 45×10-7/℃(실내온도 ~500℃)와 일치한다. 그러므로 세라믹 절연기판과 도체층 및 관통공 도체들간의 열팽창계수에서의 차로 인하여 변형이 발생되지 않으며 크랭킹이 발생되지 않았다. 또한 관통공 피치내에 0.3㎜의 고밀도 배선도 가능했다. 또한 소성후의 세라믹 절연기판층에는 멀라이트(3Al2O3.2SiO2)와 Al2O3.SiO2결정상이 내재된다. 이들 안정한 결정상은 동일한 열팽창계수를 갖기 때문에 내부 변형이 거의 발생되지 않았다. 첨가 Mg5(CO3)4(OH)24(H2O가 온도상승중에 MgO가 되나 소성후 MgO와 다른 성분의 복합 산화물이 존재하지 않음이 X-선 회절법 및 X-선 마이크로 아날라이저에 의하여 확인되었다.
코바르핀의 인장강도는 4㎏/pin 이상이어서 실제 사용하기에는 충분한 강도이다. 반도체 부품(6)의 솔도접속부(7)에서는 -65℃와 150℃사이에서 2000 사이클 이상의 온도 싸이클을 시험한 후에도 단선이 발생되지 않았다. 이와 같이 가혹한 사용조건하에서 충분한 접속 수멍을 보장할 수 있는 강도이다. 이 원인은 3Al2O3.2SiO2와 Al2O3SiO2로 이루어진 소결체의 열팽창계수가 50×10-7/℃이어서, 반도체부품으로써 사용하는 실리콘 반도체의 열팽창계수 35×10-7/℃(실온 ~500℃)에 가깝고, 또한 갈륨 비소 반도체의 열팽창계수 65×10-7/℃(실온 ~500℃)에로 가깝고, 실리콘 반도체와 갈륨 비소 반도체를 혼성한 다층 세라믹 배선회로기판에서 가열되었을때의 기판과 반도체 신장량의 차가 적고, 솔러접합부에 가해지는 열변형의 거의 없기 때문이다. 반면에 종래의 알루미나를 주성분으로 한 기판인 경우 알루미나의 열팽창계수가 75×10-7/℃이어서 현재 반도체 부품으로 주류를 이루는 실리콘 반도체소자의 열팽창 계수와 크게 다르기 때문에 가열되었을 경우 솔더 접속부에 열변형이 가하여져서 단선이 발생한다.
한편 내부 배선도체의 신호전파지연 시간은 8.1ns/m이었고, 이 값은 세라믹 절연재료의 유전율 6.2와 일치한다. 알루미나를 주성분으로 하는 소결체로 이루어진 종래의 다측 배선회로기판에 있어서는 세라믹 절연재료의 유전율이 약 9.5이고 신호의 전파지연 시간이 10.2ns/m이기 때문에 본 실시예에 의하면 신호의 전파 지연 시간이 약 20% 정도 저감되는 것을 의미한다.
[실시예 2]
다층 세라믹 배선회로기판는 세라믹 원료 분말의 조성율은 표 1(중량% 1에 도시된것)이외에는 실시예 1과 동일한 토류 금속산화물은 탄산화물 또는 수산화물을 산화물로 환산하여 표시했다. 실시예 1과 동일한 방법을 사용하여 제1도에 도시한 기능 모듈을 제작했다. 멀라이트이외의 첨가제를 소결첨가제로써 사용했다.
[표 1a]
Figure kpo00001
[표 1b]
Figure kpo00002
[표 1c]
Figure kpo00003
표 2는 제작된 각 세라믹 절연기판층에서의 Al2O3, SiO2이 함유량(중량%)을 나타내고 표 3은 내부의 유리 성분의 함유량(중량%)을 나타낸다. 제작된 각 기판의 주성분은 멀라이트이고, MgO는 멀라이트 또는 Al2O3, SiO2층에 고용되고 그 고용량은 MgO로 환산하여 1% 이하이다. 이 값을 초과하면 다른 결정상이 형성되어 기질과 다른 열팽창계수가 되므로 바람직하지 않다. 멀라이트량 70중량%(No.1-7) 및 멀라이트량 80중량%(No.22-28)에 대하여 소결 첨가제중의 SiO2량과 기판의 굽힘강도의 관계를 제2도에 나타내었다. 굽힘 시험은 JIS규격에 의거하여 4점 굽힘법으로 시험하였다. 제2도에서 유리량을 증가시킴에 따라 굽입강도가 급격히 증가하는 경향이 있음을 알 수 있다. 즉 혼합물이 멀라이트 70중량%인 경우 굽힘강도가 180MPa 이상이 되는 것은 소결 첨가제중의 80중량% 보다 많은 조성량이 되고 또 멀라이트 80중량%인 경우는 소결 첨가제중의 SiO2량의 75중량% 보다 많은 조성량이다.
제3도는 첨가된 SiO2량과 굽힘강도를 나타내는 도면이다. 그래프로 도시한 바와 같이 SiO2를 첨가함에 따라 멀라이트의 소결성이 좋아지고 급격히 기계강도가 향상된다.
[표 2]
Figure kpo00004
[표 3]
Figure kpo00005
제4도는 첨가된 Al2O3양과 굽힘강도간의 관계를 나타낸 도이다. 그래프로부터 명백한 바와 같이 Al2O3를 첨가하면 강도는 급격히 감소된다. 첨가된 Al2O3의 양은 가급적 5% 이하가 바람직하다. 소결 첨가제중의 SiO2양과 유전율간의 관계는 제5도의 도시와 같다.
이 그래프에서 멀라이트 함유량은 70중량% 또는 80중량%이다. 유전율은 1MHz의 일정한 주파수에서 측정된다. 유전율은 소결 첨가제중의 SiO2량의 증가에 따라 감소되는 것으로 나타난다. 멀라이트 함유량이 80중량%이며, 소결 첨가제중의 SiO2함유량이 85중량% 이상일 경우 유전율은 6.7 미만이고, 멀라이트 함유량이 70중량%이고 소결 첨가제중의 SiO2량이 약 50중량% 일지라도 유전율은 6.7 미만이 된다.
제6도는 유전율과 첨가된 SiO2양간의 관계를 나타낸다. SiO2를 첨가하면 유전율을 급격히 하강시킨다. 특히 15% SiO2가 첨가될때 급격히 하강되므로 15% SiO2을 첨가하는 것이 바람직하다.
제7도는 각 샘플의 소성온도와 소성수측율간의 관계를 나타낸다. 그래프로부터 알 수 있듯이 실시예 1의 샘플은 1580℃ 이상의 온도에서 일정한 수축율을 가지며, 4.1% MgO 성분으로된 샘플 No.1과 전체중량에 2.7%의 CaO와 Na2O의 성분으로된 샘플 No.50에서의 소성 수측율이 1400~1700사이의 소성온도에서 변화하고 일정하지 않다. 전기 오븐에서 상당량의 원료를 소성하는 경우 불리하게도 장소마다 온도가 달라 동일 조성물을 가진 원료는 상이한 소성 수축율을 갖게되고 불균질한 제품을 생산하게 한다. 세라믹 절연기판층에서 첨가된 Al2O3의 양과 Al2O3·SiO2의 양간의 관계는 제8도에 도시되어 있다.
그래프로부터 명백한 바와 같이 Al2O3의 첨가양이 증가함에 따라 Al2O3·SiO2가 증가한다. 그 결과로 소결 첨가제중에 SiO2함유량이 80중량% 이상이고 멀라이트 함유량이 70중량%인 경우와 소결 첨가제중에 함유량이 85중량% 이상이며 멀라이트 함유량이 80중량%일 경우 굽힘강도는 크고 유전율은 작다.
이들 조성물을 가진 각 세라믹 절연 기판층의 소결체내에서 결정상을 확인하기 위하여 X-선 회절법이 사용된다. 알카리토류 금속산화물(MgO)의 함유량이 1중량% 이상일때 Al2O3·MgO와 2Al2O3·2MgO.5SiO2는 소성 과정중에 제조되지만 충분한 소성이 진행되는 1600℃의 근방에서는 3Al2O3·2SiO2와 Al2O3·SiO2의 결정상외에 Al2O3·MgO 및 SiO2에서 형성된 결정상이 많으므로 확인하기가 어렵다. 그 결과로 각 온도에서 소성 수축율은 일정하지 못하며 상당히 분산된다.
한편 알카리토류 금속산화물(MgO)이 1중량% 이하일때 Al2O3·MgO와 2Al2O3.5SiO2는 소성 과정중에 첨가된 상당량의 SiO2와 함께 형성되나 충분한 소성이 이루어지는 1600℃의 근방에서는 3Al2O3·2SiO2와 Al2O3·SiO2만이 존재하여 안정한 결정상으로 형성된다. 그 결과로 1500℃ 보다 더 높은 온도, 즉 충분한 소성이 이루어지는 온도에서는 결정상이 변화되지 않으며, 또한 소성 수축율은 안정하다. 이러한 경향은 표 1에서 샘플 No.29256과 동일하다. 즉 알카리 금속산화물과 알카리토류 금속산화물의 전체량이 1중량% 이상일때 굽힘강도는 180MPa 이하이거나 유전율은 6.7이상이다. 더구나 소성후의 결정상은 안정하지 못하며, 불안정한 결정상은 3Al2O3·2SiO2와 Al2O3·SiO2의 결정상과 마찬가지로 형성된다.
한편 알카리 금속산화물과 알카리토류 금속산화물의 전체양이 1중량% 이하일 경우 굽힘강도는 180MPa 이상이고 유전율은 6.7 이하이다. 또한 소성후 결정상은 안정하며 소성온도가 1550℃ 이상에서는 단 두가지의 결정상 3Al2O3·2SiO2와 Al2O3·SiO2만이 남게 된다. 바꾸어 말하면 알카리 금속산화물과 알카리토류 금속산화물은 3Al2O3·2SiO2와 Al2O3·SiO2결정상내에 확산된 고용제이다.
표 1에 도시된 조성으로 이루어진 세라믹 절연기판층의 열팽창계수는 40~60×10-7/℃(실온~℃500) 범위에 있게 되고, 이는 텅스텐의 열팽창계수 45×10-7/℃(실온~500℃)에 일치한다. 그러므로 세라믹 절연기판층과 도체층 및 관통 고체들간의 열팽창계수의 차이로 인한 열변형은 적어지며 그에 의하여 균열이 발생되지 않는다.
알카리 금속산화물과 알카리토류 금속산화물의 전체량이 1중량%(표 1) 이하인 조성을 가진 샘플에서 코바르핀의 인장강도는 41㎏/pin 이상이며, 실제 사용하기에는 충분히 높은 강도이다. 즉 -65℃와 150℃사이에서 2000번 이상의 열싸이클 시험을 한 후일지라도 반도체 부품의 솔더 접합부에서는 단선이 발생되지 않는다. 그러므로 가혹한 사용 조건하에서도 접합부의 충분한 사용 수명을 보장하도록 강도는 매우 높다. 이 원인은 소결체의 열팽창계수가 반도체 부품으로 사용되는 실리콘 반도체의 열팽창계수 35×10-7/℃(실온~500℃)와 갈륨비소 반도체의 열팽창계수 65×10-7/℃(실온~500℃) 모두에 가깝기 때문이며, 실리콘 반도체와 갈륨비소 반도체의 하이브리드형 다층세라믹 배선회로기판에서는 가열될 경우 회로기판과 반도체부품간의 신장율에서의 차가 없기 때문에 열변형이 솔더 접속부에서 거의 발생되지 않게 한다.
내부 배선 도체를 통과하는 신호 전파 지연시간은 8.4ms/m 이하이다. 이 값은 세라믹 절연기판층의 유전율 6.7과 일치한다. 알루미나의 세라믹 절연기판층은 약 9.5의 유전율을 갖으며 신호 전파 지연시간은 10.2ns/m이다. 이는 신호 전파 지연시간이 본 실시예에 따르면 17% 이상 감소된다는 것을 의미한다.

Claims (17)

  1. 일체로 적층되는 다수의 세라믹 절연기판층, 각 세라믹 절연기판층에 형성되는 소정 패턴을 가지는 도체층과 소정 패턴을 가진 각 도체층을 상호 연결하여 소정의 배선회로를 형성하도록 각 세라믹 기판층의 소정위치에 형성한 관통공 도체들을 구비하며, 도체층과 관통공 도체가 텅스텐이나 몰리브덴중의 어느 하나로 제조되게한 다층세라믹 배선회로기판에 있어서, 멀라이트 결정과 알루미늄 산화물 결정 및 이산화규소의 복합산화물의 몰비를 1 : 0.7-1로 조성하여 이루어진 세라믹 절연기판층들과 결정사이의 간극을 메꾸는 비정질 이산화규소와, 알카리 금속산화물과 알카리토류 금속산화물로 이루어진 그룹으로부터 선택된 적어도 한가지 이상의 혼합물들로 구성되게한 것을 특징으로 하는 다층세라믹 배선회로기판.
  2. 제1항에 있어서, 복합산화물의 결정이 실리마나이트, 안달러지트와 기아나이트로 이루어진 그룹으로부터 선택된 적어도 한가지 이상의 물질로 되게한 것을 특징으로 하는 다층세라믹 배선회로기판.
  3. 제1항에 있어서, 멀라이트중의 알루미늄 산화물과 이산화규소의 몰비가 3-4 : 2로 되게한 것을 특징으로 하는 다층세라믹 배선회로기판.
  4. 제1항에 있어서, 상기 세라믹 절연기판층의 열팽창계수는 40-60×10-7/℃인 것을 특징으로 하는 다층세라믹 배선회로기판.
  5. 제1항에 있어서, 세라믹 절연기판층의 유전율이 6.7 이하로한 것을 특징으로 하는 세라믹 배선회로기판.
  6. 일체로 적층되는 다수이 세라믹 절연기판층, 각 세라믹 절연기판층상에 소정 패턴을 가지는 도체증과, 소정 패턴을 가진 각 도체층을 상호 연결하여 소정의 배선회로를 형성하도록 각 세라믹 기판층의 소정위치에 형성한 관통공 도체들을 구비하며, 도체층과 관통공 도체가 텅스텐이나 몰리브덴중의 어느 하나로 제조되게한 다층세라믹 배선회로기판을 제조하는 방법에 있어서, 상기 세라믹 절연기판층은 평균입자 크기가 5㎛ 이하인 70중량%의 멀라이트분말, 평균입자 크기가 2㎛ 이하인 10-30중량%의 이산화규소분말, 평균입자 크기가 1㎛ 이하인 15중량% 이하의 알루미늄 산화물분말과, 알카리 금속산화물과 알카리토류 금속산화물로 이루어진 그룹으로부터 선택된 적어도 한가지 이상의 1중량% 이하의 금속 산화물분말을 혼합하고 소성 수축율이 도체층과 관통공 도체와 함께 동시에 일정하게 되는 온도 이상에서 가압 성형된 혼합물을 소성하며, 그에 따라 제조된 세라믹 절연기판층이 멀라이트, 실리마나이트, 안달러지트와 키아나이트의 결정, 결정들사이의 간극을 메꾸는 비정질 이산화규소와 고용체의 결정중에 실지로 용해된 알카리 금속산화물 및 알카리토류 금속산화물로 이루어진 그룹으로부터 선택된 적어도 한가지 이상의 물질로 이루어져서 열팽창계수가 40-60×10-7/℃이고 유전율이 6.7 이하로 되게한 것을 특징으로 하는 다층세라믹 배선회로기판을 제조하는 방법.
  7. 제6항에 있어서, 혼합이 70-80중량%의 멀라이트, 15-30중량%의 이산화규소, 5중량% 산화알루미늄과 1중량% 이하의 산화 마그네숨들로 이루어지게한 것을 특징으로 하는 다층세라믹 배선회로기판을 제조하는 방법.
  8. 제7항에 있어서, 혼합물이 72중량%의 멀라이트, 25-27중량%의 이산화규소, 1.0-2.0중량%의 산화 알루미늄과 0.4~0.8중량%의 산화마그네슘들로 이루어지게한 것을 특징으로 하는 다층세라믹 배선회로기판을 제조하는 방법.
  9. 제6항에 있어서, 혼합물에서 멀라이트중의 산화 알루미늄과 이산화규소의 몰비가 3-4; 2로 되게한 것을 특징으로 하는 다층세라믹 배선회로기판을 제조하는 방법.
  10. 제6항에 있어서, 소성온도가 1,550~1,680℃로 되게한 것을 특징으로 하는 다층세라믹 배선회로기판을 제조하는 방법.
  11. 제10항에 있어서, 소성온도가 1,580~1,620℃로 되게한 것을 특징으로 하는 다층세라믹 배선회로기판을 제조하는 방법.
  12. 다층세라믹 배선회로기판 제조방법에 있어서, 70중량% 이상의 멀라이트분말과 10~30중량%의 이산화규소분말과, 15중량% 이하의 산화알루미늄과 1중량% 이하의 금속 산화분말의 혼합물을 형성하고; 상기 혼합물에 수지를 첨가하고; 상기 혼합물에 가소제를 첨가하고; 슬러리를 형성하도록 혼합물, 수지, 가소제를 혼합하고; 혼합된 혼합물을 다수의 그린시트로 형성하고; 상기 그린시트내의 구멍을 통해 형성하고; 관통공을 도체반죽물로 채우고; 상기 그린시트상에 소정회로를 프린팅하며; 그린시트개개의 관통공이 또 다른 그린시트상의 관통공과 정렬되도록 다수의 상기 그린시트를 스택킹하고; 소성수축물이 일정하게되는 온도이상의 온도에서 스택된 구조체를 소성하는 것을 포함하는 것을 특징으로 하는 다층세라믹 배선회로기판 제조방법.
  13. 제12항에 있어서, 상기 멀라이트분말의 이산화규소에 산화알루미늄의 몰비는 3-4 : 2이며, 상기 멀라이트는 5㎛ 이하의 평균입자 크기를 갖고, 상기 이산화규소분말은 2㎛ 이하의 평균입자 크기를 갖는 알루미나분말이며; 상기 금속 산화물분말은 알칼리금속 산화물과 알카리토류 금속산화물로 구성되는 그룹으로부터 선택되어지는 것을 특징으로 하는 다층세라믹 배선회로기판 제조방법.
  14. 제13항에 있어서, 상기 금속산화물분말은 산화마그네슘인 것을 특징으로 하는 다층세라믹 배선회로기판 제조방법.
  15. 제12항에 있어서, 상기 혼합물은 70~80중량%의 멀라이트분말과, 15~30중량%의 이산화규소분말과, 1~4중량%의 산화알루미늄분말과, 1중량% 이하의 산화마그네슘으로 구성된 것을 특징으로 하는 다층세라믹 배선회로기판 제조방법.
  16. 제15항에 있어서, 상기 혼합물은 72중량%의 멀라이트분말과, 25~27중량%의 이산화규소분말과, 1~2중량%의 산화알루미늄분말과 0.4~0.8중량%의 산화마그네슘으로 구성된 것을 특징으로 하는 다층세라믹 배선회로기판 제조방법.
  17. 제12항에 있어서, 상기 그린시트는 두께가 0.23㎜인 것을 특징으로 하는 다층세라믹 배선 회로기판 제조방법.
KR1019860003946A 1985-05-21 1986-05-21 다층 세라믹 배선회로기판 및 그 제조방법 KR920000968B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP109112 1985-05-21
JP85-109112 1985-05-21
JP60109112A JPS61266350A (ja) 1985-05-21 1985-05-21 配線回路用セラミック基板

Publications (2)

Publication Number Publication Date
KR860009605A KR860009605A (ko) 1986-12-23
KR920000968B1 true KR920000968B1 (ko) 1992-01-31

Family

ID=14501863

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860003946A KR920000968B1 (ko) 1985-05-21 1986-05-21 다층 세라믹 배선회로기판 및 그 제조방법

Country Status (5)

Country Link
US (1) US4736276A (ko)
EP (1) EP0202858B1 (ko)
JP (1) JPS61266350A (ko)
KR (1) KR920000968B1 (ko)
DE (1) DE3682824D1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0610927B2 (ja) * 1985-04-05 1994-02-09 株式会社日立製作所 セラミック基板の製造方法
US5015609A (en) * 1986-09-16 1991-05-14 Lanxide Technology Company, Lp Ceramic composite structures having intrinsically fitted encasement members thereon and methods of making the same
US4775596A (en) * 1987-02-18 1988-10-04 Corning Glass Works Composite substrate for integrated circuits
JP2760541B2 (ja) * 1988-03-02 1998-06-04 新光電気工業株式会社 セラミック組成物
DE3814863A1 (de) * 1988-05-02 1989-11-16 Siemens Ag Verfahren zum herstellen von vielschichtenkeramik auf silikatbasis
US4914813A (en) * 1988-11-25 1990-04-10 Innovative Packing Technology Refurbishing of prior used laminated ceramic packages
US4996630A (en) * 1989-09-27 1991-02-26 Plessey Electronic Systems Corp. Hybrid module electronics package
USRE34291E (en) * 1989-09-27 1993-06-22 Gec-Marconi Electronic Systems Corp. Hybrid module electronics package
CA2036771A1 (en) * 1990-02-22 1991-09-30 Jun Inasaka Multilayer ceramic wiring substrate and pin connecting structure
JPH0829993B2 (ja) * 1991-09-23 1996-03-27 インターナショナル・ビジネス・マシーンズ・コーポレイション セラミツク複合構造及びその製造方法
JPH06169174A (ja) * 1992-08-17 1994-06-14 Praxair Technol Inc 多層セラミック構造物からのバインダー除去
US5673478A (en) * 1995-04-28 1997-10-07 Texas Instruments Incorporated Method of forming an electronic device having I/O reroute
US6081026A (en) * 1998-11-13 2000-06-27 Fujitsu Limited High density signal interposer with power and ground wrap
US6239485B1 (en) 1998-11-13 2001-05-29 Fujitsu Limited Reduced cross-talk noise high density signal interposer with power and ground wrap
US6762367B2 (en) * 2002-09-17 2004-07-13 International Business Machines Corporation Electronic package having high density signal wires with low resistance
CN100352319C (zh) * 2002-09-20 2007-11-28 日本特殊陶业株式会社 由树脂制成的带有插脚的电路板
JP4566866B2 (ja) * 2005-09-07 2010-10-20 新光電気工業株式会社 半導体パッケージ、半導体パッケージの実装構造、半導体パッケージの製造方法
CN108530021A (zh) * 2018-04-16 2018-09-14 广东金意陶陶瓷集团有限公司 一种高导热的电热瓷砖及制作方法
JP7257503B2 (ja) * 2019-03-29 2023-04-13 京セラ株式会社 配線基板、電子装置用パッケージ及び電子装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB678636A (ko) *
GB736148A (en) * 1952-02-01 1955-09-07 Morgan Crucible Co Ceramic materials
US3773532A (en) * 1972-07-13 1973-11-20 Taylors Sons Co Chas Mullite-chrome refractory
US4272500A (en) * 1978-05-08 1981-06-09 International Business Machines Corporation Process for forming mullite
JPS55139709A (en) * 1979-04-18 1980-10-31 Fujitsu Ltd Method of fabricating mullite substrate
JPS57115895A (en) * 1981-01-12 1982-07-19 Hitachi Ltd Mullite sintered material and method of producing same
US4396720A (en) * 1982-07-06 1983-08-02 Corning Glass Works Transparent glass-ceramics containing mullite
JPS6014494A (ja) * 1983-07-04 1985-01-25 株式会社日立製作所 セラミツク多層配線基板およびその製造方法
JPS60136294A (ja) * 1983-12-23 1985-07-19 株式会社日立製作所 セラミック多層配線回路板
US4528275A (en) * 1984-06-04 1985-07-09 General Electric Company Mullite-cordierite composite ceramic and method for preparation
JPS6136168A (ja) * 1984-07-27 1986-02-20 株式会社日立製作所 多層回路板とその製造方法

Also Published As

Publication number Publication date
EP0202858B1 (en) 1991-12-11
US4736276A (en) 1988-04-05
JPH0524107B2 (ko) 1993-04-06
EP0202858A2 (en) 1986-11-26
EP0202858A3 (en) 1987-08-05
KR860009605A (ko) 1986-12-23
JPS61266350A (ja) 1986-11-26
DE3682824D1 (de) 1992-01-23

Similar Documents

Publication Publication Date Title
KR920000968B1 (ko) 다층 세라믹 배선회로기판 및 그 제조방법
EP0132740B1 (en) Method of forming a dielectric substrate
JP3793560B2 (ja) 低温焼成磁器およびその製造方法
JP2003342060A (ja) ガラスセラミック焼結体および配線基板
JP2001342063A (ja) 低温焼成磁器組成物、低温焼成磁器とその製造方法、並びにそれを用いた配線基板とその製造方法
JP2012167008A (ja) ガラスセラミック組成物、ガラスセラミック焼結体並びにそれを用いた配線基板とその実装構造
JP2523266B2 (ja) 配線回路用セラミック基板の製造方法
JP2004256346A (ja) ガラスセラミック組成物、ガラスセラミック焼結体とその製造方法、並びにそれを用いた配線基板とその実装構造
JP2004256347A (ja) ガラスセラミック組成物、ガラスセラミック焼結体とその製造方法、並びにそれを用いた配線基板とその実装構造
JP3420426B2 (ja) 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板
JP2002053369A (ja) セラミック焼結体およびそれを用いた配線基板
JP2648470B2 (ja) 配線回路用セラミック基板
JP2007119288A (ja) ガラスセラミック焼結体およびその製造方法並びに配線基板
JP3441924B2 (ja) 配線基板およびその実装構造
JP3556475B2 (ja) 高周波用磁器組成物および高周波用磁器の製造方法
JPH04357162A (ja) セラミック材料
JP2005015284A (ja) 低温焼成磁器およびその製造方法、並びに配線基板
JP2006232645A (ja) ガラスセラミック組成物、ガラスセラミック焼結体並びにそれを用いた配線基板とその実装構造
JPH10158032A (ja) ガラスセラミック焼結体およびそれを用いた多層配線基板
JP3441950B2 (ja) 配線基板およびその実装構造
JP3793558B2 (ja) 高周波用磁器
JP2004231453A (ja) ガラスセラミック組成物、ガラスセラミック焼結体並びにそれを用いた配線基板と、その実装構造
JPH09175855A (ja) 低温焼成磁器組成物
JP2005179137A (ja) 高周波伝送特性に優れた磁器
JP2003165765A (ja) ガラスセラミック組成物およびガラスセラミックスの製造方法、並びに配線基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20001230

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee