KR900019257A - 쌍극 범프 트랜지스터와 그 트랜지스터 제조 방법 - Google Patents
쌍극 범프 트랜지스터와 그 트랜지스터 제조 방법 Download PDFInfo
- Publication number
- KR900019257A KR900019257A KR1019900006773A KR900006773A KR900019257A KR 900019257 A KR900019257 A KR 900019257A KR 1019900006773 A KR1019900006773 A KR 1019900006773A KR 900006773 A KR900006773 A KR 900006773A KR 900019257 A KR900019257 A KR 900019257A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- region
- transistor
- bump
- bipolar
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims 2
- 238000000034 method Methods 0.000 claims 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 8
- 239000002019 doping agent Substances 0.000 claims 6
- 229910052751 metal Inorganic materials 0.000 claims 6
- 239000002184 metal Substances 0.000 claims 6
- 238000001259 photo etching Methods 0.000 claims 5
- 239000000463 material Substances 0.000 claims 4
- 235000012239 silicon dioxide Nutrition 0.000 claims 4
- 239000000377 silicon dioxide Substances 0.000 claims 4
- 230000001939 inductive effect Effects 0.000 claims 3
- 229920002120 photoresistant polymer Polymers 0.000 claims 3
- 239000000758 substrate Substances 0.000 claims 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims 2
- 239000011248 coating agent Substances 0.000 claims 2
- 238000000576 coating method Methods 0.000 claims 2
- 238000000151 deposition Methods 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 claims 1
- 229910052763 palladium Inorganic materials 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05664—Palladium [Pd] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Bipolar Transistors (AREA)
- Wire Bonding (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 쌍극 범프 트랜지스터의 평면도, 제2도는 선 A-A를 따라 절취한 단면도.
Claims (9)
- 도핑재가 두껍게 도포된 하부층(2)과 도핑제가 얇게 도포된 상부층(3)으로 구성되는 제1전도도 형태의 기판(1)과 : 상부층(3)의 표면(31)에서 하부층(2)으로 연장하여 경계부분을 형성하는 제1전도도 형태에 대해 도핑재가 두껍게 도포된 콜렉터 영역(4)과 : 상기 경계 부분내의 상부층(3)과, 콜렉터 영역(4)으로부터 소정의 길이에 포함되는 제2전도도 형태의 베이스 영역(7)과 : 상기 베이스 영역(7)내에 있는 제1전도도 형태의 에미터 영역(8)과 : 상기 콜렉터 영역(4), 상기 베이스 영역(7) 및 상기 에미터 영역(8)을 부분으로 덮어 절연층(6)에 의해 분리되는 표면(31)의 금속층(91, 92, 93)과 : 상기 콜렉터 영역(4), 상기 베이스 영역(7) 및 상기 에미터 영역(8)내의 금속층(91, 92, 39)상에 배치되는 접촉 범프(11, 12, 13)를 구비하는 것을 특징으로 하는 쌍극 범프 트랜지스터.
- 제1항에 있어서, 상기 절연층(6)은 실리콘 이산화물로 구성되는 것을 특징으로 하는 쌍극 범프 트랜지스터.
- 제1항 또는 제2항에 있어서, 상기 금속층(91, 92, 93)은 팔라듐을 구성되는 것을 특징으로 하는 쌍극 범프 트랜지스터.
- 제1항 내지 제3항중 어느 한 항에 있어서, 상기 에미터 및 베이스 영역(7, 8)은 겹쳐지게 되는 것을 특징으로 하는 쌍극 범프 트랜지스터.
- 제1항 내지 제4항중 어느 한 항에 있어서, 상기 상부층(3)은 에피택셜층인 것을 특징으로 하는 쌍극 범프 트랜지스터.
- a)도핑재가 두껍게 도포된 하부층(2)과 도핑재가 얇게 도포된 상부층으로 구성되는 제1도 전도도 형태의 기판(1)을 제공하는 단계와 : b)콜렉터 영역이 형성되는 제1포토 에칭 공정에서 기판(31)의 표면(31)상에 있는 실리콘 이산화물층(6)을 용착하는 단계 및 그 실리콘 이산화물층(6)을 제거하는 단계와 : c)콜렉터 영역(4)을 형성하기 위해 제1전도 형태의 도팬트를 유도하는 단계와 동시에 도포 절연층(6)을 다시 형성하는 단계와 : d)제2포토 에칭 공정에서 베이스 영역내의 홀을 개방하는 단계 및 제2전도도 형태의 도팬트를 유도하는 단계와 동시에 상기 도포 절연층(6)을 형성하는 단계와 : e)에미터 영역내의 홀을 개방하는 단계와 동시에 제3포토 에칭공정으로 콜렉터 영역의 표면적을 다시 노출시키는 단계와 : f)에미터 영역(8)을 형성하기 위해 제1전도도 형태의 도팬트를 유도하는 단계와 동시에 콜렉터 영역(4)의 표면적(41)에서 도팬트 중심부를 증가시키는 단계와 : g)제4포토 에칭공정에서 베이스 영역(7)용 접촉 윈도우를 개방하는 단계와 : h)금속층(9)을 융착하는 단계와 : i)포토 레지스트층(10)을 가진 금속(9)을 도포하는 단계와 제5포토 에칭공정으로 접촉 범프용 홀을 형성하기 위해 패턴닝 하는 단계와 : j)포토 레지스트층(10)내의 홀에 접촉 범프를 (11, 12, 13)형성하는 단계와 : k)포토 레지스트층(10)과 금속층(9)의 일부분을 제거하는 단계를 포함하는 것을 특징으로 하는 특허 청구 범위 제1항 내지 제5항중 어느 한 항에 기재된 바와 같은 트랜지스터 제조방법.
- 제6항에 있어서, 상기 도팬트는 이온 이식 공정후 구동 공정으로 유도되는 것을 특징으로 하는 트랜지스터 제조 방법.
- 제6항에 있어서, 상기 도팬트는 확산 공정으로 유되는 것을 특징으로 하는 트랜지스터 제조 방법.
- 제6항 내지 제8항중 어느 한 항에 있어서, 상기 절연층(6)은 실리콘 이산화물로 구성되는 것을 특징으로 하는 트랜지스터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP89108693.6 | 1989-05-13 | ||
EP89108693A EP0397898B1 (de) | 1989-05-13 | 1989-05-13 | Bipolarer Bump-Transistor und Verfahren zur Herstellung |
Publications (2)
Publication Number | Publication Date |
---|---|
KR900019257A true KR900019257A (ko) | 1990-12-24 |
KR0169471B1 KR0169471B1 (ko) | 1999-01-15 |
Family
ID=8201363
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900006773A KR0169471B1 (ko) | 1989-05-13 | 1990-05-12 | 바이폴라 범프 트랜지스터 및 그 제조 방법 |
Country Status (6)
Country | Link |
---|---|
EP (1) | EP0397898B1 (ko) |
JP (1) | JPH033335A (ko) |
KR (1) | KR0169471B1 (ko) |
DE (1) | DE58908114D1 (ko) |
HK (1) | HK93497A (ko) |
MY (1) | MY110261A (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5444300A (en) * | 1991-08-09 | 1995-08-22 | Sharp Kabushiki Kaisha | Semiconductor apparatus with heat sink |
JP2913077B2 (ja) * | 1992-09-18 | 1999-06-28 | シャープ株式会社 | 半導体装置 |
DE102004025773B4 (de) * | 2004-05-26 | 2008-08-21 | Siemens Ag | Elektronisches Bauelement mit thermisch voneinander isolierten Bereichen |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3475665A (en) * | 1966-08-03 | 1969-10-28 | Trw Inc | Electrode lead for semiconductor active devices |
US3997910A (en) * | 1975-02-26 | 1976-12-14 | Rca Corporation | Semiconductor device with solder conductive paths |
US4187599A (en) * | 1975-04-14 | 1980-02-12 | Motorola, Inc. | Semiconductor device having a tin metallization system and package containing same |
US4182781A (en) * | 1977-09-21 | 1980-01-08 | Texas Instruments Incorporated | Low cost method for forming elevated metal bumps on integrated circuit bodies employing an aluminum/palladium metallization base for electroless plating |
NL8600021A (nl) * | 1986-01-08 | 1987-08-03 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij op een halfgeleiderlichaam een metallisatie met een dikke aansluitelektrode wordt aangebracht. |
-
1989
- 1989-05-13 DE DE58908114T patent/DE58908114D1/de not_active Expired - Fee Related
- 1989-05-13 EP EP89108693A patent/EP0397898B1/de not_active Expired - Lifetime
-
1990
- 1990-03-20 MY MYPI90000429A patent/MY110261A/en unknown
- 1990-05-12 KR KR1019900006773A patent/KR0169471B1/ko not_active IP Right Cessation
- 1990-05-14 JP JP2124003A patent/JPH033335A/ja active Pending
-
1997
- 1997-06-26 HK HK93497A patent/HK93497A/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DE58908114D1 (de) | 1994-09-01 |
EP0397898A1 (de) | 1990-11-22 |
MY110261A (en) | 1998-03-31 |
JPH033335A (ja) | 1991-01-09 |
KR0169471B1 (ko) | 1999-01-15 |
EP0397898B1 (de) | 1994-07-27 |
HK93497A (en) | 1997-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920005345A (ko) | 터널 주입형 반도체장치 및 그 제조방법 | |
KR890007434A (ko) | 반도체 장치 제조방법 | |
KR940020594A (ko) | 에스오아이(SOI : silicon on insulator) 구조의 반도체 장치 제조방법 | |
KR890003038A (ko) | 페데스탈 구조를 가지는 반도체 제조 공정 | |
KR900001000A (ko) | 단일 폴리실리콘 자기-정합 트랜지스터 및 이의 제조 방법 | |
KR960019784A (ko) | 반도체장치 및 그의 제조방법 | |
KR900001003A (ko) | 반도체장치의 제조방법 | |
KR970077750A (ko) | 광학 반도체 소자 및 이의 제조 방법 | |
KR910003829A (ko) | 고전압 반도체 장치 및 제조 과정 | |
KR890012359A (ko) | 반도체 장치 및 그 제조방법 | |
US3945857A (en) | Method for fabricating double-diffused, lateral transistors | |
KR900019127A (ko) | 반도체 장치 및 제조방법 | |
KR910019258A (ko) | 반도체장치 및 그 제조방법 | |
KR900019257A (ko) | 쌍극 범프 트랜지스터와 그 트랜지스터 제조 방법 | |
KR950021526A (ko) | 반도체 장치 및 그의 제조방법 | |
KR910008859A (ko) | 헤테로 접합 바이폴라 트랜지스터 제조 방법 | |
KR890011035A (ko) | 집적회로 제조방법 및 전기접속 형성방법 | |
KR920013788A (ko) | 단일의 폴리(poly) 바이폴라 공정중에 쇼트키 장벽 다이오드를 제조하는 개선된 방법 | |
KR890005882A (ko) | 수직 반도체 소자 | |
KR910005458A (ko) | 반도체장비의 제조방법 | |
JPS5923544A (ja) | 半導体装置の製造方法 | |
KR950007035A (ko) | 감소된 접합용량의 반도체 장치 제조방법 | |
KR880014690A (ko) | 상부측 기판 접촉부를 갖고 있는 cmos 집적회로 및 이의 제조방법 | |
KR0152897B1 (ko) | 바이폴라소자 및 그 제조방법 | |
US3913214A (en) | Method of producing a semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |