KR900001000A - 단일 폴리실리콘 자기-정합 트랜지스터 및 이의 제조 방법 - Google Patents

단일 폴리실리콘 자기-정합 트랜지스터 및 이의 제조 방법 Download PDF

Info

Publication number
KR900001000A
KR900001000A KR1019890008877A KR890008877A KR900001000A KR 900001000 A KR900001000 A KR 900001000A KR 1019890008877 A KR1019890008877 A KR 1019890008877A KR 890008877 A KR890008877 A KR 890008877A KR 900001000 A KR900001000 A KR 900001000A
Authority
KR
South Korea
Prior art keywords
forming
material layer
layer
region
masking
Prior art date
Application number
KR1019890008877A
Other languages
English (en)
Other versions
KR0139805B1 (ko
Inventor
이. 브라이튼 제프리
Original Assignee
엔. 라이스 머레트
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔. 라이스 머레트, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 엔. 라이스 머레트
Publication of KR900001000A publication Critical patent/KR900001000A/ko
Application granted granted Critical
Publication of KR0139805B1 publication Critical patent/KR0139805B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)

Abstract

내용 없음

Description

단일 폴리실리콘 자기-정합 트랜지스터 및 이의 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 제1처리 공정 단계후의 본 발명의 트랜지스터의 제1실시예의 단면도.
제2도는 제2처리 공정 단계후의 본 발명의 트랜지스터의 제1실시예의 단면도.
제3도는 제3처리 공정 단계후의 본 발명의 트랜지스터의 제1실시예의 단면도.
제4도는 제4처리 공정 단계후의 본 발명의 트랜지스터의 제1실시예의 단면도.
제5도는 제5처리 공정 단계후와 본 발명의 트랜지스터의 제1실시예의 단면도.

Claims (18)

  1. 자기-정합 트랜지스터를 제조하는 방법에 있어서, 반도체 표면에 베이스 영역을 형성하는 스텝, 베이스 영역상에 물질층을 형성하는 스텝, 물질층을 도핑하는 스텝, 에미터 영역을 정하기 위해 물질층상에 제1마스킹층을 형성하는 스텝, 제1마스킹층의 측벽상에 스페이서 영역을 형성하는 스텝, 제1마스킹층 또는 측벽 영역하부에 있지 않은 물질층 부분의 상부에 제2마스킹층을 형성하는 스텝, 스페이서 영역을 제거하는 스텝, 제1 똔느 제2마스킹층에 덮혀지지 않은 물질층 부분을 제거하는 스텝, 및 물질층으로부터 베이스 영역내로 도펀트를 확산시키는 스텝을 포함하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서, 물질층을 형성하는 스텝이 베이스 영역상에 폴리실리콘층을 형성하는 스텝을 포함하는 것을특징으로 하는 방법.
  3. 제1항에 있어서, 제1마스킹층을 형성하는 스텝이, 물질층 상부에 있는 제1마스킹층을 형성하는 스텝, 및 에미터가 요구되는 베이스 영역상부에 있는 제1마스킹층의 일부분을 제거하는 스텝을 포함하는 것을 특징으로 하는 방법.
  4. 제3항에 있어서, 물질층을 도핑하는 스텝이 제1마스킹층의 제거된 부분하부에 있는 물질층 영역을 도핑하는 스텝을 포함하는 것을 특징으로 하는 방법.
  5. 제1항에 있어서, 제1마스킹층을 형성하는 스텝이, 물질층 상부에 있는 제1마스킹층을 형성하는 스텝, 및 에미터가 요구되는 베이스 영역 상부에 있지 않은 제1마스킹층 부분을 제거하는 스텝을 포함하는 것을 특징으로 하는 방법.
  6. 제5항에 있어서, 물질층을 도핑하는 스텝이 마스킹층을 형성하기 전에 물질층의 상부 표면을 도핑하는 스텝을 포함하는 것을 특징으로 하는 방법.
  7. 제6항에 있어서, 제1마스킹층의 제거된 부분하부에 있는 물질층의 상부 표면 부분을 제거하는 스텝을 포함하는 것을 특징으로 하는 방법.
  8. 제1항에 있어서, 스페이서 영역을 형성하는 스텝이, 물질층 및 제1마스킹층 상에 컨포멀 질화물층을 형성하는 스텝, 및 질화물층을 비등방성 에칭시키는 스텝을 포함하는 것을 특징으로 하는 방법.
  9. 제2항에 있어서, 제2 마스킹층을 형성하는 스텝이 물질층을 열적으로 산화시키는 스텝을 포함하는 것을 특징으로 하는 방법.
  10. 자기-정합 트랜지스터를 형성하는 방법에 있어서, 반도체 표면에 베이스 영역을 형성하는 스텝, 베이스 영역상에 물질층을 형성하는 스텝, 물질층을 노출시키고 베이스 영역내에 에미터를 정하는 윈도우를 갖는 물질층상부에 있는 제1마스킹층을 형성하는 스텝, 윈도우의 측벽상에 스페이서 영역을 형성하는 스텝, 정해진 에미터상부에 있는 물질층의 일부분을 도핑하는 스텝, 제1마스킹층 또는 스페이서 영역에 의해 덮혀지지 않은 물질층 부분상에 제2마스킹층을 형성하는 스텝, 스페이서 영역을 제거하는 스텝, 제1 또는 제2 마스킹층에 의해 덮혀지지 않은 물질층 부분을 제거하는 스텝, 및 물질층으로부터 베이스 영역내로 도펀트를 확산시키는 스텝을 포함하는 것을 특징으로 하는 방법.
  11. 제10항에 있어서, 물질층을 도핑하는 스텝이 윈도우를 통해 물질층내로 도펀트를 이식시키는 스텝을 포함하는 것을 특징으로 하는 방법.
  12. 제10항에 있어서, 물질층내에 베이스 접촉영역을 정하기 위해 제1마스킹층 부분을 제거하는 스텝을 포함하는 것을 특징으로 하는 방법.
  13. 제12항에 있어서, 베이스 접촉 영역을 도핑하는 스텝을 포함하는 것을 특징으로 하는 방법.
  14. 자기-정합 트랜지스터를 형성하는 방법에 있어서, 반도체 표면에 베이스 영역을 형성하는 스텝, 베이스 영역상에 물질층을 형성하는 스텝, 물질층의 상부 표면을 도핑하는 스텝, 물질층상부에 있고, 베이스 영역내에 에미터를 정하는 제1마스킹층을 형성하는 스텝, 제1마스크에 덮혀지지 않은 상부 표면 부분을 제거하는 스텝, 제1마스크에 인접하여 스페이서 영역을 형성하는 스텝, 제1 마스킹층 또는 스페이퍼 영역에 의해 덮혀지지 않은 물질층 부분상부에 있는 제2마스크를 형성하는 스텝, 스페이서 영역을 제거하는 스텝, 제1 또는 제2마스킹층에 의해 덮혀지지 않는 물질층 부분을 제거하는 스텝, 및 물질층으로부터 베이스 영역내로 도펀트를 확산시키는 스텝을 포함하는 것을 특징으로 하는 방법.
  15. 제14항에 있어서, 스페이서 영역을 형성하는 스텝이, 제1마스크내의 물질층상에 컨포멀 질화물층을 형성하는 스텝, 및 질화물층을 비등방성 에칭시키는 스텝을 포함하는 것을 특징으로 하는 방법.
  16. 제15항에 있어서, 제2마스크를 형성하는 스텝이 제1마스킹 영역 또는 스스페이서 영역에 의해 덮혀지지 않은 물질층 부분을 열적으로 산화시키는 스텝을 포함하는 것을 특징으로 하는 방법.
  17. 제14항에 있어서, 베이스 접촉 영역을 정하기 위해 제2마스크 부분을 제거하는 스텝을 포함하는 것을 특징으로 하는 방법.
  18. 제17항에 있어서, 베이스 접촉 영역을 도핑하는 스텝을 포함하는 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890008877A 1988-06-28 1989-06-27 단일 실리콘 자기-정합 트랜지스터 및 이의 제조 방법 KR0139805B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US212,554 1988-06-28
US07/212,554 US4839305A (en) 1988-06-28 1988-06-28 Method of making single polysilicon self-aligned transistor
US212554 1988-06-28

Publications (2)

Publication Number Publication Date
KR900001000A true KR900001000A (ko) 1990-01-31
KR0139805B1 KR0139805B1 (ko) 1998-07-15

Family

ID=22791509

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890008877A KR0139805B1 (ko) 1988-06-28 1989-06-27 단일 실리콘 자기-정합 트랜지스터 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US4839305A (ko)
JP (1) JP2744808B2 (ko)
KR (1) KR0139805B1 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2728671B2 (ja) * 1988-02-03 1998-03-18 株式会社東芝 バイポーラトランジスタの製造方法
US5258644A (en) * 1988-02-24 1993-11-02 Hitachi, Ltd. Semiconductor device and method of manufacture thereof
US5001538A (en) * 1988-12-28 1991-03-19 Synergy Semiconductor Corporation Bipolar sinker structure and process for forming same
US5026663A (en) * 1989-07-21 1991-06-25 Motorola, Inc. Method of fabricating a structure having self-aligned diffused junctions
US4992848A (en) * 1990-02-20 1991-02-12 At&T Bell Laboratories Self-aligned contact technology
US5064774A (en) * 1991-02-19 1991-11-12 Motorola, Inc. Self-aligned bipolar transistor process
KR950000519B1 (ko) * 1991-02-28 1995-01-24 현대전자산업 주식회사 폴리실리콘층을 이용한 자기정렬콘택 제조방법
US5169794A (en) * 1991-03-22 1992-12-08 National Semiconductor Corporation Method of fabrication of pnp structure in a common substrate containing npn or MOS structures
US5279976A (en) * 1991-05-03 1994-01-18 Motorola, Inc. Method for fabricating a semiconductor device having a shallow doped region
US5200352A (en) * 1991-11-25 1993-04-06 Motorola Inc. Transistor having a lightly doped region and method of formation
WO1993016494A1 (en) * 1992-01-31 1993-08-19 Analog Devices, Inc. Complementary bipolar polysilicon emitter devices
JPH05226352A (ja) * 1992-02-17 1993-09-03 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5236853A (en) * 1992-02-21 1993-08-17 United Microelectronics Corporation Self-aligned double density polysilicon lines for ROM and EPROM
US6011283A (en) * 1992-10-19 2000-01-04 Hyundai Electronics America Pillar emitter for BiCMOS devices
KR950009813B1 (ko) * 1993-01-27 1995-08-28 삼성전자주식회사 반도체장치 및 그 제조방법
US5759881A (en) * 1993-09-10 1998-06-02 Micron Technology, Inc. Low cost well process
US5330924A (en) * 1993-11-19 1994-07-19 United Microelectronics Corporation Method of making 0.6 micrometer word line pitch ROM cell by 0.6 micrometer technology
US5444004A (en) * 1994-04-13 1995-08-22 Winbond Electronics Corporation CMOS process compatible self-alignment lateral bipolar junction transistor
US5378646A (en) * 1994-07-07 1995-01-03 United Microelectronics Corporation Process for producing closely spaced conductive lines for integrated circuits
US5548158A (en) * 1994-09-02 1996-08-20 National Semiconductor Corporation Structure of bipolar transistors with improved output current-voltage characteristics
US5659197A (en) * 1994-09-23 1997-08-19 Vlsi Technology, Inc. Hot-carrier shield formation for bipolar transistor
EP0766295A1 (en) * 1995-09-29 1997-04-02 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Process for forming a high frequency bipolar transistor structure comprising an oblique implantation step
KR0182000B1 (ko) * 1995-12-28 1999-04-15 김광호 바이폴라 트랜지스터의 제조방법
US5670417A (en) * 1996-03-25 1997-09-23 Motorola, Inc. Method for fabricating self-aligned semiconductor component
US6020246A (en) * 1998-03-13 2000-02-01 National Semiconductor Corporation Forming a self-aligned epitaxial base bipolar transistor
US6617220B2 (en) 2001-03-16 2003-09-09 International Business Machines Corporation Method for fabricating an epitaxial base bipolar transistor with raised extrinsic base
US20080238519A1 (en) * 2007-03-26 2008-10-02 Ashok Kumar Kapoor Signaling circuit and method for integrated circuit devices and systems
US20080237657A1 (en) * 2007-03-26 2008-10-02 Dsm Solution, Inc. Signaling circuit and method for integrated circuit devices and systems
US20090168508A1 (en) * 2007-12-31 2009-07-02 Dsm Solutions, Inc. Static random access memory having cells with junction field effect and bipolar junction transistors
US7943971B1 (en) 2008-12-17 2011-05-17 Suvolta, Inc. Junction field effect transistor (JFET) structure having top-to-bottom gate tie and method of manufacture

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4331708A (en) * 1980-11-04 1982-05-25 Texas Instruments Incorporated Method of fabricating narrow deep grooves in silicon
DE3242113A1 (de) * 1982-11-13 1984-05-24 Ibm Deutschland Gmbh, 7000 Stuttgart Verfahren zur herstellung einer duennen dielektrischen isolation in einem siliciumhalbleiterkoerper
US4640721A (en) * 1984-06-06 1987-02-03 Hitachi, Ltd. Method of forming bipolar transistors with graft base regions
US4610730A (en) * 1984-12-20 1986-09-09 Trw Inc. Fabrication process for bipolar devices
JPS61214567A (ja) * 1985-03-20 1986-09-24 Hitachi Ltd 半導体装置の製造方法
JPS61287233A (ja) * 1985-06-14 1986-12-17 Toshiba Corp 半導体装置の製造方法
JPS62140462A (ja) * 1985-12-16 1987-06-24 Nec Corp 半導体装置の製造方法
US4716126A (en) * 1986-06-05 1987-12-29 Siliconix Incorporated Fabrication of double diffused metal oxide semiconductor transistor

Also Published As

Publication number Publication date
JP2744808B2 (ja) 1998-04-28
JPH02125623A (ja) 1990-05-14
KR0139805B1 (ko) 1998-07-15
US4839305A (en) 1989-06-13

Similar Documents

Publication Publication Date Title
KR900001000A (ko) 단일 폴리실리콘 자기-정합 트랜지스터 및 이의 제조 방법
KR890007434A (ko) 반도체 장치 제조방법
KR920003502A (ko) 폴리게이트 프로세스용 규화물/금속캐패시터 및 그 제조방법
KR860007752A (ko) 반도체 장치
KR940010205A (ko) 고집적 반도체 소자의 콘택홀 형성 방법
KR960002884A (ko) 바이폴라 트랜지스터 및 mos 트랜지스터를 포함한 반도체 장치 제조 방법
KR950001901A (ko) 콘택홀 제조방법
KR910019143A (ko) 고성능 반도체 디바이스 및 그 제조방법
KR930001456A (ko) 자기 정합된 플레이너 모놀리딕 집적회로의 종적 트랜지스터 프로세스
KR880700473A (ko) Mos 트렌치 트랜지스터 장치 및 그 제조 방법
KR890012359A (ko) 반도체 장치 및 그 제조방법
KR890011104A (ko) 두꺼운 산화물 하부에 트랜지스터 베이스 영역을 형성하기 위한 방법
KR920022562A (ko) 반도체 집적 회로 제조방법
KR910019258A (ko) 반도체장치 및 그 제조방법
KR900019127A (ko) 반도체 장치 및 제조방법
KR930003368A (ko) 반도체 집적 회로의 제조방법
KR920003508A (ko) 반도체 디바이스 및 이를 제조하는 방법
KR900017203A (ko) 반도체 소자 제조 방법
KR930005106A (ko) 마스크롬의 제조방법
KR910005458A (ko) 반도체장비의 제조방법
KR950007035A (ko) 감소된 접합용량의 반도체 장치 제조방법
KR910005391A (ko) 반도체장치 및 그 제조방법
KR960043091A (ko) 반도체장치의 제조방법
KR970003803A (ko) 소자분리막 제조방법
KR890005883A (ko) 반도체 장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110225

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee