KR870001597A - 반도체 기억장치 - Google Patents
반도체 기억장치 Download PDFInfo
- Publication number
- KR870001597A KR870001597A KR1019860005399A KR860005399A KR870001597A KR 870001597 A KR870001597 A KR 870001597A KR 1019860005399 A KR1019860005399 A KR 1019860005399A KR 860005399 A KR860005399 A KR 860005399A KR 870001597 A KR870001597 A KR 870001597A
- Authority
- KR
- South Korea
- Prior art keywords
- channel transistor
- semiconductor memory
- circuit
- memory device
- driving
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 6 도는 본 발명에 따른 반도체 기억장치의 첫번째 실시예의 요부를 나타내는 회로도.
제 8 도는 본 발명에 따른 반도체 기억장치에 있어서 회로의 레이아웃(lay-out)을 나타내는 실시도.
제 9 도는 본 발명에 따른 반도체 기억장치에 있어서 회로 소자의 레이아웃을 나타내는 다른 실시도.
Claims (10)
- 반도체 기억장치에 있어서, 최소한 한쌍의 메모리 그룹으로 구성된 메모리 셀 어레이, 메모리 그룹 중, 첫번째 메모리 그룹에 연결된 칫번째 비트선 쌍, 메모리 그룹 중, 두번째 메모리 그룹에 연결된 두번째 비트선 쌍, 상기 첫번째 비트선쌍의 전위차간 감지하고 증폭하기 위하여 상기 두번째 메모리 그룹에 연결되고 P 채널 트랜지스터를 포함하는 첫번째 센스 증폭기. 상기 두번쩨 비트선 쌍의 전위차를 감지하고 증폭하기 위하여 상기 두번째 메모리 그룹에 연결되고 N 채널 트랜지스터를 포함하는 두번째 센스증폭기를 포함하고, 상기 첫번째와 두번째 센스증폭기가 상호 반대 위상으로 구동되는 것을 특징으로 하는 반도체 기억장치.
- 청구범위 제 1 항에 있어서, 상기 첫번째와 두번째 비트선 쌍의 고전위와 저전위 사이의 전압으로 각각 프리차지되는 반도체 기억장치.
- 청구범위 제 2 항에 있어서, 더우기 상기 첫번째 비트선 쌍에 연결되고 N 채널 트랜지스터를 포함하는 첫번째 액티브 리스토어 회로와, 상기 두번째 비트선 쌍에 연결되고 P 채널 트랜지스터를 포함하는 두번째 액티브 리스토어 회로를 포함하며, 상기 첫번째와 두번째 액티브 리스토어 회로는 상기 첫번째 센스증폭기와 상기 첫번째 액티브 리스토어 회로가 동시에 구동하지 않도록 상호 반대 위상으로 구동되는 반도체 기억장치.
- 청구범위 제 3 항에 있어서, 상기 첫번째 센스증폭기와 상기 두번째 액티브 리스토어 회로를 구성하는 상기 P 채널 트랜지스터가 상기 두번째 센스증폭기와 상기 첫번째 액티브 리스토어 회로를 구성하는 상기 N 채널 트랜지스터의 게이트 폭보다 더 큰 게이트 폭을 가지므로 트랜지스터의 트랜스퍼 콘덕던스가 갈아지는 반도체 기억장치.
- 청구범위 제 4 항에 있어서, 상기 첫번째 센스증폭기를 구동하기 위한 P 채널 트랜지스터를 포함하는 첫번째 구동회로, 상기 첫번째 액티브 리스토어 회로를 구동하기 위한 N 채널 트랜지스터를 포함하는 두번째 구동회로, 상기 두번째 센스증폭기를 구동하기 위한 N 채널 트랜지스터를 포함하는 세번째 구동회로, 상기 두번째 액티브 리스토어 회로를 구동하기 위한 P 채널 트랜지스터를 포함하는 네번째 구동회로를 포함하고, 상기 첫번째와 네번째 구동회로를 구성하는 P 채널 트랜지스터가 상기 두번째와 세번째 구동회로를 구성하는 상기 N 채널 트랜지스터의 게이트 폭보다 더 큰 게이트 폭을 가지므로 트랜지스터의 트랜스퍼 콘덕턴스가 같아지는 반도체 기억장치.
- 청구범위 제 3 항에 있어서, 상기 첫번째와 두번째 센스증폭기가 첫번째 다이나믹 플립플롭 회로를 구성하고 상기 첫번째와 두번째 액티브 리스토어 회로가 두번째 다이나믹 플립플롭 회로를 구성하는 반도체 기억장치.
- 청구범위 제 1 항에 있어서, 상기 첫번째 비트선 쌍이 전원 전압 전위로 프리차지되고 상기 두번째 비트선 쌍이 접지 전압 전위로 프리차지되는 반도체 기억장치,
- 청구범위 제 7 항에 있어서, 상기 첫번째와 두번째 메모리 그룹이 각각 쌍으로서 메모리셀과 더미셀을 가지는 반도체 기억장치.
- 청구범위 제 8 항에 있어서, 다수쌍의 메모리 그룹이 기판상에 교대로 배열되는 반도체 기억장치.
- 청구범위 제 9 항에 있어서, 한 메모리 그룹의 P 채널 트랜지스터와 다른 메모리 그룹의 P 채널 트랜지스터가 기판의 공동 N형 웰에 제공되는 반도체 기억장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60150097A JPS6212992A (ja) | 1985-07-10 | 1985-07-10 | 半導体記憶装置 |
JP150097 | 1985-07-10 | ||
JP21294 | 1986-02-04 | ||
JP61021294A JPS62180591A (ja) | 1986-02-04 | 1986-02-04 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR870001597A true KR870001597A (ko) | 1987-03-14 |
KR900006191B1 KR900006191B1 (ko) | 1990-08-25 |
Family
ID=26358332
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019860005399A KR900006191B1 (ko) | 1985-07-10 | 1986-07-03 | 반도체 기억장치 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4791616A (ko) |
EP (1) | EP0209069B1 (ko) |
KR (1) | KR900006191B1 (ko) |
DE (1) | DE3675445D1 (ko) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63304491A (ja) * | 1987-06-04 | 1988-12-12 | Mitsubishi Electric Corp | 半導体メモリ |
US4891792A (en) * | 1987-09-04 | 1990-01-02 | Hitachi, Ltd. | Static type semiconductor memory with multi-stage sense amplifier |
US5088065A (en) * | 1987-09-04 | 1992-02-11 | Hitachi, Ltd. | Static type semiconductor memory |
JPH07101554B2 (ja) * | 1988-11-29 | 1995-11-01 | 三菱電機株式会社 | 半導体記憶装置およびそのデータ転送方法 |
JPH02161686A (ja) * | 1988-12-13 | 1990-06-21 | Oki Electric Ind Co Ltd | Mos型半導体記憶装置 |
US5179538A (en) * | 1989-06-30 | 1993-01-12 | The Boeing Company | Memory system including CMOS memory cells and bipolar sensing circuit |
US5214600A (en) * | 1989-12-30 | 1993-05-25 | Samsung Electronics Co., Ltd. | Semiconductor memory array having interdigitated bit-line structure |
JP2938493B2 (ja) * | 1990-01-29 | 1999-08-23 | 沖電気工業株式会社 | 半導体記憶装置 |
US5293338A (en) * | 1990-02-22 | 1994-03-08 | Sharp Kabushiki Kaisha | Peripheral circuit in a dynamic semiconductor memory device enabling a time-saving and energy-saving data readout |
JPH0834058B2 (ja) * | 1990-03-19 | 1996-03-29 | シャープ株式会社 | 半導体メモリ装置 |
GB9007789D0 (en) | 1990-04-06 | 1990-06-06 | Foss Richard C | Method for dram sensing current control |
USRE40552E1 (en) | 1990-04-06 | 2008-10-28 | Mosaid Technologies, Inc. | Dynamic random access memory using imperfect isolating transistors |
JP2746730B2 (ja) * | 1990-05-17 | 1998-05-06 | 富士通株式会社 | 半導体記憶装置 |
JPH04315888A (ja) * | 1991-04-15 | 1992-11-06 | Nec Corp | 半導体記憶装置 |
JPH0828476B2 (ja) * | 1991-06-07 | 1996-03-21 | 富士通株式会社 | 半導体装置及びその製造方法 |
KR950009234B1 (ko) * | 1992-02-19 | 1995-08-18 | 삼성전자주식회사 | 반도체 메모리장치의 비트라인 분리클럭 발생장치 |
JP3533227B2 (ja) * | 1992-09-10 | 2004-05-31 | 株式会社日立製作所 | 半導体記憶装置 |
KR100255511B1 (ko) * | 1996-12-18 | 2000-05-01 | 김영환 | 이중센싱출력경로를구비한동기화메모리장치 |
JP2001325794A (ja) * | 2000-05-16 | 2001-11-22 | Mitsubishi Electric Corp | 半導体記憶装置 |
US6768687B2 (en) * | 2000-12-15 | 2004-07-27 | Sony Corporation | Memory array |
US7145819B2 (en) * | 2001-06-11 | 2006-12-05 | Analog Devices, Inc. | Method and apparatus for integrated circuit with DRAM |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4255679A (en) * | 1978-10-30 | 1981-03-10 | Texas Instruments Incorporated | Depletion load dynamic sense amplifier for MOS random access memory |
US4287576A (en) * | 1980-03-26 | 1981-09-01 | International Business Machines Corporation | Sense amplifying system for memories with small cells |
DE3101520A1 (de) * | 1981-01-19 | 1982-08-26 | Siemens AG, 1000 Berlin und 8000 München | Monolithisch integrierter halbleiterspeicher |
-
1986
- 1986-06-27 US US06/879,782 patent/US4791616A/en not_active Expired - Lifetime
- 1986-07-03 KR KR1019860005399A patent/KR900006191B1/ko not_active IP Right Cessation
- 1986-07-09 EP EP86109352A patent/EP0209069B1/en not_active Expired - Lifetime
- 1986-07-09 DE DE8686109352T patent/DE3675445D1/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0209069A2 (en) | 1987-01-21 |
DE3675445D1 (de) | 1990-12-13 |
KR900006191B1 (ko) | 1990-08-25 |
EP0209069B1 (en) | 1990-11-07 |
EP0209069A3 (en) | 1988-09-07 |
US4791616A (en) | 1988-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR870001597A (ko) | 반도체 기억장치 | |
KR950034686A (ko) | 게이트 어레이의 기본 셀 및 이 기본 셀을 포함하는 게이트 어레이 | |
KR940012398A (ko) | 집적회로 메모리용 감지 증폭기, 집적회로 메모리 및 집적회로 메모리 감지 증폭기 작동 방법 | |
KR910019198A (ko) | 반도체메모리셀 | |
KR920001542A (ko) | 감지 증폭기를 갖는 반도체 메모리 | |
KR850000797A (ko) | 마스터슬라이스형 반도체 장치 | |
KR870005472A (ko) | Cmos센스 앰프를 가진 반도체 메모리 | |
KR900019038A (ko) | 다이나믹형 랜덤억세스메모리 | |
KR880003332A (ko) | 집적 메모리 회로 | |
KR900017037A (ko) | 반도체기억장치 | |
KR940008227A (ko) | 개량된 증폭기 회로와 그것을 사용하는 반도체 기억장치 | |
KR870002593A (ko) | 불휘발성 반도체 기억장치 | |
KR870010550A (ko) | 바이폴라 및 mos 장치를 갖춘 트랜스리니어 스태틱 메모리 셀 | |
KR880008340A (ko) | Cmos 게이트 어레이의 고밀도 rom | |
KR970060221A (ko) | 주워드선과 이 주워드선에 상응하게 제공되는 서브워드선을 갖는 반도체 메모리 | |
KR950014246B1 (ko) | 반도체 기억장치 | |
KR860008562A (ko) | 비트선 구동기 및 트랜지스터 조합체 | |
KR970067369A (ko) | 반도체 메모리 장치 | |
US5850364A (en) | Static semiconductor memory device with precharging circuits having similar configuration of memory cells | |
KR900010776A (ko) | 메모리를 내장한 집적 회로 | |
KR940010175A (ko) | 개선된 배치 패턴을 갖는 반도체 회로 | |
KR960012505A (ko) | 저소비전력으로 고속동작 가능한 센스엠프를 구비한 반도체 기억장치 | |
KR960019736A (ko) | 반도체 기억장치 | |
KR970060224A (ko) | 반도체기억장치 | |
KR920010615A (ko) | 전류 미러형 감지증폭기를 가진 메모리 디바이스 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20040809 Year of fee payment: 15 |
|
LAPS | Lapse due to unpaid annual fee |