KR20190096964A - 리드 프레임재 및 이의 제조 방법 및 반도체 패키지 - Google Patents

리드 프레임재 및 이의 제조 방법 및 반도체 패키지 Download PDF

Info

Publication number
KR20190096964A
KR20190096964A KR1020197013787A KR20197013787A KR20190096964A KR 20190096964 A KR20190096964 A KR 20190096964A KR 1020197013787 A KR1020197013787 A KR 1020197013787A KR 20197013787 A KR20197013787 A KR 20197013787A KR 20190096964 A KR20190096964 A KR 20190096964A
Authority
KR
South Korea
Prior art keywords
alloy
lead frame
layer
roughening
roughened
Prior art date
Application number
KR1020197013787A
Other languages
English (en)
Other versions
KR102482396B1 (ko
Inventor
타츠야 나카츠가와
요시아키 코바야시
마코토 하시모토
쿠니오 시바타
Original Assignee
후루카와 덴끼고교 가부시키가이샤
후루카와 세이미쓰 긴조쿠 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후루카와 덴끼고교 가부시키가이샤, 후루카와 세이미쓰 긴조쿠 고교 가부시키가이샤 filed Critical 후루카와 덴끼고교 가부시키가이샤
Publication of KR20190096964A publication Critical patent/KR20190096964A/ko
Application granted granted Critical
Publication of KR102482396B1 publication Critical patent/KR102482396B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/16—Electroplating with layers of varying thickness
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

도전성 기체(1)와, 상기 도전성 기체(1)가 적어도 한쪽 면 상에, 직접 또는 중간층을 통해 복수의 조화 입자의 돌기물(4)로 형성된 적어도 1층의 조화층(2)을 포함하는 조화 피막(3)을 구비하고, 상기 돌기물(4)은, 상기 조화 피막(3)의 두께 방향 단면에서 측정했을 때의 최대폭이, 상기 최대폭의 측정 위치보다 상기 도전성 기체(1)측에 위치하는 아래쪽 부분에서 측정했을 때의 최소폭에 비해 1~5배가 되는 형상을 가지는 리드 프레임재(10).

Description

리드 프레임재 및 이의 제조 방법 및 반도체 패키지
본 발명은, 반도체 소자와 표면 처리층을 가지는 리드 프레임을 서로 전기적으로 접속하고, 이들을 몰드 수지로 봉지해서 이루어지는 수지 봉지형 반도체 장치에 이용하는데 바람직한 리드 프레임재 및 이의 제조 방법 및 반도체 패키지에 관한 것이다.
이 종류의 수지 봉지형 반도체 장치는, 와이어 등에 의해 서로 전기적으로 접속된 반도체 소자와 리드 프레임을 몰드 수지로 봉지한 구조를 가진다. 이러한 수지 봉지형 반도체 장치는, 리드 프레임에 외장 도금과 같은 표면 처리를 하고, 예를 들면 Sn-Pb합금 또는 Sn-Bi합금 등의 Sn합금으로 표면 피막을 형성해 제조하는 것이 일반적이다.
따라서, 최근에는 조립 공정의 간략화 및 코스트 다운을 위해, 미리 리드 프레임의 표면에 프린트 기판에의 땜납 등에 의한 실장에 있어서, 땜납과의 젖음성을 높이는 사양의 도금(예를 들면Ni/Pd/Au)을 하는 리드 프레임(Pre-Plated Frame)이 채용되기 시작하고 있다(예를 들면, 특허문헌 1 참조).
또한, 한편 수지 봉지형 반도체 장치에 있어서의 리드 프레임과 몰드 수지의 밀착성을 높이기 위해 리드 프레임의 도금 표면을 조화(粗化)하는 기술이 제안되고 있다(예를 들면, 특허문헌 2 참조).
도금 표면을 조화하는 기술은, 리드 프레임에 조화 도금하여 표면을 조화함으로써, (1) 몰드 수지가 조화된 도금 피막의 요철에 들어가 강고한 기계적 접합을 형성하는 효과(앵커 효과), (2) 몰드 수지와 도금 표면의 접촉 면적이 향상됨에 따른 화학적 접합의 향상 등을 기대하는 것이다.
리드 프레임의 표면을 조화함으로써, 리드 프레임에 대한 몰드 수지의 밀착성이 향상되고, 리드 프레임과 몰드 수지 사이의 박리가 억제되는 결과, 수지 봉지형 반도체 장치의 신뢰성을 향상시킬 수 있다.
특허문헌 1: 특개평 4-115558호 공보 특허문헌 2: 특개평 6-029439호 공보
리드 프레임의 표면을 조화함으로써, 확실히 종래의 수지 봉지형 반도체 장치에 비하면, 리드 프레임에 대한 몰드 수지의 밀착성을 향상시킬 수 있다. 그렇지만, 최근 신뢰성에 대한 요구 레벨이 이전에 비해 보다 한층 엄격해지고 있으며, 고온 고습의 내구성 시험, 예를 들면 온도 85℃, 습도 85%의 환경에서 168시간 방치하는 가혹한 조건 하에서 고온 고습 시험을 한 경우에도, 신뢰성의 합격 기준을 통과할 필요가 있다. 한편, 특허문헌 1과 같이 리드 프레임의 표면을 단지 조화했을 뿐인 종래의 구성은, 수지와 리드 프레임 사이에 간극이 생겨 신뢰성의 합격 기준을 통과하지 못하는 경우가 있었다. 이것은 수지 봉지형 반도체 장치로서 최근에는 QFN(Quad Flat Non-Leaded Package) 타입 및 SOP(Small Outline Package) 타입 등의 패키지가 많이 이용됨에 따라 리드 프레임에 대한 수지의 밀착성에 대한 요구 레벨이 보다 한층 높아졌기 때문이라고 생각할 수 있다. 이와 같이 수지 봉지형 반도체 장치에서는, 리드 프레임에 대한 수지의 밀착성에 관해서는 상술한 바와 같은 가혹한 조건 하에서도 양호한 밀착성을 유지하는 것이 요구되어 온 점에서 더욱 개선할 필요가 있었다.
본 발명은 특히 상술한 가혹한 조건 하에서 고온 고습 시험을 한 경우에도 양호한 수지 밀착성을 유지할 수 있는 리드 프레임 표면을 형성하는데 바람직한 리드 프레임재 및 이의 제조 방법 및 고신뢰성을 갖는 반도체 패키지를 제공하는 것을 과제로 한다.
본 발명자들은 상기 과제를 해결하기 위해 검토하여, 도전성 기체 상에 형성되는 조화 피막의 조화층을 구성하는 조화 입자의 돌기물의 단면 형상이 수지 밀착성에 크게 영향을 준다고 생각하여, 리드 프레임재의 표면에 형성한 돌기물에 기인한 요철 표면(특히 오목부)에 수지가 충전 형성됨으로써 생기는, 이른바 앵커 효과에 기인해 생기는 양호한 밀착성이, 상기 가혹한 조건 하에서 고온 고습 시험을 한 경우에도 유지할 수 있는지에 대해 조사했다.
그리고, 본 발명자들은, 도전성 기체 상에 형성된 조화 피막의 조화층을 형성하는 돌기물을, 조화 피막의 두께 방향 단면에서 측정했을 때의 최대폭이, 최대폭의 측정 위치보다 도전성 기체 측에 위치하는 아래쪽 부분에서 측정했을 때의 최소폭에 비해 1~5배가 되는 형상을 가지도록 제어함으로써, 특히 조화 입자의 돌기물의 최소폭의 개소에 있어서, 수지의 팽창이나 수축 등에 의해 응력이 집중함으로써 생기기 쉬운 수지의 전단에 의한 박리 현상을 유효하게 억제할 수 있다는 지견을 얻었다. 그 결과, 앵커 효과에 기인한 양호한 밀착성을 조화층에 의해 극대화할 수 있고, 게다가 조화층을 형성하는 돌기물을 상기 형상으로 제어함으로써, 종래에는 견딜 수 없었던 고온 고습의 내구성 시험, 예를 들면 온도 85℃, 습도 85%의 환경에서 168시간 방치하는 가혹한 조건 하에서 고온 고습 시험을 한 경우에도, 리드 프레임에 대한 양호한 수지 밀착성을 유지할 수 있는 것을 발견했다.
즉, 본 발명의 요지 구성은 이하와 같다.
(1) 도전성 기체와, 상기 도전성 기체 중 적어도 한쪽 면 상에, 직접 또는 중간층을 통해 복수의 조화 입자의 돌기물로 형성된 적어도 1층의 조화층을 포함하는 조화 피막을 구비하고,
상기 돌기물은, 상기 조화 피막의 두께 방향 단면에서 측정했을 때의 최대폭이, 상기 최대폭의 측정 위치보다 상기 도전성 기체 측에 위치하는 아래쪽 부분에서 측정했을 때의 최소폭에 비해 1~5배가 되는 형상을 가지는 리드 프레임재.
(2) 상기 도전성 기체는, 동, 동 합금, 철, 철 합금, 알루미늄 또는 알루미늄 합금인, 상기 (1)에 기재된 리드 프레임재.
(3) 상기 조화층은, 동, 동 합금, 니켈, 니켈 합금, 팔라듐, 팔라듐 합금, 은, 은 합금, 주석, 주석 합금, 아연, 아연 합금, 로듐, 로듐 합금, 루테늄, 루테늄 합금, 이리듐 및 이리듐 합금의 군으로부터 선택되는 금속 또는 합금을 포함하는, 상기 (1) 또는 (2)에 기재된 리드 프레임재.
(4) 상기 조화 피막의 표면 중 적어도 일부 상에, 적어도 1층의 표면 피복층을 포함하는 표면 피막을 더욱 구비하고, 상기 표면 피복층이, 팔라듐, 팔라듐 합금, 로듐, 로듐 합금, 루테늄, 루테늄 합금, 백금, 백금 합금, 이리듐, 이리듐 합금, 금, 금 합금, 은 및 은 합금의 군으로부터 선택되는 금속 또는 합금을 포함하는, 상기 (1)~(3) 중 어느 하나에 기재된 리드 프레임재.
(5) 상기 중간층은, 니켈, 니켈 합금, 코발트, 코발트 합금, 동 또는 동 합금인, 상기 (4)에 기재된 리드 프레임재.
(6) 도전성 기체 중 적어도 한쪽 면 상에, 직접 또는 중간층을 통해, 전기 도금에 의해 복수의 조화 입자의 돌기물로 형성된 적어도 1층의 조화층을 포함하는 조화 피막을 형성하는 공정을 포함하고, 상기 돌기물은, 상기 조화 피막의 두께 방향 단면에서 측정했을 때의 최대폭이, 상기 최대폭의 측정 위치보다 상기 도전성 기체 측에 위치하는 아래쪽 부분에서 측정했을 때의 최소폭에 비해 1~5배가 되는 형상을 가지는 리드 프레임재의 제조 방법.
(7) 상기 (1)~(5) 중 어느 하나에 기재된 리드 프레임재를 가지는 반도체 패키지.
본 발명의 리드 프레임재는, 도전성 기체와, 상기 도전성 기체 중 적어도 한쪽 면 상에 직접 또는 중간층을 통해 복수의 조화 입자의 돌기물로 형성된 적어도 1층의 조화층을 포함하는 조화 피막을 구비하고, 상기 돌기물은, 상기 조화 피막의 두께 방향 단면에서 측정했을 때의 최대폭이, 상기 최대폭의 측정 위치보다 상기 도전성 기체 측에 위치하는 아래쪽 부분에서 측정했을 때의 최소폭에 비해 1~5배가 되는 형상을 가짐으로써, 고온 고습의 내구성 시험, 예를 들면 온도 85℃, 습도 85%의 환경에서 168시간 방치하는 가혹한 조건 하에서 고온 고습 시험을 한 경우에도, 리드 프레임에 대한 양호한 수지 밀착성을 거의 열화시키지 않고 유지할 수 있어, 이 리드 프레임재를 이용해 구성한 반도체 패키지는 고 신뢰성을 실현할 수 있다.
도 1은, 본 발명에 따른 대표적인 리드 프레임재의 개략 단면도이다.
도 2는, 조화층의 비표면적을 산출하는 방법을 설명하기 위한 도이다.
도 3은, 1층의 조화층을 구성하는 돌기물의 최대폭 Wmax과 최소폭 Wmin을 설명하기 위한 도이다.
도 4는, 본 발명에 따른 다른 리드 프레임재의 개략 단면도이다.
도 5는, 2층의 조화층을 구성하는 돌기물의 최대폭 Wmax과 최소폭 Wmin을 설명하기 위한 도이다.
이어서, 본 발명에 따른 리드 프레임재에 대해서 구체적인 실시 형태의 예를 들어 도면을 참조하면서 이하에서 설명한다. 도 1은 본 발명에 따른 대표적인 리드 프레임재의 개략 단면을 도시한 것으로, 도 1의 부호 1은 도전성 기체, 2는 조화층, 3은 조화 피막, 4는 돌기물, 그리고 10은 리드 프레임재이다. 본 발명의 리드 프레임재(10)는, 도전성 기체(1)와 적어도 1층의 조화층(2)을 포함하는 조화 피막(3)을 구비한다.
(도전성 기체)
도전성 기체(1)는, 도전성을 가지는 재료면 좋고, 예를 들면, 동, 동 합금, 철, 철 합금, 알루미늄 또는 알루미늄 합금 등을 들 수 있으며, 동 합금, 철 합금, 또는 알루미늄 합금이 바람직하다. 리드 프레임재에는, 반도체 소자와의 접합 시에 굽힘 가공 등의 변형에 견딜 수 있는 강도가 필요하여 도전율과 강도의 밸런스가 좋은 동 합금의 사용이 특히 바람직하다. 그 중에서도 동 합금으로서는, 예를 들면, CDA(Copper Development Association) 게재 합금인 「C14410(Cu-0.15Sn, 후루카와덴키고교사제, 상품명: EFTEC(등록상표)-3)」, 「C19400(Cu-Fe계 합금 재료, Cu-2.3Fe-0.03P-0.15Zn)」, 「C18045(Cu-0.3Cr-0.25Sn-0.2Zn, 후루카와덴키고교사제, 상품명: EFTEC(등록상표)-64T)」, 「C50710(Cu-2.0Sn-0.2Ni-0.05P), 후루카와덴키고교사제, 상품명: MF202」, 「C70250(Cu-3Ni-0.65Si-0.15Mg), 후루카와덴키고교사제, 상품명: EFTEC(등록상표)-7025」 등을 들 수 있다. 또한, 각 원소의 직전에 나타낸 숫자의 단위는 모두 「질량%」이다. 이들 동 합금과 같이 인장 강도가 350~800N/mm2, 바람직하게는 500~800N/mm2이며, 또한, 도전율이 30~90%IACS, 바람직하게는 50~80%IACS의 동 합금의 조재를 사용하는 것이 바람직하다. 또한, 상기 「%IACS」는 만국 표준 연동(International Annealed Copper Standard)의 저항율 1.7241×10-8Ωm를 100%IACS로 한 경우의 도전율을 나타낸 것으로, 예를 들면 「50%IACS」의 도전율은 만국 표준 연동의 도전율의 50%인 것을 의미한다. 또한, 철 합금의 경우는, 예를 들면 42앨로이(Fe-42 질량%Ni)나 스테인리스강 등을 들 수 있다. 이러한 철 합금을 포함하는 도전성 기체(1)는, 도전율은 그다지 높지 않지만 도전율이 그만큼 요구되지 않으며, 전기신호의 전달을 목적으로 하는 리드 프레임재(10)에 적용할 수 있다. 게다가 알루미늄 합금의 경우는, 예를 들면 A5052 등의 Al-Mg계 합금을 들 수 있다. 수지 봉지형 반도체 장치는, 몰드 수지에 의해 내부에 열이 가득 차기 쉽기 때문에, 도전성 기체를 따라서 내부의 열을 방열하는 것이 중요해진다. 본 발명에서는 도전성 기체의 표면에 조화 피막을 형성함으로써, 조화 피막이 형성되지 않은 경우에 비해 방열 효과를 향상시킬 수 있음과 동시에, 0.05mm까지 도전성 기체의 박판화가 가능해졌다. 도전성 기체의 두께가 0.05mm보다 얇으면 충분한 방열을 달성할 수 없고, 또한, 도전성 기체의 두께가 2mm 이상이면 반도체 장치의 소형화를 달성할 수 없다. 이 때문에 도전성 기체(1)의 두께는 0.05~2mm가 바람직하고, 0.1~1mm가 보다 바람직하다.
(조화 피막)
조화 피막(3)은, 도전성 기체(1) 중 적어도 한쪽 면 상에, 직접 또는 중간층(도시하지 않음)을 통해 복수의 조화 입자의 돌기물(4)로 형성된 적어도 1층의 조화층(2)으로 구성된다. 또한, 조화 피막(3)은 적어도 1층의 조화층(2)으로 구성되면 좋지만, 제조 공정의 번잡성 등을 고려하면, 1~3층의 조화층(2)으로 구성하는 것이 바람직하다. 조화 피막(3)의 형성 방법은, 1층째의 조화층(2-1)을 형성 후에 조성이나 형성 조건 등 하나 이상의 팩터가 1층째의 조화층(2-1)과는 다른 2층째의 조화층(2-2)을 1층째의 조화층(2-1) 상에 적층 형성하는, 이른바 다중 조화에 의해 형성함으로써, 비교적 얇은 막두께로 비표면적을 유효하게 증대시킬 수 있어 보다 바람직하다(도 4 참조). 또한, 본 발명에서는 조화 피막(3)의 막두께는 국소적으로 측정하지 않고, 적어도 형광 X선법(예를 들면 SII사제의 SFT9400(상품명) 등의 막두께 측정 장치)에 의해 콜리메이터 직경 0.2mm 이상으로 임의의 3점으로 측정했을 때의 평균적인 막두께로 나타낸 것으로 한다. 또한, 조화 피막(3)이 복수의 조화층(2)으로 구성되는 경우에는, 전 층의 총 두께를 조화 피막(3)의 두께로 정의하는 것으로 한다. 또한, 조화 피막(3)의 막두께는 특별히 제한은 없지만, 막두께가 크면 클수록 조화에 의한 요철이 커지는 경향이 있다. 그 때문에, 조화 형상을 크게 하기 위해서 조화 피막(3)의 막두께의 하한값은, 바람직하게는 0.2μm 이상, 보다 바람직하게는 0.5μm 이상, 한층 더 바람직하게는 0.8μm 이상이다. 한편, 조화 피막(3)의 막두께가 3μm를 넘으면, 반송 시의 조화 피막(3)의 탈락, 이른바 「가루 떨어짐(powdering)」이 많아질 우려가 있다. 이 때문에, 조화 피막(3)의 막두께의 상한값은, 바람직하게는 3μm 이하, 보다 바람직하게는 2μm 이하, 한층 더 바람직하게는 1.5μm 이하다.
[조화층]
조화층(2)은 복수의 조화 입자의 돌기물(4)로 형성된다. 조화층(2)의 형성 방법으로서는 습식 도금이나 건식 도금 등 여러 가지 방법을 들 수 있지만, 간편하고 염가로 형성할 수 있는 등의 관점에서, 특히 전기 도금에 의해 형성하는 것이 바람직하다. 조화층(2)은, 예를 들면 동, 동 합금, 니켈, 니켈 합금, 팔라듐, 팔라듐 합금, 은, 은 합금, 주석, 주석 합금, 아연, 아연 합금, 로듐, 로듐 합금, 루테늄, 루테늄 합금, 이리듐 및 이리듐 합금의 군으로부터 선택되는 금속 또는 합금을 포함하는 것이 바람직하다. 조화층(2)은, 특히 조화 피막(3) 상에 후술의 표면 피막(도시하지 않음)을 더욱 형성하는 경우에는, 표면 피막에 대한 밀착성을 향상시키는 관점에서, 동, 동 합금, 니켈 또는 니켈 합금을 포함하는 것이 보다 바람직하다. 동 합금으로서는 동-주석 합금, 동-아연 합금, 니켈 합금으로서는 니켈-아연 합금, 니켈-주석 합금 등을 들 수 있다.
그리고, 본 발명의 구성상 주된 특징은, 조화층(2)을 구성하는 조화 입자의 돌기물(4)의 단면 형상의 적정화를 도모하는 것, 보다 구체적으로는, 도 3에 도시한 바와 같이 돌기물(4)을 조화 피막(3)의 두께 방향 단면에서 측정했을 때의 최대폭 Wmax이, 상기 최대폭의 Wmax 측정 위치보다 도전성 기체(1)측에 위치하는 아래쪽 부분에서 측정했을 때의 최소폭 Wmin에 비해 1~5배가 되는 형상을 가지도록 제어하는 것에 있다.
이것은, 본 발명자들이 열심히 연구한 결과, 만일 조화층이 동일한 표면 조도(surface roughness)로 형성되면, 전단 시험에 있어서의 수지의 전단 강도(접합 강도)는 높고, 양호한 수지 밀착성을 얻을 수 있지만, 고온 고습의 내구성 시험, 예를 들면 온도 85℃, 습도 85%의 환경에서 168시간 방치하는 가혹한 조건 하에서 고온 고습 시험을 실시한 후에는 동일한 표면 조도를 가지는 조화층은 전단 강도가 크게 저하되고, 양호한 수지 밀착성을 유지할 수 없는 것이 존재하는 것으로 판명되었다. 이 점에 대해 조사를 한층 더 진행한 결과, 조화층을 형성하는 조화 입자의 돌기물의 단면 형상에 크게 영향을 받는다는 지견을 얻어, 특히 돌기물의 최소폭인 개소에서 수지의 열팽창이나 수축에 의한 응력이 집중되어 밀착성이 낮아지는 것을 알 수 있었다.
이 때문에, 본 발명자들은 한층 더 상세한 검토를 진행한 바, 조화 피막의 조화층을 형성하는 조화 입자의 돌기물의 최대폭과 최소폭의 비율을 1~5, 즉 돌기물을 조화 피막의 두께 방향 단면에서 측정했을 때의 최대폭이, 상기 최대폭의 측정 위치보다 도전성 기체 측에 위치하는 아래쪽 부분에서 측정했을 때의 최소폭에 비해 1~5배가 되는 형상을 가지도록 제어함으로써, 동일한 정도의 표면 조도를 가지는 조화층에서도, 고온 고습의 내구성 시험, 예를 들면 온도 85℃, 습도 85%의 환경에서 168시간 방치하는 가혹한 조건 하에서 고온 고습 시험을 실시한 후에도 수지의 전단 강도(접합 강도)는 거의 저하되지 않고, 양호한 수지 밀착성을 유지할 수 있는 것을 발견했다.
돌기물에 있어서 최대폭이 최소폭의 1배란, 최대폭과 최소폭이 동일한 것을 나타내며, 돌기물의 형상으로서는, 거의 원주 형상이나 각주 형상의 경우를 들 수 있다. 한편, 돌기물의 최대폭이 최소폭의 5배를 넘으면, 조화층을 형성하는 돌기물의 최소폭의 개소에서 수지의 팽창이나 수축에 의한 응력의 집중이 증대하기 때문에, 앵커 효과를 유효하게 발휘할 수 없고, 돌기물의 최소폭의 개소에 있어서 파단하기 쉬워진다. 이 때문에, 돌기물은 최대폭이 최소폭의 1~5배로 한다. 또한, 몰드 수지가 앵커 효과를 발휘하는 것뿐만 아니라, 수지가 조화층을 형성하는 돌기물의 최소부의 개소에서의 파단을 생기기 어렵게 함으로써, 리드 프레임재에 대해 전단 강도를 향상시키는 것뿐만 아니라, 수직 방향의 인장 강도도 보다 한층 향상시킬 필요가 있는 경우에는, 돌기물의 최소폭에 대한 최대폭의 비율이 1.1~4.9배로 하는 것이 바람직하고, 1.2~4.8배로 하는 것이 보다 바람직하고, 1.5~4.0배로 하는 것이 더욱 바람직하고, 1.5~3.0배로 하는 것이 가장 바람직하다. 또한, 돌기물에 있어서의 표면의 형상이지만, 날카롭고 뾰족하고도 둥글고 매끄러워도 좋고, 돌기물의 최대폭과 최소폭의 비가 중요하다.
<돌기물의 최대폭과 최소폭의 정의에 대해>
본 발명에 있어서의 돌기물의 최대폭과 최소폭은, 예를 들면 Focused Ion Beam(FIB)나 기계 연마 등의 방법에 의해, 조화층이 형성된 리드 프레임재를 가공함으로써 수직 단면 시료를 제작하고, 이어서 수직 단면 시료의 조화층에 대해 광학 현미경이나 주사형 전자현미경 등에 의한 단면 관찰을 실시하여, 도전성 기체의 표면으로부터 조화층의 표면을 향해 선분을 평행 이동시키고, 조화층을 형성하는 복수의 돌기물에 대해 1개의 돌기물마다 폭을 측정하여 최대값(최대폭) Wmax과 최소값(최소폭) Wmin을 결정한다. 보다 상세하게 설명하면, 도 3에 도시한 바와 같이 도전성 기체(1)로부터 조화층의 방향으로 수선을 긋고, 그 정점으로부터 도전성 기체(1)를 향하는 방향으로 기체와 평행한 선(평행선)을 주사시켰을 때의 돌기물(4)의 최대값을 나타낸 폭을 최대폭으로서 Wmax로 하고, 더욱이 최대폭 Wmax 위치로부터 도전성 기체(1)를 향하는 방향으로 다시 평행선을 주사시켰을 때의 돌기물(4)의 최소값을 나타낸 폭을 최소폭으로서 Wmin으로 결정한다. 그리고, 본 발명에서는 그 비율 Wmax/Wmin의 값이 1~5인 것이 필요하다. 또한, 돌기물(4)의 최소폭 Wmin은, 조화 피막(3)의 두께 방향 단면에서 측정했을 때의 돌기물(4)의 최대폭 Wmax의 측정 위치보다 도전성 기체(1)측에 위치하는 아래쪽 부분에서 측정했을 때의 최소폭 Wmin을 의미한다. 이것은 전단 시험에 있어서 도전성 기체(1)측에 위치하는 돌기물(4)의 아래쪽 부분(기단 부분)의 폭에 의해 전단 강도가 좌우된다는 지견에 근거한다. 또한, 돌기물(4)은 임의의 단면을 관찰하기 위해, 조화층(2)의 여러 위치에서 관찰된다. 이것은, 조화층(2)은 기본적으로는 3차원적으로 형성되는 것이 일반적이므로, 돌기물(4)의 최대폭 Wmax과 최소폭 Wmin을 측정하는 조화층(2)으로서는, 1층의 조화층(2)의 경우나, 도 5에 도시한 바와 같이 2층 이상의 조화층(예를 들면 도 5에서는 2층의 조화층(2-1, 2-2))이어도, 또한 돌기물(4)의 최대폭 Wmax과 최소폭 Wmin의 측정이 가능한 경우를 측정 대상으로 하고, 그 이외, 예를 들면 2층 이상의 조화층이고 조화 피막(3)의 최표면 윤곽이 명확하지 않은 경우나, 도전성 기체(1)로부터 도드라져 보이는 조화층(2)의 경우 등은, 본 발명에 있어서 측정의 대상이라고는 할 수 없는 조화층으로 한다. 이들 수법에 따라 임의의 단면에서 1개의 조화층(2)에 존재하는 10개의 돌기물(4)에 대해서, 각각의 최대폭 Wmax과 최소폭 Wmin을 측정하여 최대폭 Wmax의 최소폭 Wmin에 대한 비율 Wmax/Wmin을 산출하고, 그들의 비율의 평균값이 1~5배인 조화층(2)을 가지는 리드 프레임재(10)를 본 발명의 리드 프레임재로서 정의한다.
<돌기물의 최소폭 및 돌기물끼리의 간격에 대해>
또한, 본 발명에 있어서의 조화층(2)을 형성하는 돌기물(4)의 최소폭 Wmin의 크기에 있어서는, 특별히 규정하지는 않지만, 최소폭 Wmin이 너무 작으면 수지가 조화층(2)의 돌기물(4, 4) 사이의 간극에 흐르기 어려워지는 경향이 있고, 한편, 최소폭 Wmin이 너무 크면 전단 강도를 증대시키는 효과가 작아지는 경향이 있다. 이 때문에, 돌기물(4)의 최소폭 Wmin은 평균적으로 0.2μm~3μm의 범위인 것이 바람직하고, 0.5μm~1μm의 범위인 것이 보다 바람직하다. 또한, 돌기물(4, 4)끼리의 간격에 대해서는 특별히 한정하지 않지만, 돌기물(4, 4)의 정점끼리의 평균 간격으로 하여 0.2~20μm의 범위가 바람직하고, 0.5μm~10μm의 범위가 한층 더 바람직하다.
<조화층의 비표면적에 대해>
본 발명의 리드 프레임재(10)는 우선 도전성 기체(이하, 단지 「기체(基體)」라고도 한다.)(1)에 대해서 조화층(2)을 가진다. 이 조화층(2)은 비표면적이 110% 이상인 것이 바람직하다. 이것은 비표면적이 110% 미만이면 충분히 앵커 효과를 얻을 수 없기 때문이다. 또한, 비표면적의 상한에 대해서는 특별히 규제하지는 않지만, 비표면적이 너무 크면 조화의 요철이 너무 커져 조화층이 탈락하기 쉬워지기 때문에, 비표면적은 500% 이하로 하는 것이 바람직하다.
또한, 비표면적의 산출 방법으로서는, 도 2에 리드 프레임재(10)의 단면을 도시한 바와 같이, 리드 프레임재(10)의 단면에서 보아, 조화 피막(3)의 최표층의 선분 길이(도 2에서는 파선 A로 도시한다.)를 도전성 기체(1)의 표면의 (직선)길이(도 2에서는 굵은 실선 B)로 나눈 비율 A/B의 백분율이 비표면적(%)이 되고, 예를 들면 비접촉식 간섭 현미경 등의 측정 장치(예를 들면 Bruker axs사제)를 이용해 측정할 수 있다. 또한, 본 발명에 있어서의 조화층의 형성 개소는 수지 몰드되는 부분 중 적어도 일부에 형성되면 좋고, 전면 처리는 물론, 부분적으로 조화층(2)이 형성되어도 좋다. 또한, 예를 들면 리드 프레임재(10)가 수지 몰드되는 부분 중 적어도 1/5 이상인 것이 바람직하고, 한층 더 바람직하게는 1/2 이상의 면적에 형성됨으로써 밀착성 향상 효과를 발휘할 수 있다. 수지 몰드되는 전면에 조화층(2)이 형성되는 것이 가장 바람직하다. 이 부분적으로 설치되는 조화층(2)의 형상으로서는 스트라이프 형상, 점 형상, 링 형상 등 여러 가지 형태를 취하는 것이 가능하다. 게다가 수지 몰드가 한쪽 면뿐인 제품에 있어서는, 예를 들면 한쪽 면만 조화층(2)을 형성하는 것도 가능하다.
(중간층)
또한, 본 발명의 리드 프레임재(10)는, 도전성 기체(1)와 조화 피막(3) 사이에, 예를 들면 도전성 기체(1)를 구성하는 조성 성분의 확산 억제나 밀착성의 개선을 위해서 중간층을 형성해도 좋다. 중간층은 예를 들면 니켈, 니켈 합금, 코발트, 코발트 합금, 동 또는 동 합금을 들 수 있다.
(표면 피막)
또한, 본 발명의 리드 프레임재(10)는, 조화 피막(3)의 표면 중 적어도 일부 상에 직접 또는 중간층을 통해 적어도 1층의 표면 피복층을 포함하는 표면 피막을 한층 더 구비하는 것이 바람직하고, 표면 피복층은, 팔라듐, 팔라듐 합금, 로듐, 로듐 합금, 루테늄, 루테늄 합금, 백금, 백금 합금, 이리듐, 이리듐 합금, 금, 금 합금, 은 및 은 합금의 군으로부터 선택되는 금속 또는 합금을 포함하는 것이 바람직하다.
[표면 피복층]
표면 피복층을 구성하는 각종 합금으로서는, 예를 들면 팔라듐 합금으로서는 팔라듐-은 합금, 로듐 합금으로서는 로듐-팔라듐 합금, 루테늄 합금으로서는 루테늄-이리듐 합금, 백금 합금으로서는 백금-금 합금, 이리듐 합금으로서는 백금-이리듐 합금, 금 합금으로서는 금-은 합금, 은 합금으로서는 은-주석 합금 등을 들 수 있다. 표면 피막은 1종류여도 좋지만, 2층 이상이 바람직하다. 표면 피막을 구성하는 표면 피복층이 2층 이상인 경우의 대표적인 층 구성으로서는, 조화 피막(3)측부터 적층 순서로, Pd/Au, Rh/Au, Pd/Ag/Au, Pd/Rh/Au, Ru/Pd/Au 등을 들 수 있다. 이와 같이 조화 피막 상에 표면 피막층을 형성함으로써, 리드 프레임의 발열에 대해서 내열성이 향상함과 동시에, 조화 피막의 조화층을 형성하는 조화 입자의 돌기물의 강도가 향상되고, 돌기물의 파단을 막아, 한층 더 앵커 효과를 발휘할 수 있다. 또한 표면 피막에 대한 밀착성을 향상시키는 관점에서, 조화층이 동, 니켈의 2층에 대해서 표면 피막층이 Pd/Au의 2층 또는 Rh/Au의 2층인 것이 보다 바람직하고, 조화층의 층 구성으로서 아래쪽 조화층이 동, 위쪽 조화층이 니켈의 2층에 대해서, 표면 피막층의 층 구성으로서 아래쪽 표면 피막층이 Pd로 위쪽 표면 피복층이 Au의 2층, 또는 아래쪽 표면 피막층이 Rh로 위쪽 표면 피복층이 Au의 2층인 것이 한층 더 바람직하다. 이들 표면 피복의 막두께는 너무 두꺼우면 조화 피막(3)의 표면 요철을 묻어 상술한 본 발명의 효과를 충분히 발휘할 수 없게 될 우려가 있는 것 외에, 표면 피막이 주로 귀금속 재료로 구성된다는 점에서 코스트의 상승을 부를 가능성이 있다. 이 때문에, 각 표면 피복층의 막두께는 적층된 표면 피복층의 총 막두께(표면 피막의 막두께)로서 1μm 이하인 것이 바람직하고, 0.03 이하인 것이 보다 바람직하다.
(리드 프레임재의 제조 방법에 대해)
이어서, 본 발명의 리드 프레임재(10)의 제조 방법을 이하에서 설명한다. 도전성 기체(1)를 준비하고, 이 도전성 기체(1)에 대해 음극 전해 탈지 공정 및 산세 공정을 한다. 이어서, 필요에 따라 전기 도금에 의해 중간층을 형성한 후에, 전기 도금에 의해 적어도 1층의 조화층(2)을 포함하는 조화 피막(3)을 형성하고, 그 후 다시 필요에 따라 전기 도금에 의해 적어도 1층의 표면 피복층을 포함하는 표면 피막을 형성함으로써 리드 프레임재(10)를 제조할 수 있다. 구체적인 제조 조건의 대표예로서, 표 1에 음극 전해 탈지 조건, 표 2에 산세 조건, 표 3에 각종 중간층의 형성 조건, 표 4에 각종 조화층(2)의 형성 조건, 그리고, 표 5에 각종 표면 피복층의 형성 조건을 각각 나타낸다. 상술한 리드 프레임재(10)의 제조 방법에서는 중간층, 조화층(2) 및 표면 피복층을, 모두 전기 도금으로 제조한 경우를 예시했다. 조화층(2)은 전류 밀도, 교반, 온도, 처리 시간 등에 의해 비교적 용이하게 돌기물의 형상을 제어할 수 있으면서 간편하다는 점에서 전기 도금법으로 형성하는 것이 바람직하고, 게다가 중간층이나 표면 피복층에 대해서도 전기 도금법과 같은 습식 도금법에 따라 형성하는 것이 생산성의 관점에서 바람직하지만, 건식 도금법이나 다른 제조 방법으로 제조해도 좋고, 특별히 한정은 하지 않는다.
Figure pct00001
Figure pct00002
Figure pct00003
Figure pct00004
Figure pct00005
실시예
이하, 본 발명을 실시예에 근거해 더욱 상세하게 설명하지만, 본 발명은 이들로 한정되는 것은 아니다. 미리 시험편 사이즈 40mm×40mm로 절단한 판두께 0.2mm의 표 6에 나타낸 각종 도전성 기체를 준비하고, 전술한 표 1에 나타낸 조건으로 음극 전해 탈지를 실시했다. 이어서 표 2에 나타낸 조건으로 도전성 기체의 산세를 실시한 후에, 표 6에 나타낸 층 구성으로 적어도 1층의 조화층을 도전성 기체의 표면에 형성해 리드 프레임재의 시험편을 얻었다. 또한, 조화층의 형성은 비표면적뿐만 아니라 단면에 있어서의 조화층의 돌기물에 있어서의 최대폭의 최소폭에 대한 비율도 제어했다. 실시예 1~30 중, 실시예 11~13에 대해서는 조화 피막이 아래쪽 조화층에 추가로 위쪽 조화층을 형성해 2층의 조화층으로 구성되어 있으며, 또한, 실시예 22~24에 대해서는 도전성 기체와 조화 피막 사이에 중간층이 한층 더 형성되어 있으며, 그리고, 실시예 29 및 30에 대해서는 조화 피막이 아래쪽 조화층에에 추가로 위쪽 조화층을 형성해 2층의 조화층으로 구성됨과 동시에, 아래쪽 표면 피복층과 위쪽 표면 피복층의 2층을 포함하는 표면 피막이 한층 더 형성된다. 참고를 위해, 비교예 1로서, 조화층의 비표면적이 550%으로 매우 크기는 하지만, 조화층을 형성하는 돌기물의 최대폭의 최소폭에 대한 비율을 제어하지 않고 본 발명의 범위 외(5.2배)인 리드 프레임재의 시험편을 제작했다.
상기 각 시험편에 있어서, 수지 몰드를 코타키세이키사제 트랜스퍼 몰드 시험 장치(제품명: Model FTS)에서, 금형 온도 130℃몰드 후 유지 시간 90초, 주입 압력 6.865MPa의 조건 하에서 주입 성형하고, 접촉 면적 10mm2의 퓨린 유사 시험편(purine-like test piece)을 형성했다. 그 각 시험편을 고온 고습 시험(85℃, 85%RH로, 168시간 유지)에 투입하고, 그 시험편에 대해서 수지 밀착성 및 가루 떨어짐성에 대해 이하에 나타낸 조건으로 평가했다. 그들 평가 결과를 표 7에 나타낸다.
(수지 밀착성 평가)
평가 수지: G630L, 스미토모베이클라이트사제(상품명)
평가 조건:장치:4000Plus, 노드슨·어드밴스드·테크놀로지사제(상품명),
로드 셀: 50kg
측정 레인지: 10kg
테스트 스피드: 100μm/s
테스트 높이: 10μm
수지 밀착성의 평가 결과를 표 7에 나타낸다. 또한, 표 7에 나타낸 수지 밀착성의 평가는 전단 강도(박리 강도)가 평균적으로 9.8MPa 이상인 경우를 수지 밀착성이 우수하다고 하여 「A」라고 하고, 전단 강도(박리 강도)가 평균적으로 4.9MPa 이상 9.8MPa 미만인 경우를 수지 밀착성이 양호하다고 하여 「B」라고 하고, 그리고 전단 강도(박리 강도)가 평균적으로 4.9MPa 미만인 경우를 수지 밀착성이 떨어진다고 하여 「C」로 하여 나타냈다. 수지 밀착성은, 「초기의 전단 강도」와 「고온 고습 시험 후의 전단 강도」 모두를 측정함으로써 각각 평가했다. 「고온 고습 시험 후의 전단 강도」는, 각 시험편을 수지 몰드한 후에 온도 85℃, 습도 85%의 환경에서 168시간 방치한 후의 값이다. 또한, 「초기의 전단 강도」란, 각 시험편을 수지 몰드한 직후(고온 고습 시험 전)의 전단 강도이다.
(가루 떨어짐성 평가)
가루 떨어짐성은 눈으로 감응 평가했다. 그 평가 결과를 표 7에 나타낸다. 또한, 표 7에 나타낸 가루 떨어짐성은, 표면으로부터의 가루 떨어짐을 인정할 수 없는 경우를 「A(우수)」라고 하고, 가루 떨어짐이 조금 발생한 경우를 「B(양호)」라고 하고, 그리고 가루 떨어짐이 매우 많이 발생한 경우를 「C(불가)」로 하여 나타내며, 「A」 및 「B」는 실용에 이용하는 레벨이다.
Figure pct00006
Figure pct00007
표 7의 평가 결과로부터 실시예 1~30은 모두 초기의 전단 강도 및 고온 고습 시험 후의 전단 강도가 「A」 또는 「B」이고, 양호한 수지 밀착성을 유지하고 있으며, 또한 가루 떨어짐성도 「A」 또는 「B」로 실용에 이용하는 레벨이었다. 이에 대해 조화층의 비표면적이 550%으로 매우 크기는 하지만, 조화층을 형성하는 돌기물의 최대폭의 최소폭에 대한 비율을 제어하지 않고, 본 발명의 범위 외(5.2배)인 비교예 1은, 초기의 전단 강도에 대해서는 「A」로 수지 밀착성이 우수하지만, 고온 고습 시험 후의 전단 강도가 「C」가 되어 수지 밀착성이 크게 열화하고, 게다가 가루 떨어짐성도 「C」로 떨어져 실용에 이용하는 레벨은 아니었다.
본 발명의 리드 프레임재는 고온 고습의 내구성 시험, 예를 들면 온도 85℃, 습도 85%의 환경에서 168시간 방치하는 가혹한 조건 하에서 고온 고습 시험을 한 경우에도, 리드 프레임에 대한 양호한 수지 밀착성을 거의 열화시키지 않고 유지할 수 있어, 이 리드 프레임재를 이용해 구성한 반도체 패키지는 고 신뢰성을 실현할 수 있다.
1: 도전성 기체(conductive substrate)
2: 조화층(roughened layer)
2-1: 제1 조화층(기재측으로부터 1층째의 조화층)
2-2: 제2 조화층(기재측으로부터 2층째의 조화층)
3, 3-1: 조화 피막(roughended film)
4, 4-1: 돌기물(projection)
10, 10A: 리드 프레임재
A: 조화 피막의 최표면의 단면 선분 길이
B: 도전성 기체의 표면의 단면 선분 길이

Claims (7)

  1. 도전성 기체와,
    상기 도전성 기체(conductive substrate) 중 적어도 한쪽 면 상에, 직접 또는 중간층을 통해 복수의 조화 입자의 돌기물로 형성된 적어도 1층의 조화층(roughened layer)을 포함하는 조화 피막(roughended film)을 구비하고,
    상기 돌기물은, 상기 조화 피막의 두께 방향 단면에서 측정했을 때의 최대폭이, 상기 최대폭의 측정 위치보다 상기 도전성 기체 측에 위치하는 아래쪽 부분에서 측정했을 때의 최소폭에 비해 1~5배가 되는 형상을 가지는, 리드 프레임재.
  2. 청구항 1에 있어서, 상기 도전성 기체는, 동, 동 합금, 철, 철 합금, 알루미늄 또는 알루미늄 합금인, 리드 프레임재.
  3. 청구항 1 또는 2에 있어서, 상기 조화층은, 동, 동 합금, 니켈, 니켈 합금, 팔라듐, 팔라듐 합금, 은, 은 합금, 주석, 주석 합금, 아연, 아연 합금, 로듐, 로듐 합금, 루테늄, 루테늄 합금, 이리듐 및 이리듐 합금의 군으로부터 선택되는 금속 또는 합금을 포함하는, 리드 프레임재.
  4. 청구항 1 내지 3 중 어느 한 항에 있어서, 상기 조화 피막의 표면 중 적어도 일부 상에, 적어도 1층의 표면 피복층을 포함하는 표면 피막을 더욱 구비하고, 상기 표면 피복층이, 팔라듐, 팔라듐 합금, 로듐, 로듐 합금, 루테늄, 루테늄 합금, 백금, 백금 합금, 이리듐, 이리듐 합금, 금, 금 합금, 은 및 은 합금의 군으로부터 선택되는 금속 또는 합금을 포함하는, 리드 프레임재.
  5. 청구항 4에 있어서, 상기 중간층은, 니켈, 니켈 합금, 코발트, 코발트 합금, 동 또는 동 합금인, 리드 프레임재.
  6. 도전성 기체 중 적어도 한쪽 면 상에, 직접 또는 중간층을 통해, 전기 도금에 의해 복수의 조화 입자의 돌기물로 형성된 적어도 1층의 조화층을 포함하는 조화 피막을 형성하는 공정을 포함하고,
    상기 돌기물은, 상기 조화 피막의 두께 방향 단면에서 측정했을 때의 최대폭이, 상기 최대폭의 측정 위치보다 상기 도전성 기체 측에 위치하는 아래쪽 부분에서 측정했을 때의 최소폭에 비해 1~5배가 되는 형상을 가지는 리드 프레임재의 제조 방법.
  7. 청구항 1 내지 5 중 어느 한 항에 기재된 리드 프레임재를 갖는 반도체 패키지.
KR1020197013787A 2016-12-27 2017-12-19 리드 프레임재 및 이의 제조 방법 및 반도체 패키지 KR102482396B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016253968 2016-12-27
JPJP-P-2016-253968 2016-12-27
PCT/JP2017/045451 WO2018123708A1 (ja) 2016-12-27 2017-12-19 リードフレーム材およびその製造方法ならびに半導体パッケージ

Publications (2)

Publication Number Publication Date
KR20190096964A true KR20190096964A (ko) 2019-08-20
KR102482396B1 KR102482396B1 (ko) 2022-12-28

Family

ID=62707235

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197013787A KR102482396B1 (ko) 2016-12-27 2017-12-19 리드 프레임재 및 이의 제조 방법 및 반도체 패키지

Country Status (5)

Country Link
JP (1) JP6479265B2 (ko)
KR (1) KR102482396B1 (ko)
CN (1) CN109937479B (ko)
TW (1) TWI762546B (ko)
WO (1) WO2018123708A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6805217B2 (ja) * 2018-10-18 2020-12-23 Ｊｘ金属株式会社 導電性材料、成型品及び電子部品
JP7014695B2 (ja) * 2018-10-18 2022-02-01 Ｊｘ金属株式会社 導電性材料、成型品及び電子部品
CN117043940A (zh) * 2021-07-16 2023-11-10 古河电气工业株式会社 引线框架材料及其制造方法、以及半导体封装
WO2023286697A1 (ja) * 2021-07-16 2023-01-19 古河電気工業株式会社 リードフレーム材およびその製造方法、ならびに半導体パッケージ

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04115558A (ja) 1990-09-05 1992-04-16 Shinko Electric Ind Co Ltd 半導体装置用リードフレーム
JPH0629439A (ja) 1992-07-11 1994-02-04 Shinko Electric Ind Co Ltd 樹脂用インサート部材
JPH07268573A (ja) * 1994-03-25 1995-10-17 Nikko Kinzoku Kk 電子機器用高力高導電性銅合金の製造方法
JP2011077519A (ja) * 2009-10-01 2011-04-14 Samsung Techwin Co Ltd リードフレーム及びその製造方法
JP2013182978A (ja) * 2012-03-01 2013-09-12 Renesas Electronics Corp 半導体装置及びその製造方法
JP2013199082A (ja) * 2012-03-26 2013-10-03 Jx Nippon Mining & Metals Corp キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板用キャリア付銅箔及びプリント配線板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5554569A (en) * 1994-06-06 1996-09-10 Motorola, Inc. Method and apparatus for improving interfacial adhesion between a polymer and a metal
JP4168077B2 (ja) * 2006-07-21 2008-10-22 株式会社神戸製鋼所 酸化膜密着性に優れた電気電子部品用銅合金板
KR101241735B1 (ko) * 2008-09-05 2013-03-08 엘지이노텍 주식회사 리드 프레임 및 그 제조방법
JP4892033B2 (ja) * 2009-05-13 2012-03-07 日立ケーブルプレシジョン株式会社 リードフレームの製造方法
TWI557750B (zh) * 2014-02-05 2016-11-11 Furukawa Electric Co Ltd Electrical contact material and manufacturing method thereof
JP5766318B2 (ja) * 2014-02-17 2015-08-19 株式会社三井ハイテック リードフレーム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04115558A (ja) 1990-09-05 1992-04-16 Shinko Electric Ind Co Ltd 半導体装置用リードフレーム
JPH0629439A (ja) 1992-07-11 1994-02-04 Shinko Electric Ind Co Ltd 樹脂用インサート部材
JPH07268573A (ja) * 1994-03-25 1995-10-17 Nikko Kinzoku Kk 電子機器用高力高導電性銅合金の製造方法
JP2011077519A (ja) * 2009-10-01 2011-04-14 Samsung Techwin Co Ltd リードフレーム及びその製造方法
JP2013182978A (ja) * 2012-03-01 2013-09-12 Renesas Electronics Corp 半導体装置及びその製造方法
JP2013199082A (ja) * 2012-03-26 2013-10-03 Jx Nippon Mining & Metals Corp キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板用キャリア付銅箔及びプリント配線板

Also Published As

Publication number Publication date
TW201830627A (zh) 2018-08-16
CN109937479B (zh) 2023-01-13
CN109937479A (zh) 2019-06-25
WO2018123708A1 (ja) 2018-07-05
JP6479265B2 (ja) 2019-03-06
KR102482396B1 (ko) 2022-12-28
TWI762546B (zh) 2022-05-01
JPWO2018123708A1 (ja) 2018-12-27

Similar Documents

Publication Publication Date Title
KR102482396B1 (ko) 리드 프레임재 및 이의 제조 방법 및 반도체 패키지
CN108026657B (zh) 引线框材料及其制造方法
TWI397981B (zh) 半導體封裝用導線架
TW200536031A (en) Fretting and whisker resistant coating system and method
KR102471172B1 (ko) 표면 처리재 및 그 제조 방법 및 표면 처리재를 이용하여 형성한 부품
WO2017179447A1 (ja) リードフレーム材およびその製造方法
KR20160093026A (ko) 아연계 무연 솔더 조성물
US9142495B2 (en) Lead frame and semiconductor package manufactured by using the same
KR20200086310A (ko) 볼 본딩용 귀금속 피복 은 와이어 및 그 제조 방법, 그리고 볼 본딩용 귀금속 피복 은 와이어를 사용한 반도체 장치 및 그 제조 방법
JP7032239B2 (ja) リードフレーム材およびその製造方法ならびに半導体パッケージ
TWI557750B (zh) Electrical contact material and manufacturing method thereof
TWI731234B (zh) 球焊用之貴金屬被覆銀線及其製造方法、及使用球焊用之貴金屬被覆銀線的半導體裝置及其製造方法
WO2013081306A1 (en) Lead frame and semiconductor package including the same
JP6623108B2 (ja) リードフレーム材料およびその製造方法
JP7366480B1 (ja) リードフレーム材およびその製造方法、ならびにリードフレーム材を用いた半導体パッケージ
KR102589528B1 (ko) 리드프레임재 및 그 제조 방법, 및 그를 사용한 반도체 패키지
JP6805217B2 (ja) 導電性材料、成型品及び電子部品
JP2022148743A (ja) 導電性材料、成型品及び電子部品
JPWO2020235292A1 (ja) リードフレーム材およびその製造方法ならびにリードフレームおよび電気電子部品
JPH0674463B2 (ja) リ−ドフレ−ム用銅合金
JP2022085602A (ja) めっき材料及び電子部品
WO2013089376A1 (en) Lead frame and semiconductor package manufactured by using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right