JPWO2018123708A1 - リードフレーム材およびその製造方法ならびに半導体パッケージ - Google Patents

リードフレーム材およびその製造方法ならびに半導体パッケージ Download PDF

Info

Publication number
JPWO2018123708A1
JPWO2018123708A1 JP2018518662A JP2018518662A JPWO2018123708A1 JP WO2018123708 A1 JPWO2018123708 A1 JP WO2018123708A1 JP 2018518662 A JP2018518662 A JP 2018518662A JP 2018518662 A JP2018518662 A JP 2018518662A JP WO2018123708 A1 JPWO2018123708 A1 JP WO2018123708A1
Authority
JP
Japan
Prior art keywords
alloy
roughened
lead frame
layer
frame material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018518662A
Other languages
English (en)
Other versions
JP6479265B2 (ja
Inventor
達也 中津川
達也 中津川
良聡 小林
良聡 小林
真 橋本
真 橋本
邦夫 柴田
邦夫 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THE FURUKAW ELECTRIC CO., LTD.
Furukawa Precision Engineering Co Ltd
Original Assignee
THE FURUKAW ELECTRIC CO., LTD.
Furukawa Precision Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THE FURUKAW ELECTRIC CO., LTD., Furukawa Precision Engineering Co Ltd filed Critical THE FURUKAW ELECTRIC CO., LTD.
Publication of JPWO2018123708A1 publication Critical patent/JPWO2018123708A1/ja
Application granted granted Critical
Publication of JP6479265B2 publication Critical patent/JP6479265B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49579Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582Metallic layers on lead frames
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/605Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10Electroplating with more than one layer of the same or of different metals
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

導電性基体(1)と、該導電性基体(1)の少なくとも片面上に、直接または中間層を介して複数の粗化粒子の突起物(4)で形成された少なくとも1層の粗化層(2)を含む粗化皮膜(3)と、を備え、前記突起物(4)は、前記粗化皮膜(3)の厚さ方向断面で測定したときの最大幅が、該最大幅の測定位置よりも前記導電性基体(1)側に位置する下側部分で測定したときの最小幅に対して1〜5倍となる形状を有するリードフレーム材(10)。

Description

本発明は、半導体素子と、表面処理層を有するリードフレームとを互いに電気的に接続し、これらをモールド樹脂で封止してなる樹脂封止型半導体装置に用いるのに好適なリードフレーム材およびその製造方法ならびに半導体パッケージに関する。
この種の樹脂封止型半導体装置は、ワイヤなどによって互いに電気的に接続された半導体素子とリードフレームとをモールド樹脂で封止した構造を有している。このような樹脂封止型半導体装置は、リードフレームに、外装めっきのような表面処理を施して、例えばSn−Pb合金又はSn−Bi合金などのSn合金で表面皮膜を形成して製造するのが一般的である。
ここで、近年では、組み付け工程の簡略化およびコストダウンのために、予めリードフレームの表面に、プリント基板へのはんだなどによる実装において、はんだとの濡れ性を高めるような仕様のめっき(例えばNi/Pd/Au)を施しているリードフレーム(Pre−Plated Frame)が採用され始めている(例えば、特許文献1参照)。
また、一方で、樹脂封止型半導体装置におけるリードフレームとモールド樹脂との密着性を高めるために、リードフレームのめっき表面を粗化する技術が提案されている(例えば、特許文献2参照)。
めっき表面を粗化する技術は、リードフレームに粗化めっきを施して表面を粗化することによって、(1)モールド樹脂が粗化されためっき皮膜の凹凸に入り込み強固な機械的接合を形成する効果(アンカー効果)、(2)モールド樹脂とめっき表面の接触面積が向上することによる化学的接合の向上、などを期待するものである。
リードフレームの表面を粗化することにより、リードフレームに対するモールド樹脂の密着性が向上し、リードフレームとモールド樹脂との間の剥離が抑制される結果、樹脂封止型半導体装置の信頼性を向上させることができる。
特開平4−115558号公報 特開平6−029439号公報
リードフレームの表面を粗化することによって、確かに従来の樹脂封止型半導体装置に比べると、リードフレームに対するモールド樹脂の密着性を向上させることができる。しかしながら、近年、信頼性に対する要求レベルが以前に比べてより一層厳しくなってきており、高温高湿の耐久性試験、例えば温度85℃、湿度85%の環境にて168時間放置する過酷な条件下で高温高湿試験を行なった場合であっても、信頼性の合格基準をクリアする必要がある。一方、特許文献1のようにリードフレームの表面を単に粗化しただけの従来の構成は、樹脂とリードフレームとの間に隙間が生じ、信頼性の合格基準をクリアできない場合があった。これは、樹脂封止型半導体装置として、近年ではQFN(Quad Flat Non−Leaded Package)タイプ及びSOP(Small Outline Package)タイプ等のパッケージが多く用いられるようになったことに基づき、リードフレームに対する樹脂の密着性に対する要求レベルがより一層高くなってきたためと考えられる。このように樹脂封止型半導体装置では、リードフレームに対する樹脂の密着性に関しては、上述したような過酷な条件下であっても良好な密着性を維持することが求められようになってきたことから、更に改善する必要があった。
本発明は、特に上述したような過酷な条件下で高温高湿試験を行なった場合であっても、良好な樹脂密着性を維持することができるリードフレーム表面を形成するのに好適なリードフレーム材およびその製造方法ならびに高信頼性を有する半導体パッケージを提供することを課題とする。
本発明者らは、上記課題を解決するための鋭意検討を行ない、導電性基体上に形成される粗化皮膜の粗化層を構成する粗化粒子の突起物の断面形状が、樹脂密着性に大きく影響すると考え、リードフレーム材の表面に形成した突起物に起因した凹凸表面(特に凹部)に樹脂が充填形成されることによって生じる、いわゆるアンカー効果に起因して生じる良好な密着性が、上記過酷な条件下で高温高湿試験を行なった場合であっても維持できるか否かについて調査した。
そして、本発明者らは、導電性基体上に形成された粗化皮膜の粗化層を形成する突起物を、粗化皮膜の厚さ方向断面で測定したときの最大幅が、最大幅の測定位置よりも導電性基体側に位置する下側部分で測定したときの最小幅に対して1〜5倍となる形状を有するように制御することによって、特に粗化粒子の突起物の最小幅の箇所において、樹脂の膨張や収縮等により応力が集中してしまうことによって生じやすい、樹脂の剪断による剥離現象を有効に抑制できるという知見を得た。この結果、アンカー効果に起因した良好な密着性を粗化層によって最大限に引き出すことができ、さらに、粗化層を形成する突起物を上記の形状に制御することによって、従来では耐えられなかった、高温高湿の耐久性試験、例えば温度85℃、湿度85%の環境にて168時間放置する過酷な条件下で高温高湿試験を行なった場合であっても、リードフレームに対する良好な樹脂密着性を維持できることを見出した。
すなわち、本発明の要旨構成は以下のとおりである。
(1)導電性基体と、該導電性基体の少なくとも片面上に、直接または中間層を介して複数の粗化粒子の突起物で形成された少なくとも1層の粗化層を含む粗化皮膜と、を備え、
前記突起物は、前記粗化皮膜の厚さ方向断面で測定したときの最大幅が、該最大幅の測定位置よりも前記導電性基体側に位置する下側部分で測定したときの最小幅に対して1〜5倍となる形状を有するリードフレーム材。
(2)前記導電性基体は、銅、銅合金、鉄、鉄合金、アルミニウムまたはアルミニウム合金である、上記(1)に記載のリードフレーム材。
(3)前記粗化層は、銅、銅合金、ニッケル、ニッケル合金、パラジウム、パラジウム合金、銀、銀合金、錫、錫合金、亜鉛、亜鉛合金、ロジウム、ロジウム合金、ルテニウム、ルテニウム合金、イリジウムおよびイリジウム合金の群から選択される金属または合金を含む、上記(1)または(2)に記載のリードフレーム材。
(4)前記粗化皮膜の表面の少なくとも一部の上に、少なくとも1層の表面被覆層を含む表面皮膜をさらに備え、前記表面被覆層が、パラジウム、パラジウム合金、ロジウム、ロジウム合金、ルテニウム、ルテニウム合金、白金、白金合金、イリジウム、イリジウム合金、金、金合金、銀および銀合金の群から選択される金属または合金を含む、上記(1)〜(3)のいずれか1つに記載のリードフレーム材。
(5)前記中間層は、ニッケル、ニッケル合金、コバルト、コバルト合金、銅または銅合金である、上記(4)に記載のリードフレーム材。
(6)導電性基体の少なくとも片面上に、直接または中間層を介して、電気めっきにより複数の粗化粒子の突起物で形成された少なくとも1層の粗化層を含む粗化皮膜を形成する工程を含み、前記突起物は、前記粗化皮膜の厚さ方向断面で測定したときの最大幅が、該最大幅の測定位置よりも前記導電性基体側に位置する下側部分で測定したときの最小幅に対して1〜5倍となる形状を有するリードフレーム材の製造方法。
(7)上記(1)〜(5)のいずれか1つに記載のリードフレーム材を有する半導体パッケージ。
本発明のリードフレーム材は、導電性基体と、該導電性基体の少なくとも片面上に、直接または中間層を介して複数の粗化粒子の突起物で形成された少なくとも1層の粗化層を含む粗化皮膜と、を備え、前記突起物は、前記粗化皮膜の厚さ方向断面で測定したときの最大幅が、該最大幅の測定位置よりも前記導電性基体側に位置する下側部分で測定したときの最小幅に対して1〜5倍となる形状を有することによって、高温高湿の耐久性試験、例えば温度85℃、湿度85%の環境にて168時間放置する過酷な条件下で高温高湿試験を行なった場合であっても、リードフレームに対する良好な樹脂密着性をほとんど劣化させることなく維持することができ、このリードフレーム材を用いて構成した半導体パッケージは、高い信頼性を実現することができる。
図1は、本発明に従う代表的なリードフレーム材の概略断面図である。 図2は、粗化層の比表面積を算出する方法を説明するための図である。 図3は、1層の粗化層を構成する突起物の最大幅Wmaxと最小幅Wminを説明するための図である。 図4は、本発明に従う別のリードフレーム材の概略断面図である。 図5は、2層の粗化層を構成する突起物の最大幅Wmaxと最小幅Wminを説明するための図である。
次に、本発明に従うリードフレーム材について、具体的な実施形態の例を挙げ、図面を参照しながら以下で説明する。図1は、本発明に従う代表的なリードフレーム材の概略断面を示したものであり、図1中の符号1は導電性基体、2は粗化層、3は粗化皮膜、4は突起物、そして10はリードフレーム材である。本発明のリードフレーム材10は、導電性基体1と、少なくとも1層の粗化層2を含む粗化皮膜3とを備えている。
(導電性基体)
導電性基体1は、導電性を有する材料であればよく、例えば、銅、銅合金、鉄、鉄合金、アルミニウムまたはアルミニウム合金等が挙げられ、銅合金、鉄合金、またはアルミニウム合金が好ましい。リードフレーム材には、半導体素子との接合の際に曲げ加工等の変形に耐え得る強度が必要とされるために導電率と強度のバランスのよい銅合金の使用が特に好ましい。その中でも、銅合金としては、例えば、CDA(Copper Development Association)掲載合金である「C14410(Cu−0.15Sn、古河電気工業社製、商品名:EFTEC(登録商標)−3)」、「C19400(Cu−Fe系合金材料、Cu−2.3Fe−0.03P−0.15Zn)」、「C18045(Cu−0.3Cr−0.25Sn−0.2Zn、古河電気工業社製、商品名:EFTEC(登録商標)−64T)」、「C50710(Cu−2.0Sn−0.2Ni−0.05P)、古河電気工業社製、商品名:MF202」、「C70250(Cu−3Ni−0.65Si−0.15Mg)、古河電気工業社製、商品名:EFTEC(登録商標)−7025」等を挙げることができる。なお、各元素の直前に示す数字の単位はいずれも「質量%」である。これらの銅合金のように、引張り強さが350〜800N/mm、好ましくは500〜800N/mmであり、かつ、導電率が30〜90%IACS、好ましくは50〜80%IACSの銅合金の条材を使用することが好ましい。なお、上記の「%IACS」は、万国標準軟銅(International Annealed Copper Standard)の抵抗率1.7241×10−8Ωmを100%IACSとした場合の導電率を表したものであり、例えば「50%IACS」の導電率は、万国標準軟銅の導電率の50%であることを意味する。
また、鉄合金の場合は、例えば42アロイ(Fe−42質量%Ni)やステンレス鋼などが挙げられる。このような鉄合金を含む導電性基体1は、導電率はそれほど高くないが、導電率がそれほど要求されず、電気信号の伝達を目的とするようなリードフレーム材10に適用することができる。
さらに、アルミニウム合金の場合は、例えばA5052などのAl−Mg系合金が挙げられる。
樹脂封止型半導体装置は、モールド樹脂により内部に熱がこもりやすいため、導電性基体を伝って内部の熱を放熱することが重要となる。本発明では、導電性基体の表面に粗化皮膜を形成することにより、粗化皮膜が形成されていない場合に比べて放熱効果を向上させることができるとともに、0.05mmまで導電性基体の薄板化が可能になった。導電性基体の厚さが0.05mmより薄いと十分な放熱が達成できず、一方、導電性基体の厚さが2mm以上では、半導体装置の小型化が達成できない。このため導電性基体1の厚さは、0.05〜2mmが好ましく、0.1〜1mmがより好ましい。
(粗化皮膜)
粗化皮膜3は、導電性基体1の少なくとも片面上に、直接または中間層(図示せず)を介して複数の粗化粒子の突起物4で形成された少なくとも1層の粗化層2で構成されている。
また、粗化皮膜3は、少なくとも1層の粗化層2で構成されていればよいが、製造工程の煩雑性などを考慮すると、1〜3層の粗化層2で構成すること好ましい。粗化皮膜3の形成方法は、1層目の粗化層2−1を形成後に、組成や形成条件等の1つ以上のファクタが1層目の粗化層2−1とは異なる2層目の粗化層2−2を1層目の粗化層2−1上に積層形成する、いわゆる多重粗化によって形成することにより、比較的薄い膜厚で比表面積を有効に増大させることができるためより好適である(図4参照)。なお、本発明では、粗化皮膜3の膜厚は、局所的に測定するのではなく、少なくとも蛍光X線法(例えばSII社製のSFT9400(商品名)などの膜厚測定装置)によりコリメータ径0.2mm以上で任意の3点で測定したときの平均的な膜厚で表すこととする。また、粗化皮膜3が複数の粗化層2で構成されている場合には、全層の総厚を粗化皮膜3の厚さと定義するものとする。
また、粗化皮膜3の膜厚は特に制限れるものではないが、膜厚が大きければ大きいほど粗化による凹凸が大きくなる傾向にある。そのため、粗化形状を大きくするために粗化皮膜3の膜厚の下限値は、好ましくは0.2μm以上、より好ましくは0.5μm以上、さらに好ましくは0.8μm以上である。一方、粗化皮膜3の膜厚が3μmを超えると、搬送時の粗化皮膜3の脱落、いわゆる「粉落ち」が多くなる懸念がある。このため、粗化皮膜3の膜厚の上限値は、好ましくは3μm以下、より好ましくは2μm以下、さらに好ましくは1.5μm以下である。
[粗化層]
粗化層2は、複数の粗化粒子の突起物4で形成されている。
粗化層2の形成方法としては、湿式めっきや乾式めっきなど種々の方法が挙げられるが、簡便かつ安価に形成できるなどの観点から、特に電気めっきにより形成することが好ましい。
粗化層2は、例えば銅、銅合金、ニッケル、ニッケル合金、パラジウム、パラジウム合金、銀、銀合金、錫、錫合金、亜鉛、亜鉛合金、ロジウム、ロジウム合金、ルテニウム、ルテニウム合金、イリジウムおよびイリジウム合金の群から選択される金属または合金を含むことが好ましい。粗化層2は、特に粗化皮膜3上に、さらに後述する表面皮膜(図示せず)を形成する場合には、表面皮膜に対する密着性を向上させる観点から、銅、銅合金、ニッケルまたはニッケル合金を含むことがより好ましい。銅合金としては銅−錫合金、銅−亜鉛合金、ニッケル合金としてはニッケル−亜鉛合金、ニッケル−錫合金などが挙げられる。
そして、本発明の構成上の主な特徴は、粗化層2を構成する粗化粒子の突起物4の断面形状の適正化を図ること、より具体的には、突起物4を、図3に示すように、粗化皮膜3の厚さ方向断面で測定したときの最大幅Wmaxが、該最大幅のWmax測定位置よりも導電性基体1側に位置する下側部分で測定したときの最小幅Wminに対して1〜5倍となる形状を有するように制御することにある。
これは、本発明者らが鋭意研究した結果、仮に粗化層が同じ表面粗度で形成されていれば、シェア試験における樹脂のシェア強度(接合強度)は高く、良好な樹脂密着性が得られるが、高温高湿の耐久性試験、例えば温度85℃、湿度85%の環境にて168時間放置する過酷な条件下で高温高湿試験を行なった後では、同じ表面粗度をもつ粗化層の中には、シェア強度が大きく低下して、良好な樹脂密着性を維持できないものが存在することが判明した。この点について調査をさらに進めた結果、粗化層を形成する粗化粒子の突起物の断面形状に大きく影響を受けるという知見を得、特に突起物の最小幅である箇所で、樹脂の熱膨張や収縮による応力が集中してしまい、密着性が低くなることが分かった。
このため、本発明者らはさらに詳細な検討を進めたところ、粗化皮膜の粗化層を形成する粗化粒子の突起物の最大幅と最小幅の比率を1〜5、つまり突起物を、粗化皮膜の厚さ方向断面で測定したときの最大幅が、該最大幅の測定位置よりも導電性基体側に位置する下側部分で測定したときの最小幅に対して1〜5倍となる形状を有するように制御することにより、同じ程度の表面粗度を持つ粗化層の中でも、高温高湿の耐久性試験、例えば温度85℃、湿度85%の環境にて168時間放置する過酷な条件下で高温高湿試験を行なった後でも、樹脂のシェア強度(接合強度)はほとんど低下することなく、良好な樹脂密着性が維持できることを見出したものである。
突起物において、最大幅が最小幅の1倍とは、最大幅と最小幅が同じであることを示しており、突起物の形状としては、ほぼ円柱状や角柱状の場合が挙げられる。一方、突起物の最大幅が最小幅の5倍を超えると、粗化層を形成する突起物の最小幅の箇所で、樹脂の膨張や収縮による応力の集中が増大するため、アンカー効果を有効に発揮することができず、突起物の最小幅の箇所において破断しやすくなる。このため、突起物は、最大幅が最小幅の1〜5倍とする。また、モールド樹脂がアンカー効果を発揮するだけではなく、樹脂が粗化層を形成する突起物の最小部の箇所での破断を生じにくくすることにより、リードフレーム材に対し、シェア強度を向上させるだけではなく、垂直方向の引張強度もより一層向上させる必要がある場合には、突起物の最小幅に対する最大幅の比率が1.1〜4.9倍とすることが好ましく、1.2〜4.8倍とすることがより好ましく、1.5〜4.0倍とすることがさらに好ましく、1.5〜3.0倍とすることが最も好ましい。なお、突起物における表面の形状であるが、鋭く尖っていても丸く滑らかであってもよく、突起物の最大幅と最小幅の比が重要である。
<突起物の最大幅と最小幅の定義について>
本発明における突起物の最大幅と最小幅は、例えばFocused Ion Beam(FIB)や機械研磨等の方法により、粗化層が形成されたリードフレーム材を加工することによって垂直断面試料を作製し、次いで、垂直断面試料の粗化層について、光学顕微鏡や走査型電子顕微鏡等による断面観察を実施し、導電性基体の表面から粗化層の表面に向かって線分を平行移動させて、粗化層を形成する複数の突起物について、1個の突起物ごとに幅を測定し、最大値(最大幅)Wmaxと最小値(最小幅)Wminを決定する。より詳細に説明すると、図3に示すように、導電性基体1から粗化層の方向に垂線を引き、その頂点から導電性基体1に向かう方向に基体と平行な線(平行線)を走査させたときの突起物4の最大値を示す幅を最大幅としてWmaxとし、さらに最大幅Wmax位置から導電性基体1に向かう方向にさらに平行線を走査させたときの突起物4の最小値を示す幅を最小幅としてWminと決定する。そして、本発明では、その比率Wmax/Wminの値が1〜5であることが必要である。
なお、突起物4の最小幅Wminは、粗化皮膜3の厚さ方向断面で測定したときの突起物4の最大幅Wmaxの測定位置よりも導電性基体1側に位置する下側部分で測定したときの最小幅Wminを意味する。これは、シェア試験において導電性基体1側に位置する突起物4の下側部分(基端部分)の幅によって、シェア強度が左右されるという知見に基づくものである。なお、突起物4は任意の断面を観察するため、粗化層2の様々な位置にて観察される。これは、粗化層2は基本的には三次元的に形成されているのが常であるため、突起物4の最大幅Wmaxと最小幅Wminを測定する粗化層2としては、1層の粗化層2の場合や、図5に示すように2層以上の粗化層(例えば図5では2層の粗化層2−1、2−2)であって、かつ突起物4の最大幅Wmaxと最小幅Wminの測定ができる場合を測定対象とし、それ以外、例えば2層以上の粗化層であって粗化皮膜3の最表面輪郭が明確ではない場合や、導電性基体1から浮いて見えてしまう粗化層2の場合などは、本発明において測定の対象とはできない粗化層とする。これら手法によって、任意の断面にて、1つの粗化層2に存在する10個の突起物4について、それぞれの最大幅Wmaxと最小幅Wminを測定し、最大幅Wmaxの最小幅Wminに対する比率Wmax/Wminを算出し、それらの比率の平均値が1〜5倍である粗化層2を有するリードフレーム材10を、本発明のリードフレーム材として定義する。
<突起物の最小幅および突起物同士の間隔について>
また、本発明における粗化層2を形成する突起物4の最小幅Wminの大きさにおいては、特に規定するものではないが、最小幅Wminが小さすぎると、樹脂が粗化層2の突起物4、4間の隙間に流れにくくなる傾向があり、一方、最小幅Wminが大きすぎると、シェア強度を増大させる効果が小さくなる傾向がある。このため、突起物4の最小幅Wminは、平均で0.2μm〜3μmの範囲であることが好ましく、0.5μm〜1μmの範囲であることがより好ましい。また、突起物4、4同士の間隔については、特に限定するものではないが、突起物4、4の頂点同士の平均間隔にして0.2〜20μmの範囲が好ましく、0.5μm〜10μmの範囲がさらに好ましい。
<粗化層の比表面積について>
本発明のリードフレーム材10は、まず導電性基体(以下、単に「基体」ともいう。)1に対して粗化層2を有している。この粗化層2は、比表面積が110%以上であることが好ましい。これは、比表面積が110%未満であると、十分にアンカー効果を得ることができないためである。なお、比表面積の上限については特に規制するものではないが、比表面積が大きすぎると粗化の凹凸が大きくなりすぎて粗化層が脱落しやすくなるため、比表面積は500%以下とすることが好ましい。
なお、比表面積の算出方法としては、図2にリードフレーム材10の断面を示すように、リードフレーム材10の断面で見て、粗化皮膜3の最表層の線分長さ(図2では破線Aで示す。)を、導電性基体1の表面の(直線)長さ(図2では太実線B)で除した比率A/Bの百分率が比表面積(%)となり、例えば非接触式干渉顕微鏡等の測定装置(たとえばブルカー・エイ・エックス・エス社製)を用いて測定することができる。また、本発明における粗化層の形成箇所は、樹脂モールドされる部分の少なくとも一部に形成されていればよく、全面処理はもちろんのこと、部分的に粗化層2が形成されていてもよい。また、例えばリードフレーム材10が樹脂モールドされる部分の少なくとも1/5以上であることが好ましく、さらに好ましくは1/2以上の面積に形成されることで密着性向上効果を発揮することができる。樹脂モールドされる全面に粗化層2が形成されていることが最も好ましい。この部分的に設けられる粗化層2の形状としては、ストライプ状、スポット状、リング状など、様々な形態をとることが可能である。さらに、樹脂モールドが片面だけであるような製品においては、例えば片面のみ粗化層2を形成することも可能である。
(中間層)
また、本発明のリードフレーム材10は、導電性基体1と粗化皮膜3の間に、例えば導電性基体1を構成する組成成分の拡散抑制や密着性の改善のために中間層を形成してもよい。中間層は、例えばニッケル、ニッケル合金、コバルト、コバルト合金、銅または銅合金が挙げられる。
(表面皮膜)
また、本発明のリードフレーム材10は、粗化皮膜3の表面の少なくとも一部の上に、直接又は中間層を介して少なくとも1層の表面被覆層を含む表面皮膜をさらに備えることが好ましく、表面被覆層は、パラジウム、パラジウム合金、ロジウム、ロジウム合金、ルテニウム、ルテニウム合金、白金、白金合金、イリジウム、イリジウム合金、金、金合金、銀および銀合金の群から選択される金属または合金を含むことが好ましい。
[表面被覆層]
表面被覆層を構成する各種合金としては、例えばパラジウム合金としてはパラジウム−銀合金、ロジウム合金としてはロジウム−パラジウム合金、ルテニウム合金としてはルテニウム−イリジウム合金、白金合金としては白金−金合金、イリジウム合金としては白金−イリジウム合金、金合金としては金−銀合金、銀合金としては銀−錫合金などが挙げられる。表面皮膜は1種類でもよいが、2層以上が好ましい。表面皮膜を構成する表面被覆層が2層以上である場合の代表的な層構成としては、粗化皮膜3側からの積層順で、Pd/Au、Rh/Au、Pd/Ag/Au、Pd/Rh/Au、Ru/Pd/Auなどが挙げられる。このように粗化皮膜の上に表面皮膜層を形成することにより、リードフレームの発熱に対して耐熱性が向上するとともに、粗化皮膜の粗化層を形成する粗化粒子の突起物の強度が向上し、突起物の破断を防ぎ、さらにアンカー効果を発揮することができる。また表面皮膜に対する密着性を向上させる観点から、粗化層が銅、ニッケルの2層に対して、表面皮膜層がPd/Auの2層又はRh/Auの2層であることがより好ましく、粗化層の層構成として下側粗化層が銅、上側粗化層がニッケルの2層に対して、表面皮膜層の層構成として下側表面皮膜層がPdで上側表面被覆層がAuの2層、又は下側表面皮膜層がRhで上側表面被覆層がAuの2層であることがさらに好ましい。
これらの表面被覆の膜厚は、厚すぎると粗化皮膜3の表面凹凸を埋めてしまい、上述した本発明の効果を十分に発揮できなくなるおそれがある他、表面皮膜が主として貴金属材料で構成されていることからコストの上昇を招く可能性がある。このため、各表面被覆層の膜厚は、積層された表面被覆層の総膜厚(表面皮膜の膜厚)として1μm以下であることが好ましく、0.03以下であることがより好ましい。
(リードフレーム材の製造方法について)
次に、本発明のリードフレーム材10の製造方法を以下で説明する。
導電性基体1を準備し、この導電性基体1に対し、カソード電解脱脂工程および酸洗工程を施す。次に、必要に応じて、電気めっきにより中間層を形成した後に、電気めっきにより、少なくとも1層の粗化層2を含む粗化皮膜3を形成し、その後、さらに必要に応じて、電気めっきにより、少なくとも1層の表面被覆層を含む表面皮膜を形成することによって、リードフレーム材10を製造することができる。具体的な製造条件の代表例として、表1にカソード電解脱脂条件、表2に酸洗条件、表3に各種中間層の形成条件、表4に各種粗化層2の形成条件、そして、表5に各種表面被覆層の形成条件をそれぞれ示す。上述したリードフレーム材10の製造方法では、中間層、粗化層2および表面被覆層を、いずれも電気めっきで製造した場合を例示した。粗化層2は、電流密度、攪拌、温度、処理時間等により比較的容易に突起物の形状を制御することができ且つ簡便であることから、電気めっき法で形成することが好ましく、さらに、中間層や表面被覆層についても、電気めっき法のような湿式めっき法によって形成することが、生産性の観点から好ましいが、乾式めっき法や他の製造方法で製造してもよく、特に限定はしない。
Figure 2018123708
Figure 2018123708
Figure 2018123708
Figure 2018123708
Figure 2018123708
以下、本発明を実施例に基づきさらに詳細に説明するが、本発明はこれらに限定されるものではない。
予め試験片サイズ40mm×40mmに切断した板厚0.2mmの表6に示す各種導電性基体を準備し、前述した、表1に示す条件でカソード電解脱脂を行った。次いで、表2に示す条件で導電性基体の酸洗を行なった後に、表6に示す層構成で少なくとも1層の粗化層を導電性基体の表面に形成してリードフレーム材の試験片を得た。なお、粗化層の形成は、比表面積だけではなく、断面における粗化層の突起物における最大幅の最小幅に対する比率も制御した。実施例1〜30のうち、実施例11〜13については、粗化皮膜が下側粗化層に加えて、さらに上側粗化層を形成して2層の粗化層で構成されており、また、実施例22〜24については、導電性基体と粗化皮膜の間に中間層がさらに形成されており、そして、実施例29および30については、粗化皮膜が下側粗化層に加えて、さらに上側粗化層を形成して2層の粗化層で構成されているとともに、下側表面被覆層と上側表面被覆層の2層を含む表面皮膜がさらに形成されている。参考のため、比較例1として、粗化層の比表面積が550%と非常に大きいものの、粗化層を形成する突起物の最大幅の最小幅に対する比率を制御せず、本発明の範囲外(5.2倍)であるリードフレーム材の試験片を作製した。
上記各試験片において、樹脂モールドをコータキ精機社製トランスファーモールド試験装置(製品名:Model FTS)にて、金型温度130℃、モールド後保持時間90秒、注入圧力6.865MPaの条件下で注入成形して、接触面積10mm2のプリン状試験片を形成した。その各試験片を高温高湿試験(85℃、85%RHで、168時間保持)に投入し、その試験片について、樹脂密着性および粉落ち性について以下に示す条件で評価した。それらの評価結果を表7に示す。
(樹脂密着性評価)
評価樹脂:G630L、住友ベークライト社製(商品名)
評価条件:装置:4000Plus、ノードソン・アドバンスト・テクノロジー社製(商品名)、
ロードセル:50kg
測定レンジ:10kg
テストスピード:100μm/s
テスト高さ:10μm
樹脂密着性の評価結果を表7に示す。なお、表7に示す樹脂密着性の評価は、シェア強度(剥離強度)が平均で9.8MPa以上である場合を樹脂密着性が優れているとして「A」とし、シェア強度(剥離強度)が平均で4.9MPa以上9.8MPa未満である場合を樹脂密着性が良好であるとして「B」とし、そして、シェア強度(剥離強度)が平均で4.9MPa未満である場合を樹脂密着性が劣るとして「C」として示した。
樹脂密着性は、「初期のシェア強度」と「高温高湿試験後のシェア強度」の両方を測定することによってそれぞれ評価した。「高温高湿試験後のシェア強度」は、各試験片を樹脂モールドした後に、温度85℃、湿度85%の環境にて168時間放置した後の値である。また、「初期のシェア強度」とは、各試験片を樹脂モールドした直後(高温高湿試験前)のシェア強度である。
(粉落ち性評価)
粉落ち性は、目視により感応評価した。その評価結果を表7に示す。なお、表7に示す粉落ち性は、表面からの粉落ちが認められなかった場合を「A(優)」とし、粉落ちが少し発生した場合を「B(良)」とし、そして、粉落ちが非常に多く発生した場合を「C(不可)」として示し、「A」および「B」は実用に供するレベルである。
Figure 2018123708
Figure 2018123708
表7の評価結果から、実施例1〜30はいずれも、初期のシェア強度および高温高湿試験後のシェア強度が「A」または「B」であり、良好な樹脂密着性を維持しており、また、粉落ち性も「A」または「B」と実用に供するレベルであった。これに対し、粗化層の比表面積が550%と非常に大きいものの、粗化層を形成する突起物の最大幅の最小幅に対する比率を制御せず、本発明の範囲外(5.2倍)である比較例1は、初期のシェア強度については「A」であって、樹脂密着性に優れているものの、高温高湿試験後のシェア強度が「C」となり、樹脂密着性が大きく劣化しており、さらに、粉落ち性も、「C」と劣っていて、実用に供するレベルではなかった。
本発明のリードフレーム材は、高温高湿の耐久性試験、例えば温度85℃、湿度85%の環境にて168時間放置する過酷な条件下で高温高湿試験を行なった場合であっても、リードフレームに対する良好な樹脂密着性をほとんど劣化させることなく維持することができ、このリードフレーム材を用いて構成した半導体パッケージは、高い信頼性を実現することができる。
1 導電性基体
2 粗化層
2−1 第1粗化層(基材側から1層目の粗化層)
2−2 第2粗化層(基材側から2層目の粗化層)
3、3−1 粗化皮膜
4、4−1 突起物
10、10A リードフレーム材
A 粗化皮膜の最表面の断面線分長さ
B 導電性基体の表面の断面線分長さ

Claims (7)

  1. 導電性基体と、
    該導電性基体の少なくとも片面上に、直接または中間層を介して複数の粗化粒子の突起物で形成された少なくとも1層の粗化層を含む粗化皮膜と、を備え、
    前記突起物は、前記粗化皮膜の厚さ方向断面で測定したときの最大幅が、該最大幅の測定位置よりも前記導電性基体側に位置する下側部分で測定したときの最小幅に対して1〜5倍となる形状を有するリードフレーム材。
  2. 前記導電性基体は、銅、銅合金、鉄、鉄合金、アルミニウムまたはアルミニウム合金である、請求項1に記載のリードフレーム材。
  3. 前記粗化層は、銅、銅合金、ニッケル、ニッケル合金、パラジウム、パラジウム合金、銀、銀合金、錫、錫合金、亜鉛、亜鉛合金、ロジウム、ロジウム合金、ルテニウム、ルテニウム合金、イリジウムおよびイリジウム合金の群から選択される金属または合金を含む、請求項1または2に記載のリードフレーム材。
  4. 前記粗化皮膜の表面の少なくとも一部の上に、少なくとも1層の表面被覆層を含む表面皮膜をさらに備え、前記表面被覆層が、パラジウム、パラジウム合金、ロジウム、ロジウム合金、ルテニウム、ルテニウム合金、白金、白金合金、イリジウム、イリジウム合金、金、金合金、銀および銀合金の群から選択される金属または合金を含む、請求項1〜3のいずれか1項に記載のリードフレーム材。
  5. 前記中間層は、ニッケル、ニッケル合金、コバルト、コバルト合金、銅または銅合金である、請求項4に記載のリードフレーム材。
  6. 導電性基体の少なくとも片面上に、直接または中間層を介して、電気めっきにより複数の粗化粒子の突起物で形成された少なくとも1層の粗化層を含む粗化皮膜を形成する工程を含み、
    前記突起物は、前記粗化皮膜の厚さ方向断面で測定したときの最大幅が、該最大幅の測定位置よりも前記導電性基体側に位置する下側部分で測定したときの最小幅に対して1〜5倍となる形状を有するリードフレーム材の製造方法。
  7. 請求項1〜5のいずれか1項に記載のリードフレーム材を有する半導体パッケージ。
JP2018518662A 2016-12-27 2017-12-19 リードフレーム材およびその製造方法ならびに半導体パッケージ Active JP6479265B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016253968 2016-12-27
JP2016253968 2016-12-27
PCT/JP2017/045451 WO2018123708A1 (ja) 2016-12-27 2017-12-19 リードフレーム材およびその製造方法ならびに半導体パッケージ

Publications (2)

Publication Number Publication Date
JPWO2018123708A1 true JPWO2018123708A1 (ja) 2018-12-27
JP6479265B2 JP6479265B2 (ja) 2019-03-06

Family

ID=62707235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018518662A Active JP6479265B2 (ja) 2016-12-27 2017-12-19 リードフレーム材およびその製造方法ならびに半導体パッケージ

Country Status (5)

Country Link
JP (1) JP6479265B2 (ja)
KR (1) KR102482396B1 (ja)
CN (1) CN109937479B (ja)
TW (1) TWI762546B (ja)
WO (1) WO2018123708A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6805217B2 (ja) * 2018-10-18 2020-12-23 Jx金属株式会社 導電性材料、成型品及び電子部品
JP7014695B2 (ja) * 2018-10-18 2022-02-01 Jx金属株式会社 導電性材料、成型品及び電子部品
CN117043940A (zh) * 2021-07-16 2023-11-10 古河电气工业株式会社 引线框架材料及其制造方法、以及半导体封装
WO2023286697A1 (ja) * 2021-07-16 2023-01-19 古河電気工業株式会社 リードフレーム材およびその製造方法、ならびに半導体パッケージ

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07268573A (ja) * 1994-03-25 1995-10-17 Nikko Kinzoku Kk 電子機器用高力高導電性銅合金の製造方法
JP2008045204A (ja) * 2006-07-21 2008-02-28 Kobe Steel Ltd 酸化膜密着性に優れた電気電子部品用銅合金板
JP2011077519A (ja) * 2009-10-01 2011-04-14 Samsung Techwin Co Ltd リードフレーム及びその製造方法
JP2012502462A (ja) * 2008-09-05 2012-01-26 エルジー イノテック カンパニー,リミティド リードフレーム及びその製造方法
JP2013182978A (ja) * 2012-03-01 2013-09-12 Renesas Electronics Corp 半導体装置及びその製造方法
JP2013199082A (ja) * 2012-03-26 2013-10-03 Jx Nippon Mining & Metals Corp キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板用キャリア付銅箔及びプリント配線板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2543619B2 (ja) 1990-09-05 1996-10-16 新光電気工業株式会社 半導体装置用リ―ドフレ―ム
JP3228789B2 (ja) 1992-07-11 2001-11-12 新光電気工業株式会社 樹脂用インサート部材の製造方法
US5554569A (en) * 1994-06-06 1996-09-10 Motorola, Inc. Method and apparatus for improving interfacial adhesion between a polymer and a metal
JP4892033B2 (ja) * 2009-05-13 2012-03-07 日立ケーブルプレシジョン株式会社 リードフレームの製造方法
TWI557750B (zh) * 2014-02-05 2016-11-11 Furukawa Electric Co Ltd Electrical contact material and manufacturing method thereof
JP5766318B2 (ja) * 2014-02-17 2015-08-19 株式会社三井ハイテック リードフレーム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07268573A (ja) * 1994-03-25 1995-10-17 Nikko Kinzoku Kk 電子機器用高力高導電性銅合金の製造方法
JP2008045204A (ja) * 2006-07-21 2008-02-28 Kobe Steel Ltd 酸化膜密着性に優れた電気電子部品用銅合金板
JP2012502462A (ja) * 2008-09-05 2012-01-26 エルジー イノテック カンパニー,リミティド リードフレーム及びその製造方法
JP2011077519A (ja) * 2009-10-01 2011-04-14 Samsung Techwin Co Ltd リードフレーム及びその製造方法
JP2013182978A (ja) * 2012-03-01 2013-09-12 Renesas Electronics Corp 半導体装置及びその製造方法
JP2013199082A (ja) * 2012-03-26 2013-10-03 Jx Nippon Mining & Metals Corp キャリア付銅箔、キャリア付銅箔の製造方法、プリント配線板用キャリア付銅箔及びプリント配線板

Also Published As

Publication number Publication date
TW201830627A (zh) 2018-08-16
CN109937479B (zh) 2023-01-13
CN109937479A (zh) 2019-06-25
KR20190096964A (ko) 2019-08-20
WO2018123708A1 (ja) 2018-07-05
JP6479265B2 (ja) 2019-03-06
KR102482396B1 (ko) 2022-12-28
TWI762546B (zh) 2022-05-01

Similar Documents

Publication Publication Date Title
JP6479265B2 (ja) リードフレーム材およびその製造方法ならびに半導体パッケージ
JP6789965B2 (ja) リードフレーム材およびその製造方法
KR102471172B1 (ko) 표면 처리재 및 그 제조 방법 및 표면 처리재를 이용하여 형성한 부품
JP6615350B2 (ja) 表面処理材およびこれを用いて作製した部品
WO2017179447A1 (ja) リードフレーム材およびその製造方法
JP5109881B2 (ja) 銅ボンディングワイヤ
WO2018124115A1 (ja) 表面処理材およびこれを用いて作製した部品
JP7032239B2 (ja) リードフレーム材およびその製造方法ならびに半導体パッケージ
TWI557750B (zh) Electrical contact material and manufacturing method thereof
JP6623108B2 (ja) リードフレーム材料およびその製造方法
JP6667728B2 (ja) リードフレーム材およびその製造方法、ならびにそれを用いた半導体パッケージ
JP6827150B1 (ja) リードフレーム材およびその製造方法ならびにリードフレームおよび電気電子部品
JP2022148743A (ja) 導電性材料、成型品及び電子部品
JP2020063493A (ja) 導電性材料、成型品及び電子部品
JP2018104821A (ja) 表面処理材及びこれを用いて作製した部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180410

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20180410

AA64 Notification of invalidation of claim of internal priority (with term)

Free format text: JAPANESE INTERMEDIATE CODE: A241764

Effective date: 20180423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180613

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20180718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190205

R151 Written notification of patent or utility model registration

Ref document number: 6479265

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250