TWI397981B - 半導體封裝用導線架 - Google Patents

半導體封裝用導線架 Download PDF

Info

Publication number
TWI397981B
TWI397981B TW095113317A TW95113317A TWI397981B TW I397981 B TWI397981 B TW I397981B TW 095113317 A TW095113317 A TW 095113317A TW 95113317 A TW95113317 A TW 95113317A TW I397981 B TWI397981 B TW I397981B
Authority
TW
Taiwan
Prior art keywords
layer
lead frame
plating layer
semiconductor package
nickel
Prior art date
Application number
TW095113317A
Other languages
English (en)
Other versions
TW200636963A (en
Inventor
Sung-Il Kang
Se-Chuel Park
Original Assignee
Samsung Techwin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Techwin Co Ltd filed Critical Samsung Techwin Co Ltd
Publication of TW200636963A publication Critical patent/TW200636963A/zh
Application granted granted Critical
Publication of TWI397981B publication Critical patent/TWI397981B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02F—DREDGING; SOIL-SHIFTING
    • E02F9/00—Component parts of dredgers or soil-shifting machines, not restricted to one of the kinds covered by groups E02F3/00 - E02F7/00
    • E02F9/02—Travelling-gear, e.g. associated with slewing gears
    • E02F9/022—Travelling-gear, e.g. associated with slewing gears for moving on rails
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02F—DREDGING; SOIL-SHIFTING
    • E02F9/00—Component parts of dredgers or soil-shifting machines, not restricted to one of the kinds covered by groups E02F3/00 - E02F7/00
    • E02F9/20—Drives; Control devices
    • E02F9/2058—Electric or electro-mechanical or mechanical control devices of vehicle sub-units
    • E02F9/2062—Control of propulsion units
    • E02F9/207—Control of propulsion units of the type electric propulsion units, e.g. electric motors or generators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Mining & Mineral Resources (AREA)
  • Civil Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Structural Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

半導體封裝用導線架 LEAD FRAME FOR SEMICONDUCTOR PACKAGE
本發明為一關於導線架在半導體封裝上之應用，其為一具有高模鑄性之化合物的黏著性質者。
一半導體封裝結構為由導線架連同一半導體晶片所組成，該導線架可使半導體封裝結構更易於與外部的末端部分連結，(例如，印刷電路板PCB)，同時也具有作為支撐半導體晶片的功能。
第1圖為一平面圖，其說明了一典型的導線架在半導體封裝上的應用。參照第1圖，其為一具有1之導線架，並包含有2之晶粒焊墊及具多重導線架連結到此處之結構。2之晶粒焊墊為藉由7之圍欄連接到3之焊墊支撐單元，並支撐著半導體晶片。(未顯示在圖例上)
多重導線架為包含一多重的內部導線架4及一多重的外部導線架5。壩條狀物6則維持住缺溝並支撐著缺溝，以形成了介於多重的內部導線架4及一多重的外部導線架5的結構。壩似的條狀物6和圍欄7將會在半導體封裝之裝配完成後被移除掉。
導線架正如同一具有上述結構並連同一半導體晶片所共同構成之結構(例如：一記憶體元件)，其透過組合製程而構成在半導體封裝之應用。一組合製程的實例則包含了有晶粒之黏著製程，金屬線之打線製程，以及模塑成形製程等。晶粒之黏著製程為將半導體晶片(晶粒)黏著到導線架的焊墊上，金屬線之打線製程則為藉由金屬線連結半導體晶片之末端部分單元到導線架上的內部導線架，此處之金屬線一般為以金為最常見，而模塑成形製程則為利用絕緣材料將晶片和金屬線以及其內部導線架一起封裝而成形，此處之模塑樹脂一般為以環氧模塑化合物(EMC)為主。
為了增加在晶粒黏著製程中半導體晶片對於焊墊的黏著性，並藉以增進在金屬打線製程中金屬線對於4之內部多重導線架之打線能力，此金屬需具可被覆蓋在2之晶粒焊墊和在4之內部多重導線架的可先決定的特性。再則，為了增進焊錫在模塑成形製成後的組合封裝製程中對於5之外部多重導線架之沾潤性，焊接料在基本上需為具有可被鍍在5之外部導線架上之可先決定的特性，舉例來說，錫鉛合金即為此種材料之一選擇。
然而，焊接料的焊鍍製程為一複雜的製程，且曝露在外界之錫跟鉛的電鍍液，此亦常常造成環境的問題。況且，在以焊接料為基礎的電鍍製程中，移除非均勻的電鍍層為一不可避免的必要製程要求。而且，半導體晶片因為電鍍溶液穿透到介於導線架及模塑樹脂之間，而發生作動失敗的例子亦常有發生。
為了解決上述之問題，故才有預鍍框架法的被提出。在此方法中，在進行半導體封裝的製成進行之前，鉛(Pb)的電鍍製程可利用預鍍具有高沾潤性的的焊接料在一金屬的上層而被忽略省去。一導線架使用預鍍框架法預鍍，此已引起注意，因為其使用了較簡單的製造流程。由於鉛電鍍在整個半導體封裝製成上的省略更可因此減少環境污染的問題。
第2圖為一橫向截面圖，其描述了一使用傳統預鍍框架法所製造而成的導線架的例子。參照第2圖，12之鎳金屬電鍍層為完全地在11之基底金屬層上形成，此基底金屬層為主要含有銅的成分。13之鈀金屬(Pd)的電鍍層為直接在12之鎳金屬電鍍層上形成。亦即在11之基底金屬層上形成一連續鎳鈀串聯的電鍍層。
當具有最主要鈀電鍍層的導線架被使用時，鉛曝露在環境的問題將可被避免，且半導體封裝製成也可以因此而簡單化。但是由於在半導體組合封裝製成時，常會有熱的產生，此將使得13之鈀金屬的電鍍層形成氧化的鈀化合物，其可能會不利地影響13之鈀金屬層的物理性質。(例如：導電性、黏著性等等)特別地，13之鈀金屬層的電鍍層的氧化反應，將降低介面的黏著性(其相關打線的能力)以及焊接料介於金線以及導線架間之沾潤性。再者，當13之鈀金屬的電鍍層在電鍍過程中將會吸收氫，而使13之鈀金屬電鍍層的金屬性質因此變弱或變脆，且變的較敏感且將因碰撞而易產生破裂。
不同導線架在美國專利號碼No.6469386中被提出，均是為了解決上述的問題。第3A圖及3B圖中顯示兩種此類的導線架。第3A圖中顯示其一導線架，其為由22之鎳的電鍍層，23之鈀的電鍍層和24之金的電鍍層在21之基底金屬層上所形成的一串聯的電鍍層。第3B圖中為顯示另一導線架其為由22’之鎳或鎳合金的電鍍層，23’之鈀或鈀合金的電鍍層和24’之金或金鈀合金的電鍍層在21之基底金屬層上所形成的一串聯的電鍍層。此由22、23、24等電鍍層和22’、23’、24’等電鍍層所形成之結構，其本質上為與第2圖所描述的為相同的結構，只是較第2圖增加了最上之24之金的電鍍層或最上之24’之金或金鈀合金的電鍍層。
金的氧化物之電阻為較鈀之氧化物為大，因此在第3A圖中所描述的結構，當24之純金的電鍍層在導線架最上部位被形成時，金的電鍍層可避免23之鈀的電鍍層在半導體封裝製程中的熱製程期間被氧化，也因此解決了傳統低打線能力和焊接料沾潤性的相關問題。
然而，不利地，在於一般的模塑樹脂對於純金屬或合金的表面為具有低的表面親近性。進一步而言，另一被證實的為若比較當純金屬或合金的表面有形成氧化層時，模塑樹脂對於其表面黏著性將會有改進。因此，當純金電鍍層在模塑樹脂的接觸表面上形成時，其將具有避免鈀的氧化反應發生，且使模塑樹脂的黏著性也將因此降低。
一被熟知的方法為改善模塑樹脂對於金屬表面的黏著性，其顯示於第3B圖中，當由金與鈀所組成的24’之金鈀合金的電鍍層被形成在23’之鈀或鈀合金的電鍍層上時，介於模塑樹脂與24’之金鈀合金的電鍍層之間的黏著性也將因為鈀曝露的部分產生氧化反應而增加。
最近，有一具有環保的概念的半導體封裝製造方法引起注意，製造生產一無環保問題的半導體封裝方法，並須滿足在數大氣壓下且高溫高濕的環境下，介於導線架和模塑樹脂需具有高黏著性質為目標。但是處於數大氣壓的環境下，24’之金鈀合金的電鍍層與模塑樹脂的黏著性通常將因此變差。
關於此將在後續描述之，根據一連串經過168小時濕氣感受程度(MSL)所得之測試結果，處於一大氣壓攝氏85度85%的相對濕度下，將會發生層與層之間嚴重地剝離現象，此為由於模塑樹脂與各層間的黏著性降低所造成。因此可以見得，此為模塑樹脂在嚴格的大氣壓及高濕度的環境下劣化的結果。
本發明為關於半導體封裝用導線架之應用，該導線架為具有低剝離層問題以及高模塑樹脂黏著性，並有介於金線及導線間之高的介面黏著性及沾潤性質。
根據本發明，其為關於一半導體封裝用導線架，並包含有一基底金屬層及在此基底金屬層上所形成的多重的電鍍層，而此多重電鍍層為包含有一鎳或鎳合金所形成的鎳之電鍍層，其為置於基底金屬上。以及鈀或鈀合金所形成的鈀之電鍍層，此為位於鎳電鍍層上。以及金或金合金所形成的保護電鍍層，此為疊在鈀電鍍層上，此處之鎳電鍍層形成時，需具有已決定的厚度及表面的粗糙度。
一具體可行的例子為一鎳之電鍍層其包含有第一鎳電鍍層，其為具可決定的厚度，並需均勻地在基底金屬之表面形成。而第二鎳電鍍層為具可決定的厚度之粗糙表面，並粗略地在第一鎳電鍍層之表面形成。
另一具體可行的例子為一鎳之電鍍層其包含有第一鎳電鍍層，為具可決定的厚度之粗糙表面，並粗略地在基底金屬之表面形成。而第二鎳電鍍層其為具可決定的厚度，並需均勻地在第一鎳電鍍層(也就是較粗糙的)之表面形成。
再一具體可行的例子為一鎳之電鍍層其包含有第一鎳電鍍層，其為具可決定的厚度，並需均勻地在基底金屬之表面形成。而第二鎳電鍍層(也就是較粗糙的)為具可決定的厚度之粗糙表面，並粗略地在第一鎳電鍍層之表面形成。且第三電鍍層其為具可決定的厚度，並需均勻地在第二鎳電鍍層(也就是較粗糙的)之表面形成。
本發明之各種具體可行例子，將詳細地搭配以參考圖示說明之。
第4圖，係為一橫向截面圖示，其描述了一半導體封裝用導線架之電鍍層結構，其為根據本發明之第一具體可行的例子。
參考第4圖，根據本發明之第一具體可行的例子之描述，其包含有基底金屬層21，鎳的電鍍層122，125之粗糙的鎳電鍍層，123之鈀的電鍍層以及124之保護電鍍層。
21之基底金屬層為由銅或42合金材料為其主要成份，122之鎳的電鍍層為由鎳或鎳的合金所形成，123之鈀的電鍍層為由鈀或鈀的合金所形成，124之保護電鍍層為由金或金的合金所形成。
122之鎳的電鍍層可避免氧化銅或硫化銅的形成，其形成的原因為由21之基底金屬層之物質擴散所致，如同銅進入導線架之表面一樣。
一廣為熟知的技藝為122和125之鎳的電鍍層可藉由一包含有在約每100平方公分10到13安培(ASD)之電流密度中，曝露約10到30秒的電鍍應用製程來達成。並為將其生成於21之基底金屬層上，而含有鎳的電鍍水溶液需為包含有鎳，硼酸和氯。而122和125之鎳的電鍍層之樣品的厚度須在10到50 micro英吋之範圍內。
在一電鍍製程的例子，為125之較粗糙鎳的電鍍層為藉由使用高電流密度(例如：較每100平方公分10到13安培為大之電流密度)進行電鍍，並使其形成在122之第一鎳的電鍍層上，而此電流密度為在曝露於化學藥劑的反應槽內將之施加在21之基底金屬層。樣品所用的化學藥劑槽，為包含有濃度為30 g/l的硫化鎳，30 g/l的硫化銨，50 g/l的硫化鈉，20 g/l的氯化鈉，25g/l的硼酸。另一樣品的電鍍製程，為將半導體的導線架的電鍍於一開盤式的製程中進行，其為圍繞這一個滾輪在側邊被搖動而供給，當電鍍完成後，半導體的導線架被圍繞著滾輪的另一邊搖動。藉由提高電流，例如50 ASD，以增加電鍍速度，如此可平穩地獲得粗糙的鎳合金層。電鍍時間為在5到20秒之範圍內。若電鍍時間小於5秒，將會獲得較粗糙的鎳合金，但若想得到較合適的厚度將會是困難的。若電鍍時間大於20秒，則會發生鎳之電鍍層的污染。
典型地，鈀或鈀的合金均具有高的焊料沾潤性，因此123之鈀的電鍍層為形成在125之粗糙的鎳電鍍層上，而其功能為保護125之粗糙的鎳電鍍層之表面並使電鍍變的容易些。
124之保護電鍍層，其為由金或金的合金所形成的，為來避免123鈀之電鍍層當其暴露在空氣中時吸收氫。也就是說，124之保護電鍍層可避免1之導線架(第一圖)焊料的沾潤性降低，其為藉由避免123之鈀的電鍍層產生氧化反應來達成，當半導體封裝製程進行的同時，導線架也承受了熱製程過程。
122之鎳的電鍍層其厚度的範圍為介於10到50 micro英吋，125之鎳的電鍍層其厚度的範圍為介於1到10 micro英吋，123之鈀的電鍍層其厚度的範圍為介於0.2到1.0 micro英吋，124之保護電鍍層為藉由短暫迅速的電鍍所形成，如果124之保護電鍍層所形成的厚度太薄，則維持的成本將會增加。如果124之保護電鍍層所形成的厚度太厚，由於昂貴的金消耗的增加，故製造的成本也將會過度的增加，因此一適當的厚度需被固定地維持。
如上所述，當電鍍被置於導線架表面時，介於導線架和模塑樹脂間的黏著性將會顯著地增加。有一方法可將介於導線架和模塑樹脂間的黏著性更進一步地增加，其為利用將一具有黏著性之物質電鍍在導線架之最外表面上與模塑樹脂一起使用。但是此將在後面的敘述說明之。介於模塑樹脂及導線架之間的黏著性，可藉由形成一粗糙的電鍍層來增加。相對地，一具有稍微低黏著性的材料與模塑樹脂，可一起被使用作為形成124之保護電鍍層。倘若材料本身又具有其他例如高鉛沾潤性或低成本之優點，如此介於模塑樹脂和導線架之間的黏著性，可藉由形成一粗糙的電鍍層而被顯著地增加。例如，其他的觀點，銀(Ag)可被使用在作為124之保護電鍍層，因此，導線架之其他性質，例如，低材料成本，或高鉛沾潤性，可因組成導線架的物質其選擇範圍增加而被強化。
第5圖，係為一橫向截面圖示，其描述了一半導體封裝用導線架之電鍍層結構，其為根據本發明之第二具體可行的例子。
參考第5圖，根據本發明之第二具體可行的例子之描述，其包含有21之基底金屬層，122a之鎳的電鍍層，125之第二的(粗糙的)鎳電鍍層，122b之第三的鎳電鍍層，123之鈀的電鍍層，以及124之保護電鍍層。
本具體例子與之前之具體例子之不同處為在於122a和122b與125之粗糙的鎳電鍍層形成像三明治一般的結構。122a、122b之鎳電鍍層的厚度可能為在10到50微英吋之範圍內。125之鎳電鍍層的厚度則為在1到10微英吋之範圍內。
第6圖，係為一橫向截面圖示，其描述了一半導體封裝用導線架之電鍍層結構，其為根據本發明之第三具體可行的例子。
參考第6圖，根據本發明之第二具體可行的例子之描述，其包含有21之基底金屬層，122a之鎳的電鍍層，125之第一的(粗糙的)鎳電鍍層，122之第二的鎳電鍍層，123之鈀的電鍍層以及124之保護電鍍層。
本具體例子與第4圖所述之第一具體例子的不同處，為在於125之粗糙的鎳電鍍層和122之鎳電鍍層的位置被互換。
從第4圖到第6圖可觀察到上述的說明，一導線架具有較佳的黏著性可藉由製造形成一導線架表面為包含有125之粗糙的鎳電鍍層在電鍍層中而達成。
第7到第9圖係為根據第4到第6圖所各自描述的包含有電鍍層結構之導線架的表面。第10圖係為第2圖所述之傳統導線架的表面。
比較第2圖到第7－9圖之導線架表面，根據本發明的具體可行例為具有比傳統導線架表面較粗糙的表面。因此，介於模塑樹脂及導線架之間的黏著性可透過在模塑樹脂黏合後，增加導線架表面粗糙度來增加黏合性跟摩擦力以增強其黏著性。
根據本發明之具體可行例子，一導線架的製造其表面的粗操度可使用掃描式電子顯微鏡(SEM)來檢查，但是利用掃描式電子顯微鏡來檢查將會花費較長的時間，且若想在電鍍製程進行的同時利用顯微鏡觀察，此將是困難的。因此，需要發展一較快速的方法及時來檢查在電鍍進行的過程中觀察粗糙度的變化。由於此目的，故發展了一個在此領域中被熟知的光澤量測法，當量測光澤線在0.2到0.8的範圍時，導線架被考慮成為以達到想要的表面粗糙度，若光澤少於0.2，則此時的表面粗糙度為太高，且例如像銀的環氧化物的樹脂會在模塑時延伸開來，而讓樹脂流出淹沒開來(RBO)，如此將造成品質的問題。若光澤高於0.8，則此時的表面粗糙度不夠，此時讓濕度感受程度增加將沒有實際的效果。
本發明的觀點將透過下述的比較例子詳細地說明之，本發明並不被侷限於下述之比較例子中。
第11圖，係為本發明之具體可行例子與比較例子經一連串測試後，黏著性表現的圖表，其為以不同之半導體封裝的導線架，作一連串測試所得之模塑簡應力來表示。第12到第14圖，係為描述一連串測試所使用樣品圖示，其並表示了樣品的形狀以及其尺寸大小。第15圖，係為本發明的例子與比較例子之剝離比較表，其顯示了在半導體封裝樣品在經過一連串測試後，模塑樹脂的剝離等級。
在此，剝離等級為表示在經過下述測試環境條件，模塑樹脂與導線架之間整體的可能接觸面積之分離等級。且以上為在完成濕氣吸收製程及流回進行後所見樣品和其測試的環境條件如下：
1.測試樣品
(1).導線架：1－3)1,2,3之具體可行例子，為半導體封裝其包含有導線架而該導線架之電鍍層為相對於第4到第6圖所示，每一半導體封裝之導線及接腳之厚度為0.25nm，寬度為6mm，長度為25mm，在此的導線架之基底金屬層最主要為以銅為主。
4)1之比較的樣品為一半導體封裝，其為類似於上述之第一具體可行例子，但第一具體可行例子中其導線架為具有粗糙的鎳的電鍍層，但無保護電鍍層的存在。
5)2之比較的樣品為一半導體封裝，其為類似於上述之1之比較的樣品，但有金之保護電鍍層的存在。
(2).模塑樹脂：Model SL 7300MES(MQFP type)為由南韓首爾之Cheil Industries Inc.所使用。
(3).所有樣品均被製造成如第12到第14圖一樣的相同大小，其均為使用上述的導線架及模塑樹脂。
2.測試環境條件
(1).模子的預烤：在攝氏175度下，進行4個小時。
(2).濕氣吸收製程處理：在攝氏85度下，進行168個小時，且相對濕度為在85%。
(3).再流動：經一連串在最高溫攝氏260度下進行測試(一共三次)，隨後再量測樣品的黏著性。
3.測試儀器
(1).掃描聽覺顯微鏡(SAM)：型號Model HS－100(SONIX Co.)
(2).強度測試器：型號Model AGS－100A(Shimadzu Co.)
關於第11圖，其為具有導線架之半導體封裝，為根據本發明之第4圖到第6圖為相對於此些圖之具有模塑樹脂其黏著性為大於75kgf，70 kgf，和64 kgf等。在熟知的技藝中，半導體封裝之可靠性保持之要求為比模塑樹脂之黏著性要求來的大。
但是1之比較樣品的例子，其模塑樹脂的黏著性通常為介於35－53 kgf之範圍間。而2之比較樣品的例子，其模塑樹脂的黏著性通常為介於12－15 kgf之範圍間。因此，包含有粗糙之鎳電鍍層的導線架，其模塑樹脂其黏著性必明顯地大於1和2之比較樣品的例子。
參考第15圖，當模塑樹脂與導線架在經過上述之較一般無直接施加力量的使用情形為嚴苛的測試環境條件測試後，其連結的狀態由此可知，剝離層幾乎不會產生在本發明之具體可行例子中。在第15圖中所顯示之在301之上被劃影線的部分為剝離層部分。但是在1之比較樣品的例子中，剝離層產生比全面積之一半還來的大。而在2之比較樣品的例子中，剝離層產生幾乎涵蓋了整個面積。
由第15圖可見，一含有粗糙之鎳電鍍層的導線架較1和2之比較樣品的例子為具有明顯較低剝離程度。
如同上述，根據本發明之半導體封裝的導線架不僅可增進封裝之打線的能力，焊料的沾潤性。此二者均為導線架品質考量的最主要項目，更可以改善模塑樹脂的黏著性和剝離問題，因此也改進了半導體封裝之可靠性。
再者，根據本發明之半導體封裝的導線架可符合半導體封裝製造的環保要求。也就是說，在半導體封裝製程中並無使用到鉛金屬，此為由於本導線架具有高模塑樹脂之黏著性，且具有甚至在嚴苛的濕氣吸收的大氣環境下之低剝離問題發生的優點。
同時，本發明已特別地展示並敘述其基本之具體可行例子，其將被藉由在普通技藝中形式和細節上的改變而製得。雖然於以上之詳細的文字說明與圖示中，已揭示了本發明之具體可行的典型實施例及其目的。雖然其中不乏引用專有術語，但其僅止於一般性的描述，而非用於限定本發明之申請專利範圍；凡其他未脫離本發明所揭示之精神下所完成之等效改變或修飾，均應包含在下述之申請專利範圍內。
1．．．導線架
2．．．晶粒焊墊
3．．．焊墊支撐單元
4．．．內部導線架
5．．．外部導線架
6．．．壩條狀物
7．．．圍欄
11、21．．．基底金屬層
13．．．鈀金屬電鍍層
12．．．鎳金屬電鍍層
24．．．金電鍍層
23．．．鈀電鍍層
22．．．鎳電鍍層
24’．．．金鈀合金電鍍層
23’．．．鈀或鈀合金電鍍層
22’．．．鎳或鎳合金電鍍層
124．．．金或合金保護電鍍層
123．．．鈀或鈀合金電鍍層
125．．．粗糙的鎳電鍍層
122．．．鎳或鎳電鍍層
122b、122a．．．鎳或鎳合金電鍍層
第1圖，係為一平視圖示，其描述了一典型的半導體封裝用導線架的結構。
第2圖，係為一橫向截面圖示，其描述了一傳統半導體封裝用導線架的電鍍層結構。
第3A及3B圖，係為一橫向截面圖示，其描述了一額外的傳統半導體封裝用導線架的電鍍層結構。
第4圖，係為一橫向截面圖示，其描述了一半導體封裝用導線架之電鍍層結構，其為根據本發明之第一具體可行的例子。
第5圖，係為一橫向截面圖示，其描述了一半導體封裝用導線架之電鍍層結構，其為根據本發明之第二具體可行的例子。
第6圖，係為一橫向截面圖示，其描述了一半導體封裝用導線架之電鍍層結構，其為根據本發明之第三具體可行的例子。
第7到第9圖，係為根據第4到第6圖所各自描述的包含有電鍍層結構之導線架的表面。
第10圖，係為第2圖所述之傳統導線架的表面。
第11圖，係為本發明之具體可行例子與比較例子經一連串測試後黏著性表現的圖表。
第12到第14圖，係為描述一連串測試所使用樣品圖示。
第15圖，係為本發明的例子與比較例子之剝離表現之比較表。
124．．．金或合金
123．．．鈀或鈀合金
125．．．粗糙的鑷電鍍層
122．．．鑷或鑷電鍍層
21．．．基底金屬層

Claims (13)

  1. 一種半導體封裝用導線架，其包含有：基底金屬層；在基底金屬層上之第一鎳之電鍍層；第一鎳之電鍍層具有屬於其第一層之厚度和表面粗糙度；在第一鎳之電鍍層上之第二鎳之電鍍層；第二鎳之電鍍層具有屬於其第二層之厚度和表面粗糙度；在第二鎳之電鍍層上之鈀之電鍍層；在鈀之電鍍層上之保護電鍍層；其第一層之表面粗糙度上相當大於第二層之表面粗糙度，且第一層之厚度範圍為介於1.0到10微英吋；其第二層之可決定厚度範圍為介於10到50微英吋。
  2. 如申請專利範圍第1項之半導體封裝用導線架，其保護電鍍層為由金和金合金所組成。
  3. 如申請專利範圍第1項之半導體封裝用導線架，其第一層之厚度範圍可為介於10到50微英吋。
  4. 如申請專利範圍第3項之半導體封裝用導線架，其第二層之厚度範圍可為介於1.0到10微英吋。
  5. 如申請專利範圍第1項之半導體封裝用導線架，其基底金屬層為由銅或42合金之一所組成。
  6. 如申請專利範圍第1項之半導體封裝用導線架，其鈀之電鍍層的厚度範圍為介於0.2到1.0微英吋。
  7. 如申請專利範圍第1項之半導體封裝用導線架，其保護電鍍層為由短暫快速的電鍍所形成。
  8. 如申請專利範圍第1項之半導體封裝用導線架，其第一層之表面粗糙度和第二層之表面粗糙度在保護電鍍層上，為利用表面光澤測定所得，其範圍為在0.2到0.8之間。
  9. 一種半導體封裝用導線架，其包含有：基底金屬層；在基底金屬層上之第一鎳之電鍍層；第一鎳之電鍍層具有屬於其第一層之厚度和表面粗糙度；在第一鎳之電鍍層上之第二鎳之電鍍層；第二鎳之電鍍層具有屬於其第二層之厚度和表面粗糙度；在第二鎳之電鍍層上之鈀之電鍍層；在鈀之電鍍層上之保護電鍍層；更進一步地，其包含有第三鎳之電鍍層，其為介於第二鎳之電鍍層和鈀之電鍍層間，而該第 三鎳之電鍍層具有屬於其第三層之厚度和表面粗糙度；其第二層之表面粗糙度上相當大於第一層之表面粗糙度。
  10. 如申請專利範圍第9項之半導體封裝用導線架，其第一層之厚度範圍為介於1.0到10微英吋。
  11. 如申請專利範圍第10項之半導體封裝用導線架，其第一層之厚度範圍為介於10到50微英吋。
  12. 如申請專利範圍第9項之半導體封裝用導線架，其第二層之厚度範圍為介於1.0到10微英吋。
  13. 如申請專利範圍第9項之半導體封裝用導線架，其基底金屬層為由銅或42合金之一所組成。
TW095113317A 2005-04-15 2006-04-14 半導體封裝用導線架 TWI397981B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050031420A KR100819800B1 (ko) 2005-04-15 2005-04-15 반도체 패키지용 리드 프레임

Publications (2)

Publication Number Publication Date
TW200636963A TW200636963A (en) 2006-10-16
TWI397981B true TWI397981B (zh) 2013-06-01

Family

ID=37055660

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095113317A TWI397981B (zh) 2005-04-15 2006-04-14 半導體封裝用導線架

Country Status (7)

Country Link
US (1) US7285845B2 (zh)
JP (1) JP2006303492A (zh)
KR (1) KR100819800B1 (zh)
CN (1) CN100527404C (zh)
DE (1) DE102006017042B4 (zh)
MY (1) MY141288A (zh)
TW (1) TWI397981B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100989802B1 (ko) * 2006-11-29 2010-10-29 유니마이크론 테크놀로지 코퍼레이션 반도체 소자가 매립된 지지 기판 적층 구조체 및 그제조방법
CN100483705C (zh) * 2007-04-29 2009-04-29 江苏长电科技股份有限公司 可以防止半导体塑料封装体内元器件分层的封装方法
CN100466245C (zh) * 2007-04-29 2009-03-04 江苏长电科技股份有限公司 有效改善半导体塑料封装体内元器件分层的封装方法
CN100464416C (zh) * 2007-04-29 2009-02-25 江苏长电科技股份有限公司 防止半导体塑料封装体内元器件分层的封装方法
KR101289803B1 (ko) 2008-05-16 2013-07-26 삼성테크윈 주식회사 회로 기판 및 그 제조 방법
KR101241735B1 (ko) 2008-09-05 2013-03-08 엘지이노텍 주식회사 리드 프레임 및 그 제조방법
JP4853508B2 (ja) * 2008-11-05 2012-01-11 住友金属鉱山株式会社 リードフレームの製造方法
KR101426038B1 (ko) 2008-11-13 2014-08-01 주식회사 엠디에스 인쇄회로기판 및 그 제조방법
TWI359714B (en) * 2008-11-25 2012-03-11 Univ Yuan Ze Method for inhibiting the formation of palladium-n
KR101072233B1 (ko) * 2009-03-17 2011-10-12 엘지이노텍 주식회사 반도체 패키지 및 그 제조방법
US8304868B2 (en) 2010-10-12 2012-11-06 Texas Instruments Incorporated Multi-component electronic system having leadframe with support-free with cantilever leads
KR101175982B1 (ko) * 2011-06-29 2012-08-23 엘지이노텍 주식회사 다열 리드 프레임 및 그 제조방법
JP5408457B2 (ja) * 2011-09-02 2014-02-05 住友金属鉱山株式会社 リードフレームの製造方法
CN102817055B (zh) * 2012-08-15 2015-03-25 中山品高电子材料有限公司 引线框超薄镀钯镀金工艺
KR101802851B1 (ko) 2013-03-11 2017-11-29 해성디에스 주식회사 리드 프레임, 이를 포함하는 반도체 패키지, 및 리드 프레임의 제조 방법
US9520347B2 (en) 2013-05-03 2016-12-13 Honeywell International Inc. Lead frame construct for lead-free solder connections
TWI565100B (zh) * 2014-01-28 2017-01-01 Jun-Ming Lin An electronic component bracket with a roughened surface
DE102014211298A1 (de) 2014-06-13 2015-12-17 Robert Bosch Gmbh Substrat mit einer Oberflächenbeschichtung und Verfahren zum Beschichten einer Oberfläche eines Substrates
DE102016117389B4 (de) * 2015-11-20 2020-05-28 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleiterchip und Verfahren zur Herstellung eines Leistungshalbleiterchips und Leistungshalbleitereinrichtung
JP6724851B2 (ja) 2017-04-14 2020-07-15 株式会社デンソー 基材、それを用いたモールドパーケージ、基材の製造方法、およびモールドパッケージの製造方法
WO2019181924A1 (ja) * 2018-03-23 2019-09-26 古河電気工業株式会社 リードフレーム材およびその製造方法、ならびにそれを用いた半導体パッケージ
JP7231720B2 (ja) * 2019-04-22 2023-03-01 Ｎｇｋエレクトロデバイス株式会社 パッケージおよびパッケージ用の金属枠体
US20240124999A1 (en) 2022-09-26 2024-04-18 Rohm And Haas Electronic Materials Llc Nickel electroplating compositions for rough nickel
US20240117516A1 (en) 2022-09-26 2024-04-11 Rohm And Haas Electronic Materials Llc Nickel electroplating compositions for rough nickel

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023132A (ja) * 2001-07-10 2003-01-24 Sony Corp リードフレームおよび電子回路装置、並びにその製造方法
JP2004349497A (ja) * 2003-05-22 2004-12-09 Shinko Electric Ind Co Ltd パッケージ部品及び半導体パッケージ

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59168659A (ja) 1983-03-15 1984-09-22 Furukawa Electric Co Ltd:The 集積回路用リ−ドフレ−ム
JPH01162252U (zh) * 1988-04-22 1989-11-10
JPH05315511A (ja) * 1991-12-25 1993-11-26 Nikko Kinzoku Kk リードフレーム材およびその製造方法
JP3693300B2 (ja) * 1993-09-03 2005-09-07 日本特殊陶業株式会社 半導体パッケージの外部接続端子及びその製造方法
JPH09232493A (ja) * 1995-12-20 1997-09-05 Seiichi Serizawa リードフレーム
KR970067816A (ko) * 1996-03-26 1997-10-13 이대원 집적회로용 리드프레임 및 그 제조방법
KR0183645B1 (ko) * 1996-03-26 1999-03-20 이대원 다층 구조의 도금층을 구비한 반도체 리드 프레임
JPH1070224A (ja) * 1996-08-27 1998-03-10 Daido Steel Co Ltd Ｉｃリードフレーム材およびその製造方法
WO1998035382A1 (en) * 1997-02-10 1998-08-13 Matsushita Electronics Corporation Resin sealed semiconductor device and method for manufacturing the same
KR100231828B1 (ko) * 1997-02-20 1999-12-01 유무성 다층 도금 리드프레임
US5994767A (en) * 1997-04-09 1999-11-30 Sitron Precision Co., Ltd. Leadframe for integrated circuit package and method of manufacturing the same
JP3642545B2 (ja) 1997-05-20 2005-04-27 株式会社ルネサステクノロジ 樹脂封止型半導体装置
KR100231838B1 (ko) * 1997-05-20 1999-12-01 유무성 집적회로용 리드프레임 및 그 제조방법
CN1068064C (zh) * 1997-05-27 2001-07-04 旭龙精密工业股份有限公司 引线框架及其制造方法
KR100275381B1 (ko) * 1998-04-18 2000-12-15 이중구 반도체 패키지용 리드프레임 및 리드프레임도금방법
US6087714A (en) * 1998-04-27 2000-07-11 Matsushita Electric Industrial Co., Ltd. Semiconductor devices having tin-based solder film containing no lead and process for producing the devices
JP2000077594A (ja) * 1998-09-03 2000-03-14 Hitachi Cable Ltd 半導体装置用リードフレーム
JP2000124361A (ja) * 1998-10-12 2000-04-28 Hitachi Cable Ltd 接着剤塗布Ｃｕ条、高放熱性リードフレーム及び高放熱性パッケージ
US6469386B1 (en) * 1999-10-01 2002-10-22 Samsung Aerospace Industries, Ltd. Lead frame and method for plating the same
JP2002246534A (ja) * 2001-02-20 2002-08-30 Hitachi Cable Ltd 複合リードフレームおよびその製造方法
KR100378489B1 (ko) * 2001-03-16 2003-03-29 삼성테크윈 주식회사 은 또는 은 합금도금을 이용한 반도체 패키지용 리드프레임 및 그 제조방법
JP2003309242A (ja) * 2002-04-15 2003-10-31 Dainippon Printing Co Ltd リードフレーム部材とリードフレーム部材の製造方法、及び該リードフレーム部材を用いた半導体パッケージとその製造方法
JP4043834B2 (ja) * 2002-05-02 2008-02-06 古河電気工業株式会社 めっき材料とその製造方法、それを用いた電気・電子部品
US6828660B2 (en) 2003-01-17 2004-12-07 Texas Instruments Incorporated Semiconductor device with double nickel-plated leadframe
JP3916586B2 (ja) * 2003-05-16 2007-05-16 株式会社三井ハイテック リードフレームのめっき方法
US6917098B1 (en) * 2003-12-29 2005-07-12 Texas Instruments Incorporated Three-level leadframe for no-lead packages
JP2006049698A (ja) * 2004-08-06 2006-02-16 Denso Corp 樹脂封止型半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023132A (ja) * 2001-07-10 2003-01-24 Sony Corp リードフレームおよび電子回路装置、並びにその製造方法
JP2004349497A (ja) * 2003-05-22 2004-12-09 Shinko Electric Ind Co Ltd パッケージ部品及び半導体パッケージ

Also Published As

Publication number Publication date
DE102006017042B4 (de) 2014-06-26
MY141288A (en) 2010-04-16
KR100819800B1 (ko) 2008-04-07
TW200636963A (en) 2006-10-16
KR20060109122A (ko) 2006-10-19
JP2006303492A (ja) 2006-11-02
CN100527404C (zh) 2009-08-12
DE102006017042A1 (de) 2006-10-19
US20060231931A1 (en) 2006-10-19
US7285845B2 (en) 2007-10-23
CN1848420A (zh) 2006-10-18

Similar Documents

Publication Publication Date Title
TWI397981B (zh) 半導體封裝用導線架
KR101924407B1 (ko) 리드 프레임 및 반도체 장치
KR960002495B1 (ko) 개량된 리드를 갖는 반도체장치
US7462926B2 (en) Leadframe comprising tin plating or an intermetallic layer formed therefrom
US10438816B2 (en) Selective planishing method for making a semiconductor device
US20110117704A1 (en) Circuit member, manufacturing method of the circuit member, and semiconductor device including the circuit member
US11869832B2 (en) Leadframe package using selectively pre-plated leadframe
US7329944B2 (en) Leadframe for semiconductor device
JP2001110971A (ja) 半導体パッケージ用リードフレーム及びその製造方法
JP2007287765A (ja) 樹脂封止型半導体装置
CN109937479B (zh) 引线框材料及其制造方法以及半导体封装件
US7125750B2 (en) Leadframe with enhanced encapsulation adhesion
US9142495B2 (en) Lead frame and semiconductor package manufactured by using the same
KR100702956B1 (ko) 반도체 팩키지용 리드프레임 및 그 제조 방법
JP2006303215A (ja) 樹脂封止型半導体装置
KR100833934B1 (ko) 다층도금 리드프레임 및 이 리드프레임의 제조방법
KR100673951B1 (ko) 반도체 팩키지용 리드 프레임
KR100231832B1 (ko) 다중 도금층을 가진 반도체 리드프레임
KR100225778B1 (ko) 리드 프레임을 이용한 반도체 팩키지
JP2654872B2 (ja) 半導体装置
KR100494532B1 (ko) 다층 도금한 리드프레임 및 이의 제조방법
JPS6258548B2 (zh)
KR19990026631A (ko) 집적회로용 리드프레임
JPS6347267B2 (zh)
JPS6347342B2 (zh)