KR20180104455A - 리페어 장치 및 이를 포함하는 반도체 장치 - Google Patents

리페어 장치 및 이를 포함하는 반도체 장치 Download PDF

Info

Publication number
KR20180104455A
KR20180104455A KR1020170031250A KR20170031250A KR20180104455A KR 20180104455 A KR20180104455 A KR 20180104455A KR 1020170031250 A KR1020170031250 A KR 1020170031250A KR 20170031250 A KR20170031250 A KR 20170031250A KR 20180104455 A KR20180104455 A KR 20180104455A
Authority
KR
South Korea
Prior art keywords
fuse
column
signal
unit
counting
Prior art date
Application number
KR1020170031250A
Other languages
English (en)
Inventor
김상희
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170031250A priority Critical patent/KR20180104455A/ko
Priority to US15/650,451 priority patent/US10094869B2/en
Publication of KR20180104455A publication Critical patent/KR20180104455A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/20—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits using counters or linear-feedback shift registers [LFSR]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/40—Response verification devices using compression techniques
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/846—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 리페어 장치 및 이를 포함하는 반도체 장치에 관한 것으로, 테스트 동작시 패일 정보를 퓨즈부에 저장하는 리페어 장치에 관한 기술이다. 이러한 본 발명은 테스트신호에 대응하여 셀 어레이로부터 인가되는 데이터를 테스트하고 패일의 발생시 패일신호를 출력하는 테스트부, 패일 신호를 카운팅하여 카운팅신호를 출력하는 카운트부, 카운팅신호에 대응하여 컬럼 패일 여부를 판단하고 라이트 인에이블신호를 출력하는 컬럼 패일 판단부, 라이트 인에이블신호의 활성화시 카운팅신호에 대응하여 패일이 발생한 컬럼 어드레스를 출력하는 퓨즈 제어부 및 컬럼 어드레스를 순차적으로 저장하는 컬럼 퓨즈부를 포함한다.

Description

리페어 장치 및 이를 포함하는 반도체 장치{Repair device and semiconductor including the same}
본 발명은 리페어 장치 및 이를 포함하는 반도체 장치에 관한 것으로, 테스트 동작시 패일 정보를 퓨즈부에 저장하는 리페어 장치에 관한 기술이다.
반도체 메모리 장치는 매트릭스 형태로 배열되는 복수개의 메모리 셀(memory cell) 들로 구성된다. 반도체 메모리 장치 내에 있는 수많은 메모리 셀 중에서 한 개라도 결함이 있으면, 반도체 메모리 장치는 원하는 기능을 제대로 수행하지 못하고 불량품으로 처리된다. 더욱이 반도체 메모리 장치의 고집적화 및 고속화에 따라 결함 셀이 발생 될 확률도 높아진다. 그런데, 소수의 메모리 셀에 결함이 발생한 경우 반도체 메모리 장치를 불량품으로 처리하는 것은 수율 면에서 비효율적이다.
반도체 메모리 장치의 제조비용을 결정하는 전체 칩 수에 대한 양품 칩 수의 비로 나타내는 수율이 낮아지고 있다. 따라서, 반도체 메모리 장치의 고집적화 및 고속화 방안과 더불어 수율을 향상시키기 위해 결함 셀을 효율적으로 리페어(repair) 하기 위한 방안에 대한 연구가 이루어진다.
결함 셀을 리페어하기 위한 하나의 방법으로 결함 셀을 여분의 다른 셀(redundancy cell)로 대체하는 리페어 회로(repair circuit)를 내장하는 기술이 사용되고 있다. 일반적으로 리페어 회로는 여분의 메모리 셀 들로 이루어지는 컬럼(column)과 로오(row)로 배열되는 리던던시(redundancy) 컬럼/로오를 구비한다.
그리고, 결함이 발생 된 컬럼/로오를 대신하여 리던던시 컬럼/로오를 선택한다. 즉, 결함 셀을 지정하는 로우 및/또는 컬럼 어드레스 신호가 입력되면 노멀(normal) 메모리 셀 뱅크(block)의 결함 컬럼/로오를 대신하여 리던던시 컬럼/로우가 선택된다.
결함 셀을 지정하는 어드레스(address)를 알아내기 위해 일반적으로 절단 가능한 다수개의 퓨즈(fuse)들이 구비되고, 이들이 선택적으로 절단됨으로써 결함 셀의 어드레스가 프로그램(program) 된다.
본 발명은 테스트 동작시 패일 정보를 반도체 장치 내부의 퓨즈부에 저장하고 내부의 퓨즈 정보에 대응하여 리페어를 수행하도록 함으로써 테스트 시간을 단축할 수 있도록 하는 특징을 갖는다.
본 발명의 실시예에 따른 리페어 장치는, 테스트신호에 대응하여 셀 어레이로부터 인가되는 데이터를 테스트하고 패일의 발생시 패일신호를 출력하는 테스트부; 패일 신호를 카운팅하여 카운팅신호를 출력하는 카운트부; 카운팅신호에 대응하여 컬럼 패일 여부를 판단하고 라이트 인에이블신호를 출력하는 컬럼 패일 판단부; 라이트 인에이블신호의 활성화시 카운팅신호에 대응하여 패일이 발생한 컬럼 어드레스를 출력하는 퓨즈 제어부; 및 컬럼 어드레스를 순차적으로 저장하는 컬럼 퓨즈부를 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 반도체 장치는, 셀 데이터를 출력하는 셀 어레이; 셀 데이터를 디코딩하여 디코딩 데이터를 출력하는 컬럼 디코더; 테스트신호에 대응하여 디코딩 데이터를 테스트하고 패일의 발생시 패일신호를 출력하는 테스트부; 패일 신호를 카운팅하여 카운팅신호를 출력하는 카운트부; 카운팅신호에 대응하여 컬럼 패일 여부를 판단하고 라이트 인에이블신호를 출력하는 컬럼 패일 판단부; 라이트 인에이블신호의 활성화시 카운팅신호에 대응하여 패일이 발생한 컬럼 어드레스를 출력하는 퓨즈 제어부; 및 컬럼 어드레스를 순차적으로 저장하는 컬럼 퓨즈부를 포함하는 것을 특징으로 한다.
본 발명은 테스트 동작시 패일 정보를 반도체 장치 내부의 퓨즈부에 저장하여 테스트 시간을 단축하고 테스트 효율을 향상시킬 수 있도록 하는 효과를 제공한다.
아울러 본 발명의 실시예는 예시를 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 본 발명의 실시예에 따른 반도체 장치의 구성도.
도 2는 도 1의 컬럼 퓨즈부에 관한 상세 구성도.
도 3은 본 발명의 실시예에 따른 리페어 장치를 포함하는 전자 시스템의 응용 예를 도시한 블록도.
도 4는 본 발명의 실시예에 따른 반도체 장치를 사용하는 메모리 시스템의 일 예를 나타내는 블록도.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
반도체 메모리 장치의 불량 셀(cell)에 대한 리페어(repair) 동작은 웨이퍼(wafer) 상태에서 수행하는 리페어 동작과 패키지(package) 상태에서 수행하는 리페어 동작이 있다.
그리고, 반도체 메모리 장치는 불량 셀인 리페어 대상 메모리 셀에 대응하는 어드레스를 프로그래밍(programing) 할 수 있는 퓨즈 회로를 구비한다. 여기서, 프로그래밍은 리페어 대상 메모리 셀을 대신하여 리페어 어드레스 정보를 리던던시 메모리 셀에 저장하기 위해 리페어 대상 메모리 셀에 대응하는 어드레스 정보를 저장하는 동작을 의미한다.
리페어 동작에 의해 외부로부터 리페어 대상 메모리 셀에 대한 액세스 시도가 있는 경우에 프로그래밍 된 리페어 어드레스가 참조되어 리던던시 메모리 셀이 액세스 된다.
도 1은 본 발명의 실시예에 따른 반도체 장치의 구성도이다.
본 발명의 실시예에 따른 반도체 장치는 셀 어레이(100), 디코더(110), 컬럼 디코더(120), 테스트부(130), 카운트부(140), 컬럼 패일 판단부(150), 퓨즈 제어부(160), 컬럼 퓨즈부(170), 구동부(180) 및 퓨즈 어레이(190)를 포함한다.
디코더(110)는 외부 명령신호 ECMD와 외부 어드레스 EADD를 입력받아 디코딩하고 명령신호 CMD와 어드레스 ADD를 출력한다. 여기서, 명령신호 CMD는 액티브신호, 리드 신호 등을 포함할 수 있다. 그리고, 어드레스 ADD는 리페어 할 대상이 되는 컬럼 어드레스 정보를 포함할 수 있다.
그리고, 컬럼 디코더(120)는 명령신호 CMD에 대응하여 어드레스 ADD를 디코딩하고 셀 어레이(100)의 컬럼 라인을 선택한다. 또한, 컬럼 디코더(120)는 셀 어레이(100)로부터 인가되는 데이터 DATA를 디코딩하여 디코딩 데이터 DDATA를 테스트부(130)에 출력한다.
테스트부(130)는 테스트신호 TM에 대응하여 디코딩 데이터 DDATA를 테스트하여 패일 신호 FSIG를 출력한다. 예를 들어, 테스트부(130)는 테스트신호 TM의 활성화시 디코딩 데이터 DDATA를 압축하여 테스트한다. 즉, 테스트부(130)는 생산성을 향상시키기 위해 다수의 셀을 동시에 테스트하는 병렬 테스트를 수행한다.
그리고, 테스트부(130)는 압축 데이터 중 패일 데이터가 있는지의 여부를 판단한 후 패일 데이터가 있는 경우 패일 신호 FSIG를 활성화시킨다. 즉, 테스트부(130)는 셀 어레이(100)에 라이트 된 데이터를 다시 리드하여 동일한 데이터가 출력되는 경우 패스라고 판단한다. 반면에, 테스트부(130)는 셀 어레이(100)에 라이트 된 데이터를 다시 리드하여 어느 하나라도 동일하지 않은 데이터가 출력되는 경우 패일이라고 판단한다. 여기서, 테스트부(130)는 셀 어레이(100)의 전체 셀에 대해 테스트를 수행할 수 있다.
그리고, 카운트부(140)는 패일 신호 FSIG를 카운팅하여 카운팅신호 CNT를 출력한다. 이러한 카운트부(140)는 복수의 카운터(141~144)를 포함한다. 여기서, 복수의 카운터(141~144)는 각각 N 비트를 카운팅하는 카운터들이다.
카운트부(140)는 패일 신호 FSIG가 활성화되는 경우 복수의 카운터(141~144)를 순차적으로 활성화시킨다. 즉, 패일 신호 FSIG가 처음 활성화되는 경우 첫 번째 카운터(141)가 업 카운팅 동작을 수행하게 된다. 그리고, 패일 신호 FSIG가 두 번째 활성화되는 경우 두 번째 카운터(142)가 업 카운팅 동작을 수행하게 된다.
여기서, 복수의 카운터(141~144)의 개수는 컬럼 디코더(120)의 개수와 대응되도록 구비될 수 있다. 예를 들어, 컬럼 디코더(120)가 4개 구비되는 경우 복수의 카운터(141~144)의 개수가 4개 구비될 수 있다. 즉, 복수의 카운터(141~144)는 컬럼 디코더(120)와 1:1 매칭되도록 구비될 수 있으며 컬럼 디코더(120)의 컬럼 사이즈를 고려하여 카운터(141~144)의 개수를 설정할 수 있다.
그리고, 컬럼 패일 판단부(150)는 카운트부(140)로부터 인가되는 카운팅신호 CNT를 판단하여 패일 상태가 로오 성 패일인지 컬럼 성 패일인지를 판단한다. 예를 들어, 컬럼 패일 판단부(150)는 셀 어레이(100)의 컬럼 사이즈에 대한 정보를 미리 저장한다. 그리고, 컬럼 패일 판단부(150)는 카운팅신호 CNT가 기 설정된 컬럼 사이즈 이상으로 카운팅 되는 경우 컬럼 성 패일이라고 판단하여 라이트 인에이블신호 W_EN를 활성화시킨다.
그리고, 퓨즈 제어부(160)는 부트업신호 BOOTUP, 라이트 인에이블신호 W_EN, 어드레스 ADD, 카운팅신호 CNT 및 퓨즈 어드레스 FADD에 대응하여 컬럼 어드레스 CADD를 컬럼 퓨즈부(170)에 저장한다.
즉, 퓨즈 제어부(160)는 부트업신호 BOOTUP의 활성화시 컬럼 퓨즈부(170)로부터 인가되는 퓨즈 어드레스 FADD를 리드하여 어떠한 컬럼 퓨즈셋에 데이터가 저장되어 있는지의 여부를 체크한다. 그리고, 퓨즈 제어부(160)는 라이트 인에이블신호 W_EN의 활성화시 컬럼 퓨즈부(170)에 패일이 발생한 컬럼 어드레스 CADD를 저장할 수 있는 상태가 된다. 여기서, 퓨즈 제어부(160)는 카운팅신호 CNT가 활성화되는 시점에서 어드레스 ADD와 퓨즈 어드레스 FADD를 비교하여 두 어드레스가 일치하는 경우에 컬럼 어드레스 CADD를 컬럼 퓨즈부(170)에 저장한다.
컬럼 퓨즈부(170)는 퓨즈 제어부(160)로부터 인가되는 컬럼 어드레스 CADD를 해당하는 퓨즈셋에 저장한다. 컬럼 퓨즈부(170)는 복수의 컬럼 퓨즈셋을 포함하는데, 컬럼 어드레스 CADD를 복수의 컬럼 퓨즈셋에 순차적으로 저장한다. 복수의 컬럼 퓨즈셋에 대해서는 후술하는 도 2에서 상세히 설명하기로 한다.
그리고, 컬럼 퓨즈부(170)는 제어신호 CON에 대응하여 퓨즈 어레이(190)로부터 인가되는 이-퓨즈 어드레스 ARE_ADD의 패일 정보를 저장한다. 여기서, 제어신호 CON는 퓨즈의 럽처 동작을 제어하는 럽처신호에 대응하여 활성화되는 신호이다.
그리고, 컬럼 퓨즈부(170)는 제어신호 CON에 대응하여 저장된 퓨즈 어드레스 FADD를 퓨즈 제어부(160)에 출력한다. 즉, 컬럼 퓨즈부(170)는 이-퓨즈 어드레스 ARE_ADD 정보에 대응하는 퓨즈 어드레스 FADD를 퓨즈 제어부(160)에 출력한다. 여기서, 컬럼 퓨즈부(170)의 퓨즈 사용 여부를 나타내는 이-퓨즈 어드레스 ARE_ADD가 퓨즈셋에 저장되지 않은 경우 사용된 퓨즈가 없는 것으로 판단한다. 반면에, 이-퓨즈 어드레스 ARE_ADD가 퓨즈셋에 저장된 경우 사용된 퓨즈가 있는 것으로 판단하여 해당 퓨즈셋이 사용되지 않도록 한다.
웨이퍼 테스트에서의 기본적인 리페어 시퀀스는 다음과 같다. 즉, 반도체 장치 외부의 테스트 장치는 테스트 이후에 패일 정보를 추출하고 이 정보를 가공하여 패일 어드레스로 변환한다. 그리고, 테스트 장치는 최소한의 퓨즈를 사용하여 패일 어드레스를 대체하도록 계산하고 패일 어드레스의 대체 정보를 반도체 장치에 다시 로딩하여 리페어 동작이 수행되도록 한다. 이 모든 테스트 동작은 반도체 장치의 외부에 있는 테스트 장치에서 이루어진다.
이러한 경우 테스트 동작의 연속성이 없고 테스트 절차가 복잡하여 테스트 시간이 증가하게 된다. 이에, 본 발명의 실시예에서는 패일 어드레스의 패스 또는 패일 정보를 외부의 테스트 장치에 출력하지 않고, 패일 정보를 반도체 장치의 내부에 있는 컬럼 퓨즈부(170)에 저장하고 이를 토대로 하여 리페어 동작을 수행하도록 함으로써 테스트 동작이 간편해지고 테스트 시간을 줄일 수 있도록 한다.
그리고, 구동부(180)는 럽처신호 RUP의 활성화시 컬럼 퓨즈부(170)로부터 인가되는 퓨즈 어드레스 FADD를 구동하여 글로벌 입출력라인(GIO)을 통해 퓨즈 어레이(190)에 전달한다.
그리고, 퓨즈 어레이(190)는 럽처신호 RUP에 대응하여 글로벌 입출력라인(GIO)으로부터 인가되는 어드레스를 입력받는다. 그리고, 퓨즈 어레이(190)는 해당하는 이-퓨즈(ARE; Array E-fuse)를 럽처하여 패일 어드레스를 프로그래밍한다. 퓨즈 어레이(190)는 다수의 이-퓨즈를 포함하며, 이-퓨즈에 포함된 퓨즈신호에 대응하여 셀 어레이(100)의 리던던시 영역에 구비된 리던던시 메모리 셀을 액세스할 수 있다.
반도체 집적회로의 테스트를 통해 결정된 특정 값을 셋팅해야 할 필요가 있을 경우 퓨즈회로가 사용된다. 일반적인 퓨즈회로는 금속배선의 형태를 가지는 레이저 퓨즈를 사용하며, 레이저 빔을 사용하여 금속배선을 선택적으로 끊어주는 방식으로 퓨즈를 프로그래밍한다. 즉, 퓨즈의 블로잉 여부에 따라 원하는 정보를 반도체 집적회로에 제공하게 된다. 그러나, 레이저 퓨즈회로는 반도체 집적회로의 고집적화에 따른 라인간 피치(pitch)의 감소로 인한 지속적인 장비 투자를 필요로 하며, 퓨즈 프로그래밍에 소요되는 시간이 많다는 단점이 있다. 또한, 퓨즈 어레이가 차지하는 면적이 적지 않으며, 무엇보다도 웨이퍼 레벨에서만 프로그래밍이 가능하고 패키지 레벨에서는 프로그래밍이 불가능하다는 한계가 있었다.
최근에는 이-퓨즈가 이러한 레이저 퓨즈를 대체하고 있다. 이-퓨즈는 앞서 언급한 레이저 퓨즈의 단점을 극복할 수 있는 대안으로 각광받고 있다. 이-퓨즈는 기본적으로 트랜지스터 형태를 가지며, 게이트에 고전계를 인가하여 게이트 절연막을 럽쳐(rupture) 시키는 방식으로 프로그래밍한다.
퓨즈 어레이(190)는 다양한 형태로 구현할 수 있지만, 단위 퓨즈 셀을 어레이 형태로 배열한 어레이 이-퓨즈 회로를 사용한다. 반도체 집적회로의 초기화(파워업) 동작시 퓨즈 어레이(190)에 프로그램된 데이터를 리드 한 후, 레지스터에 저장한다. 그리고, 레지스터에 저장된 데이터를 이용하여 리페어 동작을 수행하게 된다.
여기서, 프로그램된 퓨즈 데이터를 레지스터에 저장하는 동작을 부트-업(boot-up)이라 한다. 초기화 동작시 외부로부터 입력되는 리셋신호를 이용하여 부트-업 동작이 개시되도록 하고 있다.
한편, 셀 어레이(100)는 노말 메모리 셀(nomal memory cell)과 더불어 리던던시 메모리 셀(redundancy memory cell)을 추가적으로 구비한다. 즉, 셀에 결함이 발생한 경우 테스트를 통해 이를 미리 인지하고 있다가 해당 셀에 대한 접근 요청이 발생하면 결함이 발생한 셀 대신 리던던시 회로에 포함된 셀로 접속을 전환하기 위한 리던던시 회로가 이용되고 있다. 여기에서, 리던던시 회로란 메모리 셀 내에 별도로 구비해 둔 여분의 메모리 셀 집합으로서, 결함이 발생한 셀의 대체 셀로 사용된다. 리던던시 메모리 셀은 노말 메모리 셀에 불량이 발생하는 경우 이 불량이 발생한 메모리 셀(이하, '리페어 대상 메모리 셀'이라 칭함)을 리페어하기 위해 구비되는 회로이다.
보다 자세히 설명하면, 예컨대 읽기 및 쓰기 동작시 리페어 대상 메모리 셀이 액세스 되는 경우 내부적으로 리페어 대상 메모리 셀이 아닌 정상적인 메모리 셀을 액세스한다. 이때, 액세스되는 메모리 셀이 리던던시 메모리 셀이다.
따라서, 반도체 메모리 장치는 리페어 대상 메모리 셀에 대응하는 어드레스가 입력되는 경우 리페어 대상 메모리 셀이 아닌 리던던시 메모리 셀을 액세스하기 위한 동작(이하, '리페어 동작'이라 칭함)을 수행한다.
도 2는 도 1의 컬럼 퓨즈부(170)에 관한 상세 구성도이다.
컬럼 퓨즈부(170)는 복수의 컬럼 퓨즈셋(171~174)와 퓨즈셋 제어부(175)를 포함한다. 본 발명의 실시예에서는 복수의 컬럼 퓨즈셋(171~174)의 개수가 카운트부(140)의 카운터(141~144) 개수와 매칭되는 것을 일 예로 설명하기로 한다. 그리고, 구동부(180)의 개수는 컬럼 퓨즈셋(171~174)의 개수와 동일하게 구비될 수 있다.
예를 들어, 카운터(141~144)의 개수가 4개인 경우 컬럼 퓨즈셋(171~174)의 개수가 4개 구비될 수 있다. 이에 따라, 컬럼 퓨즈부(170)는 각각의 카운터(141~144)에 대응하는 컬럼 어드레스 CADD가 해당하는 컬럼 퓨즈셋(171~174)에 순차적으로 저장될 수 있다.
즉, 첫 번째 카운터(141)의 카운팅신호 CNT에 의해 생성된 컬럼 어드레스 CADD는 첫 번째 컬럼 퓨즈셋(171)에 저장될 수 있다. 그리고, 두 번째 카운터(142)의 카운팅신호 CNT에 의해 생성된 컬럼 어드레스 CADD는 두 번째 컬럼 퓨즈셋(182)에 저장될 수 있다.
셀 어레이(100)의 로오 및 컬럼의 사이즈가 4×4인 경우를 가정한다. 그러면 4개의 서로 다른 로오 라인이 순차적으로 활성화될 때마다 첫 번째 컬럼 라인이 4번 활성화되어 첫 번째 카운터(141)가 카운팅신호 CNT를 "4"로 출력하게 된다. 즉, 동일한 컬럼 라인에 대해 패일이 또 발생하게 되면 카운팅 값을 계속 증가시킨다.
컬럼 사이즈가 "4"인 경우 한 번의 테스트 동작시 하나의 카운터(141)에서 2 비트(즉, 4번, 컬럼의 개수만큼)를 카운팅 하게 된다. 그러면, 퓨즈 제어부(160)는 카운팅신호 CNT의 값에 대응하여 첫 번째 컬럼에서 패일이 발생하였다고 판단하다. 이에 따라, 퓨즈 제어부(175)는 첫 번째 카운터(141)에 대응하는 컬럼 퓨즈셋(171)에 패일 된 컬럼 어드레스 CADD를 저장한다.
이후에, 두 번째 컬럼에 액세스하여 패일 여부를 체크 하기 위해 다음 카운터(142)가 카운팅 동작을 수행하게 된다. 이러한 카운팅 동작이 모든 카운터(141~144)에 대해 순차적으로 진행된다.
그리고, 퓨즈셋 제어부(175)는 제어신호 CON의 활성화시 퓨즈 어레이(190)로부터 인가되는 패일이 발생한 이-퓨즈 어드레스 ARE_ADD를 입력받아 복수의 컬럼 퓨즈셋(171~174)에 순차적으로 저장할 수 있다. 그리고, 퓨즈셋 제어부(175)는 제어신호 CON에 대응하여 복수의 컬럼 퓨즈셋(171~174)에 저장된 퓨즈 어드레스 FADD를 퓨즈 제어부(160)에 출력할 수 있다.
여기서, 복수의 컬럼 퓨즈셋(171~174) 중 일부 컬럼 퓨즈셋, 예를 들면 컬럼 퓨즈셋(171)에 이-퓨즈 어드레스 ARE_ADD가 저장된 경우 컬럼 퓨즈셋(171)은 이미 사용한 퓨즈셋에 해당한다. 그러므로, 퓨즈셋 제어부(175)는 재 부트업 동작시 이미 사용된 컬럼 퓨즈셋(171)은 제외하고 사용되지 않은 나머지 컬럼 퓨즈셋(172~174)에 컬럼 어드레스 CADD를 순차적으로 저장한다.
도 3은 본 발명의 실시예에 따른 데이터 출력 버퍼를 포함하는 전자 시스템의 응용 예를 도시한 블록도이다.
도 3을 참조하면, 전자 시스템(1000)은 입력 장치(1010), 출력 장치(1020), 프로세서 장치(1030) 및 반도체 장치(1040)를 포함한다. 여기서, 프로세서 장치(1030)는 각각 해당하는 인터페이스를 통해서 입력 장치(1010), 출력 장치(1020) 및 반도체 장치(1040)를 제어할 수 있다.
프로세서 장치(1030)는 적어도 하나의 마이크로 프로세서, 디지털 신호 프로세서, 마이크로 컨트롤러, 그리고 이들과 유사한 기능을 수행할 수 있는 집적 회로들 중에서 적어도 어느 하나를 포함할 수 있다.
입력 장치(1010)는 키보드, 마우스, 키패드, 터치 스크린, 스캐너 등으로부터 선택되는 적어도 하나를 포함할 수 있다. 그리고, 출력 장치(1020)는 모니터, 스피커, 프린터, 표시장치(display device) 등으로부터 선택되는 적어도 하나를 포함할 수 있다. 또한, 반도체 장치(1040)는 앞에서 설명된 실시예에 따른 리페어 장치(1050)를 포함할 수 있다.
도 4는 본 발명의 실시예에 따른 반도체 장치를 사용하는 메모리 시스템의 일 예를 나타내는 블록도이다.
도 4를 참조하면, 메모리 시스템(1100)은 반도체 장치(1140), 인터페이스부(1120) 및 컨트롤러(1130)를 포함할 수 있다.
인터페이스부(1120)는 메모리 시스템(1100)과 호스트(1200)와의 인터페이싱을 제공할 수 있다. 인터페이스부(1120)는 호스트(1200)와의 인터페이싱을 위해 호스트(1200)에 대응하는 데이터 교환 프로토콜을 구비할 수 있다.
인터페이스부(1120)는 USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), 그리고 IDE(Integrated Drive Electronics) 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 호스트(1200)와 통신하도록 구성될 수 있다.
컨트롤러(1130)는 인터페이스부(1120)를 통해서 외부로부터 제공되는 데이터 및 어드레스를 제공받을 수 있다. 컨트롤러(1130)는 호스트(1200)로부터 제공되는 데이터, 어드레스를 참조하여 반도체 장치(1140)를 액세스할 수 있다. 컨트롤러(1130)는 반도체 장치(1140)로부터 읽혀진 데이터(Data)를 인터페이스부(1120)를 경유하여 호스트(1200)로 전달할 수 있다.
반도체 장치(1140)는 본 발명의 실시예에 따른 도 1, 2에 도시된 리페어 장치(1150)를 포함할 수 있다. 반도체 장치(1140)는 메모리 시스템(1100)의 저장 매체로서 제공될 수 있다.
도 4에 도시된 메모리 시스템(1100)은 개인 휴대용 정보 단말기(PDA: Personal Digital Assistant), 휴대용 컴퓨터, 웹 태블렛(web tablet), 디지털 카메라, PMP(Portable Media Player), 모바일 폰, 무선폰, 랩탑 컴퓨터와 같은 정보 처리 장치에 장착될 수 있다. 메모리 시스템(1100)은 MMC 카드, SD 카드(Secure Digital Card), 마이크로 SD 카드, 메모리 스틱(Memory Stick), ID 카드, PCMCIA(Personal Computer Memory Card International Association) 카드, 칩 카드(Chip Card), USB 카드, 스마트 카드(Smart Card), CF 카드(Compact Flash Card) 등으로 구성될 수 있다
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (20)

  1. 테스트신호에 대응하여 셀 어레이로부터 인가되는 데이터를 테스트하고 패일의 발생시 패일신호를 출력하는 테스트부;
    상기 패일 신호를 카운팅하여 카운팅신호를 출력하는 카운트부;
    상기 카운팅신호에 대응하여 컬럼 패일 여부를 판단하고 라이트 인에이블신호를 출력하는 컬럼 패일 판단부;
    상기 라이트 인에이블신호의 활성화시 상기 카운팅신호에 대응하여 패일이 발생한 컬럼 어드레스를 출력하는 퓨즈 제어부; 및
    상기 컬럼 어드레스를 순차적으로 저장하는 컬럼 퓨즈부를 포함하는 것을 특징으로 하는 리페어 장치.
  2. 제 1항에 있어서, 상기 테스트부는
    상기 셀 어레이에 라이트 된 데이터를 리드하여 리드된 데이터가 상이한 경우 상기 패일신호를 활성화시키는 것을 특징으로 하는 리페어 장치.
  3. 제 1항에 있어서, 상기 카운트부는
    N 비트를 갖는 복수의 카운터를 포함하는 것을 특징으로 하는 리페어 장치.
  4. 제 3항에 있어서, 상기 복수의 카운터는
    순차적으로 활성화되는 것을 특징으로 하는 리페어 장치.
  5. 제 3항에 있어서, 상기 복수의 카운터는
    상기 셀 어레이의 컬럼 사이즈와 대응되는 개수를 갖는 것을 특징으로 하는 리페어 장치.
  6. 제 1항에 있어서, 상기 컬럼 패일 판단부는
    상기 카운팅신호가 특정 개수 이상인 경우 상기 라이트 인에이블신호를 활성화시키는 것을 특징으로 하는 리페어 장치.
  7. 제 1항에 있어서, 상기 퓨즈 제어부는
    상기 라이트 인에이블신호의 활성화 상태에서 상기 카운팅신호의 활성화시 퓨즈 어드레스와 리페어 대상이 되는 어드레스를 비교하여 일치하는 경우 컬럼 어드레스를 출력하는 것을 특징으로 하는 리페어 장치.
  8. 제 1항에 있어서, 상기 퓨즈 제어부는
    부트업 동작시 퓨즈 어드레스를 입력받아 상기 컬럼 퓨즈부의 퓨즈 사용 여부를 판단하는 것을 특징으로 하는 리페어 장치.
  9. 제 1항에 있어서, 상기 컬럼 퓨즈부는
    제어신호의 활성화시 각 퓨즈셋의 사용 여부를 나타내는 퓨즈 어드레스를 상기 퓨즈 제어부에 출력하는 것을 특징으로 하는 리페어 장치.
  10. 제 1항에 있어서, 상기 컬럼 퓨즈부는
    상기 컬럼 어드레스를 순차적으로 저장하는 복수의 컬럼 퓨즈셋을 포함하는 것을 특징으로 하는 리페어 장치.
  11. 제 10항에 있어서, 상기 복수의 컬럼 퓨즈셋은
    상기 카운트부에 구비된 카운터의 개수와 동일한 개수를 갖는 것을 특징으로 하는 리페어 장치.
  12. 제 10항에 있어서, 상기 컬럼 퓨즈부는
    제어신호의 활성화시 패일이 발생한 이-퓨즈 어드레스를 상기 복수의 컬럼 퓨즈셋에 순차적으로 저장하는 퓨즈셋 제어부를 더 포함하는 것을 특징으로 하는 리페어 장치.
  13. 제 12항에 있어서, 상기 퓨즈셋 제어부는
    상기 제어신호에 대응하여 복수의 컬럼 퓨즈셋에 저장된 퓨즈 어드레스를 상기 퓨즈 제어부에 출력하는 것을 특징으로 하는 리페어 장치.
  14. 제 1항에 있어서,
    럽처신호의 활성화시 상기 컬럼 퓨즈부로부터 인가되는 퓨즈 어드레스를 글로벌 입출력라인에 전달하는 구동부를 더 포함하는 것을 특징으로 하는 리페어 장치.
  15. 제 14항에 있어서, 상기 구동부는
    상기 컬럼 퓨즈부의 컬럼 퓨즈셋 개수와 대응되는 개수를 갖는 것을 특징으로 하는 리페어 장치.
  16. 제 14항에 있어서,
    상기 구동부로부터 인가되는 어드레스를 이-퓨즈에 저장하고, 럽처신호의 활성화시 이-퓨즈 어드레스를 상기 컬럼 퓨즈부에 출력하는 퓨즈 어레이를 더 포함하는 것을 특징으로 하는 리페어 장치.
  17. 제 1항에 있어서,
    외부 어드레스와 외부 명령신호를 디코딩하여 내부의 어드레스와 명령신호를 출력하는 디코더를 더 포함하는 것을 특징으로 하는 리페어 장치.
  18. 제 1항에 있어서,
    상기 셀 어레이의 데이터를 디코딩하여 디코딩 데이터를 상기 테스트부에 출력하는 컬럼 디코더를 더 포함하는 것을 특징으로 하는 리페어 장치.
  19. 셀 데이터를 출력하는 셀 어레이;
    상기 셀 데이터를 디코딩하여 디코딩 데이터를 출력하는 컬럼 디코더;
    테스트신호에 대응하여 상기 디코딩 데이터를 테스트하고 패일의 발생시 패일신호를 출력하는 테스트부;
    상기 패일 신호를 카운팅하여 카운팅신호를 출력하는 카운트부;
    상기 카운팅신호에 대응하여 컬럼 패일 여부를 판단하고 라이트 인에이블신호를 출력하는 컬럼 패일 판단부;
    상기 라이트 인에이블신호의 활성화시 상기 카운팅신호에 대응하여 패일이 발생한 컬럼 어드레스를 출력하는 퓨즈 제어부; 및
    상기 컬럼 어드레스를 순차적으로 저장하는 컬럼 퓨즈부를 포함하는 것을 특징으로 하는 반도체 장치.
  20. 제 19항에 있어서,
    상기 카운트부는 상기 셀 어레이의 컬럼 사이즈에 대응하는 개수의 카운터를 구비하고, 상기 컬럼 퓨즈부는 상기 카운터의 개수와 대응하는 개수의 컬럼 퓨즈셋을 구비하는 것을 특징으로 하는 반도체 장치.
KR1020170031250A 2017-03-13 2017-03-13 리페어 장치 및 이를 포함하는 반도체 장치 KR20180104455A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170031250A KR20180104455A (ko) 2017-03-13 2017-03-13 리페어 장치 및 이를 포함하는 반도체 장치
US15/650,451 US10094869B2 (en) 2017-03-13 2017-07-14 Repairable semiconductor memory device and test methods for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170031250A KR20180104455A (ko) 2017-03-13 2017-03-13 리페어 장치 및 이를 포함하는 반도체 장치

Publications (1)

Publication Number Publication Date
KR20180104455A true KR20180104455A (ko) 2018-09-21

Family

ID=63444959

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170031250A KR20180104455A (ko) 2017-03-13 2017-03-13 리페어 장치 및 이를 포함하는 반도체 장치

Country Status (2)

Country Link
US (1) US10094869B2 (ko)
KR (1) KR20180104455A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113380317A (zh) * 2020-03-09 2021-09-10 爱思开海力士有限公司 修复电路和包括修复电路的存储器设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210080944A (ko) * 2019-12-23 2021-07-01 에스케이하이닉스 주식회사 비휘발성 저장 회로를 포함하는 반도체 메모리 장치 및 그의 동작 방법
CN114816537A (zh) * 2021-01-18 2022-07-29 Oppo广东移动通信有限公司 芯片、电子设备及芯片启动方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5987632A (en) * 1997-05-07 1999-11-16 Lsi Logic Corporation Method of testing memory operations employing self-repair circuitry and permanently disabling memory locations
TW446955B (en) * 1998-10-30 2001-07-21 Siemens Ag The read/write memory with self-testing device and its associated test method
US7260758B1 (en) * 2001-09-07 2007-08-21 Lsi Corporation Method and system for performing built-in self-test routines using an accumulator to store fault information
KR102083266B1 (ko) 2013-11-29 2020-03-03 삼성전자주식회사 반도체 메모리 장치의 테스트 방법 및 반도체 메모리 시스템
KR20160048584A (ko) 2014-10-24 2016-05-04 에스케이하이닉스 주식회사 반도체 장치
KR20160138617A (ko) * 2015-05-26 2016-12-06 에스케이하이닉스 주식회사 스마트 셀프 리페어 장치 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113380317A (zh) * 2020-03-09 2021-09-10 爱思开海力士有限公司 修复电路和包括修复电路的存储器设备

Also Published As

Publication number Publication date
US20180261301A1 (en) 2018-09-13
US10094869B2 (en) 2018-10-09

Similar Documents

Publication Publication Date Title
CN107039088B (zh) 验证存储器件的修复结果的存储器件、存储器***以及方法
US9870293B2 (en) Memory device performing post package repair (PPR) operation
US7937631B2 (en) Method for self-test and self-repair in a multi-chip package environment
KR101878972B1 (ko) 안티퓨즈 선택 방법 및 안티퓨즈 모니터링 방법
US10366773B2 (en) E-fuse circuit
KR20180102904A (ko) 리페어 장치 및 이를 포함하는 반도체 장치
US10672498B2 (en) Repair device and semiconductor device including the same
CN112667445B (zh) 封装后的内存修复方法及装置、存储介质、电子设备
KR20160031326A (ko) 빠른 불량 셀 구제 동작의 메모리 장치
US8331151B2 (en) Semiconductor memory including control unit responsive to erase command to determine selection of redundant memory block
KR20180038339A (ko) 셀어레이 불량 테스트 방법 및 이를 수행하는 반도체장치
KR20150055933A (ko) 반도체 메모리 장치 및 그것의 동작 방법
CN107810533B (zh) 使用位线缺陷信息解码数据
CN112837735A (zh) 具有存储器修复机制的存储器装置及其操作方法
US11848068B2 (en) Memory chip having on-die mirroring function and method for testing the same
KR20180104455A (ko) 리페어 장치 및 이를 포함하는 반도체 장치
KR20160060956A (ko) 어드레스 리매핑된 메모리 칩, 이를 포함하는 메모리 모듈 및 메모리 시스템
JP2009181425A (ja) メモリモジュール
US20080195893A1 (en) A repairable semiconductor memory device and method of repairing the same
US20180113755A1 (en) Semiconductor devices and methods relating to the repairing of the same
US20200118641A1 (en) Encoder built-in self-test circuit applied in flash memory controller and associated method
KR20190062913A (ko) 반도체 메모리 장치
KR20180078426A (ko) 데이터 저장 장치의 에러 정정 코드 처리 방법
KR20170030766A (ko) 퓨즈 테스트 모드 검출 장치
US11531606B2 (en) Memory apparatus capable of autonomously detecting and repairing fail word line and memory system including the same