KR20180038339A - 셀어레이 불량 테스트 방법 및 이를 수행하는 반도체장치 - Google Patents

셀어레이 불량 테스트 방법 및 이를 수행하는 반도체장치 Download PDF

Info

Publication number
KR20180038339A
KR20180038339A KR1020160129364A KR20160129364A KR20180038339A KR 20180038339 A KR20180038339 A KR 20180038339A KR 1020160129364 A KR1020160129364 A KR 1020160129364A KR 20160129364 A KR20160129364 A KR 20160129364A KR 20180038339 A KR20180038339 A KR 20180038339A
Authority
KR
South Korea
Prior art keywords
defective
data
flag
code
circuit
Prior art date
Application number
KR1020160129364A
Other languages
English (en)
Inventor
심영보
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160129364A priority Critical patent/KR20180038339A/ko
Priority to US15/605,009 priority patent/US10847243B2/en
Priority to CN201710463331.2A priority patent/CN107919160B/zh
Publication of KR20180038339A publication Critical patent/KR20180038339A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3187—Built-in tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31932—Comparators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31935—Storing data, e.g. failure memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/835—Masking faults in memories by using spares or by reconfiguring using programmable devices with roll call arrangements for redundant substitutions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/27—Built-in tests
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C2029/1804—Manipulation of word size
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G11C2029/3602—Pattern generator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56008—Error analysis, representation of errors

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

반도체장치는 패턴데이터를 생성하는 패턴데이터생성회로; 리드동작에 의해 코어영역에 포함된 셀어레이에 저장된 데이터를 리드데이터로 입력받고, 상기 패턴데이터와 상기 리드데이터를 비교하여 불량코드를 생성하는 데이터비교회로; 및 상기 불량코드와 설정코드를 비교하여 불량플래그를 생성하는 불량플래그생성회로를 포함한다.

Description

셀어레이 불량 테스트 방법 및 이를 수행하는 반도체장치{SEMICONDUCTOR DEVICE FOR EXECUTING A TEST METHOD CHECKING A CELL ALLAY FAILURE}
본 발명은 셀어레이 불량 테스트 방법을 수행하는 반도체장치에 관한 것이다.
최근 반도체장치의 동작속도를 증가시키기 위해 클럭 사이클(cycle)마다 4비트 또는 8비트의 데이터를 입/출력하는 DDR2, DDR3 방식 등이 사용되고 있다. 데이터의 입/출력 속도가 빨라지는 경우 데이터가 전송되는 과정 중 발생되는 불량의 발생 확률도 증가 되므로, 데이터 전송의 신뢰성을 보장하기 위한 별도의 장치와 방법이 추가적으로 요구되고 있다.
데이터 전송시마다 불량 발생 여부를 확인할 수 있는 불량코드를 생성하여 데이터와 함께 전송함으로써, 데이터 전송의 신뢰성을 보장하는 불량정정회로가 사용되고 있다.
본 발명은 설정된 비트 수 이상의 불량이 발생된 셀어레이를 검출하고 리던던시셀어레이로 교체할 수 있는 반도체장치를 제공한다.
이를 위해 본 발명은 패턴데이터를 생성하는 패턴데이터생성회로; 리드동작에 의해 코어영역에 포함된 셀어레이에 저장된 데이터를 리드데이터로 입력받고, 상기 패턴데이터와 상기 리드데이터를 비교하여 불량코드를 생성하는 데이터비교회로; 및 상기 불량코드와 설정코드를 비교하여 불량플래그를 생성하는 불량플래그생성회로를 포함하는 반도체장치를 제공한다.
또한, 본 발명은 라이트동작에 의해 라이트데이터가 저장되는 셀어레이들을 포함하고, 리드동작에 의해 상기 셀어레이에 저장된 데이터를 리드데이터로 출력하는 메모리회로; 및 상기 라이트데이터에 응답하여 생성되는 패턴데이터를 상기 리드데이터와 비교하여 상기 리드데이터에 포함된 불량이 발생된 비트수가 설정된 불량비트수 이상인 경우 인에이블되는 불량플래그를 생성하는 불량테스트회로를 포함하는 반도체장치를 제공한다.
또한, 본 발명은 불량비트수를 설정하는 단계; 코어영역에 라이트데이터를 저장하는 단계; 패턴데이터를 생성하는 단계; 상기 코어영역에 저장된 데이터를 리드데이터로 출력하는 단계; 및 상기 패턴데이터와 상기 리드데이터를 비교하여 불량플래그를 생성하는 단계를 포함하는 셀어레이 불량 테스트 방법을 제공한다.
본 발명에 의하면 불량코드를 사용한 불량정정회로를 사용하지 않고 웨이퍼테스트 또는 패키지테스트에서 셀어레이의 불량 여부를 확인할 수 있는 효과가 있다.
본 발명에 의하면 불량이 확인된 셀어레이의 어드레스를 저장함으로써, 저장된 어드레스에 의해 리페어동작을 수행하여 수율을 증가시킬 수 있는 효과도 있다.
도 1은 본 발명의 일 실시예에 따른 반도체장치의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 반도체장치에서 불량비트수의 설정값에 따른 불량플래그의 생성 동작을 설명하기 위한 표이다.
도 3은 도 1에 도시된 반도체장치의 동작을 설명하기 위한 플로우차트이다.
도 4는 도 1에 도시된 반도체장치가 적용된 반도체모듈의 일 실시예에 따른 구성을 도시한 블럭도이다.
도 5 및 도 6은 도 1에 도시된 반도체장치가 적용된 전자시스템의 일 실시예에 따른 구성을 도시한 도면이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체장치는 패드회로(1), 버퍼회로(2), 내부어드레스생성회로(3), 메모리회로(4), 불량테스트회로(5) 및 불량어드레스저장회로(6)를 포함할 수 있다. 패드회로(1)는 제1 패드(11) 및 제 2 패드(12)를 포함할 수 있다.
버퍼회로(2)는 데이터입력버퍼(21), 데이터출력버퍼(22) 및 어드레스버퍼(23)를 포함할 수 있다.
데이터입력버퍼(21)는 라이트동작이 수행되는 경우 코어영역(41)에 저장되는 라이트데이터(WD<1:N>)를 생성할 수 있다. 라이트데이터(WD<1:N>)는 제1 패드(11)로 입력되는 외부데이터(미도시)를 버퍼링하여 생성될 수 있다. 데이터입력버퍼(21)는 데이터버퍼회로로 구현될 수 있다.
데이터출력버퍼(22)는 불량플래그(FAIL_FLAG)를 버퍼링하여 제1 패드(11)를 통해 외부로 출력할 수 있다. 데이터출력버퍼(22)에서 불량플래그(FAIL_FLAG)가 출력되는 시점은 실시예에 따라서 다양하게 설정될 수 있다.
어드레스버퍼(23)는 코어영역(41)에 포함된 셀어레이에 엑세스하기 위한 내부어드레스(ADD)를 생성할 수 있다. 내부어드레스(ADD)는 제2 패드(12)를 통해 입력되는 외부어드레스(미도시)를 버퍼링하여 생성될 수 있다. 내부어드레스(ADD)는 실시예에 따라 다수의 비트를 포함하는 신호로 생성될 수 있다.
내부어드레스생성회로(3)는 액티브신호(ACT), 리드신호(RDS) 및 라이트신호(WTS)에 응답하여 내부어드레스(ADD)로부터 로우어드레스(XADD) 및 컬럼어드레스(YADD)를 생성할 수 있다. 액티브신호(ACT)는 코어영역(41)에 포함된 워드라인을 활성화하는 액티브동작을 위해 인에이블될 수 있다. 리드신호(RDS)는 코어영역(41)에 포함된 셀어레이에 저장된 데이터를 출력하는 리드동작을 위해 인에이블될 수 있다. 라이트신호(WTS)는 코어영역(41)에 포함된 셀어레이에 데이터를 저장하는 라이트동작을 위해 인에이블될 수 있다. 액티브신호(ACT), 리드신호(RDS) 및 라이트신호(WTS)는 외부커맨드(미도시)를 디코딩하여 생성될 수 있다. 액티브신호(ACT), 리드신호(RDS) 및 라이트신호(WTS)는 셀어레이의 불량여부를 확인하고 리페어하기 위한 테스트를 수행할 때 코어영역(41)에 포함된 셀어레이에 대한 액티브동작, 리드동작 및 라이트동작을 수행하기 위해 내부적으로 생성될 수도 있다. 로우어드레스(XADD) 및 컬럼어드레스(YADD)는 실시예에 따라 다양한 비트수를 갖는 신호로 설정될 수 있다.
메모리회로(4)는 코어영역(41), 로우제어회로(42) 및 컬럼제어회로(43)를 포함할 수 있다.
코어영역(41)은 다수의 셀어레이들을 포함할 수 있다. 코어영역(41)에 포함된 다수의 셀어레이들은 액티브동작 시 활성화되는 워드라인에 의해 엑세스될 수 있다. 코어영역(41)에 포함된 다수의 셀어레이들은 액티브동작에 의해 엑세스된 후 라이트동작에 의해 데이터를 저장할 수 있다. 코어영역(41)에 포함된 다수의 셀어레이들은 액티브동작에 의해 엑세스된 후 리드동작에 의해 저장된 데이터를 출력할 수 있다. 코어영역(41)에 포함된 셀어레이에는 리페어동작 시 노멀어레이(미도시)를 교체하기 위한 리던던시셀어레이(미도시)가 포함될 수 있다.
로우제어회로(42)는 액티브동작이 수행되는 경우 로우어드레스(XADD) 및 퓨즈데이터(FZD)에 응답하여 코어영역(41)에 포함된 셀어레이에 엑세스하기 위해 워드라인을 활성화할 수 있다. 로우제어회로(42)는 액티브동작 시 로우어드레스(XADD) 및 퓨즈데이터(FZD)에 포함된 비트들의 논리레벨조합에 따라 코어영역(41)에 포함된 노멀셀어레이(미도시) 또는 리던던시셀어레이(미도시)를 엑세스할 수 있다.
컬럼제어회로(43)는 라이트동작이 수행되는 경우 컬럼어드레스(YADD) 및 퓨즈데이터(FZD)에 응답하여 코어영역(41)에 포함된 셀어레이에 라이트데이터(WD<1:N>)를 저장할 수 있다. 컬럼제어회로(43)는 라이트동작 시 컬럼어드레스(YADD) 및 퓨즈데이터(FZD)에 포함된 비트들의 논리레벨조합에 따라 코어영역(41)에 포함된 노멀셀어레이(미도시) 또는 리던던시셀어레이(미도시)에 라이트데이터(WD<1:N>)를 저장할 수 있다. 컬럼제어회로(43)는 리드동작이 수행되는 경우 컬럼어드레스(YADD) 및 퓨즈데이터(FZD)에 응답하여 코어영역(41)에 포함된 셀어레이에서 리드데이터(RD<1:N>)를 출력할 수 있다. 컬럼제어회로(43)는 리드동작 시 컬럼어드레스(YADD) 및 퓨즈데이터(FZD)에 포함된 비트들의 논리레벨조합에 따라 코어영역(41)에 포함된 노멀셀어레이(미도시) 또는 리던던시셀어레이(미도시)에서 리드데이터(RD<1:N>)를 출력할 수 있다.
불량테스트회로(5)는 패턴데이터생성회로(51), 데이터비교회로(52) 및 불량플래그생성회로(53)를 포함할 수 있다.
패턴데이터생성회로(51)는 라이트데이터(WD<1:N>) 또는 내부어드레스(ADD)에 응답하여 패턴데이터(PD<1:N>)를 생성할 수 있다. 라이트데이터(WD<1:N>)는 라이트동작 중에 생성될 수 있다. 내부어드레스(ADD)는 라이트동작 또는 리드동작 중에 생성될 수 있다. 패턴데이터생성회로(51)는 리드동작 중에 패턴데이터(PD<1:N>)를 생성할 수 있다. 패턴데이터(PD<1:N>)의 논리레벨조합은 라이트동작에서 코어영역(41)에 포함된 셀어레이에 저장하기 위해 입력되는 라이트데이터(WD<1:N>)의 논리레벨조합과 동일하게 설정될 수 있다.
데이터비교회로(52)는 패턴데이터(PD<1:N>)와 리드데이터(RD<1:N>)를 비교하여 불량코드(FCD<1:M>)를 생성할 수 있다. 데이터비교회로(52)는 패턴데이터(PD<1:N>)와 리드데이터(RD<1:N>)에 포함된 상이한 비트들의 수만큼 카운팅되어 논리레벨조합을 갖는 불량코드(FCD<1:M>)를 생성할 수 있다. 예를 들어, 패턴데이터(PD<1:N>)와 리드데이터(RD<1:N>)에 포함된 비트들이 모두 동일한 경우 불량코드(FCD<1:3>)는 'L,L,L'의 로직레벨조합을 갖고, 패턴데이터(PD<1:N>)와 리드데이터(RD<1:N>)에 포함된 비트들이 1비트만 상이한 경우 불량코드(FCD<1:3>)는 'L,L,H'의 로직레벨조합을 가지며, 패턴데이터(PD<1:N>)와 리드데이터(RD<1:N>)에 포함된 비트들이 2비트만 상이한 경우 불량코드(FCD<1:3>)는 'L,H,L'의 로직레벨조합을 가질 수 있다. 불량코드(FCD<1:3>)가 'L,L,H'의 논리레벨조합을 갖는 경우라 함은 불량코드의 제1 비트(FCD<1>)가 로직하이레벨이고, 불량코드의 제2 및 제3 비트(FCD<2:3>)가 모두 로직로우레벨임을 의미한다. 불량코드(FCD<1:M>)는 리드데이터(RD<1:N>)에 포함된 불량이 발생된 비트수의 정보를 포함할 수 있다. 불량코드(FCD<1:M>)에 포함된 비트수는 실시예에 따라서 다양하게 설정될 수 있다.
불량플래그생성회로(53)는 불량코드(FCD<1:M>)와 설정코드(SCD<1:J>)를 비교하여 불량플래그(FAIL_FLAG)를 생성할 수 있다. 불량플래그생성회로(53)는 불량코드(FCD<1:M>)에 의해 판단된 리드데이터(RD<1:N>)에 포함된 불량이 발생된 비트수가 설정코드(SCD<1:J>)에 의해 설정된 불량 비트수보다 큰 경우 인에이블되는 불량플래그(FAIL_FLAG)를 생성할 수 있다. 불량코드(FCD<1:M>)와 설정코드(SCD<1:J>)에 포함된 비트수는 실시예에 따라서 동일하게 설정되거나 상이하게 설정될 수 있다. 설정코드(SCD<1:J>)는 실시예에 따라서 외부에서 입력되거나 초기화 동작 시 내부에 저장된 신호로 설정될 수 있다.
불량어드레스저장회로(6)는 불량플래그(FAIL_FLAG)에 응답하여 내부어드레스(ADD)를 저장할 수 있다. 불량어드레스저장회로(6)는 불량플래그(FAIL_FLAG)가 인에이블되는 경우 불량이 발생된 셀어레이에 대응되는 내부어드레스(ADD)를 저장할 수 있다. 불량어드레스저장회로(6)는 저장된 내부어드레스(ADD)를 토대로 퓨즈데이터(FZD)를 생성하여 출력할 수 있다. 실시예에 따라 퓨즈데이터(FZD)에는 불량이 발생된 셀어레이의 어드레스의 정보 등이 포함될 수 있다.
도 2를 참고하면 설정코드(SCD<1:3>)에 따라 불량플래그(FAIL_FLAG)가 인에이블되는 조건을 확인할 수 있다. 도 2에 도시된 바와 같이, 설정코드(SCD<1:3>)가 3비트로 설정된 경우 설정코드(SCD<1:3>)의 논리레벨조합에 따라 불량플래그(FAIL_FLAG)가 인에이블되는 조건을 확인할 수 있다.
설정코드(SCD<1:3>)가 'L,L,H'의 로직레벨조합을 갖는 경우 불량비트수가 1비트로 설정되어 리드데이터(RD<1:N>)에 포함된 불량이 발생된 비트수가 1비트 이상인 경우 불량플래그(FAIL_FLAG)가 인에이블될 수 있다. 설정코드(SCD<1:3>)가 'L,L,H'의 로직레벨조합을 갖는 경우라 함은 설정코드의 제1 비트(SCD<1>)가 로직하이레벨이고, 설정코드의 제2 및 제3 비트(SCD<2:3>)가 모두 로직로우레벨임을 의미한다.
설정코드(SCD<1:3>)가 'L,H,L'의 로직레벨조합을 갖는 경우 불량비트수가 2비트로 설정되어 리드데이터(RD<1:N>)에 포함된 불량이 발생된 비트수가 2비트 이상인 경우 불량플래그(FAIL_FLAG)가 인에이블될 수 있다. 설정코드(SCD<1:3>)가 'L,H,L'의 로직레벨조합을 갖는 경우라 함은 설정코드의 제1 비트(SCD<1>) 및 설정코드의 제3 비트(SCD<3>)가 모두 로직로우레벨이고, 설정코드의 제2 비트(SCD<2>)가 로직하이레벨임을 의미한다.
설정코드(SCD<1:3>)가 'L,H,H'의 로직레벨조합을 갖는 경우 불량비트수가 3비트로 설정되어 리드데이터(RD<1:N>)에 포함된 불량이 발생된 비트수가 3비트 이상인 경우 불량플래그(FAIL_FLAG)가 인에이블될 수 있다. 설정코드(SCD<1:3>)가 'L,H,H'의 로직레벨조합을 갖는 경우라 함은 설정코드의 제1 및 제2 비트(SCD<1:2>)가 모두 로직하이레벨이고, 설정코드의 제3 비트(SCD<3>)가 로직로우레벨임을 의미한다.
설정코드(SCD<1:3>)가 'H,L,L'의 로직레벨조합을 갖는 경우 불량비트수가 4비트로 설정되어 리드데이터(RD<1:N>)에 포함된 불량이 발생된 비트수가 4비트 이상인 경우 불량플래그(FAIL_FLAG)가 인에이블될 수 있다. 설정코드(SCD<1:3>)가 'H,L,L'의 로직레벨조합을 갖는 경우라 함은 설정코드의 제1 및 제2 비트(SCD<1:2>)가 모두 로직로우레벨이고, 설정코드의 제3 비트(SCD<3>)가 로직하이레벨임을 의미한다.
설정코드(SCD<1:3>)가 'H,L,H'의 로직레벨조합을 갖는 경우 불량비트수가 5비트로 설정되어 리드데이터(RD<1:N>)에 포함된 불량이 발생된 비트수가 5비트 이상인 경우 불량플래그(FAIL_FLAG)가 인에이블될 수 있다. 설정코드(SCD<1:3>)가 'H,L,H'의 로직레벨조합을 갖는 경우라 함은 설정코드의 제1 비트(SCD<1>) 및 설정코드의 제3 비트(SCD<3>)가 모두 로직하이레벨이고, 설정코드의 제2 비트(SCD<2>)가 로직로우레벨임을 의미한다.
설정코드(SCD<1:3>)가 'H,H,L'의 로직레벨조합을 갖는 경우 불량비트수가 6비트로 설정되어 리드데이터(RD<1:N>)에 포함된 불량이 발생된 비트수가 6비트 이상인 경우 불량플래그(FAIL_FLAG)가 인에이블될 수 있다. 설정코드(SCD<1:3>)가 'H,H,L'의 로직레벨조합을 갖는 경우라 함은 설정코드의 제1 비트(SCD<1>)가 로직로우레벨이고, 설정코드의 제2 및 제3 비트(SCD<2:3>)가 모두 로직하이레벨임을 의미한다.
설정코드(SCD<1:3>)가 'H,H,H'의 로직레벨조합을 갖는 경우 불량비트수가 7비트로 설정되어 리드데이터(RD<1:N>)에 포함된 불량이 발생된 비트수가 7비트 이상인 경우 불량플래그(FAIL_FLAG)가 인에이블될 수 있다. 설정코드(SCD<1:3>)가 'H,H,H'의 로직레벨조합을 갖는 경우라 함은 설정코드(SCD<1:3>)에 포함된 비트가 모두 로직하이레벨임을 의미한다.
도 1에 도시된 코어영역(41)에 포함된 셀어레이의 불량 여부를 테스트하는 방법을 도 3을 참고하여 살펴보면 다음과 같다.
우선, 테스트모드에 진입(S11)하면 설정코드(SCD<1:J>)에 의해 불량비트수가 설정될 수 있다. 앞서, 도 2에서 살펴본 바와 같이, 설정코드(SCD<1:J>)의 논리레벨조합에 따라서 불량비트수가 다양하게 설정될 수 있다.
다음으로, 코어영역(41)에 포함된 모든 셀어레이에 라이트데이터(WD<1:N>)가 저장된다.(S13) 코어영역(41)에 포함된 셀어레이들 각각은 액티브신호(ACT) 및 라이트신호(WTS)에 응답하여 입력되는 로우어드레스(XADD) 및 컬럼어드레스(YADD)에 응답하여 순차적으로 엑세스되어 라이트데이터(WD<1:N>)를 입력받아 저장할 수 있다.
다음으로, K번째 셀어레이에 저장된 데이터가 리드데이터(RD<1:N>)로 출력된다.(S14) 코어영역(41)에 포함된 K번째 셀어레이는 액티브신호(ACT) 및 리드신호(RDS)에 응답하여 입력되는 로우어드레스(XADD) 및 컬럼어드레스(YADD)에 응답하여 엑세스되어 리드데이터(RD<1:N>)를 출력할 수 있다.
다음으로, K번째 셀어레이에서 출력된 리드데이터(RD<1:N>)와 패턴데이터(PD<1:N>)가 비교된다.(S15) 리드데이터(RD<1:N>)와 패턴데이터(PD<1:N>)의 비교 결과 리드데이터(RD<1:N>)에 포함된 불량이 발생된 비트수에 대한 정보를 포함하는 불량코드(FCD<1:M>)가 생성된다.
다음으로, 리드데이터(RD<1:N>)에 포함된 불량이 발생된 비트수가 설정된 불량비트수보다 큰 경우 인에이블되는 불량플래그(FAIL_FLAG)가 생성되고, 내부어드레스(ADD)가 불량어드레스로 저장된다.(S16) 불량플래그(FAIL_FLAG)는 제1 패드(11)로 출력된다.
다음으로, K가 설정된 수인지 판단되어(S17) K가 설정된 수가 아닌 경우 K가 카운팅되어 1만큼 상승된 후 S14부터 S17까지의 단계가 반복된다. K의 설정된 수는 코어영역(41)에 포함된 셀어레이들의 수를 의미한다. 즉, 코어영역(41)에 포함된 첫번째 셀어레이부터 마지막 셀어레이까지 S14부터 S17까지의 단계가 반복되어 코어영역(41)에 포함된 모든 셀어레이의 불량이 리드데이터(Rd<1:N>) 단위로 설정된 불량비트수와 비교하여 크면 불량어드레스 정보가 저장될 수 있다. 메모리 테스트가 끝나면 제1 패드(11)로 출력된 불량플래그(FAIL_FLAG) 정보를 토대로 리페어동작이 수행되거나, 불량어드레스 저장회로에 저장된 내부어드레스(ADD)를 토대로 리페어동작이 수행될 수 있다.
도 4를 참고하면 반도체모듈(5)은 제1 내지 제L+1 반도체칩(51<1:L+1>)과 컨트롤러(52)를 포함할 수 있다. 제1 내지 제L+1 반도체칩(51<1:L+1>)은 각각 데이터가 입출력되는 P개의 입출력라인을 포함할 수 있다. 즉, 제1 반도체칩(51<1>)은 제1 내지 제P 입출력라인(IO<1:P>)을 포함할 수 있고, 제2 반도체칩(51<2>)은 제P+1 내지 제2P 입출력라인(IO<P+1:2P>)을 포함할 수 있으며, 제L+1 반도체칩(51<L+1>)은 제LP+1 내지 제(L+1)P 입출력라인(IO<LP+1:(L+1)P>)을 포함할 수 있다. 컨트롤러(52)는 제1 내지 제L+1 반도체칩(51<1:L+1>)과 각각 데이터를 상호 교환하기 위해 제1 내지 제(L+1)P 입출력라인(IO<1:(L+1)P>)을 포함한다. 컨트롤러(52)는 ECC(Error Correction Code)를 이용한 불량정정회로를 포함하여 제1 내지 제L+1 반도체칩(51<1:L+1>)으로부터 입력된 데이터에 포함된 불량을 정정하여 사용될 수 있다. 제1 내지 제L+1 반도체칩(51<1:L+1>) 각각은 도 1에 도시된 반도체장치로 구현될 수 있다. 제1 내지 제L+1 반도체칩(51<1:L+1>)은 컨트롤러(52)와 달리 불량정정회로를 포함하지 않고, 도 1에 도시된 반도체장치와 같이 테스트모드를 통한 테스트동작을 수행하여 불량이 발생된 셀어레이를 리페어하여 사용할 수 있다.
앞서, 도 1에서 살펴본 반도체장치는 메모리시스템, 그래픽시스템, 컴퓨팅시스템 및 모바일시스템 등을 포함하는 전자시스템에 적용될 수 있다. 예를 들어, 도 5를 참고하면 본 발명의 일 실시예에 따른 전자시스템(1000)은 데이터저장부(1001), 메모리컨트롤러(1002), 버퍼메모리(1003) 및 입출력인터페이스(1004)를 포함할 수 있다.
데이터저장부(1001)는 메모리컨트롤러(1002)로부터의 제어신호에 따라 메모리컨트롤러(1002)로부터 인가되는 데이터를 저장하고 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 데이터저장부(1001)는 도 1에 도시된 반도체장치를 포함할 수 있다. 한편, 데이터저장부(1001)는 전원이 차단되어도 데이터를 잃지 않고 계속 저장할 수 있는 비휘발성 메모리를 포함할 수 있다. 비휘발성 메모리는 플래쉬 메모리(Nor Flash Memory, NAND Flash Memory), 상변환 메모리(Phase Change Random Access Memory; PRAM), 저항 메모리(Resistive Random Access Memory;RRAM), 스핀 주입자화반전 메모리(Spin Transfer Torque Random Access Memory; STTRAM), 자기메모리(Magnetic Random Access Memory; MRAM)로 구현될 수 있다.
메모리컨트롤러(1002)는 입출력인터페이스(1004)를 통해 외부기기(호스트 장치)로부터 인가되는 명령어를 디코딩하고 디코딩된 결과에 따라 데이터저장부(1001) 및 버퍼메모리(1003)에 대한 데이터 입출력을 제어한다. 도 5에서는 메모리컨트롤러(1002)가 하나의 블록으로 표시되었으나, 메모리컨트롤러(1002)는 데이터저장부(1001)를 제어하기 위한 컨트롤러와 휘발성 메모리인 버퍼메모리(1003)를 제어하기 위한 컨트롤러가 독립적으로 구성될 수 있다.
버퍼메모리(1003)는 메모리컨트롤러(1002)에서 처리할 데이터 즉 데이터저장부(1001)에 입출력되는 데이터를 임시적으로 저장할 수 있다. 버퍼메모리(1003)는 제어신호에 따라 메모리컨트롤러(1002)에서 인가되는 데이터(DATA)를 저장할 수 있다. 버퍼메모리(1003)는 저장된 데이터를 판독하여 메모리컨트롤러(1002)에 출력한다. 버퍼메모리(1003)는 DRAM(Dynamic Random Access Memory), Moblie DRAM, SRAM(Static Random Access Memory) 등의 휘발성 메모리를 포함할 수 있다.
입출력인터페이스(1004)는 메모리컨트롤러(1002)와 외부기기(호스트) 사이의 물리적 연결을 제공하여 메모리컨트롤러(1002)가 외부기기로부터 데이터 입출력을 위한 제어신호를 수신하고 외부기기와 데이터를 교환할 수 있도록 해준다. 입출력인터페이스(1004)는 USB, MMC, PCI-E, SAS, SATA, PATA, SCSI, ESDI, 및 IDE 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 포함할 수 있다.
전자시스템(1000)은 호스트 장치의 보조 기억장치 또는 외부 저장장치로 사용될 수 있다. 전자시스템(1000)은 고상 디스크(Solid State Disk; SSD), USB 메모리(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등을 포함할 수 있다.
도 6을 참고하면 본 발명의 다른 실시예에 따른 전자시스템(2000)은 호스트(2001), 메모리컨트롤러(2002) 및 데이터저장부(2003)를 포함할 수 있다.
호스트(2001)는 데이터저장부(2003)를 엑세스 하기 위해 메모리컨트롤러(2002)로 리퀘스트 및 데이터를 전송할 수 있다. 메모리컨트롤러(2002)는 리퀘스트에 응답하여 데이터, 데이터 스트로브, 커맨드, 어드레스 및 클럭 등을 데이터저장부(2003)에 제공하고, 이에 응답하여 데이터저장부(2003)는 라이트 또는 리드동작을 수행하게 할 수 있다. 호스트(2001)는 데이터저장부(2003)로 데이터를 저장시키기 위해 데이터를 메모리컨트롤러(2002)로 전송할 수 있다. 또한 호스트는 데이터저장부(2003)로부터 출력된 데이터를 메모리컨트롤러(2002)를 통해 수신할 수 있다. 호스트(2001)는 오류정정코드(Error Correction Code, ECC) 방식을 사용하여 데이터에 포함된 에러를 정정하는 회로를 포함할 수 있다.
메모리컨트롤러(2002)는 호스트(2001)와 데이터저장부(2003) 사이의 통신을 중계할 수 있다. 메모리컨트롤러(2002)는 호스트(2001)로부터 리퀘스트와 데이터를 수신하고, 데이터저장부(2003)의 동작을 제어하기 위하여 데이터, 데이터 스트로브, 커맨드, 어드레스 및 클럭 등을 생성하여 데이터저장부(2003)로 제공할 수 있다. 또한, 메모리컨트롤러(2002)는 데이터저장부(2003)로부터 출력된 데이터를 호스트(2001)로 제공할 수 있다.
데이터저장부(2003)는 다수의 메모리들을 포함할 수 있다. 데이터저장부(2003)는 메모리컨트롤러(2002)로부터 데이터, 데이터 스트로브, 커맨드, 어드레스 및 클럭 등을 수신하여 라이트 또는 리드동작을 수행할 수 있다. 데이터저장부(2003)에 포함된 다수의 메모리들은 오류정정코드(Error Correction Code, ECC) 방식을 사용하여 데이터에 포함된 에러를 정정하는 회로를 포함할 수 있다.
호스트(2001)에 포함된 에러를 정정하는 회로 및 다수의 메모리들에 포함된 에러를 정정하는 회로는 실시예에 따라서 모두 동작하거나 선택적으로 동작하도록 구현될 수 있다. 호스트(2001) 및 메모리컨트롤러(2002)는 실시예에 따라서 동일한 칩으로 구현될 수 있다. 메모리컨트롤러(2002) 및 데이터저장부(2003)는 실시예에 따라서 동일한 칩으로 구현될 수 있다.
1: 패드회로 2: 버퍼회로
3: 내부어드레스생성회로 4: 메모리회로
5: 불량테스트회로 6: 불량어드레스저장회로
11: 제1 패드 12: 제2 패드
21: 데이터입력버퍼 22: 데이터출력버퍼
23: 어드레스버퍼 41: 코어영역
42: 로우제어회로 43: 컬럼제어회로
51: 패턴데이터생성회로 52: 데이터비교회로
53: 불량플래그생성회로

Claims (20)

  1. 패턴데이터를 생성하는 패턴데이터생성회로;
    리드동작에 의해 코어영역에 포함된 셀어레이에 저장된 데이터를 리드데이터로 입력받고, 상기 패턴데이터와 상기 리드데이터를 비교하여 불량코드를 생성하는 데이터비교회로; 및
    상기 불량코드와 설정코드를 비교하여 불량플래그를 생성하는 불량플래그생성회로를 포함하는 반도체장치.
  2. 제 1 항에 있어서, 상기 패턴데이터는 라이트동작에서 상기 코어영역에 입력되는 라이트데이터와 동일한 논리레벨조합을 갖도록 설정되는 반도체장치.
  3. 제 1 항에 있어서, 상기 불량코드는 상기 리드데이터에 포함된 불량이 발생된 비트수에 대응되는 논리레벨조합을 갖는 반도체장치.
  4. 제 1 항에 있어서, 상기 설정코드는 불량비트수를 설정하기 위해 외부에서 입력되거나 초기화 동작 시 내부에 저장된 신호로 설정되는 반도체장치.
  5. 제 1 항에 있어서, 상기 불량플래그생성회로는 상기 리드데이터에 포함된 불량이 발생된 비트수가 상기 설정코드에 의해 설정된 불량비트수 이상인 경우 인에이블되는 상기 불량플래그를 생성하는 반도체장치.
  6. 제 1 항에 있어서,
    상기 불량플래그에 응답하여 내부어드레스를 저장하고, 상기 저장된 내부어드레스에 응답하여 상기 코어영역에 포함된 셀어레이에 대한 리페어동작을 수행하기 위한 퓨즈데이터를 생성하는 불량어드레스저장회로를 더 포함하는 반도체장치.
  7. 라이트동작에 의해 라이트데이터가 저장되는 셀어레이들을 포함하고, 리드동작에 의해 상기 셀어레이에 저장된 데이터를 리드데이터로 출력하는 메모리회로; 및
    상기 라이트데이터에 응답하여 생성되는 패턴데이터를 상기 리드데이터와 비교하여 상기 리드데이터에 포함된 불량이 발생된 비트수가 설정된 불량비트수 이상인 경우 인에이블되는 불량플래그를 생성하는 불량테스트회로를 포함하는 반도체장치.
  8. 제 7 항에 있어서, 상기 패턴데이터는 상기 라이트데이터와 동일한 논리레벨조합을 갖는 반도체장치.
  9. 제 7 항에 있어서, 상기 불량테스트회로는
    상기 패턴데이터를 생성하는 패턴데이터생성회로;
    상기 리드동작에 의해 상기 메모리회로에 포함된 셀어레이에 저장된 데이터를 상기 리드데이터로 입력받고, 상기 패턴데이터와 상기 리드데이터를 비교하여 불량코드를 생성하는 데이터비교회로; 및
    상기 불량코드와 설정코드를 비교하여 상기 불량플래그를 생성하는 불량플래그생성회로를 포함하는 반도체장치.
  10. 제 9 항에 있어서, 상기 불량코드는 상기 리드데이터에 포함된 불량이 발생된 비트수에 대응되는 논리레벨조합을 갖는 반도체장치.
  11. 제 9 항에 있어서, 상기 설정코드는 상기 불량비트수를 설정하기 위해 외부에서 입력되거나 초기화 동작 시 내부에 저장된 신호로 설정되는 반도체장치.
  12. 제 9 항에 있어서, 상기 불량플래그생성회로는 상기 리드데이터에 포함된 불량이 발생된 비트수가 상기 불량비트수 이상인 경우 인에이블되는 상기 불량플래그를 생성하는 반도체장치.
  13. 제 7 항에 있어서,
    상기 불량플래그에 응답하여 내부어드레스를 저장하고, 상기 저장된 내부어드레스에 응답하여 상기 메모리회로에 포함된 셀어레이에 대한 리페어동작을 수행하기 위한 퓨즈데이터를 생성하는 불량어드레스저장회로를 더 포함하는 반도체장치.
  14. 불량비트수를 설정하는 단계;
    코어영역에 라이트데이터를 저장하는 단계;
    패턴데이터를 생성하는 단계;
    상기 코어영역에 저장된 데이터를 리드데이터로 출력하는 단계; 및
    상기 패턴데이터와 상기 리드데이터를 비교하여 불량플래그를 생성하는 단계를 포함하는 셀어레이 불량 테스트 방법.
  15. 제 14 항에 있어서, 상기 불량비트수는 설정코드에 의해 설정되고, 상기 설정코드는 외부에서 입력되거나 초기화 동작 시 내부에 저장된 신호인 셀어레이 불량 테스트 방법.
  16. 제 14 항에 있어서, 상기 패턴데이터는 라이트동작에서 상기 코어영역에 저장되는 상기 라이트데이터와 동일한 논리레벨조합을 갖도록 설정되는 셀어레이 불량 테스트 방법.
  17. 제 14 항에 있어서, 상기 불량플래그는 상기 리드데이터에 포함된 불량이 발생된 비트수가 상기 불량비트수 이상인 경우 인에이블되는 셀어레이 불량 테스트 방법.
  18. 제 14 항에 있어서, 상기 불량플래그를 생성하는 단계는
    상기 패턴데이터와 상기 리드데이터를 비교하여 불량코드를 생성하는 단계를 포함하는 셀어레이 불량 테스트 방법.
  19. 제 18 항에 있어서, 상기 불량코드는 상기 리드데이터에 포함된 불량이 발생된 비트수에 대응되는 논리레벨조합을 갖는 셀어레이 불량 테스트 방법.
  20. 제 18 항에 있어서, 상기 불량플래그를 생성하는 단계는
    상기 불량코드와 상기 설정코드를 비교하여 상기 불량플래그를 생성하는 단계를 더 포함하는 셀어레이 불량 테스트 방법.
KR1020160129364A 2016-10-06 2016-10-06 셀어레이 불량 테스트 방법 및 이를 수행하는 반도체장치 KR20180038339A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160129364A KR20180038339A (ko) 2016-10-06 2016-10-06 셀어레이 불량 테스트 방법 및 이를 수행하는 반도체장치
US15/605,009 US10847243B2 (en) 2016-10-06 2017-05-25 Methods of testing cell arrays and semiconductor devices executing the same
CN201710463331.2A CN107919160B (zh) 2016-10-06 2017-06-19 测试单元阵列的方法及执行其的半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160129364A KR20180038339A (ko) 2016-10-06 2016-10-06 셀어레이 불량 테스트 방법 및 이를 수행하는 반도체장치

Publications (1)

Publication Number Publication Date
KR20180038339A true KR20180038339A (ko) 2018-04-16

Family

ID=61829092

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160129364A KR20180038339A (ko) 2016-10-06 2016-10-06 셀어레이 불량 테스트 방법 및 이를 수행하는 반도체장치

Country Status (3)

Country Link
US (1) US10847243B2 (ko)
KR (1) KR20180038339A (ko)
CN (1) CN107919160B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10636507B2 (en) * 2018-06-08 2020-04-28 Winbond Electronics Corp. Memory-testing methods for testing memory having error-correcting code
CN110970085B (zh) * 2018-09-30 2021-08-13 长鑫存储技术有限公司 Dram良率分析***
CN109696902B (zh) * 2018-12-06 2022-06-10 奇瑞汽车股份有限公司 一种信号记录装置、故障点检测电路及方法
KR20200137739A (ko) * 2019-05-31 2020-12-09 에스케이하이닉스 주식회사 반도체장치
CN110364214A (zh) * 2019-06-28 2019-10-22 珠海博雅科技有限公司 一种读失效存储单元的替换方法、装置、设备及存储介质
KR20210004135A (ko) * 2019-07-03 2021-01-13 에스케이하이닉스 주식회사 패일 정보 제어회로, 이를 포함하는 반도체 장치 및 반도체 장치의 패일 정보 제어방법
KR20230076681A (ko) * 2021-11-24 2023-05-31 에스케이하이닉스 주식회사 리페어동작을 수행하는 메모리장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100275724B1 (ko) * 1997-11-18 2000-12-15 윤종용 테스트 타임이 감소되는 고속 반도체 메모리 장치의 입출력 회로
JP2002056671A (ja) 2000-08-14 2002-02-22 Hitachi Ltd ダイナミック型ｒａｍのデータ保持方法と半導体集積回路装置
JP2003068098A (ja) * 2001-08-28 2003-03-07 Mitsubishi Electric Corp テスト回路装置および半導体集積回路装置
JP2003331598A (ja) * 2002-05-13 2003-11-21 Mitsubishi Electric Corp 半導体記憶装置
JP2008118297A (ja) * 2006-11-01 2008-05-22 Matsushita Electric Ind Co Ltd デジタルビデオデータ検査システム及び半導体装置
TWI395226B (zh) * 2008-11-07 2013-05-01 Silicon Motion Inc 測試儲存裝置的方法及其系統
US9037928B2 (en) 2012-01-01 2015-05-19 Mosys, Inc. Memory device with background built-in self-testing and background built-in self-repair
JP5186587B1 (ja) 2011-09-29 2013-04-17 株式会社アドバンテスト 試験装置および試験方法
KR101929945B1 (ko) 2012-08-29 2018-12-18 에스케이하이닉스 주식회사 Ｅ-Ｆｕｓｅ를 이용하여 불량을 구제하는 리페어 시스템 및 그의 제어 방법
KR101862379B1 (ko) 2013-04-19 2018-07-05 삼성전자주식회사 Ｅｃｃ 동작과 리던던시 리페어 동작을 공유하는 메모리 장치
TWI533311B (zh) * 2013-07-17 2016-05-11 慧榮科技股份有限公司 快閃記憶體裝置及其運作方法
CN104425040A (zh) 2013-08-23 2015-03-18 辉达公司 用于测试存储器的方法和***
KR102117633B1 (ko) 2013-09-12 2020-06-02 에스케이하이닉스 주식회사 셀프 리페어 장치

Also Published As

Publication number Publication date
CN107919160B (zh) 2021-05-28
CN107919160A (zh) 2018-04-17
US20180102183A1 (en) 2018-04-12
US10847243B2 (en) 2020-11-24

Similar Documents

Publication Publication Date Title
CN107799155B (zh) 包括列冗余的存储装置
KR20180038339A (ko) 셀어레이 불량 테스트 방법 및 이를 수행하는 반도체장치
US10803971B2 (en) Device for supporting error correction code and test method thereof
US20180052732A1 (en) Semiconductor device and semiconductor system
KR20160031326A (ko) 빠른 불량 셀 구제 동작의 메모리 장치
CN106356101B (zh) 半导体器件和包括其的半导体***
US10579472B2 (en) Semiconductor devices
US10811116B2 (en) Semiconductor systems
US20180113755A1 (en) Semiconductor devices and methods relating to the repairing of the same
US20170344422A1 (en) Semiconductor devices and semiconductor systems
CN110010188B (zh) 存储器件及其操作方法
US10796747B2 (en) Semiconductor device
US20190295611A1 (en) Methods, semiconductor devices, and semiconductor systems
US10460826B2 (en) Test methods of semiconductor devices and semiconductor systems used therein
US10360105B2 (en) Semiconductor devices and semiconductor systems including the same
KR102290032B1 (ko) 컬럼 리던던시를 포함하는 메모리 장치
US11621047B2 (en) Apparatus for performing a repair operation
US20240079078A1 (en) Semiconductor devices for controlling refresh operations considering repair operations
KR20180022015A (ko) 래치회로를 테스트할 수 있는 테스트방법을 제공하는 반도체장치
US10014073B2 (en) Semiconductor devices
KR20230131029A (ko) 반도체장치 및 반도체시스템

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal