KR20180078426A - 데이터 저장 장치의 에러 정정 코드 처리 방법 - Google Patents

데이터 저장 장치의 에러 정정 코드 처리 방법 Download PDF

Info

Publication number
KR20180078426A
KR20180078426A KR1020160182715A KR20160182715A KR20180078426A KR 20180078426 A KR20180078426 A KR 20180078426A KR 1020160182715 A KR1020160182715 A KR 1020160182715A KR 20160182715 A KR20160182715 A KR 20160182715A KR 20180078426 A KR20180078426 A KR 20180078426A
Authority
KR
South Korea
Prior art keywords
data
decoding operation
data group
error
decoding
Prior art date
Application number
KR1020160182715A
Other languages
English (en)
Inventor
김낙현
김동욱
이민규
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160182715A priority Critical patent/KR20180078426A/ko
Priority to US15/632,549 priority patent/US10439642B2/en
Publication of KR20180078426A publication Critical patent/KR20180078426A/ko
Priority to US16/529,592 priority patent/US10917111B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2909—Product codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2927—Decoding strategies
    • H03M13/293—Decoding strategies with erasure setting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3746—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with iterative decoding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/30—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy
    • H04L9/304—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy based on error correction codes, e.g. McEliece
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515—Reed-Solomon codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Security & Cryptography (AREA)
  • Computing Systems (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

본 발명은 불휘발성 메모리 장치를 저장 매체로서 사용하는 데이터 저장 장치의 에러 정정 코드 처리 방법에 관한 것이다. 상기 에러 정정 코드 처리 방법은, 제1 방향의 데이터 그룹에 대한 제1 패리티 데이터를 생성하는 제1 인코딩 동작을 수행하고, 상기 제1 방향의 데이터 그룹에 포함된 데이터를 적어도 하나 포함하는 제2 방향의 데이터 그룹에 대한 제2 패리티 데이터를 생성하는 제2 인코딩 동작을 수행하고, 상기 제1 패리티 데이터에 근거하여 상기 제1 방향의 데이터 그룹에 포함된 에러를 정정하는 제1 디코딩 동작을 수행하고, 그리고 상기 제1 디코딩 동작이 실패된 경우, 상기 제2 패리티 데이터에 근거하여 상기 제2 방향의 데이터 그룹에 포함된 에러를 정정하는 제2 디코딩 동작을 수행한다.

Description

데이터 저장 장치의 에러 정정 코드 처리 방법{METHOD FOR ERROR CORERCTION CODE OF DATA STORAGE DEVICE}
본 발명은 불휘발성 메모리 장치를 저장 매체로서 사용하는 데이터 저장 장치의 에러 정정 코드 처리 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치에서 사용되는 데이터를 저장하기 위해서 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 이점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, UFS(Universal Flash Storage) 장치, 솔리드 스테이트 드라이브(Solid State Drive)를 포함한다.
다양한 원인에 의해서 메모리 장치에 저장된 데이터는 변경될 수 있다. 예를 들면, 메모리 장치에 데이터가 저장되거나 메모리 장치로부터 데이터가 독출되는 동안 데이터가 변경될 수 있다. 데이터의 변경은 "데이터에 에러가 포함되었다"라고도 표현될 수 있다. 데이터에 포함된 에러를 관리하기 위해서 에러 정정 코드(error correction code)(ECC) 알고리즘이 사용될 수 있다.
예시적으로, 데이터가 메모리 장치에 저장되기 전에 데이터에 에러 정정 코드를 부가하는 과정은 에러 정정 코드 인코딩 동작이라 불린다. 또한, 에러 정정 코드에 근거하여 메모리 장치로부터 독출된 데이터에 포함된 에러를 정정하고, 원래의 데이터로 복원하는 과정은 에러 정정 코드 디코딩 동작이라 불린다. 데이터 저장 장치는, 에러 정정 코드 인코딩 및 에러 정정 코드 디코딩 처리를 통해서 데이터의 신뢰성을 향상시킬 수 있다.
본 발명의 실시 예는 데이터 저장 장치의 에러 정정 능력을 향상시킬 수 있는 에러 정정 코드(ECC) 처리 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 에러 정정 코드 처리 방법은, 제1 방향의 데이터 그룹에 대한 제1 패리티 데이터를 생성하는 제1 인코딩 동작을 수행하고, 상기 제1 방향의 데이터 그룹에 포함된 데이터를 적어도 하나 포함하는 제2 방향의 데이터 그룹에 대한 제2 패리티 데이터를 생성하는 제2 인코딩 동작을 수행하고, 상기 제1 패리티 데이터에 근거하여 상기 제1 방향의 데이터 그룹에 포함된 에러를 정정하는 제1 디코딩 동작을 수행하고, 그리고 상기 제1 디코딩 동작이 실패된 경우, 상기 제2 패리티 데이터에 근거하여 상기 제2 방향의 데이터 그룹에 포함된 에러를 정정하는 제2 디코딩 동작을 수행한다.
본 발명의 실시 예에 따른 저장 매체로서 사용되는 불휘발성 메모리 장치 및 상기 불휘발성 메모리 장치에 저장되는 데이터에 대해서 에러 정정 코드 인코딩 동작과 디코딩 동작을 수행하는 에러 정정 코드 유닛을 포함하는 데이터 저장 장치의 에러 정정 코드 처리 방법은, 제1 방향의 데이터 그룹에 대한 제1 패리티 데이터를 생성하는 제1 인코딩 동작을 수행하고, 상기 제1 방향의 데이터 그룹에 포함된 데이터를 적어도 하나 포함하는 제2 방향의 데이터 그룹에 대한 제2 패리티 데이터를 생성하는 제2 인코딩 동작을 수행하고, 상기 제1 패리티 데이터에 근거하여 상기 제1 방향의 데이터 그룹에 포함된 에러를 정정하는 제1 디코딩 동작을 수행하고, 그리고 상기 제1 디코딩 동작이 실패된 경우, 상기 제2 패리티 데이터에 근거하여 상기 제2 방향의 데이터 그룹에 포함된 에러를 정정하는 제2 디코딩 동작을 수행한다.
본 발명의 실시 예에 따르면 제1 방향과 제2 방향의 에러 정정 코드 디코딩 동작이 서로 의존성을 갖기 때문에 데이터 저장 장치의 에러 정정 능력이 향상될 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블럭도이다.
도 2는 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 예시적으로 보여주는 블럭도이다.
도 3은 본 발명의 실시 예에 따른 에러 정정 코드 유닛(ECCU)을 예시적으로 보여주는 블럭도이다.
도 4는 본 발명의 실시 예에 따른 에러 정정 코드 인코딩 동작을 설명하기 위한 도면이다.
도 5는 본 발명의 실시 예에 따른 에러 정정 코드 디코딩 동작을 설명하기 위한 도면이다.
도 6은 본 발명의 실시 예에 따른 제1 방향과 제2 방향의 디코딩 의존성을 설명하기 위한 도면이다.
도 7은 도 6의 디코딩 동작을 설명하기 위한 표이다.
도 8은 본 발명의 실시 예에 따른 제1 방향과 제2 방향의 디코딩 의존성을 설명하기 위한 또 다른 도면이다.
도 9는 도 8의 디코딩 동작을 설명하기 위한 표이다.
도 10은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 11은 도 10에 도시된 컨트롤러를 예시적으로 보여주는 도면이다.
도 12는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 13은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 14는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템(4000)을 예시적으로 보여주는 도면이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블럭도이다. 데이터 저장 장치(100)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(도시되지 않음)에 의해서 액세스되는 데이터를 저장할 수 있다. 데이터 저장 장치(100)는 메모리 시스템이라고도 불릴 수 있다.
데이터 저장 장치(100)는 호스트 장치와 연결되는 인터페이스 프로토콜에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다. 예를 들면, 데이터 저장 장치(100)는 솔리드 스테이트 드라이브(solid state drive, SSD), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multi media card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(100)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
데이터 저장 장치(100)는 컨트롤러(200) 및 불휘발성 메모리 장치(300)를 포함할 수 있다.
컨트롤러(200)는 호스트 인터페이스 유닛(210), 컨트롤 유닛(220), 랜덤 액세스 메모리(230) 및 메모리 컨트롤 유닛(240)을 포함할 수 있다. 컨트롤러(200)는 에러 정정 코드 유닛(ECCU)을 선택적으로 포함할 수 있다. 예를 들면, 에러 정정 코드 유닛(ECCU)이 불휘발성 메모리 장치(300)에 포함되는 경우, 컨트롤러(200)는 에러 정정 코드 유닛(ECCU)을 포함하지 않을 수 있다. 반면, 에러 정정 코드 유닛(ECCU)이 불휘발성 메모리 장치(300)에 포함되지 않는 경우, 컨트롤러(200)는 에러 정정 코드(ECC) 유닛(ECCU)을 포함할 수 있다.
호스트 인터페이스 유닛(210)은 호스트 장치와 데이터 저장 장치(100)를 인터페이싱할 수 있다. 예시적으로, 호스트 인터페이스 유닛(210)은 USB(universal serial bus), UFS(universal flash storage), MMC(multimedia card), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI expresss)와 같은 표준 전송 프로토콜들 중 어느 하나, 즉, 호스트 인터페이스를 이용해서 호스트 장치와 통신할 수 있다.
컨트롤 유닛(220)은 컨트롤러(200)의 제반 동작을 제어할 수 있다. 컨트롤 유닛(220)은 랜덤 액세스 메모리(230)에 로딩된 코드 형태의 명령(instruction) 또는 알고리즘, 즉, 소프트웨어를 구동하고, 내부의 기능 블럭들의 동작을 제어할 수 있다. 컨트롤 유닛(220)은 마이크로 컨트롤 유닛(micro control unit)(MCU), 중앙 처리 장치(central processing unit)(CPU)로 구성될 수 있다.
랜덤 액세스 메모리(230)는 컨트롤 유닛(220)에 의해서 구동되는 소프트웨어를 저장할 수 있다. 또한, 랜덤 액세스 메모리(230)는 소프트웨어의 구동에 필요한 데이터를 저장할 수 있다. 즉, 랜덤 액세스 메모리(230)는 컨트롤 유닛(220)의 동작 메모리로서 사용될 수 있다. 랜덤 액세스 메모리(230)는 불휘발성 메모리 장치(300)에 저장될 데이터 또는 불휘발성 메모리 장치(300)로부터 독출된 데이터를 저장할 수 있다. 즉, 랜덤 액세스 메모리(230)는 데이터 버퍼 메모리 또는 데이터 캐시 메모리로서 사용될 수 있다. 랜덤 액세스 메모리(230)는 동적 랜덤 액세스 메모리(DRAM) 또는 정적 랜덤 액세스 메모리(SRAM)와 같은 랜덤 액세스 메모리로 구성될 수 있다.
메모리 컨트롤 유닛(240)은 컨트롤 유닛(220)의 제어에 따라서 불휘발성 메모리 장치(300)를 제어할 수 있다. 메모리 컨트롤 유닛(240)은 메모리 인터페이스 유닛으로도 불릴 수 있다. 메모리 컨트롤 유닛(240)은 제어 신호들을 불휘발성 메모리 장치(300)로 제공할 수 있다. 제어 신호들은 불휘발성 메모리 장치(300)를 제어하기 위한 명령, 어드레스, 제어 신호 등을 포함할 수 있다. 메모리 컨트롤 유닛(240)은 데이터를 불휘발성 메모리 장치(300)로 제공하거나, 불휘발성 메모리 장치(300)로부터 독출된 데이터를 제공 받을 수 있다.
에러 정정 코드 유닛(ECCU)은 불휘발성 메모리 장치(300)에 저장될 데이터에 대한 패리티 데이를 생성하는 인코딩 동작을 수행할 수 있다. 또한, 에러 정정 코드 유닛(ECCU)은 패리티 데이터에 근거하여 불휘발성 메모리 장치(300)로부터 독출된 데이터의 에러를 검출하고 정정하는 디코딩 동작을 수행할 수 있다. 에러 정정 코드 유닛(ECCU)은 이하에서 상세히 설명될 것이다.
불휘발성 메모리 장치(300)는 명령, 어드레스, 제어 신호들과 데이터를 전송할 수 있는 적어도 하나의 신호 라인을 의미하는 채널(CH)을 통해서 컨트롤러(200)와 연결될 수 있다. 불휘발성 메모리 장치(300)는 데이터 저장 장치(100)의 저장 매체로서 사용될 수 있다.
불휘발성 메모리 장치(300)는 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory: FRAM), 티엠알(tunneling magneto-resistive: TMR) 막을 이용한 마그네틱 램(magnetic random access memory: MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory: PCRAM), 전이 금속 산화물(transition metal oxide)을 이용한 저항성 램(resistive random access memory: RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다. 강유전체 램(FRAM), 마그네틱 램(MRAM), 상 변화 램(PCRAM) 및 저항성 램(RERAM)은 랜덤 액세스가 가능한 불휘발성 랜덤 액세스 메모리 장치의 한 종류이다. 불휘발성 메모리 장치(300)는 낸드 플래시 메모리 장치와 위에서 언급한 다양한 형태의 불휘발성 랜덤 액세스 메모리 장치의 조합으로 구성될 수 있다.
도 2는 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 예시적으로 보여주는 블럭도이다.
도 2를 참조하면, 불휘발성 메모리 장치(300)는 메모리 셀 어레이(310), 행 디코더(320), 데이터 읽기/쓰기 블럭(330), 열 디코더(340), 입출력 버퍼 블럭(350), 제어 로직(360) 및 전압 발생기(370)를 포함할 수 있다. 불휘발성 메모리 장치(300)는 에러 정정 코드 유닛(ECCU)을 선택적으로 포함할 수 있다. 예를 들면, 에러 정정 코드 유닛(ECCU)이 컨트롤러(도 1의 200)에 포함되는 경우, 불휘발성 메모리 장치(300)는 에러 정정 코드 유닛(ECCU)을 포함하지 않을 수 있다. 반면, 에러 정정 코드 유닛(ECCU)이 컨트롤러(200)에 포함되지 않는 경우, 불휘발성 메모리 장치(300)는 에러 정정 코드 유닛(ECCU)을 포함할 수 있다.
메모리 셀 어레이(310)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 컨트롤러(도 1의 200)부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(370)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(330)은 제어 로직(360)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(330)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(330)은 쓰기 동작(또는 프로그램 동작) 시 데이터를 메모리 셀 어레이(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(330)은 읽기 동작 시 메모리 셀 어레이(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(340)는 제어 로직(370)의 제어에 따라 동작할 수 있다. 열 디코더(340)는 컨트롤러(200)로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(340)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(330)의 읽기/쓰기 회로들(RW1~RWn)을 선택할 수 있다.
입출력 버퍼 블럭(350)은 컨트롤러(200)로부터 입력된 명령(CMD) 및 어드레스(ADD)를 제어 로직(360)에 제공할 수 있다. 에러 정정 코드 유닛(ECCU)이 불휘발성 메모리 장치(300)에 포함된 경우, 입출력 버퍼 블럭(350)은 컨트롤러(200)로부터 입력된 데이터를 에러 정정 코드 유닛(ECCU)에 제공하거나, 에러 정정 코드 유닛(ECCU)으로부터 제공된 데이터, 즉, 디코딩된 데이터를 컨트롤러(200)로 출력할 수 있다. 에러 정정 코드 유닛(ECCU)이 불휘발성 메모리 장치(300)에 포함되지 않은 경우, 입출력 버퍼 블럭(350)은 컨트롤러(200)로부터 입력된 데이터를 열 디코더(340)를 통해서 데이터 읽기/쓰기 블럭(330)에 제공하거나, 데이터 읽기/쓰기 블럭(330)으로부터 제공된 데이터를 컨트롤러(200)로 출력할 수 있다.
제어 로직(360)은 컨트롤러(200)로부터 제공된 제어 신호에 근거하여 불휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은, 읽기, 프로그램, 소거 동작과 같은 내부 동작을 수행하기 위해서, 내부 기능 블럭들을 제어할 수 있다.
전압 발생기(370)는 불휘발성 메모리 장치(300)의 내부 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(370)에 의해서 생성된 전압들은 메모리 셀 어레이(310), 행 디코더(320), 데이터 읽기/쓰기 블럭(330) 등에 인가될 수 있다.
에러 정정 코드 유닛(ECCU)은 입출력 버퍼 블럭(350)을 통해서 입력된 데이터에 대한 패리티 데이를 생성하고, 입력된 데이터와 패리티 데이터를 데이터 읽기/쓰기 블럭(330)에 제공할 수 있다. 에러 정정 코드 유닛(ECCU)은 데이터 읽기/쓰기 블럭(330)을 통해서 제공된 패리티 데이터에 근거하여 데이터의 에러를 검출하고 정정할 수 있다. 에러 정정 코드 유닛(ECCU)은 이하에서 상세히 설명될 것이다.
도 3은 본 발명의 실시 예에 따른 에러 정정 코드 유닛(ECCU)을 예시적으로 보여주는 블럭도이다. 컨트롤러(도 1의 200)에 포함된 에러 정정 코드 유닛(ECCU)과 불휘발성 메모리 장치(도 2의 300)에 포함된 에러 정정 코드 유닛(ECCU)은 동일한 구성을 가질 수 있고, 동일한 동작을 수행할 수 있다. 따라서, 앞서 설명된 바와 같이, 에러 정정 코드 유닛(ECCU)은, 중복적으로 구성되지 않도록, 컨트롤러(200)와 불휘발성 메모리 장치(300)중에서 어느 하나에 포함될 수 있다.
도 3을 참조하면, 에러 정정 코드 유닛(ECCU)은, 데이터를 인코딩하기 위한 에러 정정 코드 인코더(이하, '인코더'라 칭함)(ECCE) 및 데이터를 디코딩하기 위한 에러 정정 코드 디코더(이하, '디코더'라 칭함)(ECCD)를 포함할 수 있다. 또한 에러 정정 코드 유닛(ECCU)은, 인코딩될 데이터와 디코딩될 데이터를 임시 저장하거나, 인코딩과 디코딩 동작에 필요한 메모리 영역, 즉, 작업 공간으로 사용되는 에러 정정 코드 유닛 저장 블럭(이하, '저장 블럭'이라 칭함)(ECCS)을 포함할 수 있다.
인코더(ECCE)는 연산 동작, 예를 들면, 소정의 다항식에 의한 연산 동작에 근거하여 입력된 데이터에 대한 패리티 데이터(parity data)를 생성할 수 있다. 디코더(ECCD)는, 인코더(ECCE)의 인코딩 동작에 의해서 생성된 패리티 데이터에 근거하여, 입력된 데이터의 에러를 검출하고, 검출된 에러를 정정할 수 있다. 인코더(ECCE)와 디코더(ECCD)는 서로 상반된 동작을 수행할 수 있다.
인코더(ECCE)와 디코더(ECCD)는 BCH(Bose, Ray-Chaudhuri, Hocquenghem) 코드, RS(Reed-Solomon) 코드, Erasure RS 코드, LDPC(Low Density Parity Check) 코드 등과 같은 에러 정정 알고리즘에 따라서 인코딩 및 디코딩 동작을 수행할 수 있다. 에러 정정 알고리즘은 이 기술 분야에 속한 사람들에게 잘 알려져 있기 때문에, 상세한 설명은 생략될 것이다.
도 4는 본 발명의 실시 예에 따른 에러 정정 코드 인코딩 동작을 설명하기 위한 도면이다. 그리고 도 5는 본 발명의 실시 예에 따른 에러 정정 코드 디코딩 동작을 설명하기 위한 도면이다. 설명의 편의를 위해서, 제1 방향과 제2 방향으로 배열된 25개의 데이터들(D11~D55)에 대한 에러 정정 코드 인코딩 동작과 디코딩 동작이 예시될 것이다. 또한, 설명의 편의를 위해서, 제1 방향은 행(row) 방향으로 예시되고, 제2 방향은 열(column) 방향으로 예시될 것이다. 제1 방향과 제2 방향은 이에 한정되는 것이 아니며, 제1 방향이 열 방향일 수 있고, 제2 방향이 행 방향일 수 있다.
도 4를 참조하면, 데이터들(D11~D55)은 행 방향으로 인코딩될 수 있다. 즉, 행 방향으로 그룹지어진 데이터들은, 그룹별로 인코딩되고, 그룹에 대응하는 패리티 데이터(PD)가 생성될 수 있다. 예를 들면, 행 방향의 제1 데이터 그룹(RDG1)이 인코딩되면 제1 행 패리티 데이터(PDR1)가 생성되고, 행 방향의 제2 데이터 그룹(RDG2)이 인코딩되면 제2 행 패리티 데이터(PDR2)가 생성되고, 행 방향의 제3 데이터 그룹(RDG3)이 인코딩되면 제3 행 패리티 데이터(PDR3)가 생성되고, 행 방향의 제4 데이터 그룹(RDG4)이 인코딩되면 제4 행 패리티 데이터(PDR4)가 생성되고, 그리고 행 방향의 제5 데이터 그룹(RDG5)이 인코딩되면 제5 행 패리티 데이터(PDR5)가 생성될 수 있다.
데이터들(D11~D55)은 열 방향으로 인코딩될 수 있다. 즉, 열 방향으로 그룹지어진 데이터들은, 그룹별로 인코딩되고, 그룹에 대응하는 패리티 데이터(PD)가 생성될 수 있다. 예를 들면, 열 방향의 제1 데이터 그룹(CDG1)이 인코딩되면 제1 열 패리티 데이터(PDC1)가 생성되고, 열 방향의 제2 데이터 그룹(CDG2)이 인코딩되면 제2 열 패리티 데이터(PDC2)가 생성되고, 열 방향의 제3 데이터 그룹(CDG3)이 인코딩되면 제3 열 패리티 데이터(PDC3)가 생성되고, 열 방향의 제4 데이터 그룹(CDG4)이 인코딩되면 제4 열 패리티 데이터(PDC4)가 생성되고, 그리고 열 방향의 제5 데이터 그룹(CDG5)이 인코딩되면 제5 열 패리티 데이터(PDC5)가 생성될 수 있다.
행 방향과 열 방향의 데이터 그룹들(RDG1~RDG5 및 CDG1~CDG5) 각각에 대해서 인코딩 동작이 수행되고 그룹별로 패리티 데이터(PDR1~PDR5 및 PDC1~PDC5)가 생성되었기 때문에, 디코딩 동작은 인코딩 동작과 동일하게 행 방향과 열 방향으로 수행될 수 있다.
도 5를 참조하면, 데이터들(D11~D55)은 행 방향으로 디코딩될 수 있다. 즉, 패리티 데이터(PD)가 생성된 행 방향의 데이터 그룹별로 디코딩 동작이 수행될 수 있다. 예를 들면, 제1 행 패리티 데이터(PDR1)에 근거하여 행 방향의 제1 데이터 그룹(RDG1)이 디코딩될 수 있고, 제2 행 패리티 데이터(PDR2)에 근거하여 행 방향의 제2 데이터 그룹(RDG2)이 디코딩될 수 있고, 제3 행 패리티 데이터(PDR3)에 근거하여 행 방향의 제3 데이터 그룹(RDG3)이 디코딩될 수 있고, 제4 행 패리티 데이터(PDR4)에 근거하여 행 방향의 제4 데이터 그룹(RDG4)이 디코딩될 수 있고, 그리고 제5 행 패리티 데이터(PDR5)에 근거하여 행 방향의 제5 데이터 그룹(RDG5)이 디코딩될 수 있다.
데이터들(D11~D55)은 열 방향으로 디코딩될 수 있다. 즉, 패리티 데이터(PD)가 생성된 열 방향의 데이터 그룹별로 디코딩 동작이 수행될 수 있다. 예를 들면, 제1 열 패리티 데이터(PDC1)에 근거하여 열 방향의 제1 데이터 그룹(CDG1)이 디코딩될 수 있고, 제2 열 패리티 데이터(PDC2)에 근거하여 열 방향의 제2 데이터 그룹(CDG2)이 디코딩될 수 있고, 제3 열 패리티 데이터(PDC3)에 근거하여 열 방향의 제3 데이터 그룹(CDG3)이 디코딩될 수 있고, 제4 열 패리티 데이터(PDC4)에 근거하여 열 방향의 제4 데이터 그룹(CDG4)이 디코딩될 수 있고, 그리고 제5 열 패리티 데이터(PDC5)에 근거하여 열 방향의 제5 데이터 그룹(CDG5)이 디코딩될 수 있다.
도 6은 본 발명의 실시 예에 따른 제1 방향과 제2 방향의 디코딩 의존성을 설명하기 위한 도면이다. 그리고 도 7은 도 6의 디코딩 동작을 설명하기 위한 표이다. 설명의 편의를 위해서, 도 4의 인코딩된 데이터 중에서, 행 방향의 제1 데이터 그룹(RDG1)에 대한 디코딩 동작이 예시될 것이다. 또한, 설명의 편의를 위해서, 5개의 데이터 중에서 1개의 데이터만을 정정할 수 있는 디코딩 동작을 가정할 것이다. 그러나, 디코딩 동작의 에러 정정 능력이 이에 국한되지 않을 수 있다.
절차 ①에서, 제1 행 패리티 데이터(PDR1)에 근거하여 행 방향의 제1 데이터 그룹(RDG1)이 디코딩될 수 있다. 가정한 바와 같이 1개의 데이터만이 정정될 수 있고, 행 방향의 제1 데이터 그룹(RDG1)에는 2개의 에러 데이터(D11 및 D12)(도트(dot) 패턴으로 도시됨)가 포함되었기 때문에, 행 방향의 제1 데이터 그룹(RDG1)에 대한 디코딩 동작은 실패될 것이다.
절차 ②에서, 제1 열 패리티 데이터(PDC1)에 근거하여 열 방향의 제1 데이터 그룹(CDG1)이 디코딩될 수 있다. 열 방향의 제1 데이터 그룹(CDG1)에는 1개의 에러 데이터(D11)가 포함되었기 때문에, 열 방향의 제1 데이터 그룹(CDG1)에 대한 디코딩 동작은 성공될 것이다. 즉, 열 방향의 제1 데이터 그룹(CDG1)에 대한 디코딩 동작에 의해서 에러 데이터(D11)는 정정될 것이다.
절차 ③에서, 제1 행 패리티 데이터(PDR1)에 근거하여 행 방향의 제1 데이터 그룹(RDG1)이 다시 디코딩될 수 있다. 열 방향의 제1 데이터 그룹(CDG1)에 대한 디코딩 동작에서 행 방향의 제1 데이터 그룹(RDG1)에 포함된 에러 데이터(D11 및 D12) 중에서 에러 데이터(D11)가 정정되었기 때문에, 행 방향의 제1 데이터 그룹(RDG1)에 대한 디코딩 동작은 성공될 것이다. 즉, 행 방향의 제1 데이터 그룹(RDG1)에 대한 디코딩 동작에 의해서 에러 데이터(D12)는 정정될 것이다.
행 방향의 제1 데이터 그룹(RDG1)과 열 방향의 제1 데이터 그룹(CDG1)은 적어도 하나의 공통 데이터(D11)를 포함하기 때문에, 공통 데이터(D11)를 포함하는 행 방향의 제1 데이터 그룹(RDG1)에 대한 디코딩 동작과 열 방향의 제1 데이터 그룹(CDG1)에 대한 디코딩 동작은 서로 의존성을 가질 수 있다. 즉, 행 방향의 디코딩 동작이 실패되더라도 공통 데이터(D11)를 포함하는 열 방향의 디코딩 동작에 의해서 공통 데이터(D11)의 에러가 정정되면, 행 방향의 디코딩 동작은 다시 성공될 수 있다.
절차 ①에서, 행 방향의 제1 데이터 그룹(RDG1)에 2개의 에러 데이터(D11 및 D12)가 포함되어서 디코딩 동작이 실패되는 경우가 예시되었다. 그러나, 에러 정정 능력 내의 에러 데이터, 즉, 1개의 에러 데이터가 행 방향의 제1 데이터 그룹(RDG1)에 포함되는 경우, 행 방향의 제1 데이터 그룹(RDG1)에 대한 디코딩 동작은 성공될 것이다. 이 경우, 절차 ②와 같은, 행 방향의 제1 데이터 그룹(RDG1)에 포함된 데이터를 적어도 하나 포함하는 열 방향의 제1 데이터 그룹(CDG1)에 대한 디코딩 동작은 생략될 수 있다.
도 8은 본 발명의 실시 예에 따른 제1 방향과 제2 방향의 디코딩 의존성을 설명하기 위한 또 다른 도면이다. 그리고 도 9는 도 8의 디코딩 동작을 설명하기 위한 표이다. 설명의 편의를 위해서, 도 4의 인코딩된 데이터 중에서, 행 방향의 제2 데이터 그룹(RDG2)에 대한 디코딩 동작이 예시될 것이다. 또한, 설명의 편의를 위해서, 5개의 데이터 중에서 1개의 데이터만을 정정할 수 있는 디코딩 동작을 가정할 것이다. 그러나, 디코딩 동작의 에러 정정 능력이 이에 국한되지 않을 수 있다.
절차 ①에서, 제2 행 패리티 데이터(PDR2)에 근거하여 행 방향의 제2 데이터 그룹(RDG2)이 디코딩될 수 있다. 가정한 바와 같이 1개의 데이터만이 정정될 수 있고, 행 방향의 제2 데이터 그룹(RDG2)에는 2개의 에러 데이터(D22 및 D24)(도트(dot) 패턴으로 도시됨)가 포함되었기 때문에, 행 방향의 제2 데이터 그룹(RDG2)에 대한 디코딩 동작은 실패될 것이다.
절차 ②에서, 제1 열 패리티 데이터(PDC1)에 근거하여 열 방향의 제1 데이터 그룹(CDG1)이 디코딩될 수 있다. 열 방향의 제1 데이터 그룹(CDG1)에는 1개의 에러 데이터(D11)가 포함되었기 때문에, 열 방향의 제1 데이터 그룹(CDG1)에 대한 디코딩 동작은 성공될 것이다. 즉, 열 방향의 제1 데이터 그룹(CDG1)에 대한 디코딩 동작에 의해서 에러 데이터(D11)는 정정될 것이다.
절차 ③에서, 제2 행 패리티 데이터(PDR2)에 근거하여 행 방향의 제2 데이터 그룹(RDG2)이 다시 디코딩될 수 있다. 열 방향의 제1 데이터 그룹(CDG1)에 대한 디코딩 동작에서 행 방향의 제2 데이터 그룹(RDG2)에 포함된 에러 데이터(D22 및 D24)와 무관한 1개의 에러 데이터(D11)가 정정되었고, 행 방향의 제2 데이터 그룹(RDG2)에는 여전히 2개의 에러 데이터(D22 및 D24)가 포함되었기 때문에, 행 방향의 제2 데이터 그룹(RDG2)에 대한 디코딩 동작은 실패될 것이다.
절차 ④에서, 제2 열 패리티 데이터(PDC2)에 근거하여 열 방향의 제2 데이터 그룹(CDG2)이 디코딩될 수 있다. 열 방향의 제2 데이터 그룹(CDG2)에는 2개의 에러 데이터(D12 및 D22)가 포함되었기 때문에, 열 방향의 제2 데이터 그룹(CDG2)에 대한 디코딩 동작은 실패될 것이다.
절차 ⑤에서, 행 방향의 제2 데이터 그룹(RDG2)에 대한 디코딩 정보를 반영하여 열 방향의 제2 데이터 그룹(CDG2)에 대한 디코딩 동작이 다시 수행될 수 있다.
행 방향의 제2 데이터 그룹(RDG2)에 대한 디코딩 정보는 행 방향의 제2 데이터 그룹(RDG2)과 열 방향의 제2 데이터 그룹(CDG2)에 공통으로 포함된 에러 데이터(D22)가 절대적인 에러 데이터라는 것을 의미하는 정보일 수 있다. 절대적인 에러 데이터는, 에러 데이터가 어떠한 값에서 어떠한 값으로 변경된 것인지는 불명확하지만, 변경된 것은 명확한 데이터라는 것을 의미할 수 있다.
행 방향의 제2 데이터 그룹(RDG2)에 대한 디코딩 정보는 행 방향의 제2 데이터 그룹(RDG2)과 열 방향의 제2 데이터 그룹(CDG2)에 공통으로 포함된 에러 데이터(D22)의 확률 정보를 의미할 수 있다. 예를 들면, 행 방향의 제2 데이터 그룹(RDG2)에 대한 디코딩 정보는 에러 데이터(D22)가 데이터 "0"일 확률 값 또는 데이터 "1"일 확률 값을 의미할 수 있다.
에러 데이터(D22)가 절대적인 에러 데이터라는 정보를 반영시켜 열 방향의 제2 데이터 그룹(CDG2)에 대한 디코딩 동작이 다시 수행되면, 열 방향의 제2 데이터 그룹(CDG2)에 대한 디코딩 동작의 에러 정정 능력(또는 확률)은 증가될 수 있다. 따라서, 열 방향의 제2 데이터 그룹(CDG2)에 대한 디코딩 동작은 성공될 것이다. 즉, 열 방향의 제2 데이터 그룹(CDG2)에 대한 디코딩 동작에 의해서, 2개의 에러 데이터(D12 및 D22) 모두 또는 1개의 에러 데이터(D22)가 정정될 것이다.
절차 ⑥에서, 제2 행 패리티 데이터(PDR2)에 근거하여 행 방향의 제2 데이터 그룹(RDG2)이 다시 디코딩될 수 있다. 열 방향의 제2 데이터 그룹(CDG2)에 대한 디코딩 동작에서 행 방향의 제2 데이터 그룹(RDG2)에 포함된 에러 데이터(D22 및 D24) 중에서 에러 데이터(D22)가 정정되었기 때문에, 행 방향의 제2 데이터 그룹(RDG2)에 대한 디코딩 동작은 성공될 것이다. 즉, 행 방향의 제2 데이터 그룹(RDG2)에 대한 디코딩 동작에 의해서 에러 데이터(D24)는 정정될 것이다.
행 방향의 제2 데이터 그룹(RDG2)과 열 방향의 제2 데이터 그룹(CDG2)은 적어도 하나의 공통 데이터((D22)를 포함하기 때문에, 공통 데이터(D22)를 포함하는 행 방향의 제2 데이터 그룹(RDG2)에 대한 디코딩 동작과 열 방향의 제2 데이터 그룹(CDG2)에 대한 디코딩 동작은 서로 의존성을 가질 수 있다. 즉, 행 방향의 디코딩 동작이 실패되고, 공통 데이터(D22)를 포함하는 열 방향의 디코딩 동작이 실패되더라도, 실패된 행 방향의 디코딩 정보가 열 방향의 디코딩 동작에 반영됨으로 인해서 열 방향의 디코딩 동작의 에러 정정 능력이 증가될 수 있다. 증가된 에러 정정 능력에 의해서 열 방향의 디코딩 동작이 성공되면 공통 데이터(D22)의 에러가 정정되고, 행 방향의 디코딩 동작은 다시 성공될 수 있다.
설명의 편의를 위해서, 열 방향의 제1 데이터 그룹(CDG1)에 대한 디코딩 동작(절차 ②)이 수행된 후에, 행 방향의 제2 데이터 그룹(RDG2)에 대한 디코딩 동작(절차 ③)이 다시 수행되는 것을 예시하였다. 그러나, 열 방향의 제1 데이터 그룹(CDG1)에 대한 디코딩 동작(절차 ②)과 열 방향의 제2 데이터 그룹(CDG2)에 대한 디코딩 동작(절차 ④ 또는 절차 ⑤)이 연속적으로 수행된 후에, 행 방향의 제2 데이터 그룹(RDG2)에 대한 디코딩 동작이 다시 수행될 수 있다.
도 10은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 10을 참조하면, 데이터 처리 시스템(1000)은 호스트 장치(1100)와 솔리드 스테이트 드라이브(solid state drive)(1200)(이하, SSD라 칭함)를 포함할 수 있다.
SSD(1200)는 컨트롤러(1210), 버퍼 메모리 장치(1220), 불휘발성 메모리 장치들(1231~123n), 전원 공급기(1240), 신호 커넥터(1250) 및 전원 커넥터(1260)를 포함할 수 있다.
컨트롤러(1210)는 SSD(1200)의 제반 동작을 제어할 수 있다.
버퍼 메모리 장치(1220)는 불휘발성 메모리 장치들(1231~123n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(1220)는 불휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(1220)에 임시 저장된 데이터는 컨트롤러(1210)의 제어에 따라 호스트 장치(1100) 또는 불휘발성 메모리 장치들(1231~123n)로 전송될 수 있다.
불휘발성 메모리 장치들(1231~123n)은 SSD(1200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치들(1231~123n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(1210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(1240)는 전원 커넥터(1260)를 통해 입력된 전원(PWR)을 SSD(1200) 내부에 제공할 수 있다. 전원 공급기(1240)는 보조 전원 공급기(1241)를 포함할 수 있다. 보조 전원 공급기(1241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(1200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(1241)는 전원(PWR)을 충전할 수 있는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
컨트롤러(1210)는 신호 커넥터(1250)를 통해서 호스트 장치(1100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 신호 커넥터(1250)는 호스트 장치(1100)와 SSD(2200)의 인터페이스 방식에 따라 다양한 형태의 커넥터로 구성될 수 있다.
도 11은 도 10에 도시된 컨트롤러를 예시적으로 보여주는 도면이다. 도 11을 참조하면, 컨트롤러(1210)는 호스트 인터페이스 유닛(1211), 컨트롤 유닛(1212), 랜덤 액세스 메모리(1213), 에러 정정 코드(ECC) 유닛(1214) 및 메모리 인터페이스 유닛(1215)을 포함할 수 있다.
호스트 인터페이스 유닛(1211)은, 호스트 장치(1100)의 프로토콜에 따라서, 호스트 장치(1100)와 SSD(1200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(1211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage) 프로토콜들 중 어느 하나를 통해서 호스트 장치(1100)와 통신할 수 있다. 또한, 호스트 인터페이스 유닛(1211)은 호스트 장치(1100)가 SSD(1200)를 범용 데이터 저장 장치, 예를 들면, 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(disk emulation) 기능을 수행할 수 있다.
컨트롤 유닛(1212)은 호스트 장치(1100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(1212)은 SSD(1200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 내부 기능 블럭들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(1213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
에러 정정 코드(ECC) 유닛(1214)은 불휘발성 메모리 장치들(1231~123n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 불휘발성 메모리 장치들(1231~123n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(1214)은 패리티 데이터에 근거하여 불휘발성 메모리 장치들(1231~123n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(1214)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 불휘발성 메모리 장치들(1231~123n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(1215)은, 컨트롤 유닛(1212)의 제어에 따라서, 불휘발성 메모리 장치들(1231~123n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(1215)은 버퍼 메모리 장치(1220)에 저장된 데이터를 불휘발성 메모리 장치들(1231~123n)로 제공하거나, 불휘발성 메모리 장치들(1231~123n)로부터 읽혀진 데이터를 버퍼 메모리 장치(1220)로 제공할 수 있다.
도 12는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 12를 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 데이터 저장 장치(2200)를 포함할 수 있다.
호스트 장치(2100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(2100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
호스트 장치(2100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(2110)을 포함할 수 있다. 데이터 저장 장치(2200)는 접속 터미널(2110)에 마운트(mount)될 수 있다.
데이터 저장 장치(2200)는 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 데이터 저장 장치(2200)는 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 데이터 저장 장치(2200)는 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치(2231~2232), PMIC(power management integrated circuit)(2240) 및 접속 터미널(2250)을 포함할 수 있다.
컨트롤러(2210)는 데이터 저장 장치(2200)의 제반 동작을 제어할 수 있다. 컨트롤러(2210)는 도 10에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~2232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~2232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리 장치들(2231~2232)로 전송될 수 있다.
불휘발성 메모리 장치들(2231~2232)은 데이터 저장 장치(2200)의 저장 매체로 사용될 수 있다.
PMIC(2240)는 접속 터미널(2250)을 통해 입력된 전원을 데이터 저장 장치(2200) 내부에 제공할 수 있다. PMIC(2240)는, 컨트롤러(2210)의 제어에 따라서, 데이터 저장 장치(2200)의 전원을 관리할 수 있다.
접속 터미널(2250)은 호스트 장치의 접속 터미널(2110)에 연결될 수 있다. 접속 터미널(2250)을 통해서, 호스트 장치(2100)와 데이터 저장 장치(2200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(2250)은 호스트 장치(1100)와 SSD(2200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(2250)은 데이터 저장 장치(2200)의 어느 한 변에 배치될 수 있다.
도 13은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 13을 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 데이터 저장 장치(3200)를 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(2100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
데이터 저장 장치(3200)는 표면 실장형 패키지 형태로 구성될 수 있다. 데이터 저장 장치(2200)는 솔더 볼(solder ball)(3250)을 통해서 호스트 장치(2100)에 마운트될 수 있다. 데이터 저장 장치(3200)는 컨트롤러(3210), 버퍼 메모리 장치(3220) 및 불휘발성 메모리 장치(3230)를 포함할 수 있다.
컨트롤러(3210)는 데이터 저장 장치(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 10에 도시된 컨트롤러(1210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 불휘발성 메모리 장치(3230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 불휘발성 메모리 장치(3230)로 전송될 수 있다.
불휘발성 메모리 장치(3230)는 데이터 저장 장치(2200)의 저장 매체로 사용될 수 있다.
도 14는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템(4000)을 예시적으로 보여주는 도면이다. 도 14를 참조하면, 네트워크 시스템(4000)은 네트워크(4500)를 통해서 연결된 서버 시스템(4300) 및 복수의 클라이언트 시스템들(4410~4430)을 포함할 수 있다.
서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(4300)은 복수의 클라이언트 시스템들(4410~4430)로 데이터를 제공할 수 있다.
서버 시스템(4300)은 호스트 장치(4100) 및 데이터 저장 장치(4200)를 포함할 수 있다. 데이터 저장 장치(4200)는 도 1의 데이터 저장 장치(100), 도 10의 데이터 저장 장치(1200), 도 12의 데이터 저장 장치(2200), 도 13의 데이터 저장 장치(3200)로 구성될 수 있다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
100 : 데이터 저장 장치
200: 컨트롤러
210 : 호스트 인터페이스 유닛
220 : 컨트롤 유닛
230 : 동작 메모리
240 : 메모리 컨트롤 유닛
ECCU : ECC 유닛
300 : 불휘발성 메모리 장치
310 : 메모리 셀 어레이

Claims (14)

  1. 제1 방향의 데이터 그룹에 대한 제1 패리티 데이터를 생성하는 제1 인코딩 동작을 수행하고,
    상기 제1 방향의 데이터 그룹에 포함된 데이터를 적어도 하나 포함하는 제2 방향의 데이터 그룹에 대한 제2 패리티 데이터를 생성하는 제2 인코딩 동작을 수행하고,
    상기 제1 패리티 데이터에 근거하여 상기 제1 방향의 데이터 그룹에 포함된 에러를 정정하는 제1 디코딩 동작을 수행하고, 그리고
    상기 제1 디코딩 동작이 실패된 경우, 상기 제2 패리티 데이터에 근거하여 상기 제2 방향의 데이터 그룹에 포함된 에러를 정정하는 제2 디코딩 동작을 수행하는 에러 정정 코드 처리 방법.
  2. 제1항에 있어서,
    상기 제2 디코딩 동작이 성공된 경우, 상기 제1 디코딩 동작을 다시 수행하는 에러 정정 코드 처리 방법.
  3. 제1항에 있어서,
    상기 제2 디코딩 동작이 실패된 경우, 상기 제1 디코딩 동작의 디코딩 정보를 반영하여 상기 제2 디코딩 동작을 다시 수행하는 에러 정정 코드 처리 방법.
  4. 제3항에 있어서,
    상기 제1 디코딩 동작의 디코딩 정보는 상기 제1 방향의 데이터 그룹과 상기 제2 방향의 데이터 그룹에 공통으로 포함된 데이터가 절대적인 에러 데이터라는 것을 의미하는 에러 정정 코드 처리 방법.
  5. 제3항에 있어서,
    상기 제1 디코딩 동작의 디코딩 정보는 상기 제1 방향의 데이터 그룹과 상기 제2 방향의 데이터 그룹에 공통으로 포함된 데이터가 데이터 "0"일 확률 값 또는 데이터 "1"일 확률 값을 의미하는 에러 정정 코드 처리 방법.
  6. 제3항에 있어서,
    상기 제1 디코딩 동작의 디코딩 정보를 반영하여 다시 수행된 상기 제2 디코딩 동작이 성공된 경우, 상기 제1 디코딩 동작을 다시 수행하는 에러 정정 코드 처리 방법.
  7. 제1항에 있어서,
    상기 제1 디코딩 동작이 성공된 경우, 상기 제2 디코딩 동작을 생략하는 에러 정정 코드 처리 방법.
  8. 저장 매체로서 사용되는 불휘발성 메모리 장치 및 상기 불휘발성 메모리 장치에 저장되는 데이터에 대해서 에러 정정 코드 인코딩 동작과 디코딩 동작을 수행하는 에러 정정 코드 유닛을 포함하는 데이터 저장 장치의 에러 정정 코드 처리 방법에 있어서:
    제1 방향의 데이터 그룹에 대한 제1 패리티 데이터를 생성하는 제1 인코딩 동작을 수행하고,
    상기 제1 방향의 데이터 그룹에 포함된 데이터를 적어도 하나 포함하는 제2 방향의 데이터 그룹에 대한 제2 패리티 데이터를 생성하는 제2 인코딩 동작을 수행하고,
    상기 제1 패리티 데이터에 근거하여 상기 제1 방향의 데이터 그룹에 포함된 에러를 정정하는 제1 디코딩 동작을 수행하고, 그리고
    상기 제1 디코딩 동작이 실패된 경우, 상기 제2 패리티 데이터에 근거하여 상기 제2 방향의 데이터 그룹에 포함된 에러를 정정하는 제2 디코딩 동작을 수행하는 데이터 저장 장치의 에러 정정 코드 처리 방법.
  9. 제8항에 있어서,
    상기 제2 디코딩 동작이 성공된 경우, 상기 제1 디코딩 동작을 다시 수행하는 데이터 저장 장치의 에러 정정 코드 처리 방법.
  10. 제8항에 있어서,
    상기 제2 디코딩 동작이 실패된 경우, 상기 제1 디코딩 동작의 디코딩 정보를 반영하여 상기 제2 디코딩 동작을 다시 수행하는 데이터 저장 장치의 에러 정정 코드 처리 방법.
  11. 제10항에 있어서,
    상기 제1 디코딩 동작의 디코딩 정보는 상기 제1 방향의 데이터 그룹과 상기 제2 방향의 데이터 그룹에 공통으로 포함된 데이터가 절대적인 에러 데이터라는 것을 의미하는 데이터 저장 장치의 에러 정정 코드 처리 방법.
  12. 제10항에 있어서,
    상기 제1 디코딩 동작의 디코딩 정보는 상기 제1 방향의 데이터 그룹과 상기 제2 방향의 데이터 그룹에 공통으로 포함된 데이터가 데이터 "0"일 확률 값 또는 데이터 "1"일 확률 값을 의미하는 데이터 저장 장치의 에러 정정 코드 처리 방법.
  13. 제10항에 있어서,
    상기 제1 디코딩 동작의 디코딩 정보를 반영하여 다시 수행된 상기 제2 디코딩 동작이 성공된 경우, 상기 제1 디코딩 동작을 다시 수행하는 데이터 저장 장치의 에러 정정 코드 처리 방법.
  14. 제8항에 있어서,
    상기 제1 디코딩 동작이 성공된 경우, 상기 제2 디코딩 동작을 생략하는 데이터 저장 장치의 에러 정정 코드 처리 방법.
KR1020160182715A 2016-12-29 2016-12-29 데이터 저장 장치의 에러 정정 코드 처리 방법 KR20180078426A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160182715A KR20180078426A (ko) 2016-12-29 2016-12-29 데이터 저장 장치의 에러 정정 코드 처리 방법
US15/632,549 US10439642B2 (en) 2016-12-29 2017-06-26 Error correction method of data storage device
US16/529,592 US10917111B2 (en) 2016-12-29 2019-08-01 Error correction code unit and error correction method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160182715A KR20180078426A (ko) 2016-12-29 2016-12-29 데이터 저장 장치의 에러 정정 코드 처리 방법

Publications (1)

Publication Number Publication Date
KR20180078426A true KR20180078426A (ko) 2018-07-10

Family

ID=62712049

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160182715A KR20180078426A (ko) 2016-12-29 2016-12-29 데이터 저장 장치의 에러 정정 코드 처리 방법

Country Status (2)

Country Link
US (2) US10439642B2 (ko)
KR (1) KR20180078426A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10748588B2 (en) 2018-01-11 2020-08-18 SK Hynix Inc. Data storage device and operating method thereof
KR102234748B1 (ko) 2020-10-12 2021-04-01 김형철 스팀 세척기

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080052288A (ko) 2007-08-09 2008-06-11 삼성전자주식회사 연접 부호화를 이용한 멀티 레벨 셀 메모리 장치
JP5166074B2 (ja) * 2008-02-29 2013-03-21 株式会社東芝 半導体記憶装置、その制御方法、および誤り訂正システム
US8463991B2 (en) 2010-09-28 2013-06-11 Pure Storage Inc. Intra-device data protection in a raid array
US9312885B2 (en) 2012-08-15 2016-04-12 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory system error correction capability of which is improved
KR102108386B1 (ko) 2013-12-23 2020-05-08 삼성전자주식회사 저장 장치 및 그것의 데이터 엔코딩 및 디코딩 방법들

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10748588B2 (en) 2018-01-11 2020-08-18 SK Hynix Inc. Data storage device and operating method thereof
KR102234748B1 (ko) 2020-10-12 2021-04-01 김형철 스팀 세척기

Also Published As

Publication number Publication date
US10439642B2 (en) 2019-10-08
US20190356331A1 (en) 2019-11-21
US20180191373A1 (en) 2018-07-05
US10917111B2 (en) 2021-02-09

Similar Documents

Publication Publication Date Title
CN109426580B (zh) 数据存储设备及其操作方法
US10824523B2 (en) Data storage device and operating method thereof
CN111124273B (zh) 数据存储装置及数据存储装置的操作方法
KR20200093362A (ko) 메모리 시스템 및 그것의 동작 방법
US10698819B2 (en) Memory system and operating method thereof
US20180293007A1 (en) Data storage device and operating method thereof
KR20190038964A (ko) 에러 정정 코드 유닛, 그것의 인코딩 및 디코딩 방법
KR20180097026A (ko) 불휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치 및 데이터 저장 장치의 동작 방법
US11079948B2 (en) Memory system for updating firmware when SPO occurs and operating method thereof
US11748025B2 (en) Nonvolatile memory device, data storage device including the same and operating method thereof
KR20190032104A (ko) 비휘발성 메모리 장치, 비휘발성 메모리 장치를 포함하는 데이터 저장 장치 및 그것의 동작 방법
US10917111B2 (en) Error correction code unit and error correction method
KR102333140B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US11263126B2 (en) Data storage device and operating method thereof
US10861576B2 (en) Nonvolatile memory device, operating method thereof and data storage device including the same
CN108121502B (zh) 数据存储装置和数据处理***
KR20190037659A (ko) 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법 및 불휘발성 메모리 장치를 포함하는 데이터 저장 장치
US11355215B2 (en) Data storage apparatus and operation method i'hereof
KR20190069966A (ko) 비휘발성 메모리 장치, 이를 이용하는 메모리 시스템 및 그것의 동작 방법
CN110175134B (zh) 数据存储装置及其操作方法
KR20180127594A (ko) 데이터 저장 장치 및 그것의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination