KR20180102904A - 리페어 장치 및 이를 포함하는 반도체 장치 - Google Patents

리페어 장치 및 이를 포함하는 반도체 장치 Download PDF

Info

Publication number
KR20180102904A
KR20180102904A KR1020170029645A KR20170029645A KR20180102904A KR 20180102904 A KR20180102904 A KR 20180102904A KR 1020170029645 A KR1020170029645 A KR 1020170029645A KR 20170029645 A KR20170029645 A KR 20170029645A KR 20180102904 A KR20180102904 A KR 20180102904A
Authority
KR
South Korea
Prior art keywords
signal
fuse
sppr
address
mode
Prior art date
Application number
KR1020170029645A
Other languages
English (en)
Inventor
김상희
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170029645A priority Critical patent/KR20180102904A/ko
Priority to US15/667,189 priority patent/US10403383B2/en
Publication of KR20180102904A publication Critical patent/KR20180102904A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0401—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals in embedded memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 리페어 장치 및 이를 포함하는 반도체 장치에 관한 것으로, 다수의 포스트 패키지 리페어(PPR; Post Package Repair)를 지원할 수 있도록 하는 기술이다. 이러한 본 발명은 소프트 포스트 패키지 리페어(SPPR; Soft-Post Package Repair) 모드시 외부의 어드레스를 버퍼링하여 어드레스를 생성하는 버퍼부; 및 SPPR 모드시 어드레스를 래치하여 리페어 정보를 포함하는 퓨즈신호를 출력하고, SPPR 인에이블신호의 활성화시 퓨즈신호에 대응하는 리셋신호를 생성하는 다수의 PPR 퓨즈셋을 포함하고, 선택신호에 대응하여 다수의 PPR 퓨즈셋 중 어느 하나가 선택되면 나머지 PPR 퓨즈셋은 리셋신호에 대응하여 초기화된다.

Description

리페어 장치 및 이를 포함하는 반도체 장치{Repair device and semiconductor including the same}
본 발명은 리페어 장치 및 이를 포함하는 반도체 장치에 관한 것으로, 다수의 포스트 패키지 리페어(PPR; Post Package Repair)를 지원할 수 있도록 하는 기술이다.
반도체 메모리 장치 내에 있는 수많은 메모리 셀 중에서 한 개라도 결함이 있으면, 반도체 메모리 장치는 원하는 기능을 제대로 수행하지 못하고 불량품으로 처리된다. 더욱이 반도체 메모리 장치의 고집적화 및 고속화에 따라 결함 셀이 발생 될 확률도 높아진다. 그런데, 소수의 메모리 셀에 결함이 발생한 경우 반도체 메모리 장치를 불량품으로 처리하는 것은 수율 면에서 비효율적이다.
반도체 메모리 장치의 제조비용을 결정하는 전체 칩 수에 대한 양품 칩 수의 비로 나타내는 수율이 낮아지고 있다. 따라서, 반도체 메모리 장치의 고집적화 및 고속화 방안과 더불어 수율을 향상시키기 위해 결함 셀을 효율적으로 리페어(repair) 하기 위한 방안에 대한 연구가 이루어진다.
일반적으로 반도체 메모리 장치 내에는 리던던시 메모리 셀(redundancy memory cell)을 구비한다. 패키지 이후에 결함이 있는 셀이 발생했을 때 이들 결함 메모리 셀 들을 리던던시 메모리 셀 들로 대체하여 반도체 메모리 장치를 양품으로 처리한다. 이렇게 패키징 상태에서 테스트를 진행한 후 리던던시 셀로 불량 셀을 대체하는 방법을 포스트 패키지 리페어(PPR; Post Package Repair)라고 한다.
포스트 패키지 리페어 기술은 웨이퍼 상태에서는 발견되지 않았지만 패키징 이후에 발생하는 불량 메모리 셀을 전기적 퓨즈 수단, 예컨대 어레이 이-퓨즈(Araay E-fuse, ARE)를 이용하여 리페어한다. 이러한 포스트 패키지 리페어 과정을 통해 패키지 생산성을 향상시킬 수 있다.
본 발명은 다수의 포스트 패키지 리페어(PPR; Post Package Repair)를 지원하는 리페어 장치에 있어서 퓨즈 간의 우선순위를 부여하여 리페어 불량을 줄일 수 있도록 하는 특징을 갖는다.
본 발명의 실시예에 따른 리페어 장치는, 소프트 포스트 패키지 리페어(SPPR; Soft-Post Package Repair) 모드시 외부의 어드레스를 버퍼링하여 어드레스를 생성하는 버퍼부; 및 SPPR 모드시 어드레스를 래치하여 리페어 정보를 포함하는 퓨즈신호를 출력하고, SPPR 인에이블신호의 활성화시 퓨즈신호에 대응하는 리셋신호를 생성하는 다수의 PPR 퓨즈셋을 포함하고, 선택신호에 대응하여 다수의 PPR 퓨즈셋 중 어느 하나가 선택되면 나머지 PPR 퓨즈셋은 리셋신호에 대응하여 초기화되는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 반도체 장치는, 소프트 포스트 패키지 리페어(SPPR; Soft-Post Package Repair) 모드시 외부의 어드레스를 버퍼링하여 어드레스를 생성하는 버퍼부; SPPR 모드시 어드레스를 래치하여 리페어 정보를 포함하는 퓨즈신호를 출력하고, SPPR 인에이블신호의 활성화시 퓨즈신호에 대응하는 리셋신호를 생성하는 다수의 PPR 퓨즈셋; 및 퓨즈신호에 대응하여 리던던시 메모리 셀을 액세스하고 리페어 동작을 수행하는 뱅크그룹을 포함하고, 선택신호에 대응하여 다수의 PPR 퓨즈셋 중 어느 하나가 선택되면 나머지 PPR 퓨즈셋은 리셋신호에 대응하여 초기화되는 것을 특징으로 한다.
본 발명은 다수의 포스트 패키지 리페어(PPR; Post Package Repair)를 지원하는 리페어 장치에서 퓨즈 간의 우선순위를 부여하여 리페어 불량을 줄이고 반도체 메모리 장치의 신뢰성을 향상시킬 수 있도록 하는 효과를 제공한다.
아울러 본 발명의 실시예는 예시를 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 일반적인 퓨즈 회로에 포함된 퓨즈셋을 나태는 도면.
도 2는 본 발명의 실시예에 따른 반도체 장치의 구성도.
도 3은 본 발명의 실시예에 따른 리페어 장치를 포함하는 전자 시스템의 응용 예를 도시한 블록도.
도 4는 본 발명의 실시예에 따른 반도체 장치를 사용하는 메모리 시스템의 일 예를 나타내는 블록도.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
반도체 메모리 장치의 불량 셀(cell)에 대한 리페어(repair) 동작은 웨이퍼(wafer) 상태에서 수행하는 리페어 동작과 패키지(package) 상태에서 수행하는 리페어 동작이 있다. 패키지 상태에서 수행하는 리페어 동작을 포스트 패키지 리페어(PPR; Post Package Repair) 동작이라고 한다.
그리고, 반도체 메모리 장치는 불량 셀인 리페어 대상 메모리 셀에 대응하는 어드레스를 프로그래밍(programing) 할 수 있는 퓨즈 회로를 구비한다. 여기서, 프로그래밍은 리페어 대상 메모리 셀을 대신하여 리페어 어드레스 정보를 리던던시 메모리 셀에 저장하기 위해 리페어 대상 메모리 셀에 대응하는 어드레스 정보를 저장하는 동작을 의미한다.
리페어 동작에 의해 외부로부터 리페어 대상 메모리 셀에 대한 액세스 시도가 있는 경우에 프로그래밍 된 리페어 어드레스가 참조되어 리던던시 메모리 셀이 액세스 된다.
도 1은 일반적으로 퓨즈 회로에 포함된 퓨즈셋을 나타내는 도면이다.
도 1을 참조하면, 퓨즈 회로는 다수의 노멀 퓨즈셋(10~14)과, 하나의 PPR 퓨즈셋(15)을 포함한다. 여기서, 다수의 노멀 퓨즈셋(10~14)은 반도체 메모리 장치의 제조 단계인 웨이퍼 상태에서 리페어 어드레스 정보를 저장하기 위해 할당된다. 그리고, PPR 퓨즈셋(15)은 반도체 메모리 장치의 제조 이후인 패키지 상태에서 리페어 어드레스 정보를 저장하기 위해 할당된다.
외부로부터 리페어 동작을 수행하라는 명령이 반도체 메모리 장치에 인가되면 PPR 동작이 수행된다. 반도체 메모리 장치는 PPR 모드에 진입하여 외부로부터 인가된 리페어 어드레스 정보를 PPR 퓨즈셋(15)에 저장하는 PPR 동작을 수행하게 된다.
반도체 메모리 장치는 시스템상에서 발생하는 불량에 대응하기 위하여 PPR 모드를 스펙 상에 구비하고 있다. PPR 모드는 크게 하드-포스트 패키지 리페어(Hard-PPR; 이하, "HPPR"라 함)와 소프트-포스트 패키지 리페어(Soft-PPR; 이하, "SPPR"라 함)로 분류할 수 있다. 이 중에서 HPPR 모드는 반도체 메모리 장치에 전원이 공급되지 않더라도 리페어의 효과가 유지되는 영구적인 리페어를 의미한다. 그리고, SPPR 모드는 외부로부터 인가된 리페어 어드레스 정보를 레지스터 혹은 래치부에 래치하여 저장하는 모드이다. SPPR 모드는 리페어 동작에 소요되는 시간을 줄일 수 있지만 반도체 메모리 장치의 전원이 공급되지 않으면 리페어의 효과가 사라지는 일시적인 리페어를 의미한다.
예를 들어, 특정 메모리 셀 X을 리던던시 메모리 셀 Y로 대체하기 위해 하드 리페어 동작을 수행했다고 가정한다. 그러면, 메모리 셀 X에 대한 하드 리페어 동작을 다시 수행할 필요가 없다. 하지만, 메모리 셀 X를 리던던시 메모리 셀 Y로 대체하기 위해 소프트 리페어 동작을 수행했다면, 메모리 셀 X에 대한 리페어 동작은 메모리 장치에 전원이 새로 공급될 때마다 수행되어야 한다.
PPR 모드를 수행하기 위한 PPR 퓨즈셋(15)은 스펙 상에 뱅크 그룹당 1개 구비하도록 되어 있다. 하지만, 특정 고객들로부터 다수개의 PPR 지원에 대한 요청이 들어오고 있는 실정이다.
HPPR 모드의 경우 프로그램 시간이 비교적 여유있는 구간(예를 들어, 초 단위의 구간) 내에서 이루어진다. 그리고, HPPR 모드는 럽처와 부트 업 이라는 구분된 동작을 통해 리페어 동작이 이루어져 다수의 HPPR 동작을 진행하는데 무리가 없다. 하지만, SPPR 모드의 경우 비교적 짧은 구간(예를 들어, ns 단위의 구간) 내에서 프로그램 동작이 이루어져 다수의 SPPR 동작을 지원하는데 어려움이 있다.
이에, 본 발명의 실시예에서는 다수의 SPPR 동작을 지원하기 위해 다수의 PPR 퓨즈셋을 구비하되, PPR 퓨즈셋 간의 우선순위를 부여하여 리페어 불량을 방지할 수 있도록 한다.
도 2는 본 발명의 실시예에 따른 리페어 장치의 구성도이다.
본 발명의 실시예에 따른 리페어 장치는 버퍼부(100)와, 퓨즈 선택부(110), SPPR 제어부(120), 노멀 퓨즈셋(130) 및 다수의 PPR 퓨즈셋(140, 150)을 포함한다.
여기서, 버퍼부(100)는 모드신호 MODE와 명령신호 CMD에 대응하여 외부 어드레스 EADD를 입력받아 버퍼링하고 어드레스 ADD를 출력한다. 여기서, 모드신호 MODE는 리페어 모드, HPPR 모드 또는 SPPR 모드를 설정하기 위한 신호이며 모드 레지스터 세트(MRS; Mode Register Set)를 통해 설정할 수도 있다.
그리고, 본 발명의 실시예에서는 외부로부터 SPPR 명령이 인가되어 모드신호 MODE가 활성화되는 경우 SPPR 모드에 진입한다. 그리고, 명령신호 CMD(예를 들면, 액티브신호)가 인가되면 외부 어드레스 EADD에 의해 생성된 어드레스 ADD를 PPR 퓨즈셋(140, 150)에 저장한다. 반면에, 본 발명의 실시예에서 모드신호 MODE가 비활성화되는 경우 밴더(Vendor) 용 노말 퓨즈셋(130)을 제어하기 위한 노말 리페어 모드에 진입할 수 있다. 예를 들어, 모드 레지스터 세트에 의해 모드신호 MODE가 비활성화되어 SPPR 모드를 종료시키고 노말 리페어 모드에 진입할 수 있다.
그리고, 퓨즈 선택부(110)는 모드신호 MODE의 활성화시 다수의 PPR 퓨즈셋(140, 150) 중 어느 하나를 선택하기 위한 선택신호 FSEL1, FSEL2를 생성한다. 예를 들어, 퓨즈 선택부(110)는 모드신호 MODE의 활성화시 선택신호 FSEL1가 활성화되면 PPR 퓨즈셋(140)을 선택하고, 선택신호 FSEL2가 활성화되면 PPR 퓨즈셋(150)을 선택한다. 여기서, 퓨즈 선택부(110)는 내부에 카운터를 구비하여 다수의 선택신호 FSEL1, FSEL2가 순차적으로 활성화되도록 제어할 수도 있다.
또한, SPPR 제어부(120)는 모드신호 MODE의 활성화시 어드레스 ADD를 저장한다. 즉, 모드신호 MODE에 따라 SPPR 모드의 진입시 명령신호 CMD(예를 들면, 라이트신호)가 활성화되면, SPPR 제어부(120)는 어드레스 ADD를 저장한다. 여기서, 어드레스 ADD는 SPPR 제어부(120) 내부의 어드레스 저장부(121)에 저장될 수 있다. 그리고, 어드레스 ADD는 리페어 어드레스 정보 중 로오 어드레스에 관한 정보와 뱅크 어드레스 정보를 포함할 수 있다.
그리고, SPPR 제어부(120)는 명령신호 CMD(예를 들면, 액티브신호)의 활성화시 어드레스 저장부(121)에 저장된 어드레스 ADD에 대응하여 노멀 퓨즈셋(130)의 출력을 마스킹 하기 위한 SPPR 플래그신호 SPPR_F를 생성한다. 여기서, 노멀 퓨즈셋(130)은 다수의 밴더(Vendor)용 퓨즈를 포함한다.
즉, SPPR 제어부(120)는 명령신호 CMD의 활성화시 노멀 퓨즈셋(130) 중 어드레스 ADD에 해당하는 퓨즈셋의 출력을 디스에이블시키기 위한 SPPR 플래그신호 SPPR_F를 출력한다. 여기서, 명령신호 CMD는 액티브신호(ACT)에 해당할 수 있다. 즉, SPPR 플래그신호 SPPR_F가 활성화되면 노멀 퓨즈셋(130)에서 출력되는 퓨즈신호 HIT가 마스킹된다.
반면에, SPPR 제어부(120)는 모드신호 MODE의 활성화시 SPPR 동작을 수행하기 위한 SPPR 인에이블신호 SPPR_EN를 활성화시킨다. 즉, SPPR 제어부(120)는 SPPR 모드시 어드레스 저장부(121)에 저장된 리페어 어드레스 정보와 입력되는 어드레스 ADD가 동일한 경우 SPPR 인에이블신호 SPPR_EN를 활성화시킨다. SPPR 인에이블신호 SPPR_EN는 SPPR 모드에 진입시 노멀 퓨즈셋(130)이 아니라 PPR 퓨즈셋(140, 150)을 활성화시키기 위한 인에이블신호이다.
모드신호 MODE가 활성화되어 SPPR 모드에 진입시 퓨즈신호 HITa, HITb에 대응하여 뱅크그룹 BG의 워드라인이 활성화된다. 이때, 밴더(Vendor)의 제품 생산 과정에서 불량이 발생하여 한번 리페어한 어드레스가 다시 선택되는 경우 노멀 퓨즈셋(130)의 퓨즈신호 HIT로 인해 동시에 다수의 워드라인이 액티브될 수 있다.
예를 들어, 노멀 퓨즈셋(130)에는 반도체 메모리 장치의 제조 단계에서 수행된 리페어 동작에 의해 불량 어드레스 정보가 이미 저장되어 있다. 반도체 메모리 장치의 버퍼부(100)는 외부로부터 외부 어드레스 EADD를 수신받는다. 노멀 퓨즈셋(130)은 이미 저장된 리페어 어드레스 정보와 어드레스 ADD를 수신하여 비교 동작을 수행한다. 노멀 퓨즈셋(130)에 저장된 리페어 어드레스 정보와 입력된 어드레스 ADD가 동일하면 퓨즈신호 HIT가 활성화된다. 반도체 메모리 장치는 활성화된 퓨즈신호 HIT에 응답하여 뱅크그룹 BG의 리던던시 영역에 구비된 리던던시 메모리 셀을 정상적으로 액세스할 수 있다.
하지만, 리던던시 메모리 셀의 열화로 인하여 이미 리페어 된 어드레스에 불량이 발생하게 되면, 반도체 메모리 장치의 사용자는 해당하는 메모리 셀을 불량으로 판단하게 된다. 그러면, 사용자는 SPPR 모드를 통해 해당하는 어드레스를 PPR 퓨즈셋(예를 들면, 140)에 저장할 수 있다.
이 경우, 외부로부터 SPPR 명령에 따라 SPPR 모드에 진입한 반도체 메모리 장치는 불량 어드레스 정보를 인가받음으로써 어드레스 ADD를 PPR 퓨즈셋(140)에 저장하게 된다. 이후에 반도체 메모리 장치가 외부로부터 어드레스 ADD를 입력받는 경우 입력 어드레스 ADD와 래치부(141)에 저장된 어드레스가 동일하게 되므로, 노말 퓨즈셋(130)의 퓨즈신호 HIT와 비교부(142)에 의해 생성된 퓨즈신호 HITa가 는 동시에 활성화된다. 결국, 퓨즈신호 HIT에 대응하는 리던던시 메모리 셀과 퓨즈신호 HITa에 대응하는 리던던시 메모리 셀과 동시에 액세스하게 된다.
정리하면, 사용자가 SPPR 모드를 통해 PPR 퓨즈셋(140)에 저장한 불량 어드레스 정보와 제조 단계에서 노멀 퓨즈셋(130)에 저장된 리페어 어드레스 정보가 일치하는 경우에는 PPR 퓨즈셋(140)에 대응하는 리던던시 메모리 셀과 노멀 퓨즈셋(130)에 대응하는 리던던시 메모리 셀이 동시에 액세스됨으로써 노멀 동작 시 리드 패일이 발생할 수 있다.
이에 따라, 본 발명의 실시에에서는 SPPR 모드에 진입시 SPPR 플래그신호 SPPR_F를 활성화시켜 노멀 퓨즈셋(130)의 출력을 마스킹한다.
한편, 다수의 PPR 퓨즈셋(140, 150)은 모드신호 MODE의 활성화시 SPPR 모드에 진입하면 리페어 동작을 수행하기 위한 어드레스 ADD를 저장한다.
이러한 PPR 퓨즈셋(140)은 래치부(141)와, 비교부(142) 및 리셋부(143)를 포함한다. 여기서, 래치부(141)는 선택신호 FSEL1의 활성화시 리페어 정보를 포함하는 어드레스 ADD를 저장하고 래치 어드레스 LADD를 출력한다. 그리고, 래치부(141)는 리셋신호 RESET의 활성화시 저장된 어드레스를 초기화할 수 있다.
그리고, 비교부(142)는 입력되는 어드레스 ADD와 래치 어드레스 LADD를 비교하여 퓨즈신호 HITa를 뱅크그룹 BG과 리셋부(143)에 출력한다. 즉, 비교부(142)는 어드레스 ADD와 래치 어드레스 LADD가 동일하지 않은 경우 해당하는 어드레스가 리페어 되지 않았다고 판단하여 퓨즈신호 HITa를 비활성화시킨다. 반면에, 비교부(142)는 어드레스 ADD와 래치 어드레스 LADD가 동일한 경우 해당하는 어드레스가 리페어 되었다고 판단하여 퓨즈신호 HITa를 활성화시킨다. 퓨즈신호 HITa가 활성화되면 뱅크그룹 BG에서 PPR 퓨즈셋(140)에 해당하는 리던던시 메모리 셀이 액세스 된다.
또한, 리셋부(143)는 비교신호 HITa를 입력받아 리셋신호 RESET를 래치부(141)에 출력한다. 이때, 리셋부(143)는 SPPR 인에이블신호 SPPR_EN의 활성화 상태에서 퓨즈신호 HITa가 활성화되면 리셋신호 RESET를 인에이블시켜 래치부(141)의 동작을 리셋시킨다.
또한, PPR 퓨즈셋(150)은 래치부(151)와, 비교부(152) 및 리셋부(153)를 포함한다. 여기서, 래치부(151)는 선택신호 FSEL2의 활성화시 리페어 정보를 포함하는 어드레스 ADD를 저장하고 래치 어드레스 LADD를 출력한다. 그리고, 래치부(151)는 리셋신호 RESET의 활성화시 저장된 어드레스를 초기화할 수 있다.
그리고, 비교부(152)는 입력되는 어드레스 ADD와 래치 어드레스 LADD를 비교하여 퓨즈신호 HITb를 뱅크그룹 BG과 리셋부(153)에 출력한다. 즉, 비교부(152)는 어드레스 ADD와 래치 어드레스 LADD가 동일하지 않은 경우 해당하는 어드레스가 리페어 되지 않았다고 판단하여 퓨즈신호 HITb를 비활성화시킨다. 반면에, 비교부(152)는 어드레스 ADD와 래치 어드레스 LADD가 동일한 경우 해당하는 어드레스가 리페어 되었다고 판단하여 퓨즈신호 HITb를 활성화시킨다. 퓨즈신호 HITb가 활성화되면 뱅크그룹 BG에서 PPR 퓨즈셋(150)에 해당하는 리던던시 메모리 셀이 액세스 된다.
또한, 리셋부(153)는 비교신호 HITb를 입력받아 리셋신호 RESET를 래치부(151)에 출력한다. 이때, 리셋부(153)는 SPPR 인에이블신호 SPPR_EN의 활성화 상태에서 퓨즈신호 HITb가 활성화되면 리셋신호 RESET를 인에이블시켜 래치부(152)의 동작을 리셋시킨다.
만약, SPPR 모드의 진입시 다수의 PPR 퓨즈셋(140, 150)이 활성화되는 경우 퓨즈신호 HITa, HITb에 대응하여 동시에 2개의 워드라인이 활성화되어 리페어 오류가 발생할 수 있다. 이에 따라, 본 발명의 실시예에서는 다수의 PPR 퓨즈셋(140, 150)에 대한 우선순위를 부여하여 리페어 불량을 방지할 수 있도록 한다.
예를 들어, 다수의 PPR 퓨즈셋(140, 150)에 동일한 어드레스 ADD를 저장하는 경우를 가정한다. 그리고, 리페어 어드레스가 PPR 퓨즈셋(140)에 저장되어 있고 PPR 퓨즈셋(150)에 동일한 어드레스 ADD를 저장하려는 경우를 가정한다.
선택신호 FSEL1가 활성화되면 PPR 퓨즈셋(140)의 래치부(141)에 어드레스 ADD가 저장된다. 비교부(142)는 래치 어드레스 LADD와 어드레스 ADD를 비교하고 두 어드레스가 동일한 경우 퓨즈신호 HITa를 활성화시킨다.
SPPR 모드에서 SPPR 인에이블신호 SPPR_EN가 활성화 상태이고 퓨즈신호 HITa를 활성화되면 리셋부(143)는 리셋신호 RESET를 활성화시킨다. 그러면, PPR 퓨즈셋(140)의 래치부(141)는 리셋신호 RESET에 의해 리셋되어 퓨즈신호 HITa를 비활성화시킨다. 그리고, PPR 퓨즈셋(150)는 선택신호 FSEL2가 활성화시 래치부(151)에 동일한 어드레스 ADD를 저장하게 된다. 그리고, 비교부(152)의 비교 동작에 따라 퓨즈신호 HITb가 활성화된다.
도 3은 본 발명의 실시예에 따른 리페어 장치를 포함하는 전자 시스템의 응용 예를 도시한 블록도이다.
도 3을 참조하면, 전자 시스템(1000)은 입력 장치(1010), 출력 장치(1020), 프로세서 장치(1030) 및 반도체 장치(1040)를 포함한다. 여기서, 프로세서 장치(1030)는 각각 해당하는 인터페이스를 통해서 입력 장치(1010), 출력 장치(1020) 및 반도체 장치(1040)를 제어할 수 있다.
프로세서 장치(1030)는 적어도 하나의 마이크로 프로세서, 디지털 신호 프로세서, 마이크로 컨트롤러, 그리고 이들과 유사한 기능을 수행할 수 있는 집적 회로들 중에서 적어도 어느 하나를 포함할 수 있다.
입력 장치(1010)는 키보드, 마우스, 키패드, 터치 스크린, 스캐너 등으로부터 선택되는 적어도 하나를 포함할 수 있다. 그리고, 출력 장치(1020)는 모니터, 스피커, 프린터, 표시장치(display device) 등으로부터 선택되는 적어도 하나를 포함할 수 있다. 또한, 반도체 장치(1040)는 앞에서 설명된 실시예에 따른 리페어 장치(1050)를 포함할 수 있다.
도 4는 본 발명의 실시예에 따른 반도체 장치를 사용하는 메모리 시스템의 일 예를 나타내는 블록도이다.
도 4를 참조하면, 메모리 시스템(1100)은 반도체 장치(1140), 인터페이스부(1120) 및 컨트롤러(1130)를 포함할 수 있다.
인터페이스부(1120)는 메모리 시스템(1100)과 호스트(1200)와의 인터페이싱을 제공할 수 있다. 인터페이스부(1120)는 호스트(1200)와의 인터페이싱을 위해 호스트(1200)에 대응하는 데이터 교환 프로토콜을 구비할 수 있다.
인터페이스부(1120)는 USB(Universal Serial Bus), MMC(Multi-Media Card), PCI-E(Peripheral Component Interconnect-Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), 그리고 IDE(Integrated Drive Electronics) 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 호스트(1200)와 통신하도록 구성될 수 있다.
컨트롤러(1130)는 인터페이스부(1120)를 통해서 외부로부터 제공되는 데이터 및 어드레스를 제공받을 수 있다. 컨트롤러(1130)는 호스트(1200)로부터 제공되는 데이터, 어드레스를 참조하여 반도체 장치(1140)를 액세스할 수 있다. 컨트롤러(1130)는 반도체 장치(1140)로부터 읽혀진 데이터(Data)를 인터페이스부(1120)를 경유하여 호스트(1200)로 전달할 수 있다.
반도체 장치(1140)는 본 발명의 실시예에 따른 도 2에 도시된 리페어 장치(1150)를 포함할 수 있다. 반도체 장치(1140)는 메모리 시스템(1100)의 저장 매체로서 제공될 수 있다.
도 4에 도시된 메모리 시스템(1100)은 개인 휴대용 정보 단말기(PDA: Personal Digital Assistant), 휴대용 컴퓨터, 웹 태블렛(web tablet), 디지털 카메라, PMP(Portable Media Player), 모바일 폰, 무선폰, 랩탑 컴퓨터와 같은 정보 처리 장치에 장착될 수 있다. 메모리 시스템(1100)은 MMC 카드, SD 카드(Secure Digital Card), 마이크로 SD 카드, 메모리 스틱(Memory Stick), ID 카드, PCMCIA(Personal Computer Memory Card International Association) 카드, 칩 카드(Chip Card), USB 카드, 스마트 카드(Smart Card), CF 카드(Compact Flash Card) 등으로 구성될 수 있다
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (20)

  1. 소프트 포스트 패키지 리페어(SPPR; Soft-Post Package Repair) 모드시 외부의 어드레스를 버퍼링하여 어드레스를 생성하는 버퍼부; 및
    상기 SPPR 모드시 상기 어드레스를 래치하여 리페어 정보를 포함하는 퓨즈신호를 출력하고, SPPR 인에이블신호의 활성화시 퓨즈신호에 대응하는 리셋신호를 생성하는 다수의 PPR 퓨즈셋을 포함하고,
    선택신호에 대응하여 상기 다수의 PPR 퓨즈셋 중 어느 하나가 선택되면 나머지 PPR 퓨즈셋은 상기 리셋신호에 대응하여 초기화되는 것을 특징으로 하는 리페어 장치.
  2. 제 1항에 있어서, 상기 버퍼부는
    모드 레지스터 세트에 따라 상기 SPPR 모드를 제어하는 것을 특징으로 하는 리페어 장치.
  3. 제 1항에 있어서,
    상기 SPPR 모드를 설정하는 모드신호에 대응하여 상기 다수의 PPR 퓨즈셋을 선택하기 위한 다수의 선택신호를 생성하는 퓨즈 선택부를 더 포함하는 것을 특징으로 하는 리페어 장치.
  4. 제 3항에 있어서, 상기 퓨즈 선택부는
    상기 다수의 선택신호를 순차적으로 활성화시키는 것을 특징으로 하는 리페어 장치.
  5. 제 1항에 있어서,
    상기 SPPR 모드를 설정하는 모드신호와 명령신호에 대응하여 상기 어드레스를 저장하고 상기 SPPR 인에이블신호를 생성하는 SPPR 제어부를 더 포함하는 것을 특징으로 하는 리페어 장치.
  6. 제 5항에 있어서, 상기 SPPR 제어부는
    상기 어드레스를 저장하는 어드레스 저장부를 더 포함하는 것을 특징으로 하는 리페어 장치.
  7. 제 5항에 있어서, 상기 SPPR 제어부는
    상기 어드레스와 기 저장된 어드레스를 비교한 결과에 대응하여 상기 SPPR 인에이블신호를 제어하는 것을 특징으로 하는 리페어 장치.
  8. 제 5항에 있어서,
    상기 어드레스를 저장하고 노말 리페어 모드시 리페어 동작을 제어하기 위한 퓨즈신호를 출력하는 노말 퓨즈셋을 더 포함하는 것을 특징으로 하는 리페어 장치.
  9. 제 8항에 있어서, 상기 SPPR 제어부는
    상기 SPPR 모드시 상기 노멀 퓨즈셋의 출력을 마스킹 하기 위한 SPPR 플래그신호를 생성하는 것을 특징으로 하는 리페어 장치.
  10. 제 8항에 있어서, 상기 노말 퓨즈셋은
    밴더(Vendor)용 퓨즈셋인 것을 특징으로 하는 리페어 장치.
  11. 제 1항에 있어서, 상기 다수의 PPR 퓨즈셋은
    상기 SPPR 모드시 제 1선택신호가 활성화되면 상기 어드레스를 래치하여 제 1퓨즈신호를 출력하며, 제 1리셋신호의 활성화시 초기화되는 제 1PPR 퓨즈셋; 및
    상기 SPPR 모드시 제 2선택신호가 활성화되면 상기 어드레스를 래치하여 제 2퓨즈신호를 출력하며, 제 2리셋신호의 활성화시 초기화되는 제 2PPR 퓨즈셋을 포함하는 것을 특징으로 하는 리페어 장치.
  12. 제 11항에 있어서, 상기 제 1PPR 퓨즈셋은
    상기 제 1선택신호의 활성화시 상기 어드레스를 래치하고, 상기 제 1리셋신호의 활성화시 초기화되는 제 1래치부;
    상기 제 1래치부의 출력 어드레스와 상기 어드레스를 비교하여 상기 제 1퓨즈신호를 출력하는 제 1비교부; 및
    상기 SPPR 인에이블신호와 상기 제 1퓨즈신호가 활성화되면 상기 제 1리셋신호를 활성화시키는 제 1리셋부를 포함하는 것을 특징으로 하는 리페어 장치.
  13. 제 11항에 있어서, 상기 제 2PPR 퓨즈셋은
    상기 제 2선택신호의 활성화시 상기 어드레스를 래치하고, 상기 제 2리셋신호의 활성화시 초기화되는 제 2래치부;
    상기 제 2래치부의 출력 어드레스와 상기 어드레스를 비교하여 상기 제 2퓨즈신호를 출력하는 제 2비교부; 및
    상기 SPPR 인에이블신호와 상기 제 2퓨즈신호가 활성화되면 상기 제 2리셋신호를 활성화시키는 제 2리셋부를 포함하는 것을 특징으로 하는 리페어 장치.
  14. 제 11항에 있어서,
    상기 제 1선택신호에 대응하여 상기 제 1PPR 퓨즈셋이 선택되면 상기 제 2PPR 퓨즈셋은 상기 제 2리셋신호에 대응하여 초기화되는 것을 특징으로 하는 리페어 장치.
  15. 소프트 포스트 패키지 리페어(SPPR; Soft-Post Package Repair) 모드시 외부의 어드레스를 버퍼링하여 어드레스를 생성하는 버퍼부;
    상기 SPPR 모드시 상기 어드레스를 래치하여 리페어 정보를 포함하는 퓨즈신호를 출력하고, SPPR 인에이블신호의 활성화시 퓨즈신호에 대응하는 리셋신호를 생성하는 다수의 PPR 퓨즈셋; 및
    상기 퓨즈신호에 대응하여 리던던시 메모리 셀을 액세스하고 리페어 동작을 수행하는 뱅크그룹을 포함하고,
    선택신호에 대응하여 상기 다수의 PPR 퓨즈셋 중 어느 하나가 선택되면 나머지 PPR 퓨즈셋은 상기 리셋신호에 대응하여 초기화되는 것을 특징으로 하는 반도체 장치.
  16. 제 15항에 있어서,
    상기 SPPR 모드를 설정하는 모드신호에 대응하여 상기 다수의 PPR 퓨즈셋을 선택하기 위한 다수의 선택신호를 순차적으로 활성화시키는 퓨즈 선택부를 더 포함하는 것을 특징으로 하는 반도체 장치.
  17. 제 15항에 있어서,
    상기 SPPR 모드를 설정하는 모드신호와 명령신호에 대응하여 상기 어드레스를 저장하고 상기 SPPR 인에이블신호를 생성하는 SPPR 제어부를 더 포함하는 것을 특징으로 하는 반도체 장치.
  18. 제 17항에 있어서,
    상기 어드레스를 저장하고 노말 리페어 모드시 리페어 동작을 제어하기 위한 퓨즈신호를 출력하는 노말 퓨즈셋을 더 포함하는 것을 특징으로 하는 반도체 장치.
  19. 제 18항에 있어서, 상기 SPPR 제어부는
    상기 SPPR 모드시 상기 노멀 퓨즈셋의 출력을 마스킹 하기 위한 SPPR 플래그신호를 생성하는 것을 특징으로 하는 반도체 장치.
  20. 제 15항에 있어서, 상기 다수의 PPR 퓨즈셋 각각은
    상기 선택신호의 활성화시 상기 어드레스를 래치하고, 상기 리셋신호의 활성화시 초기화되는 래치부;
    상기 래치부의 출력 어드레스와 상기 어드레스를 비교하여 상기 퓨즈신호를 출력하는 비교부; 및
    상기 SPPR 인에이블신호와 상기 퓨즈신호가 활성화되면 상기 리셋신호를 활성화시키는 리셋부를 포함하는 것을 특징으로 하는 반도체 장치.
KR1020170029645A 2017-03-08 2017-03-08 리페어 장치 및 이를 포함하는 반도체 장치 KR20180102904A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170029645A KR20180102904A (ko) 2017-03-08 2017-03-08 리페어 장치 및 이를 포함하는 반도체 장치
US15/667,189 US10403383B2 (en) 2017-03-08 2017-08-02 Repair device and semiconductor device including the repair device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170029645A KR20180102904A (ko) 2017-03-08 2017-03-08 리페어 장치 및 이를 포함하는 반도체 장치

Publications (1)

Publication Number Publication Date
KR20180102904A true KR20180102904A (ko) 2018-09-18

Family

ID=63444952

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170029645A KR20180102904A (ko) 2017-03-08 2017-03-08 리페어 장치 및 이를 포함하는 반도체 장치

Country Status (2)

Country Link
US (1) US10403383B2 (ko)
KR (1) KR20180102904A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210106585A (ko) * 2019-01-24 2021-08-30 마이크론 테크놀로지, 인크. 소프트 포스트/패키지 복구를 위한 장치 및 방법
CN114372432A (zh) * 2021-12-17 2022-04-19 贵州振华风光半导体股份有限公司 一种基于spi串行接口的数字熔丝修调***及方法
US11334423B2 (en) 2019-12-26 2022-05-17 Samsung Electronics Co., Ltd. Memory devices for performing repair operation, memory systems including the same, and operating methods thereof

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190017424A (ko) * 2017-08-11 2019-02-20 에스케이하이닉스 주식회사 리페어 장치 및 이를 포함하는 반도체 메모리 장치
US10770164B1 (en) * 2019-05-02 2020-09-08 International Business Machines Corporation Soft post package repair function validation
US11984185B2 (en) 2021-04-07 2024-05-14 Micron Technology, Inc. Apparatuses and methods for zone-based soft post-package repair
US11954338B2 (en) * 2021-12-07 2024-04-09 Micron Technology, Inc. Shared components in fuse match logic

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102088343B1 (ko) 2014-02-05 2020-03-12 삼성전자주식회사 반도체 메모리 장치
KR20160106319A (ko) * 2015-03-02 2016-09-12 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20160120006A (ko) * 2015-04-07 2016-10-17 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102420915B1 (ko) * 2016-03-04 2022-07-15 에스케이하이닉스 주식회사 반도체 메모리 장치
US9805828B1 (en) * 2017-02-21 2017-10-31 Micron Technology, Inc. Memory apparatus with post package repair

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210106585A (ko) * 2019-01-24 2021-08-30 마이크론 테크놀로지, 인크. 소프트 포스트/패키지 복구를 위한 장치 및 방법
US11334423B2 (en) 2019-12-26 2022-05-17 Samsung Electronics Co., Ltd. Memory devices for performing repair operation, memory systems including the same, and operating methods thereof
US11789808B2 (en) 2019-12-26 2023-10-17 Samsung Electronics Co., Ltd. Memory devices for performing repair operation, memory systems including the same, and operating methods thereof
CN114372432A (zh) * 2021-12-17 2022-04-19 贵州振华风光半导体股份有限公司 一种基于spi串行接口的数字熔丝修调***及方法
CN114372432B (zh) * 2021-12-17 2023-01-13 贵州振华风光半导体股份有限公司 一种基于spi串行接口的数字熔丝修调***及方法

Also Published As

Publication number Publication date
US20180261297A1 (en) 2018-09-13
US10403383B2 (en) 2019-09-03

Similar Documents

Publication Publication Date Title
KR20180102904A (ko) 리페어 장치 및 이를 포함하는 반도체 장치
US9570201B2 (en) Repair of memory devices using volatile and non-volatile memory
CN110400584B (zh) 存储器设备与装置及其封装后修复方法
US10672498B2 (en) Repair device and semiconductor device including the same
US10754724B2 (en) Memory device for detecting a defective memory chip
US10366773B2 (en) E-fuse circuit
KR20170076476A (ko) 포스트 패키지 리페어 동작을 수행하는 메모리 장치
KR20160060956A (ko) 어드레스 리매핑된 메모리 칩, 이를 포함하는 메모리 모듈 및 메모리 시스템
CN112908396A (zh) 具有修复匹配机制的存储器装置及其操作方法
US10094869B2 (en) Repairable semiconductor memory device and test methods for the same
CN108074620B (zh) 修复控制器件及包括其的半导体器件
US11816039B2 (en) Multi-mode protected memory
EP4312219A2 (en) Memory system, operating method of the same, and controller of memory device
US11227652B2 (en) Memory device and method of operating the same
US7139209B2 (en) Zero-enabled fuse-set
KR102675508B1 (ko) 메모리 장치 및 이의 동작 방법
US20210311842A1 (en) Memory apparatus capable of autonomously detecting and repairing fail word line and memory system including the same
WO2023108976A1 (zh) 存储器的熔丝熔断方法及装置、存储介质及电子设备
CN109671463B (zh) 存储器控制器和存储器***
KR102492033B1 (ko) 메모리 장치 및 이를 포함하는 메모리 시스템
KR20170043296A (ko) 보증 블록들을 포함하는 반도체 메모리 장치 및 그것의 동작 방법
KR20220124050A (ko) 리페어동작을 수행하는 장치
US9287010B1 (en) Repair system for semiconductor apparatus and repair method using the same
KR20230085048A (ko) 스토리지 장치 및 전원 관리 장치
CN117352025A (zh) 内存参数调整方法及装置、电子设备