CN112837735A - 具有存储器修复机制的存储器装置及其操作方法 - Google Patents

具有存储器修复机制的存储器装置及其操作方法 Download PDF

Info

Publication number
CN112837735A
CN112837735A CN202010824444.2A CN202010824444A CN112837735A CN 112837735 A CN112837735 A CN 112837735A CN 202010824444 A CN202010824444 A CN 202010824444A CN 112837735 A CN112837735 A CN 112837735A
Authority
CN
China
Prior art keywords
segment
address
repair
column
locator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010824444.2A
Other languages
English (en)
Inventor
C·G·维杜威特
J·S·雷赫迈耶
S·A·艾克迈尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112837735A publication Critical patent/CN112837735A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/835—Masking faults in memories by using spares or by reconfiguring using programmable devices with roll call arrangements for redundant substitutions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/027—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/812—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a reduced amount of fuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/838—Masking faults in memories by using spares or by reconfiguring using programmable devices with substitution of defective spares
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本申请案涉及一种具有存储器修复机制的存储器装置及其操作方法。一种存储器装置包含用于存储用于一或多个有缺陷存储器单元的每一修复的修复分段定位符及修复地址的熔丝及锁存器。分段地址确定电路基于所述修复地址根据所述修复分段定位符及用于读取或写入操作的地址产生有效分段地址。比较器电路经配置以确定所述有效分段地址是否匹配用于所述读取或所述写入操作的所述地址，以在用于所述读取/写入操作的所述地址对应于所述一或多个有缺陷存储器单元时用多个冗余单元替换所述一或多个有缺陷存储器单元。

Description

具有存储器修复机制的存储器装置及其操作方法
技术领域
所揭示实施例涉及装置，且特定来说涉及具有存储器修复机制的半导体存储器装置及其操作方法。
背景技术
存储器装置可包含经配置以利用电能来存储及存取信息的半导体电路。存储器装置的一些实例包含易失性存储器装置、非易失性存储器装置或组合装置。
一些存储器装置(例如，随机存取存储器(RAM)，例如动态RAM(DRAM))可包含经配置以修复位失效的电路。图1是包含一组可修复存储器单元的存储器装置100的部分框图。存储器装置100包含耦合到存储器单元102及/或与存储器单元102构成整体，且经配置以修复/替换对应组存储器单元102内的一或多个有缺陷单元104的修复电路。存储器单元102包含经指定以替换有缺陷单元104的作为修复电路的部分的修复或冗余单元。换句话说，修复单元被配置为除非其用于替换实际/主存储器单元102，否则不在正常操作中利用的备用存储器单元。类似于其它存储器单元102，修复单元布置为行及列(例如，冗余行112及冗余列114)。
在替换有缺陷单元104中，存储器装置100可实施行修复及/或列修复。对于行修复，存储器装置100可部署及利用冗余行112来替换包含有缺陷单元104的行。如在图1中所图解说明，存储器装置100可用冗余行RR0替换其中含有有缺陷单元104的行R0。对于列修复，存储器装置100可部署及利用冗余列114来替换包含有缺陷单元104的列。如在图1中所图解说明，存储器装置100可用冗余列RC1替换其中含有有缺陷单元104的列C0。
修复电路包含经配置以促进存储器单元替换的熔丝块。块中的每一者包含直接耦合 (即，一对一专用及固定电及功能连接)到冗余行或冗余列的一组熔丝锁存器。存储器装置100包含位于裸片上的熔丝阵列中的熔丝或非易失性存储器(未展示)。存储在熔丝阵列中的信息在初始化时广播并加载到每一库中的熔丝块中。
如在图1中所图解说明，熔丝块包含各自直接耦合到冗余行112中的一者的行熔丝块 122，及各自直接耦合到冗余列114中的每一者的列熔丝块124。每一熔丝块经配置以存储包含有缺陷单元104的行/列的地址。举例来说，当使用冗余列来替换有缺陷列时，可编程用于对应冗余列的熔丝块(经由，例如，烧断/设定熔丝锁存器及/或相关联熔丝)以存储有缺陷列的地址。有缺陷列可从存储器装置100的操作有效地移除。随后，使用冗余列代替经替换有缺陷列来存储及提供对数据的存取。
发明内容
本发明的一个方面涉及一种存储器装置，其包括：存储器阵列，其包含多个存储器单元及经配置以替换所述多个存储器单元中的一或多个有缺陷存储器单元的多个冗余单元；一组定位符锁存器，其经配置以锁存表示所述存储器阵列内包含所述一或多个有缺陷存储器单元的分段的修复分段定位符；一组地址锁存器，其经配置以锁存表示所述一或多个有缺陷存储器单元在所述分段内的位置的修复地址；分段地址确定电路，其耦合到所述组定位符锁存器及所述组地址锁存器，所述分段地址确定电路经配置以基于所述修复地址根据所述修复分段定位符及用于操作的地址的至少一部分产生有效分段地址；及比较器电路，其耦合到所述分段地址确定电路且经配置以确定所述有效分段地址是否匹配用于所述操作的所述地址，以当用于所述操作的所述地址对应于所述一或多个有缺陷存储器单元时用所述多个冗余单元替换所述一或多个有缺陷存储器单元。
本发明的另一方面涉及一种操作存储器装置的方法，所述存储器装置包含多个存储器单元及经配置以替换所述多个存储器单元中的一或多个有缺陷存储器单元的多个冗余单元，所述方法包括：获得表示所述存储器阵列内包含所述一或多个有缺陷存储器单元的分段的修复分段定位符；获得表示所述一或多个有缺陷存储器单元在所述分段内的位置的修复地址；接收用于读取或写入操作的操作地址；当所述修复分段定位符匹配所述操作地址或其一部分时，提供所述修复地址作为有效分段地址；及基于所述有效分段地址替换所述一或多个有缺陷存储器单元，其中当用于所述读取/写入操作的地址对应于所述一或多个有缺陷存储器单元时，使用所述多个冗余单元替换所述一或多个有缺陷存储器单元。
附图说明
图1是包含一组可修复存储器单元的存储器装置的部分框图。
图2是根据本发明技术的实施例的实例存储器装置的框图。
图3A是根据本发明技术的实施例的图2的存储器装置的一部分的框图。
图3B是根据本发明技术的实施例的选择电路的详细框图。
图3C是根据本发明技术的实施例的选择电路的详细框图。
图4A是根据本发明技术的实施例的存储器装置的一部分的框图。
图4B是根据本发明技术的实施例的分段地址确定电路的详细框图。
图4C是根据本发明技术的实施例的分段地址确定电路的详细框图。
图4D是根据本发明技术的实施例的分段地址确定电路的详细框图。
图4E是根据本发明技术的实施例的分段地址确定电路的详细框图。
图5A是根据本发明技术的实施例的分段地址确定电路的详细框图。
图5B是根据本发明技术的实施例的分段匹配电路的实例框图。
图6是根据本发明技术的实施例的图2的存储器装置的一部分的框图。
图7是图解说明根据本发明技术的实施例操作设备的实例方法的流程图。
图8是根据本发明技术的实施例包含设备的***的示意图。
具体实施方式
如下文更详细描述，本文中所揭示技术涉及一种设备(例如，存储器装置、存储器***)、一种具有一或多个存储器装置的***、用于修复存储器单元的相关方法等。所述设备包含位于局部熔丝锁存器与地址解码器之间且经配置以根据缺陷分配熔丝并修复存储器单元的分段地址确定电路。局部熔丝锁存器可包含经配置以存储包含有缺陷单元的受影响域的地址的额外熔丝。分段地址确定电路可使用域地址来用冗余单元替换有缺陷单元。
常规装置具有直接硬连线(即，专用一对一电及功能连接)到对应冗余存储器单元的修复熔丝锁存器组。因此，此些常规装置的修复能力受表现最差的修复区域(例如，存储器阵列内的部分)限制。由于失效的不可预测性，裸片上例如每一冗余列及每一冗余行的每一冗余元件包含修复熔丝锁存器组。然而，在典型设定中，每裸片仅一对修复区域使用所有修复，此使得修复元件中的许多修复元件(例如，成千上万或更多个)及甚至更多 (例如，数万个)熔丝及熔丝锁存器未被使用。
相比之下，分段地址确定电路允许下文所描述实施例将修复熔丝锁存器组与缺陷而不是修复元件(例如，冗余列)相关联。因此，下文所描述实施例可包含经减少数目的每库逻辑熔丝锁存器及熔丝阵列的大小两者，以使对合格率的影响最小到没有。所述减少可通过添加寻址修复区域或分段的熔丝及熔丝锁存器同时减少熔丝组的数目以匹配最差情形缺陷率，由此导致净熔丝减少而实现。
图2是根据本发明技术的实施例的实例存储器装置200(例如包含三维集成(3DI)装置或裸片堆叠封装的半导体裸片组合件)的框图。举例来说，存储器装置200可包含包含一或多个裸片/芯片的DRAM或其一部分。
存储器装置200可包含例如存储器阵列250的储器单元阵列。存储器阵列250可包含多个库(例如，库0至15)，且每一库可包含：多个字线(WL)、多个位线(BL)及布置在字线与位线的交叉点处的多个存储器单元。存储器单元可包含若干种不同存储器媒体类型(包含电容性、磁阻、铁电、相变等等)中的任一者。对字线WL的选择可由行解码器240执行，且对位线BL的选择可由列解码器245执行。可为对应位线BL提供感测放大器(SAMP)且可将其连接到至少一个相应局部I/O线对(LIOT/B)，所述局部I/O线对(LIOT/B)继而可经由可用作开关的传送门(TG)耦合到至少一个相应主I/O线对(MIOT/B)。存储器阵列250还可包含板线及用于管理其操作的对应电路。
存储器装置200可采用多个外部端子，其包含分别耦合到命令总线及地址总线以接收命令信号(CMD)及地址信号(ADDR)的命令及地址端子。存储器装置200可进一步包含用以接收芯片选择信号(CS)的芯片选择端子、用以接收时钟信号CK及CKF的时钟端子、用以接收数据时钟信号WCK及WCKF的数据时钟端子、数据端子DQ、RDQS、DBI及DMI，电力供应端子VDD、VSS及VDDQ。
命令端子及地址端子可从外部供以地址信号及库地址信号(图2中未展示)。可经由命令/地址输入电路205将供应到地址端子的地址信号及库地址信号转移到地址解码器210。地址解码器210可接收地址信号，且将经解码行地址信号(XADD)供应到行解码器240，且将经解码列地址信号(YADD)供应到列解码器245。地址解码器210还可接收库地址信号且将库地址信号供应到行解码器240及列解码器245两者。
命令及地址端子可从存储器控制器及/或邪恶芯片组(nefarious chipset)供以命令信号 (CMD)、地址信号(ADDR)及芯片选择信号(CS)。命令信号可表示来自存储器控制器的各种存储器命令(例如，包含可包含读取命令及写入命令的存取命令)。芯片选择信号可用于选择存储器装置200以响应于提供到命令及地址端子的命令及地址。当将有效芯片选择信号提供到存储器装置200时，可解码命令及地址并可执行存储器操作。命令信号可经由命令/地址输入电路205作为内部命令信号ICMD提供到命令解码器215。命令解码器 215可包含用以解码内部命令信号ICMD以产生用于执行存储器操作的各种内部信号及命令(举例来说，用以选择字线的行命令信号及用以选择位线的列命令信号)的电路。命令解码器215可进一步包含用于追踪各种计数或值(例如，由存储器装置200接收的刷新命令或由存储器装置200执行的自刷新操作的计数)的一或多个寄存器。
可从存储器阵列250中由行地址(例如，具备有效命令的地址)及列地址(例如，具备读取的地址)指定的存储器单元读取读取数据。可由命令解码器215接收读取命令，所述命令解码器可将内部命令提供到输入/输出电路260，使得可根据RDQS时钟信号经由读取/写入放大器255及输入/输出电路260从数据端子DQ、RDQS、DBI及DMI输出读取数据。可在由可在存储器装置200中，举例来说，在模式寄存器(图2中未展示)中编程的读取延时信息RL定义的时间处提供读取数据。可依据CK时钟信号的时钟循环定义读取延时信息RL。举例来说，当提供相关联读取数据时，在由存储器装置200接收读取命令之后，读取延时信息RL可为CK信号的若干个时钟循环。
可根据WCK及WCKF时钟信号将写入数据供应到数据端子DQ、DBI及DMI。写入命令可由命令解码器215接收，所述命令解码器将内部命令提供到输入/输出电路260，使得写入数据可由输入/输出电路260中的数据接收器接收且经由输入/输出电路260及读取/写入放大器255供应到存储器阵列250。写入数据可被写入由行地址及列地址指定的存储器单元中。可在由写入延时WL信息定义的时间处将写入数据提供到数据端子。写入延时 WL信息可在存储器装置200中，举例来说，在模式寄存器中编程。写入延时WL信息可根据CK时钟信号的时钟循环来定义。举例来说，当接收相关联写入数据时，在由存储器装置200接收写入命令之后，写入延时信息WL可为CK信号的若干个时钟循环。
电力供应端子可供以电力供应电位VDD及VSS。这些电力供应电位VDD及VSS可被供应到内部电压产生器电路270。内部电压产生器电路270可基于电力供应电位VDD及 VSS产生各种内部电位VPP、VOD、VARY、VPERI等等。内部电位VPP可用于行解码器 240中，内部电位VOD及VARY可用于包含在存储器阵列250中的感测放大器中，且内部电位VPERI可用于许多其它电路块中。
电力供应端子还可供以电力供应电位VDDQ。电力供应电位VDDQ可与电力供应电位VSS一起供应到输入/输出电路260。在本发明技术的实施例中，电力供应电位VDDQ 可为与电力供应电位VDD相同的电位。在本发明技术的另一实施例中，电力供应电位 VDDQ可为与电力供应电位VDD不同的电位。然而，可将专用电力供应电位VDDQ用于输入/输出电路260使得由输入/输出电路260产生的电力供应噪声不传播到其它电路块。
时钟端子及数据时钟端子可供以外部时钟信号及互补外部时钟信号。可将外部时钟信号CK、CKF、WCK、WCKF供应到时钟输入电路220。CK与CKF信号可为互补的，且 WCK与WCKF信号也可为互补的。互补时钟信号可具有相对时钟电平且同时在相对时钟电平之间转换。举例来说，当时钟信号处于低时钟电平时，互补时钟信号处于高电平，且当时钟信号处于高时钟电平时，互补时钟信号处于低时钟电平。此外，当时钟信号从低时钟电平转换为高时钟电平时，互补时钟信号从高时钟电平转换为低时钟电平，且当时钟信号从高时钟电平转换为低时钟电平时，互补时钟信号从低时钟电平转换为高时钟电平。
包含于时钟输入电路220中的输入缓冲器可接收外部时钟信号。举例来说，当被来自命令解码器215的时钟/启用信号启用时，输入缓冲器可接收时钟/启用信号。时钟输入电路220可接收外部时钟信号以产生内部时钟信号ICLK。可将内部时钟信号ICLK供应到内部时钟电路230。内部时钟电路230可基于来自命令/地址输入电路205的经接收内部时钟信号ICLK及时钟启用(图2中未展示)来提供各种相位及频率控制的内部时钟信号。举例来说，内部时钟电路230可包含接收内部时钟信号ICLK且将各种时钟信号提供到命令解码器215的时钟路径(图2中未展示)。内部时钟电路230可进一步提供输入/输出(IO)时钟信号。IO时钟信号可被供应到输入/输出电路260且可用作时序信号以确定读取数据的输出时序及/或写入数据的输入时序。可在多个时钟频率处提供IO时钟信号，使得可以不同数据速率从存储器装置200输出数据或将数据输入到存储器装置200。当期望较高存储器速度时，可期望较高时钟频率。当期望较低电力消耗时，可期望较低时钟频率。还可将内部时钟信号ICLK供应到时序产生器235且因此可产生各种内部时钟信号。
存储器装置200可连接到能够将存储器用于信息的暂时或永久存储的若干个电子装置中的任一者或其组件。举例来说，存储器装置200的主机装置可为计算装置，例如，桌上型或便携式计算机、服务器、手持式装置(例如，移动电话、平板计算机、数字读取器、数字媒体播放器)或其一些组件(例如，中央处理单元、协同处理器、专用存储器控制器等)。主机装置可为联网装置(例如，交换器、路由器等)或数字图像、音频及/或视频的记录器、运载工具、电器、玩具或若干个其它产品中的任一者。在一个实施例中，主机装置可直接连接到存储器装置200；尽管在其它实施例，主机装置可间接连接到存储器装置(例如，经由联网连接或通过中间装置)。
存储器装置200可包含可耦合到例如地址解码器210、行解码器240及/或列解码器245 的一或多个地址解码器的修复电路211。修复电路211可经配置以修复存储单元中的缺陷。举例来说，修复电路211可用存储器阵列250中的冗余存储器单元替换有缺陷存储器单元。如下文更详细描述，修复电路211可包含经配置以存储与有缺陷存储器单元相关联的位置信息(例如，地址及/或受影响域识别符)的熔丝及局部熔丝锁存器。修复电路211 可进一步包含经配置以根据位置信息应用冗余存储器单元及/或存储在熔丝内的地址的分段地址确定电路。如此，例如通过连接/指派到不同冗余单元/域而不是限于专用连接，可跨越存储器阵列250内的域(即，列域)利用熔丝。因此，可减少修复、熔丝及熔丝锁存器的数目以顾及真实失效率，由此减少与修复、熔丝、锁存器等相关联的资源及/或装置占用面积。
图3A是根据本发明技术的实施例的图2的存储器装置200的一部分的框图。举例来说，图3A图解说明修复电路211、位置解码器(例如，图2的列解码器245)及图2的存储器阵列250的一部分。在一些实施例中，修复电路211可包含局部熔丝锁存器区302，其耦合到选择电路304及比较器电路306。在一些实施例中，存储器装置200可包含用于每一冗余存储器分组(例如，用于每一冗余列或行)的一个选择电路304及一个比较器电路306 的分组。
局部熔丝锁存器区302可包含经配置以存储/锁存与修复相关联的位置信息(例如，地址)的熔丝锁存器及/或熔丝。选择电路304可包含经配置以选择对应于当前读取/写入操作的修复位置/地址的电路。比较器电路306可比较传入地址(例如，来自主机的读取或写入地址)与经锁存地址以进行任何匹配。比较器电路306的输出可由位置解码器用于存取区域平面310内的目标位置(例如，存储器阵列250的一部分，例如阵列中的一者内的区域)。区域平面310可包含根据功能或目的分组的存储器单元。举例来说，存储器阵列250 包含分段312(例如，列及/或行分段)及/或冗余存储器314(即，冗余列及/或冗余行)。
作为说明性实例，存储在熔丝中的信息(例如，与修复相关联的地址)可加载或锁存到局部熔丝锁存器区302中的对应锁存器中。因此，局部熔丝锁存器区302可存储修复地址322(例如，原始存储器单元的地址，例如包含一或多个有缺陷单元的列)。选择电路 304可选择与对于当前读取/写入操作有效的分段312相关联的修复地址322中的一者(对应冗余存储器314，例如冗余列中的一者)。在一些实施例中，选择包含选择将熔丝锁存器系接到分段312中的每一者的冗余存储器314的直接连接中的一者。
将列修复用作说明性实例，修复地址322可表示包含一或多个有缺陷单元的存储器列。选择电路304及比较器电路306可使用修复地址来确定读取或写入操作何时针对有缺陷存储器列。在一些实施例中，选择电路304可基于与读取或写入命令相关联的有效行地址(ACT RA)接收列分段识别符(例如，列行分段选择电路(CRSegSelect)的输出)。比较器电路306可接收选择电路304的输出(例如，修复完的主阵列列选择)及读取/写入列地址 (RD/WRCA)以进行比较。当RD/WR CA(例如，有缺陷列的地址)匹配选择电路304的输出(例如，修复地址322)时，比较器电路306可产生旗标。解码器可使用比较器的输出来存取经指派以替换用于读取或写入的有缺陷列而不是有缺陷列本身的冗余列。
为了促进修复，局部熔丝锁存器区302可包含对应于第一测量332及第二测量334的若干个熔丝及/或熔丝锁存器。举例来说，第一测量332可对应于若干个分段及/或若干次可用修复(例如，冗余列)。在一个实例实施例中，一阵列区域(例如，库、裸片及/或阵列) 可对应于存储器的1Gb或更多。阵列区域中的存储器单元可进一步组态为各自包含四个冗余列的四个列平面(例如，区域平面310的四个例子)。每一列平面可包含10个列分段，在一些实施例中，该等列分段可由RA<15:4>解码。基于此配置，每一列分段可使用四次修复(即，每一列平面40次修复，每库160次修复)。因此，第一测量332可对应于可用于列平面的总数目修复(例如，40次修复)。换句话说，第一测量332可对应于各自对应于一修复的熔丝锁存器组的数目。而且，第二测量334可对应于每一修复所需的信息的量(例如，位的数目)。在一些实施例中，第二测量334可对应于修复地址322的八个位(即，七个列地址位及一个启用位)。因此，局部熔丝锁存器区302可包含各自包含八个锁存器的 40个熔丝锁存器组(即，320个总熔丝锁存器)。
在一些实施例中，每一列分段中的每一冗余列选择(RCS)(例如，每一冗余列)可包含一修复熔丝组。读取地址可解码到表示包含有效行的分段的热总线。对应熔丝组可多路复用到RCS匹配以进行列时间比较。为了图解说明选择电路304及比较器电路306的细节，图3B及图3C是根据本发明技术的实施例的存储器装置200的一部分(例如，选择电路 304及比较器电路306)的框图。举例来说，图3B图解说明包含用于使用冗余列RCS0控制指派或修复的缓冲器382的控制电路380(例如，选择电路304、比较器电路306及/或其部分)。
如上文所论述，局部(列)熔丝锁存器区302可包含各自为八位长的修复地址322的10 个例子(即，每一列分段312一个修复地址)。修复地址322(Seg1-9RCS0<7:0>)中的每一者可由缓冲器382中的每一者接收。缓冲器382中的每一者由列分段识别符384(例如，列行分段选择电路(CRSegSelect)的输出)控制，所述列分段识别符识别与读取/写入地址相关联的列分段。换句话说，当读取/写入操作的地址与对应列区段相关联时，列分段识别符 384可係有效的。因此，选择电路304可产生有效分段地址386(ActiveSeg RCS0<7:0>)作为修复地址322，修复地址322与读取/写入命令所针对的列区段相关联。比较器电路306 可接收并比较有效分段地址386与读取/写入列地址388(CA<6:0>)以产生用于冗余列 RCS0的匹配旗标389。如上文所描述，列解码器可代替由读取/写入列地址388指示的经替换列存取冗余列RCS0。
而且，图3C图解说明包含用于使用冗余列RCS0控制指派或修复的多路复用器392的控制电路390(例如，选择电路304、比较器电路306及/或其部分)。类似于控制电路380，控制电路390可对应于修复地址322的10个例子。修复地址322可由多路复用器392接收。多路复用器392可由列分段识别符384(ColSeg<9:0>)控制以产生有效分段地址386。换句话说，多路复用器392可通过根据列分段识别符384选择修复地址322中的一者来产生有效分段地址386。如上文所描述，比较器电路306可基于比较有效分段地址386、读取/写入列地址388来产生匹配旗标389。
图4A是根据本发明技术的实施例的图2的存储器装置200的一部分的框图。举例来说，图4A图解说明修复电路211、位置解码器(例如，图2的列解码器245)及图2的存储器阵列250的一部分。在一些实施例中，修复电路211可包含局部熔丝锁存器区402，其耦合到包含比较器电路406的分段地址确定电路404。在一些实施例中，存储器装置200可包含用于每一冗余存储器分组(例如，用于每一冗余列或行)的一个选择电路304及一个比较器电路306的分组。
局部熔丝锁存器区402可包含经配置以存储/锁存与修复相关联的位置信息(例如，地址)的熔丝锁存器及/或熔丝。分段地址确定电路404可包含经配置以根据包含缺陷的区段 (例如，区域平面中的一者，例如列平面)来确定替换/有缺陷位置的电路。比较器电路406 可比较传入地址(例如，来自主机的读取或写入地址)与经锁存地址以进行任何匹配。比较器电路406的输出可由位置解码器用于存取区域平面410内的目标位置(例如，存储器阵列250的一部分，例如阵列中的一者内的区域)。区域平面410可包含根据功能或目的分组的存储器单元。举例来说，存储器阵列250包含分段412(例如，列及/或行分段)及/或冗余存储器414(即，冗余列及/或冗余行)。而且，存储器阵列250可包含一或多个修复平面 415(例如，专用列平面)，其包含经指定用于全局修复的冗余存储器单元。类似地，存储器装置200可在实施全局修复并将来自修复平面415的存储器输入/输出(MIO)与数据路径中的修复完的主阵列平面(例如，有缺陷列平面)交换中使用比较器电路406或其派生物。
作为说明性实例，存储在熔丝中的信息(例如，与修复相关联的地址)可加载或锁存到局部熔丝锁存器区402中的对应锁存器中。因此，局部熔丝锁存器区402可存储修复地址422(例如，原始存储器单元的地址，例如包含一或多个有缺陷单元的列)。局部熔丝锁存器区402可进一步包含各自对应于修复地址422中的一者的修复分段定位符424。修复分段定位符424可识别与对应修复地址422相关联的分段412。使用修复分段定位符 424，分段地址确定电路404可根据对当前读取/写入操作有效的分段412确定修复地址 422。换句话说，修复分段定位符424表示指示用于每一熔丝及熔丝锁存器组的分段412 的熔丝地址。
使用列修复作为说明性实例，修复地址422可表示包含一或多个有缺陷单元的存储器列。因此，分段412可表示列分段/域。修复分段定位符424可各自识别包含被冗余存储器替换的有缺陷列的列分段。如下文详细描述，分段地址确定电路404及比较器电路406 可使用修复地址422及修复分段定位符424来确定读取或写入何时针对对应有缺陷存储器列。在一些实施例中，分段地址确定电路404可基于与读取或写入命令相关联的有效行地址(ACT RA)来接收列分段识别符(例如，列行分段选择电路(CRSegSelect)的输出)。比较器电路406可接收分段地址确定电路404的输出(例如，与对应于读取器写入命令的列分段相关联的冗余列选择(RCS)地址)及读取/写入列地址(RD/WR CA)以进行比较。当 RD/WR CA(例如，有缺陷列的地址)匹配分段地址确定电路404的输出(例如，修复地址 422)时，比较器电路406可产生旗标。解码器可使用比较器的输出来存取经指派以替换用于读取或写入的有缺陷列而不是有缺陷列本身的冗余列。
为了促进修复，局部熔丝锁存器区402可包含对应于第一测量426及第二测量428的若干个熔丝及/或熔丝锁存器。举例来说，第一测量426可对应于若干个分段及/或若干次可用修复，且第二测量428可对应于每一修复所需的信息的量(例如，若干个位)。基于修复分段定位符424，第二测量428可大于图3A的第二测量334。然而，由于熔丝及/或熔丝锁存器可针对不同列平面，因此可减少修复的总数目以匹配真实失效率而非所有可能的失效情景。因此，第一测量426可小于图3A的第一测量332且减少熔丝、熔丝锁存器及/ 或修复的总数目。
在一个实例实施例中，一阵列区域(例如，库)可对应于存储器的1Gb。阵列区域中的存储器单元可进一步配置为各自包含四个冗余列的四个列平面(例如，区域平面410的四个例子)。每一列平面可包含10个列分段，在一些实施例中，该等列分段可由RA<15:4> 解码。基于修复分段定位符424、分段地址确定电路404，修复可独立于(即，不直接系接到)列分段。因此，第一测量426可为10或更小(例如，表示每一列平面3或4次修复，及每库12或16次修复)，其小于对应于上文针对图3A中图解说明的实例所描述的40次修复 (即，修复四个冗余列及10个列分段)的第一测量332。
第二测量428的增加(例如，与图3A中所图解说明的实例比较)可对应于列分段的数目。举例来说，修复分段定位符424可为四位长以识别10个唯一列分段。当修复地址422为八位长时(如上文所描述)，第二测量428可为12个位。然而，第二测量428的增加可通过第一测量426的减小来抵消，由此减少局部熔丝锁存器区402中的熔丝及/或熔丝元件的总数目。举例来说，第一测量426可减少到12个熔丝锁存器组(即，12次修复)，这实现高达四次修复及任何分段，每区域高达12次修复及/或每库48次修复。由于每一修复需要12 个位，因此局部熔丝锁存器区402可包含144个总锁存器，而不是图3A的局部熔丝锁存器区302中的320个总熔丝锁存器。
为了图解说明分段地址确定电路404及比较器电路406的细节，图4B、图4C、图4D及图4E是根据本发明技术的实施例的存储器装置200的一部分(例如，分段地址确定电路404及比较器电路406)的框图。举例来说，图4B图解说明包含用于使用冗余列RCS0控制指派或修复的分段匹配电路432的控制电路430(例如，分段地址确定电路404、比较器电路406及/或其部分)。
如上文所论述，局部(列)熔丝锁存器区402可包含经减少数目的修复地址422(Def0-2 RCS0<7:0>)，所述修复地址各自具有对应修复分段定位符424(Def0-2 RCS0<11:8>)。分段匹配电路432中的每一者(例如，比较器电路)可接收对应于有缺陷存储器位置的一个修复地址422及一个修复分段定位符424。分段匹配电路432可接收识别与读取/写入地址相关联的列分段的列分段识别符434(ColSegEnc<3:0>)(例如，列行分段选择电路(CRSegSelect)的输出)。分段匹配电路432可根据列分段识别符434产生用于冗余列(例如，RCS0)的有效分段地址436(ActiveSeg RCS0<7:0>)。举例来说，当经配对修复分段定位符424(例如，4个经熔断ColSeg位)匹配列分段识别符434(ColSegEnc)时，分段匹配电路 432可(例如)在行时间处输出修复地址422作为有效分段地址436。换句话说，有效分段地址436可为与读取/写入命令所针对的列区段相关联的修复地址422。比较器电路406可接收并比较有效分段地址436与读取/写入列地址438(CA<6:0>)以产生用于冗余列的匹配旗标439。如上文所描述，列解码器可代替由读取/写入列地址438指示的经替换列存取冗余列。
图4C图解说明包含用于使用冗余列(例如，RCS0)控制指派或修复的多路复用器456 的控制电路450(例如，分段地址确定电路404、比较器电路406及/或其部分)。控制电路450可类似于上文所描述的图4B的控制电路430。举例来说，局部(列)熔丝锁存器区402 可包含经减少数目的修复地址422(Def0-2 RCS0<7:0>)，其各自具有对应修复分段定位符424(Def0-2 RCS0<11:8>)。而且，比较器电路406可接收有效分段地址436(ActiveSeg RCS0<7:0>)并将其与读取/写入列地址438(CA<6:0>)比较。基于比较，比较器电路406 可产生用于冗余列的匹配旗标439。
控制电路450可包含用于使用冗余列(例如，RCS0)控制指派或修复的分段匹配电路 452。分段匹配电路452中的每一者(例如，比较器电路)可接收对应于有缺陷存储器位置的一个修复分段定位符424及列分段识别符434(ColSegEnc<3:0>)以进行比较。基于比较，分段匹配电路452可产生指示修复分段定位符424中的一或多者是否对应于列分段识别符434的一或多个选择信号454。举例来说，分段匹配电路452中的每一者可产生指示经接收修复分段定位符424是否匹配列分段识别符434的唯一选择信号454。
控制电路450可进一步包含接收修复地址422连同选择信号454的多路复用器456。多路复用器456可经配置以根据选择信号454产生有效分段地址436。举例来说，多路复用器456可产生有效分段地址436，所述有效分段地址是匹配由选择信号454指示的修复分段定位符424的修复地址422中的一者。换句话说，分段匹配电路452可识别修复分段定位符424中的哪一者对应于当前行地址且因此产生选择信号454。多路复用器456可传输匹配由选择信号454指示的修复分段定位符424的修复地址422中的一者。
在一些实施例中，多路复用器456可经配置以处置不匹配情形(例如，当当前读取/写入地址与与经存储地址相关联的分段无关时)。举例来说，多路复用器456可预充电或在Active Seg启用熔丝/位开关上实施弱上拉或下拉(经由，例如，启用XOR)，使得如果缺陷中的任一者均不匹配分段，那么停用RCS匹配。多路复用器456可根据选择信号454 的NOR来产生输出默认设定。对于不匹配情形，NOR的输出可路由到比较器电路406并迫使匹配停用。
图4D图解说明包含用于使用冗余列(例如，RCS0)控制指派或修复的缓冲器472的控制电路470(例如，分段地址确定电路404、比较器电路406及/或其部分)。控制电路470 可类似于上文所描述的图4C的控制电路450。举例来说，控制电路470可包含分段匹配电路452，其基于比较修复分段定位符424与列分段识别符434产生选择信号454，如上文所描述。而且，比较器电路406可接收有效分段地址436(ActiveSeg RCS0<7:0>)并将其与读取/写入列地址438(CA<6:0>)比较。基于比较，比较器电路406可产生用于冗余列的匹配旗标439。
在一些实施例中，控制电路470可包含经配置以根据选择信号454产生有效分段地址 436的缓冲器472。缓冲器472中的每一者可接收修复地址422中的一者并由选择信号454中的一者控制。因此，缓冲器472可基于根据选择信号454释放或传输修复地址中的一或多者产生有效分段地址436。换句话说，分段匹配电路452可识别修复分段定位符424中的哪一者对应于当前读取/写入地址并因此产生选择信号454。缓冲器472可传输匹配由选择信号454指示的修复分段定位符424的修复地址422中的一者。
在一些实施例中，控制电路470可包含经配置以处置不匹配情形的修复停用电路474 (例如，当当前读取/写入地址与与经存储地址相关联的分段无关时)。举例来说，修复停用电路474可包含接收默认停用修复地址476的缓冲器，所述缓冲器耦合到接收选择信号454的NOR门或由其控制。修复停用电路474可预充电或在Active Seg启用熔丝/位开关(经由，例如，启用XOR)上实施弱微上拉或下拉，使得如果缺陷中的任一者均布匹配分段，那么停用RCS匹配。修复停用电路474可根据选择信号454的NOR来产生默认停用修复地址476(例如，用于不匹配情形)。
图4E图解说明包含用于使用冗余列(例如，RCS0)控制指派或修复的缓冲器472的控制电路490(例如，分段地址确定电路404、比较器电路406及/或其部分)。控制电路490 可类似于上文所描述的图4C的控制电路450及/或图4D的控制电路470。举例来说，控制电路490可包含基于比较修复分段定位符424与列分段识别符434来产生选择信号454的分段匹配电路452，如上文所描述。而且，比较器电路406可接收有效分段地址436 (ActiveSegRCS0<7:0>)并将其与读取/写入列地址438(CA<6:0>)比较。基于比较，比较器电路406可产生用于冗余列的匹配旗标439。控制电路490可进一步包含经配置以根据选择信号454产生有效分段地址436的缓冲器472(或替代地图4C的多路复用器456)。
在一些实施例中，控制电路490可包含根据选择信号454产生不匹配信号494的修复停用电路492。修复停用电路492可类似于图4D的修复停用电路474，但提供单独信号(不匹配信号494)而不是提供图4D的默认停用修复地址476作为有效分段地址436。举例来说，修复停用电路492可为将不匹配信号494产生为选择信号454的NOR的NOR门。不匹配信号494可向比较器电路406指示不匹配情形。因此，比较器电路406可解除激活匹配旗标439以独立于有效分段地址436而基于不匹配信号494的有效状态来指示不匹配。
分段地址确定电路404及/或修复停用电路474/494提供用于图2的存储器装置200的经减少资源及经减少电路占用面积。与熔丝锁存器组相关联的多路复用器、路由及逻辑的数目及/或大小可连同熔丝锁存器组的数目的减少而减少。使用上文(例如，针对图3A 及图4A)所论述的实例，分段地址确定电路404及/或修复停用电路474/494可将多路复用器、路由及逻辑的数目及/或大小从10的倍数(例如，对于图3A的10个熔丝锁存器组实例) 减少到3的倍数(例如，对于图4A的3个熔丝锁存器组实例)。
图5A是根据本发明技术的实施例的分段地址确定电路(例如，控制电路502，例如用于图4A中图解说明的分段地址确定电路404、比较器电路406及/或其部分)的详细框图。控制电路502经配置以使用冗余列(例如，RCS0)控制指派或修复。控制电路502可经配置以利用编码列分段(ECS)方案，其中分段在每一列修复熔丝组中被编码及熔丝支持。控制电路502可在激活命令之后比较每一修复的经熔断分段与经存取分段。
归因于变化的数字线长度，每区域若干个分段可为非二进制的，此可导致来自与物理分段不对齐的分段熔丝的未经使用解码。当分段的数目为二进制时，可添加新解码。图2的存储器装置200及/或控制电路502可经配置以使用未经使用解码中的一或多者来指示(经由，例如，对应熔丝设定或CA)有缺陷满列选择。有缺陷满列选择可对应于横跨阵列内的较高金属层级中的许多区段及分段的缺陷。未经使用解码可指示有缺陷满列选择而不是有缺陷数字线或局部列选择，例如用于横跨阵列中的至多两个区段或分段的缺陷。
如下文详细论述，控制电路502可包含用以在经熔断分段地址被烧断到对应于有缺陷满列选择的解码时(例如用于响应于较高等级缺陷)时进行肯定匹配的逻辑。控制电路502可包含当经熔断分段地址匹配经激活分段地址时及/或当经熔断分段地址烧断到经保留用于满列修复的解码时进行肯定匹配的逻辑。控制电路502可允许经保留解码在任何分段上匹配且移除将一个修复直接系接到单个行空间的限制。控制电路502可包含分段匹配电路504(例如，比较器电路)，其各自接收列分段识别符434(ColSegEnc<3:0>，例如，列行分段选择电路(CRSegSelect)的输出)及对应于有缺陷存储器位置及/或经保留解码的一个修复分段定位符508(例如，用于RCS0的Rep0 RCS0<11:8>-Rep8 RCS0<11:8> 中的一者)。修复分段定位符508中的一者可对应于经保留解码，所述经保留解码对应于例如用于响应于/修复较高等级缺陷的有缺陷满列选择。分段匹配电路504中的每一者可产生指示经接收修复分段定位符508是否匹配列分段识别符434的唯一选择信号506。
控制电路502可包含用于使用冗余列(例如，RCS0)控制指派或修复的缓冲器503。缓冲器503可经配置以根据选择信号506产生有效分段地址436。缓冲器503中的每一者可接收修复地址510中的一者并由选择信号506中的一者控制。因此，缓冲器503可基于根据选择信号506释放或传输修复地址中的一或多者产生有效分段地址436。换句话说，分段匹配电路504可识别修复分段定位符508中的哪一者对应于当前读取/写入地址并因此产生选择信号506。缓冲器503可传输匹配由选择信号506指示的修复分段定位符508的修复地址510中的一者。
控制电路502可包含类似于控制电路(例如，图4D的控制电路470及/或图4E的控制电路490)的那些部分/方面的一或多个部分/方面。举例来说，控制电路502可包含接收有效分段地址436(ActiveSeg RCS0<7:0>)并将其与读取/写入列地址438(CA<6:0>)比较的比较器电路406。基于比较，比较器电路406可产生用于冗余列(例如，RCS0)的匹配旗标439。控制电路502还可包含根据选择信号506产生不匹配信号494的修复停用电路512。修复停用电路512可类似于图4D的修复停用电路474及/或图4E的修复停用电路492，但提供单独信号(不匹配信号494)而不是提供图4D的默认停用修复地址476作为有效分段地址436。举例来说，修复停用电路512可为将不匹配信号510产生为选择信号506的NOR的NOR门。不匹配信号494可向比较器电路406指示不匹配情形。因此，比较器电路406可解除激活匹配旗标439以独立于有效分段地址436而基于不匹配信号494的有效状态来指示不匹配。
分段匹配电路504及/或修复停用电路512提供用于存储器装置200 2的经减少资源及经减少电路占用面积。与熔丝锁存器组相关联的多路复用器、路由及逻辑的数目及/或大小可连同熔丝锁存器组的数目的减少而减少。使用上文(例如，针对图3A及图4A)所论述的实例，分段匹配电路504及/或修复停用电路512可减少多路复用器、路由及逻辑的数目及/或大小。举例来说，分段匹配电路504及/或修复停用电路512可通过将列熔丝组的路由/多路复用从10:1减少到4:1来减少用于路由及逻辑的资源。另外，控制电路502可使用更少(例如，一个)修复熔丝组及/或更少满RCS来实施针对满列/全局列缺陷的修复。相比之下(即，不具有控制电路502)，针对满列/全局列缺陷的修复可使用每一修复熔丝组，而不给任何其它硬列缺陷或单一位留下任何修复熔丝组。如此，控制电路502提供经改进合格率益处及由经减少熔丝组所引起的经减少占用面积。此外，对于ECS方案，控制电路502可使得修复使用与常规非ECS方案相同。
图5B是根据本发明技术的实施例的分段匹配电路(例如，分段匹配电路504中的一者) 的实例框图。在一些实施例中，列区域可划分为13个列分段。如此，四个位可用于解码修复所针对的13个分段中的一者，由此留下未经使用解码(即，对应于13个分段与16个可用4位值之间的差的三个解码)。剩余未经使用解码中的一或多者(例如，“0000”及“1111”) 可用于指示修复是未经使用还是经停用。剩余未经使用解码中的一或多者(例如，“1110”) 可用于指示相关经熔断CA寻址满列缺陷，其中每一分段均需被激活。
分段匹配电路504可包含经配置以确定图5A的列分段识别符434是否匹配图5A的修复分段定位符508的分段部分552(例如，电路/逻辑)。在一些实施例中，分段部分552可经配置以在列分段识别符434(Act SEG<0>-Act SEG<3>)与修复分段定位符508(经熔断SEG<0>-经熔断SEG<3>)之间实施逐位比较。举例来说，分段部分552可包含各自比较列分段识别符434与修复分段定位符508的对应位的NOR门(XNOR)。XNOR的输出可被提供到逻辑AND以确定列分段识别符434是否匹配修复分段定位符508。
分段匹配电路504可进一步包含经配置以确定修复分段定位符508是否匹配经保留用于激活每一分段的解码的满列缺陷部分554(例如，电路/逻辑)。举例来说，满列缺陷部分554可包含对应于经保留解码值的一或多个反相器，及经配置以检测修复分段定位符508何时匹配经保留解码值的逻辑AND。对于图5B中图解说明的实例，经保留解码值可对应于“1110”。如此，满列缺陷部分554可包含用于经熔断SEG<0>的反相器。因此，当修复分段定位符508匹配经保留解码值时，列缺陷部分554的对应逻辑AND可产生指示匹配的逻辑“1”。
分段匹配电路504可包含经配置以比较上文所描述的比较结果(例如，来自分段部分552及满列缺陷部分554的输出，例如对应逻辑AND)的组合部分556(例如，逻辑OR)。组合部分556的输出(SegMatch)可识别列分段识别符434是否匹配修复分段定位符508，及/ 或修复分段定位符508是否匹配经保留用于激活每一分段的解码。SegMatch输出可对应于图5A的选择信号506。
图6是根据本发明技术的实施例的图2的存储器装置200的一部分的框图。图6图解说明使用图4的冗余存储器414及/或图4的修复平面415的针对图4的区域平面410的修复的实例。图6图解说明可对应于图2的局部熔丝锁存器区402或其中的部分的修复熔丝锁存器，及/或可对应于图4A的分段地址确定电路404及图4B的比较器电路406的匹配电路。
对于全局列修复方案，列(例如，冗余存储器414)可位于单独列平面(例如，修复平面415)中且与主阵列列平面(例如，区域平面410)分离。在一些实施例中(例如，对于DDR4)，全局列修复方案可包含平行于其它主阵列列平面的作为单独子阵列(例如，在左侧上所图解说明，RYD ED)的冗余列平面。对于图6中图解说明的实例，虚线可表示可映射到单独冗余列平面的一次修复。每x8区域可进行一次此种修复。
图7是图解说明根据本发明技术的实施例操作设备(例如，图2的存储器装置200)的实例方法700的流程图。举例来说，方法700可用于操作图4A的局部熔丝锁存器区402、图4A的分段地址确定电路404及/或图4A的比较器电路406以根据图4A的修复地址422及图 4A的修复分段定位符424及/或图5A的修复分段定位符508及图5B的修复地址510用冗余存储器单元替换一或多个有缺陷存储器单元。方法700可将用于修复地址422/510的熔丝及/或熔丝锁存器有效地或在功能上耦合(即，不具有或代替直接一对一连接)到图4的冗余存储器414。
在框702处，存储器装置200可检测有缺陷存储器(例如，图1的有缺陷单元104)。在一些实施例中，存储器装置200可实施可为在线及/或离线的内置自测试设计(BIST)以测试存储器单元(例如，图2的存储器阵列250)。举例来说，存储器装置200可使用包含存储器操作、数据型样及/或地址的测试元件的预定序列来执行测试序列(经由，例如，存储器控制器、有限状态机及/或处理器)。为了测试，存储器装置200可将预定数据型样写入到对应地址并接着读取同一地址以确认同一数据型样。当读取型样不匹配预定经写入数据型样时，存储器装置200可将对应于差异的存储器单元识别为有缺陷的。
在框704处，存储器装置200可识别缺陷位置(例如，有缺陷存储器单元的位置)。举例来说，存储器装置200可识别有缺陷存储器单元的内部地址。使用预定表及/或预定程序，存储器装置200可识别包含一或多个有缺陷存储器单元的图4A的分段412、图4A的区域平面410、存储器阵列250内的列及/或行。
在框706处，存储器装置200可确定识别图4A的区域平面410内的分段412，例如列平面内的列分段的分段定位符(例如，修复分段定位符424及/或修复分段定位符508)。存储器装置200可确定与包含有缺陷存储器单元的经识别分段412及/或区域平面410相关联的分段定位符。而且，对于全局修复，存储器装置200可确定识别换出的区域平面410的分段定位符。在框708处，存储器装置200可确定用于有缺陷存储器单元的修复地址(例如，包含有缺陷存储器单元的列的地址，例如修复地址422及/或修复地址510)。对于全局修复，存储器装置200可确定识别图4的修复平面415的修复地址。
在框710处，存储器装置200可存储用于修复有缺陷存储器单元的缺陷位置。存储器装置200可例如通过设定熔丝及/或写入到其它非易失性存储器来存储缺陷位置。在存储缺陷位置中，存储器装置200可存储用于每一有缺陷存储器单元或其每一分组的修复地址422/510及修复分段定位符424/508两者。举例来说，在框712处，存储器装置200可将修复分段定位符424/508存储在与包含其中具有有缺陷单元的列/行的区域平面410(例如，列平面或库)相关联的第一组熔丝中。而且，在框714处，存储器装置200可将修复地址422/510存储在与第一组熔丝配对且与区域平面410相关联的第二组熔丝中。
可例如通过代替有缺陷存储器单元而存取/利用冗余存储器单元来将有缺陷存储器单元的经存储位置信息用于修复。作为说明性实例，存储器装置200可在初始化或电源复位期间将经存储修复地址422/510及经存储修复分段定位符424/508加载到对应锁存器(例如，图4A的局部熔丝锁存器区402中的锁存器)中。当存储器操作参考包含有缺陷存储器单元的列、行及/或平面时，存储器装置200可使用或存取与有缺陷存储器单元相关联的冗余列、行及/或平面。
在框752处，存储器装置200可发出有效命令(ACT)。基于有效命令，存储器装置200可激活闲置库，由此致使那个行读取到列感测放大器的库的阵列中。换句话说，存储器装置200可发出有效命令以打开行。
在框754处，存储器装置200可获得分段定位符(例如，经存储修复分段定位符424/508)。存储器装置200可使用分段定位符来存取/获得修复地址(例如，经存储修复地址422/510)。存储器装置200可基于将信息从第一及第二经经配对熔丝组加载到对应熔丝锁存器中来获得修复信息(例如，接收及/或重新调用经广播信息)，如上文所描述。而且，存储器装置200可基于将经锁存信息提供到例如图4B的分段匹配电路432、图4C/4D/4E 的分段匹配电路452、图4C的多路复用器456、图5A的分段匹配电路504、图4D/4E的缓冲器472及/或图5A的缓冲器503的后续电路来获得所述信息。
在框756处，存储器装置200可响应于来自主机的命令开始实施操作(例如，读取或写入操作)。在框758处，存储器装置200可接收与操作相关联的操作地址(例如，读取或写入地址)。举例来说，存储器装置200可确定与所命令操作相关联的列地址(例如，图4B 的读取/写入列地址438)。
在框762处，存储器装置200可产生与操作地址相关联的分段识别符(例如，图4B的列分段识别符434)。举例来说，存储器装置200可将有效行地址供应到图4A的如上文所描述可产生列分段识别符434的CRSegSelect电路。在一些实施例中，存储器装置200可在存取修复信息之后或与其同时产生分段识别符。对于全局修复，存储器装置200可类似地产生识别与操作相关联的有效区域(列平面)的分段识别符。
在决策框764处，存储器装置200(例如，分段匹配电路452)可确定修复分段定位符424/508是否匹配列分段识别符434。换句话说，存储器装置200可确定所命令操作是否与包含有缺陷/经交换单元的分段相关联。在一些实施例中，存储器装置200可使用分段匹配电路来比较修复分段定位符424/508与列分段识别符434。
当修复分段定位符424/508不匹配列分段识别符434时，例如在框766处所图解说明，存储器装置200可确定不匹配情景。在一些实施例中，存储器装置200可使用图4D的修复停用电路474、图4E的修复停用电路492及/或图5A的修复停用电路512来确定不匹配情景。举例来说，存储器装置200可基于分析位置比较(经由，例如，将NOR应用于图 4C/4D/4E的选择信号454及/或图5A的选择信号506)的结果确定不匹配情景。在一些实施例中，分段地址确定电路404(例如，修复停用电路474)可产生包含图4D的默认停用修复地址476的图4D的有效分段地址436。在一些实施例中，修复停用电路492/512可产生图 4E/5A的不匹配信号494以通知比较器电路406不匹配情景。因此，比较器电路406可产生图4B的对应匹配旗标439(具有，例如，无效状态或值)。
在框768处，存储器装置200可基于所得匹配旗标439存取用于读取/写入操作的操作地址(例如，读取/写入列地址438)。由于操作地址用于不包含由比较指示的有缺陷/经修复存储器单元的分段，因此存储器装置200可利用最初参考的位置来执行存储器操作。
当修复分段定位符424匹配列分段识别符434时，例如在决策框770处所图解说明，存储器装置200可确定地址(例如，有效分段地址436)是否匹配操作地址(例如，读取/写入列地址438)。在一些实施例中，当修复分段定位符424/508匹配列分段识别符434时，分段地址确定电路404可产生有效分段地址436。分段地址确定电路404(例如，分段匹配电路432/452/504、多路复用器456及/或缓冲器472/503)可基于传输与匹配列分段识别符434 的修复分段定位符424/508配对的修复地址422/510来产生有效分段地址436。比较器电路 406可将有效分段地址436与操作地址进行比较并因此产生匹配旗标439。
当有效分段地址436不匹配操作地址(即，读取/写入操作涉及无缺陷组存储器单元且匹配旗标439为无效的)时，存储器单元可如上文针对框768所描述地存取操作地址。否则 (即，当匹配旗标439被激活时)，存储器装置200可经由匹配旗标439识别对有缺陷/经修复存储器单元的存取。在框774处，存储器装置200(例如，列解码器及/或行解码器)可存取用于读取/写入操作的有效分段地址436(即，修复地址422/510)而不是既定操作地址。换句话说，基于匹配旗标439的有效设定，存储器装置200通过存取冗余列或平面而不是包含有缺陷/经替换存储器单元的既定列或平面来实施修复。
如上文所描述，方法700在功能上将地址锁存器耦合到不经由修复分段定位符424/508及分段地址确定电路404直接连接的冗余行/列/平面。因此，修复的数目及熔丝/熔丝锁存器的对应数目可与区段的数目解耦，由此减少图4A的第二测量428及熔丝/熔丝锁存器的总数目，如上文所描述。总熔丝/熔丝锁存器的数目的减少提供用于存储器装置 200的较小电路占用面积、经减少成本及经增加效率。
图8是根据本发明技术的实施例包含设备的***的示意图。上文参考图2至图7描述的前述设备(例如，存储器装置)中的任一者可并入到无数较大及/或较复杂***中的任一者中，所述***的代表性实例是示意性地展示于图8中的***880。***880可包含存储器装置800、电源882、驱动器884、处理器886及/或其它子***或组件888。存储器装置 800可包含大体上类似于上文参考图2至图7所描述的设备的那些特征的特征，且可因此包含用于执行来自主机装置的直接读取请求的各种特征。所得***880可执行各种各样的功能(例如存储器存储、资料处理及/或其它适合功能)中的任一者。因此，代表***880 可无限制地包含手持式装置(例如，移动电话、平板计算机、数字读取器及数字音频播放器)、计算机、运载工具、器具及其它产品。***880的组件可装纳于单个单元中或(例如，通过通信网络)分布于多个经互连单元上。***880的组件还可包含远程装置及各种各样的计算机可读媒体中的任一者。
依据前述内容，应了解，虽然本文中已出于图解说明的目的而描述本技术的特定实施例，但可在不违背本发明的情况下做出各种修改。此外，还可在其它实施例中组合或消除在特定实施例的上下文中所描述的新技术的某些方面。而且，尽管已在那些实施例的上下文中描述与新技术的某些实施例相关联的优点，但其它实施例也可展现此些优点且并非所有实施例都必须展现此些优点以归属于本技术的范围内。因此，本发明及相关联技术可囊括本文中未明确展示或描述的其它实施例。
在上文的所图解说明实施例中，已在DRAM装置的上下文中描述设备。然而，根据本发明技术的其它实施例配置的设备除DRAM装置之外或代替DRAM装置还可包含其它类型的适合存储媒体，例如，并入有基于NAND或基于NOR的非易失性存储媒体(例如， NAND快闪存储器)、磁性存储媒体、相变存储媒体、铁电存储媒体等的装置。
如本文中所使用，术语“处理”包含操纵信号及数据，例如写入或编程、读取、擦除、刷新、调整或改变值、计算结果、执行指令、组装、转移及/或操纵数据结构。术语数据结构包含布置为位、字或码字、块、文件、输入数据、***产生的数据(例如计算或产生的数据)及程序数据的信息。如本文中所使用，此外，术语“动态”描述在对应装置、***或实施例的操作、使用或部署期间以及在运行制造商或第三方固件之后或同时发生的过程、功能、动作或实施方案。动态发生的过程、功能、动作或实施方案可发生在设计、制造和初始测试、设置或配置之后或其随后。
足够详细地描述以上实施例以使所属领域的技术人员能够制作及使用实施例。然而，所属领域的技术人员将理解，本技术可具有额外实施例，且可在无下文参考图2至图8所描述的实施例的数个细节的情况下实践本技术。

Claims (24)

1.一种存储器装置，其包括：
存储器阵列，其包含多个存储器单元及经配置以替换所述多个存储器单元中的一或多个有缺陷存储器单元的多个冗余单元；
一组定位符锁存器，其经配置以锁存表示所述存储器阵列内包含所述一或多个有缺陷存储器单元的分段的修复分段定位符；
一组地址锁存器，其经配置以锁存表示所述一或多个有缺陷存储器单元在所述分段内的位置的修复地址；
分段地址确定电路，其耦合到所述组定位符锁存器及所述组地址锁存器，所述分段地址确定电路经配置以基于所述修复地址根据所述修复分段定位符及用于操作的地址的至少一部分产生有效分段地址；及
比较器电路，其耦合到所述分段地址确定电路且经配置以确定所述有效分段地址是否匹配用于所述操作的所述地址，以当用于所述操作的所述地址对应于所述一或多个有缺陷存储器单元时用所述多个冗余单元替换所述一或多个有缺陷存储器单元。
2.根据权利要求1所述的存储器装置，其中所述组地址锁存器选择性地耦合到所述多个冗余单元内的多个冗余列分段。
3.根据权利要求1所述的存储器装置，其进一步包括：
一组局部熔丝锁存器，其经配置以锁存一或多个分段定位符及一或多个对应地址，其中所述一或多个分段定位符包含所述修复分段定位符，且所述一或多个对应地址包含所述修复地址；
其中所述分段地址确定电路经配置以：
从所述组局部熔丝锁存器接收各自包含一个分段定位符及一对应地址的一或多个配对；
接收表示与用于所述操作的所述地址相关联的所述分段的分段识别符；
比较所述一或多个分段定位符与所述分段识别符；及
产生所述有效分段地址作为与匹配所述分段识别符的所述修复分段定位符配对的所述修复地址。
4.根据权利要求3所述的存储器装置，其中所述分段地址确定电路包含一或多个分段匹配电路，其中所述一或多个分段匹配电路中的每一者经配置以：
接收唯一一对所述分段定位符与所述对应地址；
接收所述分段识别符；及
当所述分段定位符匹配所述分段识别符时，输出所述地址作为所述有效分段地址。
5.根据权利要求3所述的存储器装置，其中所述分段地址确定电路包含：
一或多个分段匹配电路，其中所述一或多个分段匹配电路中的每一者经配置以：
接收分段定位符，
接收所述分段识别符，及
产生表示所述经接收分段定位符是否匹配所述分段识别符的选择信号；及多路复用器，其耦合到所述一或多个分段匹配电路中的每一者，所述多路复用器经配置以：
从所述一或多个分段匹配电路中的每一者接收所述选择信号，
接收对应于所述分段识别符的所述地址，及
根据所述经接收选择信号输出所述地址中的一者作为所述有效分段地址，其中所述地址中的所述一者与匹配所述分段识别符的所述分段定位符配对。
6.根据权利要求3所述的存储器装置，其中所述分段地址确定电路包含：
一或多个分段匹配电路，其中所述一或多个分段匹配电路中的每一者经配置以：
接收分段定位符，
接收所述分段识别符，及
产生表示所述经接收分段定位符是否匹配所述分段识别符的选择信号；及
一或多个缓冲器，其中所述缓冲器中的每一者耦合到所述一或多个分段匹配电路中的唯一一者且经配置以：
从所述经耦合分段匹配电路接收所述选择信号，
接收与在所述经耦合分段匹配电路处接收的所述分段定位符配对的地址，及
当所述选择信号指示所述经配对分段定位符与所述分段识别符之间的匹配时，输出所述地址作为所述有效分段地址。
7.根据权利要求6所述的存储器装置，其中所述一或多个分段匹配电路经配置以产生表示所述分段定位符是否匹配用于有缺陷满列选择的经保留解码的所述选择信号，所述有缺陷满列选择表示横跨所述存储器阵列中的多个区段及/或分段的缺陷。
8.根据权利要求7所述的存储器装置，其中所述存储器阵列是根据用于在每一列修复熔丝组中编码及提供分段的经编码列分段ECS方案而配置。
9.根据权利要求7所述的存储器装置，其中所述一或多个分段匹配电路中的每一者包含：
分段部分，其经配置以：
接收所述分段定位符及所述分段识别符，及
确定所述经接收分段定位符是否匹配所述分段识别符；
满列缺陷部分，其经配置以确定所述分段定位符是否匹配所述经保留解码；及
组合部分，其耦合到所述分段部分及所述满列缺陷部分，所述组合部分经配置以在所述经接收分段定位符匹配所述分段识别符时或在所述分段定位符匹配所述经保留解码时产生所述选择信号。
10.根据权利要求9所述的存储器装置，其中所述满列缺陷部分包含：
若干个反相器，其对应于所述经保留解码；及
逻辑AND，其经配置以根据所述分段定位符或其一部分及/或来自所述若干个反相器的输出产生匹配信号。
11.根据权利要求3所述的存储器装置，其中：
所述分段地址确定电路包含一或多个分段匹配电路，其中所述一或多个分段匹配电路中的每一者经配置以：
接收分段定位符，
接收所述分段识别符，及
产生表示所述经接收分段定位符是否匹配所述分段识别符的选择信号；且其进一步包括修复停用电路，其耦合到所述比较器电路且经配置以：
从所述分段匹配电路中的每一者接收包含所述选择信号的一组选择信号，
当所述组选择信号不匹配所述分段识别符时，基于所述选择信号确定不匹配情形，及
产生包含用于所述不匹配情形的默认地址的所述有效分段地址，其中所述默认地址不匹配所述经配对地址。
12.根据权利要求11所述的存储器装置，其中所述修复停用电路包含：
NOR门，其经配置以接收一组选择信号并确定所述不匹配情形；及
缓冲器，其由所述NOR门的输出控制，所述缓冲器经配置以：
接收所述默认地址，及
当所述NOR门的所述输出指示所述不匹配情形时，传输所述默认地址。
13.根据权利要求3所述的存储器装置，其中：
所述分段地址确定电路包含一或多个分段匹配电路，其中所述一或多个分段匹配电路中的每一者经配置以：
接收分段定位符，
接收所述分段识别符，及
产生表示所述经接收分段定位符是否匹配所述分段识别符的选择信号；且其进一步包括修复停用电路，其耦合到所述比较器电路且经配置以：
从所述分段匹配电路中的每一者接收包含所述选择信号的一组选择信号，
当所述组选择信号不匹配所述分段识别符时，基于所述选择信号确定不匹配情形，及
产生用于所述不匹配情形的不匹配信号，其中所述不匹配信号与所述有效分段地址分离且为所述比较器电路指示所述不匹配情形。
14.根据权利要求13所述的存储器装置，其中所述修复停用电路为NOR门，其经配置以接收所述组选择信号且与所述有效分段地址分离地将所述不匹配信号直接提供到所述比较器电路。
15.根据权利要求1所述的存储器装置，其中：
所述有效分段地址包含经配置以指示所述对应修复地址是否已启用以实施修复的启用分段；且
所述分段地址确定电路经配置以预充电与所述启用分段相关联的连接以停用用于不匹配情形的冗余存储器选择。
16.根据权利要求1所述的存储器装置，其中：
所述多个存储器单元及所述多个冗余单元被分组为各自包含其中具有多个存储器单元及冗余单元的多个分组的多个分段的区域；且
其进一步包括：
熔丝锁存器区，其耦合到所述区域中的每一者，其中所述熔丝锁存器区包含一组定位符锁存器与对应一组地址锁存器的多个对，其中：
每一对表示一修复，且
用于所述区域的所述修复的数目小于所述区域中的分段的数目与所述冗余单元的分组的数目的乘积。
17.根据权利要求16所述的存储器装置，其中：
所述熔丝锁存器区对应于第一尺寸及第二尺寸，所述第一尺寸表示修复的所述数目，且第二尺寸表示用于所述修复分段定位符与所述修复地址的位的经组合数目；且
所述熔丝锁存器区包含对应于所述第一尺寸与所述第二尺寸的乘积的锁存器的总数目，其中锁存器的所述总数目小于所述区域中分段的所述数目、所述冗余单元的分组的所述数目及用于所述修复地址的位的数目的乘积。
18.根据权利要求16所述的存储器装置，其中：
所述区域为列平面；
所述多个冗余单元中的至少一部分对应于冗余列；
所述修复分段定位符表示列分段；
所述修复地址为在所述列分段内且包含所述一或多个有缺陷存储器单元的列的地址；且
所述比较器电路耦合到列解码器且经配置以通知所述列解码器用于所述操作的所述地址何时匹配用于列修复的所述列的所述地址，所述列修复利用用于所述操作的所述冗余列而不是包含所述一或多个有缺陷存储器单元的所述列。
19.根据权利要求1所述的存储器装置，其中：
所述存储器阵列包含分组为存储器平面的所述多个存储器单元，及分组为一或多个修复平面的冗余单元；
所述组定位符锁存器经配置以锁存表示多个存储器阵列中的一者的所述修复分段定位符；
所述组地址锁存器经配置以锁存表示所述存储器平面的包含所述一或多个有缺陷存储器单元的一者的所述修复地址；且
所述比较器电路经配置以确定所述有效分段地址是否匹配用于所述操作的所述地址，以用用于全局修复的所述冗余平面中的所述一者替换包含所述一或多个有缺陷存储器单元的所述存储器平面中的所述一者。
20.根据权利要求19所述的存储器装置，其中所述存储器平面为列平面。
21.根据权利要求1所述的存储器装置，其中所述存储器装置为动态随机存储器DRAM装置。
22.一种操作存储器装置的方法，所述存储器装置包含多个存储器单元及经配置以替换所述多个存储器单元中的一或多个有缺陷存储器单元的多个冗余单元，所述方法包括：
获得表示所述存储器阵列内包含所述一或多个有缺陷存储器单元的分段的修复分段定位符；
获得表示所述一或多个有缺陷存储器单元在所述分段内的位置的修复地址；
接收用于读取或写入操作的操作地址；
当所述修复分段定位符匹配所述操作地址或其一部分时，提供所述修复地址作为有效分段地址；及
基于所述有效分段地址替换所述一或多个有缺陷存储器单元，其中当用于所述读取/写入操作的地址对应于所述一或多个有缺陷存储器单元时，使用所述多个冗余单元替换所述一或多个有缺陷存储器单元。
23.根据权利要求22所述的方法，其进一步包括：
检测所述一或多个有缺陷存储器单元；
识别所述存储器阵列内包含所述一或多个有缺陷存储器单元的所述分段；
确定与所述经识别分段相关联的所述修复分段定位符；
在第一组熔丝锁存器中存储所述修复分段定位符；
确定与所述有缺陷存储器单元相关联的地址；及
在与所述第一组熔丝锁存器配对的第二组熔丝锁存器中存储所述地址作为所述修复地址。
24.根据权利要求22所述的方法，其中提供所述修复地址作为所述有效分段地址包含根据所述修复分段定位符将所述组地址锁存器在功能上耦合到所述多个所述冗余单元。
CN202010824444.2A 2019-11-22 2020-08-17 具有存储器修复机制的存储器装置及其操作方法 Pending CN112837735A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/693,126 US11139045B2 (en) 2019-11-22 2019-11-22 Memory device with a memory repair mechanism and methods for operating the same
US16/693,126 2019-11-22

Publications (1)

Publication Number Publication Date
CN112837735A true CN112837735A (zh) 2021-05-25

Family

ID=75923234

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010824444.2A Pending CN112837735A (zh) 2019-11-22 2020-08-17 具有存储器修复机制的存储器装置及其操作方法

Country Status (2)

Country Link
US (2) US11139045B2 (zh)
CN (1) CN112837735A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023168727A1 (zh) * 2022-03-09 2023-09-14 长鑫存储技术有限公司 半导体结构的修复***、修复方法、存储介质及电子设备
CN117524291A (zh) * 2024-01-05 2024-02-06 长鑫存储技术(西安)有限公司 封装后修复电路、封装后修复方法和存储器装置
US11984182B2 (en) 2022-03-09 2024-05-14 Changxin Memory Technologies, Inc. Repair system and repair method for semiconductor structure, storage medium and electronic device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11139045B2 (en) * 2019-11-22 2021-10-05 Micron Technology, Inc. Memory device with a memory repair mechanism and methods for operating the same
US11514977B2 (en) * 2021-04-01 2022-11-29 Micron Technology, Inc. Memory devices implementing data-access schemes for digit lines proximate to edges of column planes, and related devices, systems, and methods
US11815995B1 (en) * 2022-04-27 2023-11-14 Macronix International Co., Ltd. Redundancy schemes for repairing column defects

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050232036A1 (en) * 2004-04-20 2005-10-20 Hynix Semiconductor Inc. Semiconductor memory device and method of driving the same
CN106133842A (zh) * 2014-04-07 2016-11-16 美光科技公司 存储器装置的软封装后修复

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2669872C1 (ru) * 2015-03-10 2018-10-16 Тосиба Мемори Корпорейшн Устройство памяти и способ управления им
JP2017022651A (ja) * 2015-07-14 2017-01-26 ルネサスエレクトロニクス株式会社 誤り訂正装置、半導体記憶装置、および誤り訂正方法
US11139045B2 (en) * 2019-11-22 2021-10-05 Micron Technology, Inc. Memory device with a memory repair mechanism and methods for operating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050232036A1 (en) * 2004-04-20 2005-10-20 Hynix Semiconductor Inc. Semiconductor memory device and method of driving the same
CN106133842A (zh) * 2014-04-07 2016-11-16 美光科技公司 存储器装置的软封装后修复
CN110400584A (zh) * 2014-04-07 2019-11-01 美光科技公司 存储器设备与装置及其封装后修复方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023168727A1 (zh) * 2022-03-09 2023-09-14 长鑫存储技术有限公司 半导体结构的修复***、修复方法、存储介质及电子设备
US11984182B2 (en) 2022-03-09 2024-05-14 Changxin Memory Technologies, Inc. Repair system and repair method for semiconductor structure, storage medium and electronic device
CN117524291A (zh) * 2024-01-05 2024-02-06 长鑫存储技术(西安)有限公司 封装后修复电路、封装后修复方法和存储器装置
CN117524291B (zh) * 2024-01-05 2024-03-29 长鑫存储技术(西安)有限公司 封装后修复电路、封装后修复方法和存储器装置

Also Published As

Publication number Publication date
US20210158888A1 (en) 2021-05-27
US20210398603A1 (en) 2021-12-23
US11694762B2 (en) 2023-07-04
US11139045B2 (en) 2021-10-05

Similar Documents

Publication Publication Date Title
US11694762B2 (en) Memory device with a memory repair mechanism and methods for operating the same
CN113330519B (zh) 用于软封装后修复的设备和方法
CN111833952B (zh) 用于熔丝锁存器冗余的设备和方法
US6741509B2 (en) Semiconductor storage device formed to optimize test technique and redundancy technology
US11232849B2 (en) Memory device with a repair match mechanism and methods for operating the same
CN111833957B (zh) 用于存储器装置的可配置相关联修复地址以及电路
US11015547B2 (en) Apparatuses and methods for storing redundancy repair information for memories
CN111033629B (zh) 在存储器处锁存冗余修复地址的装置和方法
US11869592B2 (en) Apparatuses and methods for decoding addresses for memory
KR101967270B1 (ko) 메모리 장치 및 이의 테스트 방법
US20220382628A1 (en) Semiconductor device with power-saving mode and associated methods and systems
CN111798888B (zh) 用于感测放大器的补偿的设备及方法
US11282569B2 (en) Apparatus with latch balancing mechanism and methods for operating the same
US11069426B1 (en) Memory device with a row repair mechanism and methods for operating the same
CN113362883B (zh) 可配置软封装后修复(sppr)方案
CN116364133A (zh) 存储器***中的并发补偿
CN116386689A (zh) 具有地址可选数据中毒电路***的存储器以及相关联***、装置及方法
US20210365210A1 (en) Apparatuses and methods for data management in a memory device
CN113948148A (zh) 进行选择性地启用的ecc解码的熔丝逻辑
CN115705874A (zh) 一种存储芯片及堆叠芯片
CN116741221A (zh) 用于动态列选择交换的设备和方法
KR20150130608A (ko) 메모리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination