KR20130012925A - 배선기판의 제조방법 - Google Patents

배선기판의 제조방법 Download PDF

Info

Publication number
KR20130012925A
KR20130012925A KR1020120080618A KR20120080618A KR20130012925A KR 20130012925 A KR20130012925 A KR 20130012925A KR 1020120080618 A KR1020120080618 A KR 1020120080618A KR 20120080618 A KR20120080618 A KR 20120080618A KR 20130012925 A KR20130012925 A KR 20130012925A
Authority
KR
South Korea
Prior art keywords
layer
solder resist
resist layer
wiring board
semiconductor chip
Prior art date
Application number
KR1020120080618A
Other languages
English (en)
Other versions
KR101523818B1 (ko
Inventor
가즈나가 히고
다쿠야 도리이
다이스케 야마시타
Original Assignee
니혼도꾸슈도교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니혼도꾸슈도교 가부시키가이샤 filed Critical 니혼도꾸슈도교 가부시키가이샤
Publication of KR20130012925A publication Critical patent/KR20130012925A/ko
Application granted granted Critical
Publication of KR101523818B1 publication Critical patent/KR101523818B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/02—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by a sequence of laminating steps, e.g. by adding new layers at consecutive laminating stations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2309/00—Parameters for the laminating or treatment process; Apparatus details
    • B32B2309/08—Dimensions, e.g. volume
    • B32B2309/10—Dimensions, e.g. volume linear, e.g. length, distance, width
    • B32B2309/105—Thickness
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

(과제) 접속 신뢰성이 우수한 배선기판의 제조방법을 제공한다.
(해결수단) 본 발명에 관한 배선기판의 제조방법은, 표면 및 이면을 가지며, 표면에 반도체 칩이 실장되는 배선기판의 제조방법으로서, 도체층 및 수지 절연층을 각각 1층 이상 적층하고, 표면측 및 이면측의 표층에 각각 적어도 1 이상의 접속단자를 가지는 빌드업층을 형성하는 공정과, 표면측의 빌드업층 상에 필름 형상의 제 1 솔더 레지스트를 적층하여 제 1 솔더 레지스트층을 형성하고, 이면측의 빌드업층 상에 제 1 솔더 레지스트층보다도 두께가 두꺼운 필름 형상의 제 2 솔더 레지스트를 적층하여 제 2 솔더 레지스트층을 형성하는 공정을 가진다.

Description

배선기판의 제조방법{Method For Manufacturing Wiring Board}
본 발명은 배선기판의 제조방법에 관한 것으로서, 특히 표면측에 반도체 칩이 실장되고, 이면측을 마더보드나 소켓 등에 실장하는 배선기판의 제조방법에 관한 것이다.
배선기판에는 여러 종류의 것이 있으며, 예를 들면 표면에 반도체 칩이 접속하는 접속단자가 형성되고, 이면에 마더보드나 소켓 등(이하, "마더보드 등"이라 한다)이 접속하는 접속단자가 형성된 것이 있다. 이와 같은 배선기판은 통상 코어기판의 표면 및 이면에 도체층과 수지 절연층을 적층하여 빌드업층을 형성하고, 상기 빌드업층 상에 접속단자 등의 납땜이 필요한 부분만을 노출시킨 상태로 솔더 레지스트층이 형성되어 있다(예를 들면, 특허문헌 1 참조).
특허문헌 1 : 일본국 특허공개 2009-206446호 공보
종래에 있어서, 반도체 칩과 배선기판의 접속은 플립 칩 방식, 즉 어레이 형상으로 늘어선 솔더 범프라 불리우는 돌기 형상의 단자에 의해서 접속하는 것이 일반적이었다. 그러나, 근래에는 반도체 칩의 고집적화 및 고밀도화가 진행되고 있어 보다 고밀도로 접속단자를 실장할 수 있는 Cu-Pillar(이하, "Cu필러"라 한다)를 이용한 접속방식이 반도체 칩과 배선기판의 접속에 이용되도록 되고 있다.
그런데, 종래의 배선기판에서는 솔더 레지스트층을 스크린 인쇄법 또는 롤 코다법에 의해서 빌드업층 상에 적층하고 있기 때문에, 솔더 레지스트층의 두께가 배선기판의 표면 및 이면에서 같게 되어 있다. 그러나, 표면측의 솔더 레지스트층이 두꺼우면 Cu필러가 배선기판의 접속단자까지 이르지 못하여 접촉불량을 일으킬 우려가 있다. 그러므로, 반도체 칩과 배선기판을 Cu필러로 접속할 경우에는 솔더 레지스트층을 얇게 할 필요가 있다. 한편, 배선기판과 마더보드 등은 이면측의 솔더 레지스트층의 개구에서 노출된 접속단자 상에 형성되는 솔더 볼을 통해서 접속되어 있다. 이와 같이 접속단자 상에 솔더 볼이 형성된 BGA(Ball Grid Array) 기판에서는 솔더 볼을 접속단자 상에 확실하게 접속하기 위해서, 솔더 레지스트층을 어느 정도 두껍게 할 필요가 있다. 솔더 레지스트층이 얇으면 솔더 볼이 잘 형성되지 않아 접속 신뢰성이 저하된다.
즉, 솔더 레지스트층이 두꺼우면 반도체 칩과 배선기판의 접속 신뢰성이 저하되고, 솔더 레지스트층이 얇으면 배선기판과 마더보드 등의 접속 신뢰성이 저하된다.
본 발명은 상기한 사정에 대처하기 위해서 이루어진 것으로서, 접속 신뢰성이 우수한 배선기판의 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명은, 표면 및 이면을 가지며, 표면에 반도체 칩이 실장되는 배선기판의 제조방법으로서, 도체층 및 수지 절연층을 각각 1층 이상 적층하고, 표면측 및 이면측의 표층에 각각 적어도 1 이상의 접속단자를 가지는 빌드업층을 형성하는 공정과; 표면측의 상기 빌드업층 상에 필름 형상의 제 1 솔더 레지스트를 적층하여 제 1 솔더 레지스트층을 형성하고, 이면측의 상기 빌드업층 상에 상기 제 1 솔더 레지스트층보다도 두께가 두꺼운 필름 형상의 제 2 솔더 레지스트를 적층하여 제 2 솔더 레지스트층을 형성하는 공정;을 가지는 것을 특징으로 한다.
본 발명에 의하면, 표면측의 빌드업층 상에 필름 형상의 제 1 솔더 레지스트를 적층하여 제 1 솔더 레지스트층을 형성하고, 이면측의 빌드업층 상에 제 1 솔더 레지스트층보다도 두께가 두꺼운 필름 형상의 제 2 솔더 레지스트를 적층하여 제 2 솔더 레지스트층을 형성하도록 하였기 때문에, 반도체 칩 및 마더보드 등과의 접속 신뢰성이 우수한 배선기판을 제조할 수 있다.
또, 필름 형상의 솔더 레지스트를 빌드업층 상에 적층하여 솔더 레지스트층을 형성하고 있기 때문에, 솔더 레지스트를 빌드업층 상에 도포하는 경우에 비해서 형성되는 솔더 레지스트층의 두께가 균일하게 된다. 따라서, 반도체 칩 및 마더보드 등과의 접속 신뢰성이 향상된다. 또, 솔더 레지스트가 필름 형상이기 때문에, 취급성이 우수하고, 표면측과 이면측에서 서로 다른 두께의 솔더 레지스트층을 형성하는 것이 용이하게 된다.
또한, 본 발명의 일 형태에서는, 상기 제 1 솔더 레지스트층에 상기 빌드업층의 표면측의 상기 접속단자의 표면 및 측면을 노출시키기 위한 제 1 개구를 형성하고, 상기 제 2 솔더 레지스트층에 상기 빌드업층의 이면측의 상기 접속단자의 표면의 일부를 노출시키기 위한 제 2 개구를 형성할 수 있다.
즉, 본 발명의 일 형태에서는, 반도체 칩이 접속되는 배선기판의 표면측에 적층되는 솔더 레지스트의 개구(제 1 개구)는 접속단자의 표면 및 측면이 노출된 이른바 NSMD(Non-Solder Mask Defined) 형상으로 되어 있고, 마더보드 등이 접속되는 배선기판의 이면측에 적층되는 솔더 레지스트의 개구(제 2 개구)는, 접속단자의 표면의 일부가 노출된 이른바 SMD(Solder Mask Defined) 형상으로 되어 있다.
반도체 칩의 Cu필러와 접속되는 배선기판의 표면측은 협피치(finepitch)에 대응하기 위해서 솔더 레지스트층의 개구(제 1 개구)를 NSMD 형상으로 할 필요가 있다. 그러나, 배선기판의 이면측은 표면측 만큼의 협피치가 요구되지 않는다. 그러므로, 배선기판의 이면측의 솔더 레지스트의 개구(제 2 개구)를 접속 신뢰성이 높은 SMD 형상으로 함으로써 마더보드 등과의 접속 신뢰성을 향상시킬 수 있다.
또, 본 발명의 다른 형태에서는, 상기 제 1 솔더 레지스트층 상에 필름 형상의 제 3 솔더 레지스트를 적층하여 제 3 솔더 레지스트층을 형성하고, 상기 제 3 솔더 레지스트층에 상기 반도체 칩의 실장영역을 둘러싸는 제 3 개구를 형성할 수 있다.
빌드업층 상에 적층되는 솔더 레지스트층이 얇으면, 빌드업층의 도체층이 노출될 우려가 있다. 한편, 배선기판의 표면에 실장되는 반도체 칩과의 접속 신뢰성을 확보하기 위해서는 반도체 칩의 실장영역에 있어서 솔더 레지스트층이 얇게 되어 있으면 좋다. 그러므로, 반도체 칩의 실장영역 이외의 영역에 솔더 레지스트층을 더 적층함으로써 솔더 레지스트층의 두께를 확보할 수 있어 빌드업층의 도체층이 노출될 우려를 저감할 수 있다.
또한, 본 발명의 또 다른 형태에서는, 상기 제 3 솔더 레지스트층을 형성할 경우, 상기 제 1 개구가 형성된 상기 제 1 솔더 레지스트층 상에 상기 필름 형상의 제 3 솔더 레지스트를 적층할 수 있다.
상기 제 3 솔더 레지스트층을 형성할 때에, 상기 제 1 개구가 형성된 상기 제 1 솔더 레지스트층 상에 상기 필름 형상의 제 3 솔더 레지스트를 적층함으로써 제조공정이 간략화되기 때문에, 배선기판의 제조 코스트를 억제할 수 있다.
이상 설명한 바와 같이, 본 발명에 의하면 접속 신뢰성이 우수한 배선기판의 제조방법을 제공할 수 있다.
도 1은 실시형태에 관한 배선기판의 평면도(표면측)
도 2는 실시형태에 관한 배선기판의 이면도(이면측)
도 3은 실시형태에 관한 배선기판의 단면도
도 4는 실시형태에 관한 배선기판의 일부 확대 단면도
도 5는 실시형태의 변형예에 관한 배선기판의 평면도(표면측)
도 6은 실시형태의 변형예에 관한 배선기판의 일부 확대 단면도
이하, 본 발명의 실시형태에 대해서 도면을 참조하면서 상세하게 설명한다. 또한, 이하의 설명에서는 코어기판 상에 빌드업층을 형성한 배선기판을 예로 하여 본 발명의 실시형태를 설명하는데, 일방의 주면(主面)이 반도체 칩과 접속되고 타방의 주면이 마더보드나 소켓 등에 접속되는 배선기판이라면 좋고, 예를 들면 코어기판을 가지지 않는 배선기판이어도 좋다.
≪실시형태≫
도 1은 본 실시형태에 있어서의 배선기판(1)의 평면도(표면측)이다. 도 2는 본 실시형태에 있어서의 배선기판(1)의 이면도(이면측)이다. 도 3은 도 1의 I-I선을 따르는 배선기판(1)의 단면도이다. 도 4는 배선기판(1)의 일부 확대 단면도이다. 또한, 도 3 및 도 4에서는 반도체 칩(S)이 실장된 상태에서의 단면도를 나타내었다. 또, 이하의 설명에서는 반도체 칩(S)이 접속되는 측을 표면측이라 하고, 마더보드나 소켓 등(이하, "마더보드 등"이라 한다)이 접속되는 측을 이면측이라 한다.
〈배선기판(1)의 구성〉
도 1~도 4에 나타내는 배선기판(1)은 코어기판(2)과, 코어기판(2)의 표면측 및 이면측에 형성된 빌드업층(3)(표면측) 및 빌드업층(13)(이면측)과, 빌드업층(3) 상에 형성된 솔더 레지스트층(4)(표면측)과, 빌드업층(13) 상에 형성된 솔더 레지스트층(14)(이면측)과, 솔더 레지스트층(4) 상에 형성된 솔더 레지스트층(5)을 구비하고 있다.
코어기판(2)은 내열성 수지판(예를 들면, 비스말레이미드 트리아진 수지판)이나 섬유 강화 수지판(예를 들면, 유리 섬유 강화 에폭시 수지) 등으로 구성된 판상의 수지제 기판이다. 코어기판(2)의 표면 및 이면에는 금속 배선(L1,L11)을 이루는 코어 도체층(21,22)이 각각 형성되어 있다. 또, 코어기판(2)에는 드릴 등에 의해 천공된 스루홀(23)이 형성되고, 그 내벽면에는 코어 도체층(21,22)을 서로 도통시키는 스루홀 도체(24)가 형성되어 있다. 또한, 스루홀(23)은 에폭시 수지 등의 수지제 구멍 매립재(25)에 의해서 충전되어 있다.
〈표면측의 구성〉
빌드업층(3)은 코어기판(2)의 표면측에 적층된 도체층(31,32) 및 수지 절연층(33,34)으로 이루어진다. 수지 절연층(33)은 열경화성 수지 조성물로 이루어지며, 표면에 금속 배선(L2)을 이루는 도체층(31)이 형성되어 있다. 또, 수지 절연층(33)에는 코어 도체층(21)과 도체층(31)을 전기적으로 접속하는 비아(35)가 형성되어 있다. 수지 절연층(34)은 열경화성 수지 조성물로 이루어지며, 표층에 1 이상의 접속단자(T1)를 가지는 도체층(32)이 형성되어 있다. 또, 수지 절연층(34)에는 도체층(31)과 도체층(32)을 전기적으로 접속하는 비아(36)가 형성되어 있다.
비아(35,36)는 각각 비아 홀(37a)과 그 내주면에 형성된 비아 도체(37b)와, 저면측에서 비아 도체(37b)와 도통하도록 형성된 비아 패드(37c)와, 비아 패드(37c)의 반대측에서 비아 도체(37b)의 개구 주연(周緣)에서부터 외측으로 향해서 돌출되는 비아 랜드(37d)를 가지고 있다. 또, 접속단자(T1)는 반도체 칩(S)이 접속하는 접속단자이다. 접속단자(T1)는 반도체 칩(S)의 실장영역(R)의 내측 둘레를 따라서 배치된 이른바 페리페럴(peripheral) 전극이다. 반도체 칩(S)은 상기 접속단자(T1)와 전기적으로 접속됨으로써 배선기판(1)에 실장된다. 또한, 반도체 칩(S)을 배선기판(1)에 실장할 때에는 반도체 칩(S)의 기둥 형상 단자인 Cu-Pillar{이하, 'Cu필러(C)'라 한다}에 도포된 솔더를 리플로우 함으로써 반도체 칩(S)의 Cu필러(C)와 접속단자(T1)를 전기적으로 접속한다.
솔더 레지스트층(4)은 필름 형상의 솔더 레지스트를 빌드업층(3)의 표면 상에 적층하여 형성되어 있다. 상술한 바와 같이, 본 실시형태에서는 반도체 칩(S)의 Cu필러(C)가 배선기판(1)의 접속단자(T1)와 접속한다. 그러므로, 솔더 레지스트층(4)의 두께는 Cu필러(C)의 길이에 맞춰서 얇게 형성되어 있다. 솔더 레지스트층(4)의 두께는, 예를 들면 최대 두께 15㎛, 평균 두께 8㎛이다. 또한, 여기서 평균 두께란 복수 점(点)(예를 들면, 1㎜ 간격)에서 측정한 솔더 레지스트층의 두께를 평균한 값이다.
또, 솔더 레지스트층(4)에는 반도체 칩(S)의 실장영역(R)의 내측 둘레를 따라서 배치된 접속단자(T1)를 노출시키는 개구(41)가 형성되어 있다. 그리고, 각 접속단자(T1)의 표면 및 측면은 상기 개구(41)에 의해서 솔더 레지스트층(4)에서 노출된 상태로 되어 있다. 즉, 솔더 레지스트층(4)의 개구(41)는 협피치(finepitch)에 대응한 각 접속단자(T1)의 표면 및 측면을 노출시킨 NSMD 형상으로 되어 있다.
솔더 레지스트층(5)은 필름 형상의 솔더 레지스트를 솔더 레지스트층(4)의 표면 상에 적층하여 형성되어 있다. 솔더 레지스트층(5)에는 반도체 칩(S)의 실장영역을 둘러싸는 개구(51)가 형성되어 있다. 솔더 레지스트층(4) 상에 솔더 레지스트층(5)를 형성함으로써 하지(下地)인 도체층(32)이 노출되는 것을 방지할 수 있다. 또, 솔더 레지스트층(5)은 반도체 칩(S)을 실장한 후, 반도체 칩(S)과의 사이로 흘려 넣는 언더필(U)이 반도체 칩(S)의 실장영역 밖으로 흘러 나오는 것을 방지할 수 있다. 또한, 솔더 레지스트층(5)의 두께는, 예를 들면, 15~20㎛이다.
또한, 솔더 레지스트층(4,5)으로서 필름 형상의 솔더 레지스트를 이용함으로써, 잉크 형태의 솔더 레지스트(예를 들면, 와니스)를 도포한 경우에 비해서 솔더 레지스트층의 두께를 균일하게 유지할 수 있다.
〈이면측의 구성〉
빌드업층(13)은 코어기판(2)의 이면측에 적층된 도체층(131,132) 및 수지 절연층(133,134)으로 이루어진다. 수지 절연층(133)은 열경화성 수지 조성물로 이루어지며, 이면에 금속 배선(L12)을 이루는 도체층(131)이 형성되어 있다. 또, 수지 절연층(133)에는 코어 도체층(22)과 도체층(131)을 전기적으로 접속하는 비아(135)가 형성되어 있다. 수지 절연층(134)은 열경화성 수지 조성물로 이루어지며, 표층에 1 이상의 접속단자(T11)를 가지는 도체층(132)이 형성되어 있다. 또, 수지 절연층(134)에는 도체층(131)과 도체층(132)을 전기적으로 접속하는 비아(136)가 형성되어 있다.
비아(135,136)는 각각 비아 홀(137a)과 그 내주면에 형성된 비아 도체(137b)와, 저면측에서 비아 도체(137b)와 도통하도록 형성된 비아 패드(137c)와, 비아 패드(137c)의 반대측에서 비아 도체(137b)의 개구 주연에서부터 외측으로 향해서 돌출되는 비아 랜드(137d)를 가지고 있다. 또, 접속단자(T11)는 배선기판(1)을 마더보드 등에 접속하기 위한 이면 랜드(BGA패드)로서 이용되는 것으로서, 배선기판(1)의 대략 중앙부를 제외한 외주 영역에 형성되되, 상기 중앙부를 둘러싸도록 직사각 형상으로 배열되어 있다.
솔더 레지스트층(14)은 필름 형상의 솔더 레지스트를 빌드업층(13)의 표면 상에 적층하여 형성되어 있다. 솔더 레지스트층(14)에는 각 접속단자(T11)의 표면의 일부를 노출시키는 개구(141)가 형성되어 있다. 그러므로, 각 접속단자(T11)는 표면의 일부가 개구(141)에 의해서 솔더 레지스트층(14)에서 노출된 상태로 되어 있다. 즉, 솔더 레지스트층(14)의 개구(141)는 각 접속단자(T11)의 표면의 일부를 노출시킨 SMD 형상으로 되어 있다. 또한, 솔더 레지스트층(4)의 개구(41)와는 달리 솔더 레지스트층(14)의 개구(141)는 각 접속단자(T11)마다 형성되어 있다.
상술한 바와 같이, 본 실시형태에서는, 각 접속단자(T11)의 사이는 각 접속단자(T1)의 사이만큼 협피치로 되어 있지 않다. 그러므로, 솔더 레지스트층(14)의 개구(141)는 각 접속단자(T11)의 표면의 일부를 노출시킨 SMD 형상으로 할 수 있다. 솔더 레지스트층(14)의 개구(141)의 형상을 SMD 형상으로 함으로써, 마더보드 등과의 접속 신뢰성을 향상시킬 수 있다.
또, 솔더 레지스트층(14)은 솔더 레지스트층(4)보다도 두껍게 되어 있다. 솔더 레지스트층(14)의 두께는 예를 들면 25㎛이다. 솔더 레지스트층(14)을 두껍게 함으로써, 인쇄법에 의해서 접속단자(T11) 상에 형성되는 솔더 볼(15)의 접속 신뢰성을 향상시킬 수 있다. 또, 솔더 레지스트층(14)을 두껍게 함으로써, 하지(下地)인 도체층(132)이 노출되는 것을 방지할 수 있다.
또한, 개구(141) 내에는 예를 들면 Sn-Ag, Sn-Cu, Sn-Ag-Cu, Sn-Sb 등의 실질적으로 Pb을 함유하지 않는 솔더로 이루어지는 솔더 볼(15)이 접속단자(T11)와 전기적으로 접속되도록 형성되어 있다. 또한, 배선기판(1)의 마더보드 등에 대한 실장은 배선기판(1)의 솔더 볼(15)을 리플로우 함으로써 행해진다.
또한, 솔더 레지스트층(14)으로서 필름 형상의 솔더 레지스트를 이용함으로써, 잉크 형태의 솔더 레지스트(예를 들면, 와니스)를 도포한 경우에 비해서 솔더 레지스트층의 두께를 균일하게 유지할 수 있다.
〈배선기판의 제조방법〉
이어서, 본 발명의 배선기판(1)의 제조방법에 대해서 설명한다. 또한, 본 실시형태에서는 빌드업층(3,13)이 세미 애디티브법에 의해서 형성되는데, 다른 수법(예를 들면, 서브트랙티브법)에 의해서 형성하여도 좋다. 이하, 배선기판(1)의 제조방법에 대해서 설명한다.
(코어기판 공정)
판 형상의 수지제 기판의 표면 및 이면에 동박이 점착된 동장 적층판을 준비한다. 또, 동장 적층판에 대해서 드릴을 이용하여 펀칭가공을 실시하여 스루홀(23)이 되는 관통구멍을 소정 위치에 미리 형성하여 둔다. 그리고, 종래의 공지수법에 따라서 무전해 구리 도금 및 전해 구리 도금을 실시함으로써 스루홀(23) 내벽에 스루홀 도체(24)를 형성하고, 동장 적층판의 양면에 구리 도금층을 형성한다.
그 후, 스루홀 도체(24) 내를 에폭시 수지 등의 수지제 구멍 매립재(25)로 충전한다. 또한, 동장 적층판의 양면의 동박 상에 형성된 구리 도금을 소망하는 형상으로 에칭하여 동장 적층판의 표면 및 이면에 금속 배선(L1,L11)을 이루는 코어 도체층(21,22)을 각각 형성한 코어기판(2)을 얻는다. 또한, 스루홀(23)을 형성한 후에는 가공부분의 스미어를 제거하는 디스미어 처리를 실시하는 것이 바람직하다.
(빌드업 공정)
코어기판(2)의 표면 및 이면에 수지 절연층(33,133)이 되는 에폭시 수지를 주성분으로 하는 필름 형상의 절연 수지재료를 각각 겹쳐지게 배치한다. 그리고, 이 적층물을 진공 압착 열 프레스기로 가압 가열하여 필름 형상의 절연 수지재료를 열경화시키면서 압착한다.
그 다음, 종래의 주지된 레이저 가공장치를 이용하여 레이저 조사를 실시함으로써, 수지 절연층(33,133)에 비아 홀(37a,137a)을 각각 형성한다(펀칭공정).
계속해서, 수지 절연층(33,133)의 표면을 조화(粗化)한 후, 무전해 도금을 실시하여 비아 홀(37a,137a)의 내벽을 포함하는 수지 절연층(33,133) 상에 무전해 구리 도금층을 형성한다. 그 다음, 포토레지스트를 수지 절연층(33,133) 상에 형성된 무전해 구리 도금층 상에 라미네이트하고, 노광·현상을 실시하여 소망하는 형상으로 도금 레지스트를 형성한다.
그 후, 상기 도금 레지스트를 마스크로 하여, 전해 도금에 의해서 구리를 도금하여 소망하는 구리 도금 패턴을 얻는다. 그 다음, 도금 레지스트를 박리하고, 도금 레지스트 아래에 존재하고 있던 무전해 구리 도금층을 제거하여 금속 배선(L2,L12)을 이루는 도체층(31,131)을 형성한다. 또, 이 때에 비아 도체(37b,137b), 비아 패드(37c,137c) 및 비아 랜드(37d,137d)로 이루어지는 비아(35,135)도 형성한다.
그 다음, 도체층(31,131) 상에 수지 절연층(34,134)이 되는 에폭시 수지를 주성분으로 하는 필름 형상의 절연 수지재료를 각각 겹쳐지게 배치한다. 그리고, 이 적층물을 진공 압착 열 프레스기로 가압 가열하여 필름 형상의 절연 수지재료를 열경화시키면서 압착한다. 그 다음, 종래의 주지된 레이저 가공장치를 이용하여 레이저 조사를 실시함으로써, 수지 절연층(34,134)에 비아 홀(37a,137a)을 각각 형성한다(펀칭공정).
계속해서, 도체층(31,131)을 형성하였을 때와 마찬가지로 세미 애디티브법에 따라서 비아 홀(37a,137a)이 형성된 수지 절연층(34,134) 상에 접속단자(T1,T11)를 가지는 도체층(32,132)을 각각 형성한다.
(솔더 레지스트층 공정)
표층에 접속단자(T1,T11)를 각각 가지는 빌드업층(3,13) 상에 각각 필름 형상의 솔더 레지스트를 프레스하여 적층한다. 여기서, 빌드업층(13) 상에 적층되는 필름 형상의 솔더 레지스트는 빌드업층(3) 상에 적층되는 필름 형상의 솔더 레지스트보다도 두껍다.
빌드업층(3,13) 상에 각각 적층된 필름 형상의 솔더 레지스트를 노광·현상하여, 각 접속단자(T1)의 표면 및 측면을 노출시키는 NSMD 형상의 개구(41)가 형성된 솔더 레지스트층(4)과, 각 접속단자(T11)의 표면의 일부를 노출시키는 SMD 형상의 개구(141)가 형성된 솔더 레지스트층(14)을 얻는다.
그 다음, 솔더 레지스트층(4) 상에 필름 형상의 솔더 레지스트를 프레스하여 적층하고, 이 필름 형상의 솔더 레지스트를 노광·현상하여 반도체 칩(S)의 실장영역을 둘러싸는 개구(51)가 형성된 솔더 레지스트층(5)를 얻는다.
(백 앤드 공정(Back end process))
솔더 인쇄에 의해서 솔더 레지스트층(14)에 형성된 개구(141)에서 노출된 접속단자(T11)의 표면에 솔더 페이스트를 도포한 후, 소정의 온도와 시간으로 리플로우를 실시하여 접속단자(T11)와 전기적으로 접속된 솔더 볼(15)를 형성한다.
(반도체 칩(S)의 실장)
반도체 칩(S)은, 반도체 칩(S)의 Cu필러(C)에 도포된 솔더를 리플로우 함으로써 배선기판(1)에 실장된다. 그 후, 반도체 칩(S)과 배선기판(1) 사이에 언더필(U)를 흘려 넣는다.
(마더보드 등에 대한 실장)
배선기판(1)은, 배선기판(1)의 솔더 볼(15)를 리플로우 함으로써 마더보드 등에 실장된다.
≪실시형태의 변형예≫
도 5는 실시형태의 변형예에 관한 배선기판(1A)의 평면도(표면측)이다. 도 6은 배선기판(1A)의 일부 확대 단면도이다. 또한, 도 5에서는 반도체 칩(S)의 도시를 생략하였다.
도 1~도 4를 참조하여 설명한 상기 실시형태에서는 솔더 레지스트층(4)에 반도체 칩(S)의 실장영역(R)의 내측 둘레를 따라서 배치된 접속단자(T1)를 노출시키는 개구(41)가 1개만 형성된 배선기판(1)에 대해서 설명하였다.
그러나, 도 5 및 도 6에 나타낸 바와 같이, 반도체 칩(S)과 접속되는 접속단자(T2)의 형상을 띠형상으로 하고, 이 띠형상의 접속단자(T2)의 일부를 노출시키는 복수의 개구(41A~41D)를 반도체 칩(S)의 실장영역(R)의 주변부에 형성하도록 하여도 좋다. 또한, 도 5 및 도 6에서는 도시하지 않았으나 필름 형상의 솔더 레지스트를 솔더 레지스트층(4)의 표면 상에 적층하여 솔더 레지스트층(5)을 형성하고, 이 솔더 레지스트층(5)에 반도체 칩(S)의 실장영역(R)을 둘러싸는 개구(51)를 형성하여도 좋다. 그 외의 구성에 대해서는 도 1~도 4를 참조하여 설명한 배선기판(1)의 구성과 같기 때문에, 동일한 구성에 대해서는 동일한 부호를 붙이고 그 중복설명을 생략한다.
[실시예]
본 발명자들은 상술한 배선기판(1)의 제조방법에 의거하여 다음의 표 1에 나타내는 4개의 시료(샘플) A~D를 작성하고, 각각의 시료 A~D에 대한 평가시험을 실시하였다. 또한, 반도체 칩의 Cu필러가 접속되는 접속단자(T1)는 50㎛ 피치로 빌드업층(3)의 표층에 형성되어 있다. 또한, 표 1에 있어서의 "표면 SR층 두께"란 솔더 레지스트층(4)의 평균 두께이다. 또, 표 1에 있어서의 "이면 SR층 두께"란 솔더 레지스트층(14)의 평균 두께이다.

 시 료
시료 A 시료 B 시료 C 시료 D

항목
 SR 도포방법 잉크 잉크 필름 필름
표면 SR층 두께 25㎛ 8㎛ 8㎛ 8㎛
이면 SR층 두께 25㎛ 8㎛ 8㎛ 25㎛
우선, 각 시료 A~D에 대해서 설명한다. 또한, 1㎜ 간격으로 측정된 솔더 레지스트층(4,14)의 두께를 평균한 것을 평균 두께로 하였다.
(시료 A)
시료 A는 잉크 형태의 솔더 레지스트를 도포하여 솔더 레지스트층(4,14)을 형성한 시료이다. 솔더 레지스트층(4,14)의 평균 두께는 각각 25㎛, 25㎛이다.
(시료 B)
시료 B는 잉크 형태의 솔더 레지스트를 도포하여 솔더 레지스트층(4,14)을 형성한 시료이다. 솔더 레지스트층(4,14)의 평균 두께는 각각 8㎛, 8㎛이다.
(시료 C)
시료 C는 필름 형상의 솔더 레지스트를 프레스에 의해서 적층하여 솔더 레지스트층(4,14)을 형성한 시료이다. 솔더 레지스트층(4,14)의 평균 두께는 각각 8㎛, 8㎛이다.
(시료 D)
시료 D는 필름 형상의 솔더 레지스트를 프레스에 의해서 적층하여 솔더 레지스트층(4,14)을 형성한 시료이다. 솔더 레지스트층(4,14)의 평균 두께는 각각 8㎛, 25㎛이다.
표 2는 상기한 바와 같이 하여 작성한 시료 A~D의 평가 결과이다.

 시료
시료 A 시료 B 시료 C 시료 D

항목
 SR 형성 수율 100% 50%(하지 노출) 100% 100%
칩 실장 수율 50% 100% 100% 100%
신뢰성 시험결과 Pass NG NG Pass
표 2에 있어서의 "SR 형성 수율(yield)"이란 솔더 레지스트층(4,14)이 각각 빌드업층(3,13) 상에 정상적으로 형성되어 있는지 아닌지를 평가한 것이다. 구체적으로는 솔더 레지스트층(4,14)의 하지(下地)인 도체층(32,132)이 솔더 레지스트층에서 노출되어 있는 경우를 'NG'로 하였다.
표 2에 있어서의 "칩 실장 수율"이란 반도체 칩과의 접속 신뢰성을 평가한 것이다. 구체적으로는 시료 A~D의 배선기판에 반도체 칩을 실장하고, 각 단자 간의 도통 테스트를 실시하되 도통이 없는 경우를 'NG'로 하였다.
표 2에 있어서의 "신뢰성 시험결과"란 마더보드 등과의 접속 신뢰성을 평가한 것이다. 구체적으로는 시료 A~D의 배선기판을 마더보드에 접속하고, 각 단자 간의 도통 테스트를 실시하되 도통이 없는 경우를 'NG'로 하였다.
표 2의 결과로부터, 시료 A는 "칩 실장 수율"이 50%인 것을 확인할 수 있었다. 이것은 반도체 칩이 구비하는 Cu필러의 길이에 대해서 시료 A의 표면측에 형성된 솔더 레지스트층(4)이 너무 두껍기 때문에, 시료 A에 실장된 반도체 칩의 Cu필러와 시료 A의 접속단자가 정상적으로 접속되어 있지 않기 때문이다.
표 2의 결과로부터, 시료 B는 "SR 형성 수율"이 50%인 것을 확인할 수 있었다. 이것은 시료 B의 이면측에 형성된 솔더 레지스트층(14)이 얇기 때문에, 하지인 도체층(132)이 솔더 레지스트층(14)에서 노출되어 있기 때문이다. 또, 시료 B는 "신뢰성 시험결과"가 NG인 것을 확인할 수 있었다. 이것은 시료 B의 이면측에 형성된 솔더 레지스트층(14)이 얇기 때문에, 접속단자(T11) 상에 형성되는 솔더 볼(15)이 정상적으로 형성되지 않았기 때문이다.
표 2의 결과로부터, 시료 C는 "신뢰성 시험결과"가 NG인 것을 확인할 수 있었다. 이것은 시료 B의 이면측에 형성된 솔더 레지스트층(14)이 얇기 때문에, 접속단자(T11) 상에 형성되는 솔더 볼(15)이 정상적으로 형성되지 않았기 때문이다.
표 2의 결과로부터, 시료 D는 "SR 형성 수율", "칩 실장 수율", "신뢰성 시험결과"의 모든 평가가 정상적인 것을 확인할 수 있었다. 즉, 본 발명의 제조방법에 의해서 배선기판을 제조함으로써, 반도체 칩 및 마더보드 등과의 접속 신뢰성이 우수한 배선기판을 제조할 수 있는 것을 알 수 있었다.
이상, 본 발명을 구체적인 예를 들면서 상세하게 설명하였으나, 본 발명은 상기한 내용에 한정되는 것이 아니며, 본 발명의 범주를 일탈하지 않는 한 모든 변형이나 변경이 가능하다. 예를 들면, 상기 구체적인 예에서는 배선기판(1)이 BGA 기판인 형태에 대해서 설명하였으나, 솔더 볼(15) 대신에 핀 혹은 랜드를 형성한 이른바 PGA(Pin Grid Array) 기판 혹은 LGA(Land Grid Array) 기판으로 하여도 좋다.
1 - 배선기판 2 - 코어기판
3,13 - 빌드업층 4,5,14 - 솔더 레지스트층
15 - 솔더 볼 21,22 - 코어 도체층
23 - 스루홀 24 - 스루홀 도체
25 - 수지제 구멍 매립재 31,32,131,132 - 도체층
33,34,133,134 - 수지 절연층 35,36,135,136 - 비아
37a,137a - 비아 홀 37b,137b - 비아 도체
37c,137c - 비아 패드 37d,137d - 비아 랜드
41,51,141 - 개구 L1,L2,L11,L12 - 금속 배선
R - 실장영역 S - 반도체 칩
T1,T2,T11 - 접속단자

Claims (5)

  1. 표면 및 이면을 가지며, 상기 표면에 반도체 칩이 실장되는 배선기판의 제조방법으로서,
    도체층 및 수지 절연층을 각각 1층 이상 적층하고, 표면측 및 이면측의 표층에 각각 적어도 1 이상의 접속단자(T1,T11)를 가지는 빌드업층(3,13)을 형성하는 공정과,
    표면측의 상기 빌드업층(3) 상에 필름 형상의 제 1 솔더 레지스트를 적층하여 제 1 솔더 레지스트층(4)을 형성하고, 이면측의 상기 빌드업층(13) 상에 상기 제 1 솔더 레지스트층보다도 두께가 두꺼운 필름 형상의 제 2 솔더 레지스트를 적층하여 제 2 솔더 레지스트층(14)을 형성하는 공정을 가지는 배선기판의 제조방법.
  2. 청구항 1에 있어서,
    상기 제 1 솔더 레지스트층(4)에 상기 빌드업층(3)의 표면측의 상기 접속단자(T1)의 표면 및 측면을 노출시키기 위한 제 1 개구(41)를 형성하고, 상기 제 2 솔더 레지스트층(14)에 상기 빌드업층(13)의 이면측의 상기 접속단자(T11)의 표면의 일부를 노출시키기 위한 제 2 개구(141)를 형성하는 공정을 더 가지는 것을 특징으로 하는 배선기판의 제조방법.
  3. 청구항 2에 있어서,
    상기 제 1 솔더 레지스트층(4) 상에 필름 형상의 제 3 솔더 레지스트를 적층하여 제 3 솔더 레지스트층(5)을 형성하는 공정과,
    상기 제 3 솔더 레지스트층(5)에 상기 반도체 칩의 실장영역을 둘러싸는 제 3 개구(51)를 형성하는 공정을 더 가지는 것을 특징으로 하는 배선기판의 제조방법.
  4. 청구항 3에 있어서,
    상기 제 3 솔더 레지스트층(5)을 형성하는 공정은, 상기 제 1 개구(41)가 형성된 상기 제 1 솔더 레지스트층(4) 상에 상기 필름 형상의 제 3 솔더 레지스트를 적층하는 것을 특징으로 하는 배선기판의 제조방법.
  5. 청구항 1에 있어서,
    상기 빌드업층(3,13)을 형성하는 공정에서는, 코어기판(2)의 표면 및 이면에 상기 도체층 및 수지 절연층을 각각 1층 이상 적층하는 것을 특징으로 하는 배선기판의 제조방법.
KR1020120080618A 2011-07-25 2012-07-24 배선기판의 제조방법 KR101523818B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011161876 2011-07-25
JPJP-P-2011-161876 2011-07-25
JPJP-P-2012-013904 2012-01-26
JP2012013904A JP2013048205A (ja) 2011-07-25 2012-01-26 配線基板の製造方法

Publications (2)

Publication Number Publication Date
KR20130012925A true KR20130012925A (ko) 2013-02-05
KR101523818B1 KR101523818B1 (ko) 2015-05-28

Family

ID=47596250

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120080618A KR101523818B1 (ko) 2011-07-25 2012-07-24 배선기판의 제조방법

Country Status (4)

Country Link
US (1) US20130025782A1 (ko)
JP (1) JP2013048205A (ko)
KR (1) KR101523818B1 (ko)
TW (1) TWI491332B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140083580A (ko) * 2012-12-26 2014-07-04 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2015106615A (ja) * 2013-11-29 2015-06-08 イビデン株式会社 プリント配線板、プリント配線板の製造方法
JP2015213124A (ja) * 2014-05-02 2015-11-26 イビデン株式会社 パッケージ基板
JP2016048756A (ja) * 2014-08-28 2016-04-07 マイクロン テクノロジー， インク． 半導体装置
JP2016058673A (ja) * 2014-09-12 2016-04-21 イビデン株式会社 プリント配線板およびその製造方法
KR102434435B1 (ko) 2015-10-26 2022-08-19 삼성전자주식회사 인쇄회로기판 및 이를 가지는 반도체 패키지
KR20190012485A (ko) * 2017-07-27 2019-02-11 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
JP2019114677A (ja) * 2017-12-25 2019-07-11 イビデン株式会社 プリント配線板
JP7001530B2 (ja) * 2018-04-16 2022-01-19 ルネサスエレクトロニクス株式会社 半導体装置
US11439008B2 (en) * 2020-08-13 2022-09-06 Qualcomm Incorporated Package with substrate comprising variable thickness solder resist layer

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226505A (ja) * 1992-02-18 1993-09-03 Ibiden Co Ltd プリント配線板
US6294840B1 (en) * 1999-11-18 2001-09-25 Lsi Logic Corporation Dual-thickness solder mask in integrated circuit package
JP2001244384A (ja) * 2000-02-28 2001-09-07 Matsushita Electric Works Ltd ベアチップ搭載プリント配線基板
JP2002290031A (ja) * 2001-03-23 2002-10-04 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP2004266170A (ja) * 2003-03-04 2004-09-24 Showa Denko Kk プリント配線基板用積層体の製造方法
US6774497B1 (en) * 2003-03-28 2004-08-10 Freescale Semiconductor, Inc. Flip-chip assembly with thin underfill and thick solder mask
JP2004342988A (ja) * 2003-05-19 2004-12-02 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法、及び半導体装置の製造方法
JP2006253315A (ja) * 2005-03-09 2006-09-21 Matsushita Electric Ind Co Ltd 半導体装置
JP5138277B2 (ja) * 2007-05-31 2013-02-06 京セラＳｌｃテクノロジー株式会社 配線基板およびその製造方法
JP5114130B2 (ja) * 2007-08-24 2013-01-09 新光電気工業株式会社 配線基板及びその製造方法、及び半導体装置
JP5144222B2 (ja) * 2007-11-14 2013-02-13 新光電気工業株式会社 配線基板及びその製造方法
US7692313B2 (en) * 2008-03-04 2010-04-06 Powertech Technology Inc. Substrate and semiconductor package for lessening warpage
JP2009218545A (ja) * 2008-03-12 2009-09-24 Ibiden Co Ltd 多層プリント配線板及びその製造方法
JP4991637B2 (ja) * 2008-06-12 2012-08-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
TWI478300B (zh) * 2008-06-23 2015-03-21 Unimicron Technology Corp 覆晶式封裝基板及其製法
US20110024898A1 (en) * 2009-07-31 2011-02-03 Ati Technologies Ulc Method of manufacturing substrates having asymmetric buildup layers
JP2011119655A (ja) * 2009-10-30 2011-06-16 Kyocer Slc Technologies Corp 配線基板およびその製造方法

Also Published As

Publication number Publication date
JP2013048205A (ja) 2013-03-07
TW201316872A (zh) 2013-04-16
US20130025782A1 (en) 2013-01-31
TWI491332B (zh) 2015-07-01
KR101523818B1 (ko) 2015-05-28

Similar Documents

Publication Publication Date Title
KR101523818B1 (ko) 배선기판의 제조방법
US7595454B2 (en) Method of making a circuitized substrate with enhanced circuitry and electrical assembly utilizing said substrate
KR101555460B1 (ko) 배선기판
KR101523478B1 (ko) 배선기판
US20110127076A1 (en) Electronic component-embedded printed circuit board and method of manufacturing the same
KR101523479B1 (ko) 배선기판
US7547577B2 (en) Method of making circuitized substrate with solder paste connections
JP5913063B2 (ja) 配線基板
JPH11233678A (ja) Ｉｃパッケージの製造方法
US8847078B2 (en) Printed wiring board and method for manufacturing printed wiring board
TW201316851A (zh) 配線基板
JP2013105908A (ja) 配線基板
US20100236822A1 (en) Wiring board and method for manufacturing the same
US20120152606A1 (en) Printed wiring board
JP2005277389A (ja) 多層配線基板及び半導体パッケージ
JP2013110329A (ja) コンデンサモジュール内蔵配線基板
TWI511634B (zh) 電路板製作方法
JP5913055B2 (ja) 配線基板
JP2013122963A (ja) 配線基板
JP2014089996A (ja) 配線基板
JP5753521B2 (ja) 配線基板の製造方法
CN117939804A (zh) 一种hdi盲埋通孔线路板的制作方法
JP3323114B2 (ja) 密着力強化穴を有する表面実装用パッド
KR20110034427A (ko) 단층인쇄회로기판 및 그 제조방법
KR20100132357A (ko) 범프를 이용한 스택형 비아 홀을 구비한 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee