TW201316851A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
TW201316851A
TW201316851A TW101126537A TW101126537A TW201316851A TW 201316851 A TW201316851 A TW 201316851A TW 101126537 A TW101126537 A TW 101126537A TW 101126537 A TW101126537 A TW 101126537A TW 201316851 A TW201316851 A TW 201316851A
Authority
TW
Taiwan
Prior art keywords
connection terminal
layer
wiring board
filling member
solder
Prior art date
Application number
TW101126537A
Other languages
English (en)
Other versions
TWI473543B (zh
Inventor
Tatsuya Ito
Seiji Mori
Takahiro Hayashi
Makoto Wakazono
Tomohiro Nishida
Original Assignee
Ngk Spark Plug Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ngk Spark Plug Co filed Critical Ngk Spark Plug Co
Publication of TW201316851A publication Critical patent/TW201316851A/zh
Application granted granted Critical
Publication of TWI473543B publication Critical patent/TWI473543B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本發明之配線基板係具有絕緣層及導體層各積層一層以上之積層體的配線基板，，具有：複數個連接端子，互相分離而形成於積層體上，在與和積層體之抵接面對向之第一主面外周形成階差；以及填充構件，填充於複數個連接端子間。

Description

配線基板
本發明有關於一種形成有複數個連接端子的配線基板，該等連接端子係用於將半導體晶片連接於主面者。
通常，在配線基板之主面(表面)，形成有與半導體晶片連接用之端子(以下稱作連接端子)。近年，此連接端子之高密度化增進，所配置之連接端子的間隔(pitch)變窄。為此，已提出採用NSMD(Non-solder Mask Defined)之配線基板，其係將複數個連接端子配置於與阻焊劑(solder resist)之相同開口內者。
然而，在將複數個連接端子以狹窄間距配置於相同開口內的情況下，塗布於連接端子表面之焊料會流出至鄰接的連接端子，會有連接端子間短路(short)之虞。因此為了防止塗布於連接端子表面之焊料流出至鄰接的連接端子，有在各連接端子間設置絕緣性的間隔壁者(例如參照專利文獻1)。
[先前技術文獻] [專利文獻]
[專利文獻1]特開2009-212228號公報
此處，於連接端子塗布焊料的情況，雖然焊料會因表面張力而成為球形(ball形狀)，但於專利文獻1所記載之配線基板方面，因為在連接端子之上面及兩側面塗布 焊料，故塗布於各連接端子之焊料的直徑會變大。為此，有將連接端子之間隔取寬之必要，此難以應付進一步之狹窄間距。
此外，於專利文獻1所記載之配線基板方面，為了在連接端子之上面及兩側面塗布焊料，呈現連接端子之上面及兩側面露出之狀態。亦即，各連接端子係呈現僅下面接著於基底之樹脂的狀態。然而，如上述，因為連接端子之間距變窄，連接端子自身亦變小。為此，如專利文獻1所記載之配線基板，僅連接端子之下面接著於基底之樹脂之狀態並無法得到充分的接著強度，有連接端子在製程途中剝離之虞。
本發明係因應上述之情況而作成，目的在於提供一種配線基板，可防止連接端子間之短路，同時可應付連接端子之間隔狹窄化。
為達成上述目的，本發明提供一種配線基板，具有絕緣層及導體層各積層一層以上之積層體，並具有：複數個連接端子，互相分離而形成於前述積層體上，並在與和前述積層體之抵接面對向之第一主面外周形成階差；及填充構件，填充於前述複數個連接端子間。
根據本發明，因為連接端子間以填充構件填充，故可防止在與半導體晶片連接之際，要填充於半導體晶片與配線基板之間隙的底部填充膠或NCP(Non-Conductive Paste)、NCF(Non-Conductive Film)在連接端子間產生氣孔。為此，可防止在回焊時焊料流出至此氣孔造成連接 端子間短路(short)。此外，因為連接端子之露出面積變小，故塗布於連接端子之焊料的直徑不會變大，可使連接端子間距狹窄化。此外，在連接端子之表面形成金屬鍍敷層之際，可防止位於連接端子間之積層體表面亦有鍍敷析出之鍍敷滴露或連接端子之下面側的側面遭侵蝕之焊蝕(undercut)。再者，因為在與和積層體之抵接面對向的第一主面之外周形成階差，故塗布於連接端子之焊料的直徑不會變大，可使連接端子進一步間距狹窄化。
此外，本發明之一様態中，可使前述填充構件與前述複數個連接端子之各側面的至少一部分抵接。因為使填充構件與連接端子之各側面的至少一部分抵接，可防止呈現僅連接端子之下面接著於基底之樹脂的狀態。為此，連接端子之接著強度提升，可抑制連接端子在製程途中剝離之虞。
此外，本發明之其他態樣中，前述複數個連接端子之與前述填充構件之抵接面的至少一部分被粗糙化。因為將連接端子之與填充構件之抵接面的至少一部分粗糙化，連接端子與填充構件之接著強度提升。為此，連接端子之接著強度提升，可抑制連接端子在製程途中剝離之虞。
此外，本發明之其他態様中，前述填充構件係作用為阻焊劑。因為填充構件作用為阻焊劑，焊料殘留於填充構件上，故可抑制連接端子間短路(short)。
再者，在積層體上，具有使複數個連接端子露出之開口，同時具有將與連接端子連接而成之配線圖案覆蓋 之阻焊劑層。藉由將配線圖案以作為絕緣構件之阻焊劑層覆蓋，可防止配線圖案短路(short)。
如以上說明，根據本發明，可提供一種配線基板，可防止連接端子間之短路，同時可應付連接端子之間距狹窄化。
[實施發明之形態]
以下，針對本發明之實施形態一邊參照圖面一邊詳細作說明。此外，以下說明中，雖舉在核心基板上形成增建層之配線基板為例子說明本發明之實施形態，但只要為形成有上面及側面露出而成之複數個連接端子的配線基板，亦可為例如不具有核心基板之配線基板。
(第一實施形態)
圖1係第一實施形態之配線基板100的平面圖(表面側)。圖2係圖1之線段I-I之配線基板100的部分剖面圖。圖3係形成於配線基板100之表面側之連接端子T1的構成圖。圖3(a)係連接端子T1之上面圖。圖3(b)係圖3(a)之線段II-II的剖面圖。此外，以下說明中，以連接半導體晶片之側作為表面側，以連接母板或插座等(以下稱作母板等)之側作為背面側。
(配線基板100之構成)
圖1~3所示之配線基板100係具備：核心基板2；積層於核心基板2之表面側之增建層3(表面側)，其形成有複數個與半導體晶片(不圖示)之連接端子T1；填充構件4 ，積層於增建層3，填充複數個連接端子T1間；阻焊劑層5，積層於填充構件4，形成有使連接端子T1的至少一部分露出之開口5a；積層於核心基板2之背面側之增建層13(背面側)，其形成有複數個與母板等(不圖示)之連接端子T11；以及阻焊劑層14，積層於增建層13，形成有使連接端子T11的至少一部分露出之開口14a。
核心基板2係以耐熱性樹脂板(例如雙馬來醯亞胺-三氮雜苯樹脂樹脂板)或纖維強化樹脂板(例如玻璃纖維強化環氧樹脂)等構成之板狀的樹脂製基板。核心基板2之表面及背面係分別形成有構成金屬配線L1、L11之核心導體層21、22。此外，在核心基板2，形成有藉鑽頭等穿通之穿孔23，在其內壁面形成有使核心導體層21、22互相導通之穿孔導體24。再者，穿孔23係藉由環氧樹脂等之樹脂製填充材料25而填充。
(表面側之構成)
增建層3係由積層於核心基板2之表面側的樹脂絕緣層31、33及導體層32、34而構成。樹脂絕緣層31係由熱固性樹脂組成物形成，表面形成有構成金屬配線L2之導體層32。此外，在樹脂絕緣層31，形成有電性連接核心導體層21與導體層32之通孔35。樹脂絕緣層33係由熱固性樹脂組成物形成，表層形成有具有複數個連接端子T1之導體層34。此外，在樹脂絕緣層33，形成有電性連接導體層32與導體層34之通孔36。此處，樹脂絕緣層31、33及導體層32構成積層體。
通孔35、36係分別具有：通孔洞37a；設置於通孔洞 之內周面的通孔導體37b；以在底面側與通孔導體37b導通的方式設置之通孔墊(pad)37c；在與通孔墊37c相反側從通孔導體37b之開口周緣向外凸出之通孔盤(land)37d。
連接端子T1係與半導體晶片連接用之連接端子。連接端子T1係沿著半導體晶片之裝配區域之內周而配置之所謂周邊型的連接端子。半導體晶片係藉由與此連接端子T1電性連接而裝配於配線基板100。各連接端子T1係為了使與後述之填充構件4的接著性提升而使其表面被粗糙化。
此外，即使為未將各連接端子T1之表面粗糙化的情況，在將Sn(錫)、Ti(鈦)、Cr(鉻)、Ni(鎳)中任一個金屬元素塗布於各連接端子T1之表面而形成金屬層後，藉由在此金屬層之上施行偶合劑處理，可提升與後述之填充構件4的接著性。偶合劑主要扮演使金屬或無機材料與樹脂等之有機材料的密著性優化的角色。偶合劑方面雖有矽烷偶合劑、鈦酸鹽類偶合劑、鋁酸鹽類偶合劑等，但較佳為使用矽烷偶合劑。作為矽烷偶合劑，例如有胺基矽烷、環氧矽烷、苯乙烯矽烷等。
此外，各連接端子T1係在第一主面F的外周形成階差L，包含此階差L的連接端子T1之露出面係由金屬鍍敷層M所覆蓋，該第一主面係與和構成增建層3之樹脂絕緣層33的抵接面對向。在將半導體晶片裝配於配線基板100之際，藉由將塗布於半導體晶片之連接端子的焊料回焊，半導體晶片之連接端子與連接端子T1電性連接。此外，金屬鍍敷層M係以從例如Ni層、Sn層、Ag層、Pd層、 Au層等之金屬層中所選擇之單一或複數層(例如，Ni層/Au層、Ni層/Pd層/Au層)所構成。此外，代替金屬鍍敷層M，亦可實施緩蝕用之OSP(Organic Solderability Preservative)處理。此外，可於包含階差L之連接端子T1的露出面塗布焊料，更可於包含階差L之連接端子T1的露出面覆蓋金屬鍍敷層M後，於此金屬鍍敷層M塗布焊料。此外，關於在連接端子T1之露出面塗布焊料的方法，於後敘述。
填充構件4係積層於增建層3之絕緣性構件，其材質較佳為與阻焊劑層5相同。填充構件4係在與形成於增建層3之表層的各連接端子T1之側面密著的狀態下填充於連接端子T1間。此外，填充構件4之厚度D1係呈現薄於連接端子T1之厚度(高度)D2。
阻焊劑層5係覆蓋與連接端子T1連接之配線圖案，同時具有使沿著半導體晶片之裝配區域的內周所配置之連接端子T1露出的開口5a。阻焊劑層5之開口5a係呈現在相同開口內配置複數個連接端子T1之NSMD形狀。
(背面側之構成)
增建層13係由積層於核心基板2之背面側的樹脂絕緣層131、133及導體層132、134構成。樹脂絕緣層131係由熱固性樹脂組成物構成，並在背面形成有構成金屬配線L12之導體層132。此外，於樹脂絕緣層131，形成有電性連接核心導體層22與導體層132之通孔135。樹脂絕緣層133係由熱固性樹脂組成物構成，於表層形成有具有一層以上之連接端子T11的導體層134。此外，於樹脂絕 緣層133，形成有電性連接導體層132與導體層134之通孔136。
通孔135、136係分別具有：通孔洞137a；設置於通孔洞之內周面的通孔導體137b；以於底面側與通孔導體137b導通的方式所設置的通孔墊(pad)137c；在與通孔墊137c相反側從通孔導體137b之開口周緣向外突出之通孔盤(land)137d。
連接端子T11係用作為將配線基板100與母板等連接用之背面環(PGA墊、BGA墊)，形成於除了配線基板100之略中心部以外的外周區域，作成包圍前述略中央部而配列為矩形狀。此外，連接端子T11之表面的至少一部分係由金屬鍍敷層M所覆蓋。
阻焊層14係將薄膜狀之阻焊劑積層於增建層13之表面上而形成。於阻焊層14，形成有使各連接端子T11之表面的一部分露出之開口14a。為此，各連接端子T11係呈現表面的一部分藉由開口14a從阻焊層14露出之狀態。亦即，阻焊層14之開口14a係呈現各連接端子T11之表面的一部分露出的SMD形狀。此外，與阻焊層5之開口5a相異，阻焊層14之開口14a係形成於每個連接端子T11。
於開口14a內，由例如Sn-Ag、Sn-Cu、Sn-Ag-Cu、Sn-Sb等實質上不含有Pb之焊料形成的焊球B以作成透過金屬鍍敷層M而與連接端子T11電性連接的方式形成。此外，將配線基板100裝配於母板等之際，藉由將配線基板100之焊球B回焊，將連接端子T11電性連接於母板等之連接端子。
(配線基板之製造方法)
圖4~圖11係顯示第一實施形態之配線基板100之製造步驟的圖。以下，參照圖4~圖11而針對配線基板100之製造方法作說明。
(核心基板步驟：圖4)
準備在板狀的樹脂製基板之表面及背面貼附有銅箔之覆銅積層板。此外，使用鑽頭對於覆銅積層板進行開孔加工，將成為穿孔23之貫通孔預先形成於既定位置。然後，藉由遵照以往習知的手法進行無電解銅鍍敷及電解銅鍍敷，於穿孔23內壁形成穿孔導體24，並於覆銅積層板之兩面形成銅鍍敷層(參照圖4(a))。
隨後，將穿孔導體24內以環氧樹脂等之樹脂填充材料25填充。再者，將在覆銅積層板之兩面的銅箔上所形成之銅鍍敷蝕刻為所期望的形狀而在覆銅積層板之表面及背面分別形成構成金屬配線L1、L11之核心導體層21、22，獲得核心基板2(參照圖4(b))。此外，較佳為在穿孔23形成步驟之後，進行將加工部分之鑽汙除去之去鑽汙處理。
(增建步驟：圖5~圖6)
在核心基板2之表面及背面，分別疊合配置成為樹脂絕緣層31、131之以環氧樹脂為主成分的薄膜狀絕緣樹脂材料。然後，將此積層物以真空壓接熱壓機加壓加熱，一邊使薄膜狀絕緣樹脂材料熱硬化一邊壓接。其次，利用以往習知的雷射加工裝置而進行雷射照射，於樹脂絕緣層31、131分別形成通孔洞37a、137a(參照圖5(a))。
接著，在將樹脂絕緣層31、131之表面粗糙化後，進行無電解鍍敷，在包含通孔洞37a、137a之內壁的樹脂絕緣層31、131上形成無電解銅鍍敷層。其次將光阻積層於在樹脂絕緣層31、131上所形成之無電解銅鍍敷層上，進行曝光/顯影，將鍍敷抗阻形成為所期望的形狀。
然後，將此鍍敷抗阻作為遮罩，藉由電解鍍敷，鍍敷銅而獲得所期望的銅鍍敷圖案。其次，將鍍敷抗阻剝離，除去存在於鍍敷抗阻下之無電解銅鍍敷層，形成構成金屬配線L2、L12之導體層32、132。此外，在此情況下，亦形成由通孔導體37b、137b、通孔墊37c、137c及通孔環37d、137d構成之通孔35、135(參照圖5b)。
其次，在導體層32、132上，分別疊合而配置成為樹脂絕緣層33、133之以環氧樹脂為主成分之薄膜狀絕緣樹脂材料。然後，將此積層物以真空壓接熱壓機加壓加熱，一邊使薄膜狀絕緣樹脂材料熱硬化一邊壓接。其次，利用以往習知的雷射加工裝置進行雷射照射，於樹脂絕緣層33、133分別形成通孔洞37a、137a(參照圖6(a))。
接著，與形成導體層32、132的時候相同，在形成有通孔洞37a、137a之樹脂絕緣層33、133，分別形成具有連接端子T1、T11之導體層34、134及通孔36、136(參照圖6(b))。
(填充步驟：圖7)
其次，以填充構件4將構成增建層3之表層的複數個連接端子T1間填充至比連接端子T1還低之位置。此外，較佳是為了以填充構件4填充連接端子T1間而將連接端 子T1之表面(尤其側面)粗糙化。連接端子T1之表面可藉由以例如MecEtchBond(MEC社製)等之蝕刻液進行處理而粗糙化。此外，代替將各連接端子T1之表面粗糙化，亦可在將Sn(錫)、Ti(鈦)、Cr(鉻)、Ni(鎳)中任一個金屬元素塗布於各連接端子T1之表面而形成金屬層之後，在金屬層之上施行偶合劑處理，並使與填充構件4之接著性提升。
作為在連接端子T1間填充填充構件4之方法，可採用各種手法。以下，針對將此填充構件4填充於連接端子T1間之填充方法作說明。此外，在下述之第1~第四填充方法中，作為塗布成為填充構件4之絕緣性樹脂的方法，可使用印刷、積層、輥塗、旋塗等各種手法。
(第一填充方法)
在此第一填充方法中，在表層形成有連接端子T1之增建層3的表面薄薄地塗布熱固性之絕緣性樹脂並予以熱硬化後，以將硬化之絕緣性樹脂研磨直到成為比連接端子T1還低的方式，將填充構件4填充於連接端子T1間。
(第二填充方法)
在此第二填充方法中，在表層形成有連接端子T1之增建層3的表面薄薄地塗布熱固性之絕緣性樹脂後，以將絕緣性樹脂溶融之溶劑除去覆蓋連接端子T1上面之多餘的絕緣性樹脂後予以熱硬化，藉由此種方式將填充構件4填充於連接端子T1間。
(第三填充方法)
在此第三填充方法中，在表層形成有連接端子T1之 增建層3的表面厚厚地塗布熱固性之絕緣性樹脂並予以熱硬化後，將半導體元件之裝配區域以外的區域遮蔽，將絕緣性樹脂藉由RIE(Reactive Ion Etching)等而乾蝕刻直到成為比連接端子T1還低，藉由此種方式將填充構件4填充於連接端子T1間。此外，在此第三填充方法中，將填充構件4填充於連接端子T1間的情況，填充構件4與阻焊層5一體地形成。
(第四填充方法)
圖8係第四填充方法的說明圖。以下，參照圖8而針對第四填充方法作說明。在第四填充方法中，在表層形成有配線導體T1之增建層3的表面厚厚地塗布光硬化性之絕緣性樹脂後(參照圖8(a))，將之後會成為阻焊層之開口5a的區域的內側區域遮蔽而將絕緣性樹脂曝光、顯影，使會成為開口5a之外側區域的絕緣性樹脂光硬化(參照圖8(b))。其次，於碳酸鈉水溶液(濃度1重量%)中，短時間(未感光部之絕緣性樹脂表面若干膨潤之程度的時間)浸漬製造途中的配線基板100(參照圖8(c))。隨後，水洗而使膨潤之絕緣性樹脂乳化(參照圖8(d))。其次，將膨潤、乳化之絕緣性樹脂從製造途中的配線基板100除去(參照圖8(e))。未光硬化之絕緣性樹脂的上端之位置成為比各配線導體T1之上端還低的位置為止，進行上述浸漬及水洗分別1次或重複分別數次。隨後，藉由熱或紫外線使絕緣性樹脂硬化。此外，藉此第四填充方法將填充構件4填充於連接端子T1間之情況，填充構件4與阻焊層5一體地形成。
(阻焊層步驟：圖9)
在填充構件4及增建層13之表面，分別按壓而積層薄膜狀之阻焊劑。將積層之薄膜狀的阻焊劑曝光、顯影而獲得形成有使各連接端子T1之表面及側面露出之NSMD形狀的開口5a之阻焊層5與形成有使各連接端子T11之表面的一部分露出之SMD形狀的開口14a之阻焊層14。此外，在填充步驟中採用上述之第三、第四填充方法的情況，由於填充構件4及阻焊層5一體地形成，故在此步驟中不需積層阻焊層5。
(鍍敷步驟：圖10)
其次，藉由過硫酸鈉蝕刻連接端子T1之露出面而除去連接端子T1表面的氧化膜等之不純物，同時在連接端子T1之主面F的周圍形成階差L。隨後，藉由使用了還原劑之無電解還原鍍敷，在連接端子T1、T11之露出面形成金屬鍍敷層M。藉由無電解置換鍍敷在連接端子T1之露出面形成金屬鍍鍍敷層M之情況，連接端子T1之露出面的金屬被置換而形成金屬鍍敷層M。為此，即使藉由過硫酸鈉蝕刻連接端子T1之露出面，連接端子T1之主面F的周圍仍會形成階差L。
此外，在連接端子T1之露出面塗布焊料之情況，因應於塗布之焊料層的厚度可選擇如以下的兩種方法。
(第一塗布方法)
將厚度為5~30μm之焊料層塗布於連接端子T1之露出面的情況時，將連接端子T1之露出面蝕刻(軟蝕刻)僅少部分，除去形成於連接端子T1之露出面的氧化膜。此 時，在連接端子T1之主面F的周圍會形成階差L。其次將混合了包含Sn(錫)粉末、Ag(銀)、Cu(銅)等之金屬的離子性化合物及助熔劑的膏狀物(例如，HARIMA CHEMICALS INC.：super solder(產品名))以覆蓋連接端子T1之露出面全面的形式，薄薄地塗布於SMD形狀之開口14a內全體。隨後，進行回焊，在連接端子T1之露出面形成由Sn與Ag或Sn、Ag及Cu之合金而成的焊料層。
(第二塗布方法)
將厚度為10μm以下之焊料層塗布於連接端子T1之露出面的情況時，將連接端子T1之露出面蝕刻(軟蝕刻)僅少部分，除去形成於連接端子T1之露出面的氧化膜。此時，在連接端子T1之主面F的周圍形成階差L。其次，藉由在連接端子T1之露出面進行無電解Sn鍍敷(錫)，形成Sn鍍敷層，以覆蓋此Sn鍍敷層之全面的方式塗布助熔劑。隨後，進行回焊，使鍍敷於連接端子T1之Sn鍍敷層溶融而在連接端子T1之主面F形成焊料層。此時，溶融之Sn因表面張力而凝聚於連接端子T1之主面F。
(後段步驟：圖11)
藉由焊料印刷，在形成於連接端子T11上之金屬鍍敷層M上塗布焊料膏狀物後，依既定的溫度與時間進行回焊，在連接端子T11上形成焊球B。
如以上所述，因為第一實施形態之配線基板100係將連接端子T1間以填充構件4填充，故可防止底部填充膠或NCP、NCF在連接端子T1間產生氣孔。為此，回焊時，可防止焊料流出至此氣孔而連接端子間短路(short)。此 外，因為連接端子T1之露出面積變小，故塗布於連接端子之焊料的直徑不會變大，可使連接端子T1間隔狹窄化。此外，在將金屬鍍敷層M形成於連接端子T1的表面之際，可防止連接端子T1間之金屬鍍敷滴露或連接端子T1之底部遭蝕刻之焊蝕。再者，因為在連接端子T1之與和構成增建層3之樹脂絕緣層33的抵接面對向的第一主面F的外周形成階差L，故塗布於連接端子T1之焊料的直徑不會變大，可使連接端子T1進一步間隔狹窄化。
此外，因為在將與連接端子T1的填充構件4之抵接面粗糙化之後於連接端子T1間填充填充構件4，故連接端子T1與填充構件4之接著強度提升。為此，可抑制連接端子1在製程途中剝離之虞。此外，藉由使填充構件4之材質與阻焊層5相同，而使填充構件4之焊料的流動性成為與阻焊層5相同程度，故可抑制在填充構件4上殘留焊料而連接端子T1間短路(short)。
再者，將填充於連接端子T1間之填充構件4的厚度D1作成比連接端子T1之厚度(高度)D2薄。亦即，作成連接端子T1從填充構件4之上面突出少部分的狀態。為此，即使在半導體晶片之連接端子的中心與連接端子T1的中心偏離的情況下，因為半導體晶片之連接端子與連接端子T1之端部抵接，故可提升連接端子T1與半導體晶片之連接端子的連接可靠度。
(第二實施形態)
圖12係第二實施形態之配線基板200的平面圖(表面側)。圖13係圖12之線段I-I的配線基板200的部分剖面圖 。圖14係形成於配線基板200之表面側的連接端子T2之構成圖。圖14(a)係連接端子T2之上面圖。圖14(b)係圖3(a)之II-II的剖面圖。以下，參照圖12~圖14而針對配線基板200之構成作說明，針對參照圖1~圖3而作說明之配線基板100相同的構成標上相同符號而省略重複之說明。
(表面側之構成)
在配線基板200之表面側，形成有與核心導體層21電性連接之蓋鍍敷層41，此蓋鍍敷41、導體層32及導體層32、導體層34分別藉由填充通孔42及填充通孔43而電性連接。填充通孔42、43係具有藉由鍍敷而填充於通孔洞44a與通孔洞44a內側的通孔導體44b。此外，於增建層3之最表層，僅形成有後述之連接端子T2，並未形成與連接端子T2在同一層連接之覆蓋配線圖案或配線圖案的阻焊層。此處，樹脂絕緣層31、33及導體層32係積層體。
形成於配線基板200之表面側之連接端子T2係配置於半導體晶片之裝配區域全體之所謂的area bump型之連接端子。連接端子T2係與半導體晶片之連接端子。半導體晶片係藉由與此連接端子T2電性連接而裝配於配線基板200。各連接端子T2係為了使與填充構件4之接著性提升而其表面被粗糙化。連接端子T2之表面可藉由以例如MecEtchBond(MEC社製)等之蝕刻液進行處理而粗糙化。
此外，連接端子T2係在與和構成增建層3之樹脂絕緣層33的抵接面對向之第一主面F的外周形成階差L，包含此階差之連接端子T2之露出面係由金屬鍍敷層M所覆蓋 。將半導體晶片裝配於配線基板200之際，藉由在半導體晶片之連接端子所塗布的的焊料回焊，以電性連接半導體晶片之連接端子與連接端子T2。此外，代替金屬鍍敷層M，可塗布焊料，亦可實施防鏽用之OSP處理。
對連接端子T2形成金屬鍍敷層M係藉由以下方式進行：在藉由過硫酸鈉等蝕刻連接端子T2之露出面而在連接端子T2之主面F的周圍形成階差L後，藉由使用還原劑之無電解還原鍍敷，在連接端子T2之露出面形成金屬鍍敷層M。此外，藉由無電解置換鍍敷而在連接端子T2之露出面形成金屬鍍敷層M的情況時係連接端子T2之露出面的金屬被置換，金屬鍍敷層M被形成。為此，即使不藉由過硫酸鈉等而蝕刻連接端子T2之露出面，仍可在連接端子T2之主面F的周圍形成階差L。
此外，配線基板200之複數個連接端子T2係從樹脂絕緣層33突出，並露出於表面及側面。為此，與配線基板100之連接端子T1相同，將連接端子T2間以作為絕緣性構件之填充構件4填充。再者，填充構件4係在與形成於增建層3之表層的複數個連接端子T2之各側面密著的狀態下填充於連接端子T2間，填充構件4的厚度D1係呈現比連接端子T2之厚度(高度)D3還薄。此外，填充構件4可藉由在第一實施形態所說明之第一~第四填充方法而填充於連接端子T2間。
(背面側之構成)
在配線基板200之背面側，形成有與核心導體層22電性連接之蓋鍍敷層141，此蓋鍍敷141、導體層132及導 體層132與導體層134分別藉由填充通孔142及填充通孔143而電性連接。填充通孔142、143係具有在通孔洞144a與通孔洞144a內側藉由鍍敷所填充之通孔導體144b。
如以上所述，第二實施形態之配線基板200係將連接端子T2間以填充構件4填充。此外，連接端子T2之與和構成增建層3之樹脂絕緣層33的抵接面對向之第一主面F的外周形成階差L。此外，使填充構件4與連接端子T2之各側面抵接。將連接端子T2之與填充構件4的抵接面粗糙化。再者，將填充於連接端子T2間之填充構件4的厚度D1作成薄於連接端子T2的厚度(高度)D3。為此，可獲得與第一實施形態之配線基板100相同之效果。
(第三實施形態)
圖15係第三實施形態之配線基板300的平面圖(表面側)。圖16係圖15之線段I-I的配線基板300的部分剖面圖。圖17係在配線基板300之表面側所形成之連接端子T3之構成圖。圖17(a)係連接端子T3之上面圖。圖17(b)係圖17(a)之II-II的剖面圖。
在此第三實施形態之配線基板300中，連接端子T3、T11分別不透過通孔直接形成於導體層32、132上之點與參照圖12~圖14所說明之配線基板200不同。以下，雖參照圖15~圖17而針對配線基板300之構成作說明，但與參照圖1~圖3所說明之配線基板100及參照圖12~圖14所說明之配線基板200相同之構成係標上相同符號而省略重複之說明。
(表面側之構成)
配線基板300之表面側係形成有與核心導體層21電性連接之蓋鍍敷層41，此蓋鍍敷41與導體層32藉由填充通孔42而電性連接。填充通孔42係具有通孔洞44a與在通孔洞44a內側藉由鍍敷所填充之通孔導體44b。
在配線基板300之導體層32上所形成之連接端子T3係於半導體晶片之裝配區域全體以略等間隔配置為格子狀。連接端子T3係柱狀形狀(例如，円柱、四角柱、三角柱等)，在上部從填充構件4之表面突出之狀態下，不透過通孔而直接形成於導體層32上。連接端子T3係與半導體晶片之連接端子。半導體晶片係藉由與連接端子T3電性連接而裝配於配線基板300。各連接端子T3係為了使與填充構件4之接著性提升而使表面被粗糙化。連接端子T3之表面可藉由以例如MecEtchBond(MEC社製)等之蝕刻液進行處理而粗糙化。
此外，在不將各連接端子T3之表面粗糙化的情況下，亦可在形成將Sn(錫)、Ti(鈦)、Cr(鉻)、Ni(鎳)任一者之金屬元素塗布於各連接端子T3之表面的金屬層後，藉由在此金屬層上實施偶合劑處理而使填充構件4之接著性提升。
再者，各連接端子T3係在第一主面F的外周形成階差L，包含此階差L的連接端子T3之露出面係由金屬鍍敷層M所覆蓋。在將半導體晶片裝配於配線基板300之際，藉由將在半導體晶片之連接端子所塗布的焊料回焊，半導體晶片之連接端子與連接端子T3電性連接。此外，金屬鍍敷層M係以從例如Ni層、Sn層、Ag層、Pd層、Au層等 之金屬層中所選擇之單一或複數層(例如，Ni層/Au層、Ni層/Pd層/Au層)所構成。
此外，代替金屬鍍敷層M，亦可實施防鏽用之OSP(Organic Solderability Preservative)處理。此外，可在含有階差L的連接端子T3之露出面塗布焊料，更可在含有階差L之連接端子T3之露出面覆蓋金屬鍍敷層M後，在此金屬鍍敷層M塗布焊料。此外，關於在連接端子T3之露出面塗布焊料的方法，因為在第一實施形態已說明，故省略重複之說明。
填充構件4係在與形成於增建層3之表層的各連接端子T3之側面密著的狀態下填充於連接端子T3間。填充構件4的厚度D1係呈現薄於連接端子T3的厚度(高度)D4。此外，填充構件4可藉由在第一實施形態所說明之第一~第四填充方法而填充於連接端子T3間。
阻焊層5係覆蓋與連接端子T3連接之配線圖案之表面側，同時具有開口5b與開口5c，該開口5b係使在半導體晶片之裝配區域以略等間隔而配置之連接端子T3露出者，該開口5c係使晶片電容裝配用之墊P露出者。阻焊層5之開口5b係呈現在相同開口內配置複數個連接端子T3的NSMD形狀。此外，在阻焊層5上係形成有定位標記AM。
(背面側之構成)
配線基板300之背面側之構成係形成有與核心導體層22電性連接之蓋鍍敷層141，此蓋鍍敷141與導體層132藉由填充通孔142而電性連接。填充通孔142係具有通孔洞144a與在通孔洞144a內側由鍍敷所填充之通孔導體 144b。此外，在導體層132上，不透過通孔而直接形成與母板等(不圖示)之連接端子T11。
(配線基板之製造方法)
圖18~圖19係顯示第三實施形態之配線基板300的製程之圖。以下，參照圖18~圖19而針對配線基板300之製造方法作說明。此外，關於核心基板步驟、填充步驟、阻焊層步驟、鍍敷步驟、後段步驟各者，由於與參照圖4、圖7~圖11所說明之第一實施形態之配線基板100之製造方法相同，故省略重複之說明。
(增建步驟：圖18)
在核心基板2之表面及背面，將成為樹脂絕緣層31、131之以環氧樹脂為主成分之薄膜狀絕緣樹脂材料分別疊合配置。然後，將此積層物以真空壓接熱壓機而加壓加熱，一邊使薄膜狀絕緣樹脂材料熱硬化一邊壓接。其次，利用以往習知的雷射加工裝置而進行雷射照射，在樹脂絕緣層31、131分別形成通孔洞44a、144a(參照圖18(a))。
然後，將樹脂絕緣層31、131之表面粗糙化後，進行無電解鍍敷，並在包含通孔洞44a、144a之內壁的樹脂絕緣層31、131上形成無電解銅鍍敷層。其次將光阻積層於在樹脂絕緣層31、131上所形成的無電解銅鍍敷層上，進行曝光、顯影，將鍍敷抗阻MR1、MR11形成為所期望的形狀。隨後，將此鍍敷抗阻MR1、MR11作為遮罩，藉由電解鍍敷進行銅鍍敷而獲得所期望的銅鍍敷圖案(參照圖18(b))。
(凸鍍敷層形成步驟：圖19)
其次，在不剝離鍍敷抗阻MR1、MR11的情況下，將光阻積層於在樹脂絕緣層31、131上所形成的無電解銅鍍敷層上，進行曝光、顯影，將鍍敷抗阻MR2、MR12形成為所期望的形狀。隨後，將此鍍敷抗阻MR2、MR12作為遮罩，藉由電解鍍敷進行銅鍍敷而獲得所期望的銅鍍敷圖案(參照圖19(a))。
其次，將鍍敷抗阻MR1、MR2、MR11、MR12剝離，將存在於鍍敷抗阻MR1、MR2下之無電解銅鍍敷層除去，在導體層32、132上分別形成連接端子T3、具有墊P之導體層34及具有連接端子T11之導體層134(參照圖19(b))。
如以上所述，第三實施形態之配線基板300係不透過通孔而在導體層32、132上直接形成連接端子T3、T11。為此，可刪減配線基板300之製程，可減低製造成本。此外，因為使柱狀形狀之連接端子T3從填充構件4之表面突出，故可在半導體晶片之裝配區域高密度地配置。其他效果與第一實施形態之配線基板100、第二實施形態之配線基板200相同。
(第四實施形態)
圖20係第四實施形態之配線基板400的平面圖(表面側)。圖21係圖20之線段I-I的配線基板400的部分剖面圖。圖22係配線基板400之表面側之構成圖。圖22係配線基板400之表面側之連接端子T4之構成圖。圖22(a)係連接端子T4之上面圖。
以下，參照圖20~圖22而針對配線基板400之構成作說明，而與參照圖1~圖19所說明之構成相同之構成係標上相同之符號而省略重複之說明。此外，在以下說明中，以要連接半導體晶片之側作為表面側，並以要連接母板或插座等(以下，稱作母板等)之側作為背面側。
圖20~圖22所示之配線基板400之連接端子T4係連接半導體晶片用之連接端子。連接端子T4係沿著半導體晶片之裝配區域的內周所配置之所謂Peripheral型之連接端子。半導體晶片係藉由與連接端子T4電性連接而裝配於配線基板400。各連接端子T4係為了使與後述之填充構件4之接著性提升而使其表面被粗糙化。
如圖22所示，在各連接端子T4之側面，形成有抵接面T4a與分離面T4b，該抵接面T4a係與填充構件4抵接，該分離面T4b係在比該抵接面T4a還上側且比填充構件4之上面還下側，未與填充構件4抵接。此外，在除了與金屬配線34(配線圖案)之連接區域以外之連接端子T4之側面全周，形成有抵接面T4a及分離面T4b。
再者，連接端子T4之分離面T4b與填充構件4之間的間隙部S之深度D5較佳為6μm以下。此外，連接端子T4之分離面T4b與填充構件4之間的間隙部S之寬度W較佳為6μm以下。若間隙部S之深度D5或寬度W之至少一者超過6μm，則會有間隙部S無法由金屬鍍敷層或焊料、底部填充膠等填滿之虞。為此，可料想金屬鍍敷層或焊料、底部填充膠等無法扮演連接端子之固定錨的角色，連接端子T4無法獲得充分之接著強度。
再者，各連接端子T4係在與和構成增建層3之樹脂絕緣層33的抵接面對向之第一主面F的外周形成階差L，包含此階差L之連接端子T4之露出面係由金屬鍍敷層M所覆蓋。在將半導體晶片裝配於配線基板400之際，藉由將塗布於半導體晶片之連接端子的焊料回焊，半導體晶片之連接端子與連接端子T4會被電性連接。
此外，金屬鍍敷層M係以從例如Ni層、Sn層、Ag層、Pd層、Au層等之金屬層中所選擇之單一或複數層(例如Ni層/Au層、Ni層/Pd層/Au層)所構成。此外，代替金屬鍍敷層M，亦可實施防鏽用之OSP(Organic Solderability Preservative)處理。此外，亦可在含有階差L之連接端子T4之露出面塗布焊料，更可在含有階差L之連接端子T4之露出面覆蓋金屬鍍敷層M之後，將焊料塗布於此金屬鍍敷層M。
填充構件4係藉由在第一實施形態中所說明之第一~第四填充方法而填充於連接端子T4間即可。以第一填充方法將填充構件4填充於連接端子T4間的情況，在將熱硬化之絕緣性樹脂研磨直到低於連接端子T4之後，將間隙部S形成於除了與各連接端子T4之金屬配線34(配線圖案)的連接面A以外之側面。此外，藉由第三填充方法將填充構件4填充於連接端子T4間的情況，在熱蝕刻已熱硬化之絕緣性樹脂之後，在除了與各連接端子T4之金屬配線34(配線圖案)之連接面A以外的側面形成間隙部S。藉此，形成抵接面T4a與分離面T4b，該抵接面T4a與填充構件4抵接，該分離面T4b在比該抵接面T4a還上側且比填充 構件4之上面還下側，未與填充構件4抵接。
此外，以第二、第四填充方法將填充構件4填充於連接端子T4間的情況，各連接端子T4之側面的絕緣性樹脂在除去多餘的絕緣性樹脂之際被更深地除去，形成抵接面T4a與分離面T4b，該抵接面T4a係與填充構件1抵接，該分離面T4b係在比該抵接面T4a還上側且比填充構件4之上面還下側，未與填充構件4抵接。此外，在除去填充構件4之際，留意不將填充構件4除去至作為基底之樹脂絕緣層33表面露出。
如以上所述，在此第四實施形態之配線基板400方面，於表面側之連接端子T4之側面形成有抵接面T4a與分離面T4b，該抵接面T4a係與該填充構件4抵接，該分離面T4b係在比該抵接面T4a還上側且比填充構件4之上面還下側，未與填充構件4抵接。為此，如圖22所示，在以金屬鍍敷層M覆蓋各連接端子T4之表面之際，金屬鍍敷層M被以呈現進入連接端子T4之分離面T4b與填充構件4之間的間隙部S的狀態而形成。
為此，如圖23所示，可防止金屬鍍敷層M呈現突出於填充構件4之表面的狀態，亦即可防止分別形成於相鄰之連接端子T4表面的金屬鍍敷層彼此之間變窄。為此，可防止在將焊料塗布於連接端子T4之際，或在裝配半導體晶片之際，焊料流出至鄰接的連接端子T4側，連接端子T4間短路(short)。
此外，在連接端子T4塗布焊料的情況，成為焊料進入連接端子T4之分離面T4b與填充構件4之間的狀態。為 此，可防止塗布於連接端子T4之表面的焊料流出至鄰接的連接端子T4側而防止連接端子T4間短路(short)。
此外，裝配上述金屬鍍敷層M或焊料、半導體晶片之際所使用之底部填充膠進入間隙部S。然後，因為此所進入之金屬鍍敷層M或焊料、底部填充膠扮演連接端子T4之固定錨之角色，故可獲得充分之接著強度。為此，可防止連接端子T4在製程途中剝離。
此外，在除了與連接端子T4之配線圖案的連接面A以外的側面全周，形成抵接面T4a及分離面T4b。為此，可在連接端子T4之側面全周防止焊料的流出等造成連接端子T4間短路(short)。其他效果與第一實施形態之配線基板100相同。
(第四實施形態的變形例)
圖24係第四實施形態的變形例之配線基板400A之表面側之連接端子的構成圖。以下，雖參照圖24而針對此第四實施形態的變形例之配線基板400A之構成作說明，惟關於與參照圖20~圖23所說明之第四實施形態之配線基板400相同之構成，則標上相同符號而省略重複之說明。
參照圖20~圖23所說明之第四實施形態之配線基板400方面，在填充填充構件4之際形成間隙部S之後，形成金屬鍍敷層M。為此，呈現在填充構件4與金屬鍍敷層M之間殘有間隙之狀態。
另一方面，如圖24所示，亦能以成為在填充構件4與金屬鍍敷層M之間無間隙的狀態之方式在連接端子T4 形成金屬鍍敷層M。此情況下，藉由在填充填充構件4之際不形成間隙部S而蝕刻連接端子T4，以在填充構件4之側面與連接端子T4之間形成間隙部。然後，藉由以金屬鍍敷層M填充此間隙部，可獲得圖24所示之形態的配線基板400A。此外，亦可藉由代替金屬鍍敷層M而將焊料塗布於連接端子T4之露出面以填充間隙部。
此外，在不蝕刻連接端子T4之情況，只要藉由無電解置換鍍敷而在連接端子T4形成金屬鍍敷層M，即可如圖24所示般獲得填充構件4與金屬鍍敷層M之間無間隙的配線基板400A。
(第五實施形態)
圖25係第五實施形態之配線基板500的平面圖(表面側)。圖26係圖25之線段I-I的配線基板500的部分剖面圖。圖27係在配線基板500之表面側所形成之連接端子T5之構成圖。圖27(a)係連接端子T5之上面圖。圖27(b)係圖27(a)之II-II的剖面圖。
在此第五實施形態之配線基板500的各連接端子T5之側面，形成有抵接面T5a及分離面T5b，抵接面T5a與填充構件4抵接，分離面T5b係在比該抵接面T5a還上側比填充構件4之上面還下側，未與填充構件4抵接。此外，在連接端子T5之側面全周，形成有抵接面T5a及分離面T5b。
再者，連接端子T5之分離面T5b與填充構件4之間的間隙部S之深度D5較佳為6μm以下。此外，連接端子T5之分離面T5b與填充構件4之間的間隙部S之寬度W較佳 為6μm以下。若間隙部S之深度D5或寬度W之至少一者超過6μm，則會有間隙部S無法由金屬鍍敷層或焊料、底部填充膠等填滿之虞。為此，可料想金屬鍍敷層或焊料、底部填充膠等無法扮演連接端子之固定錨的角色，連接端子T5無法獲得充分之接著強度。
至於其他構成，與參照圖12~圖14所說明之配線基板200相同。為此，針對與參照圖12~圖14所說明之配線基板200相同之構成係標上相同符號而省略重複之說明。此外，關於效果，係與第二實施形態之配線基板200及第四實施形態之配線基板400相同。
此外，與參照圖24所說明之第四實施形態的變形例之配線基板400A相同，亦可在填充填充構件4之際不形成間隙部S而在連接端子T4形成金屬鍍敷層M或焊料。
(第六實施形態)
圖28係第六實施形態之配線基板600的平面圖(表面側)。圖29係圖28之線段I-I的配線基板600的部分剖面圖。圖30係在配線基板600之表面側所形成之連接端子T6之構成圖。圖30(a)係連接端子T6之上面圖。圖30(b)係圖30(a)之II-II的剖面圖。
在此第六實施形態之配線基板600的各連接端子T6之側面形成有抵接面T6a與分離面T6b，該抵接面T6a係與填充構件4抵接，該分離面T6b係形成在比該抵接面T6a還上側並比填充構件4之上面還下側，未與填充構件4抵接。此外，在連接端子T6之側面全周，形成有抵接面T6a及分離面T6b。
再者，連接端子T6之分離面T6b與填充構件4之間的間隙部S之深度D5較佳為6μm以下。此外，連接端子T6之分離面T6b與填充構件4之間的間隙部S之寬度W較佳為6μm以下。若間隙部S之深度D5或寬度W之至少一者超過6μm，則會有間隙部S無法由金屬鍍敷層或焊料、底部填充膠等填滿之虞。為此，可料想金屬鍍敷層或焊料、底部填充膠等無法扮演連接端子之固定錨的角色，連接端子T6無法獲得充分之接著強度。
至於其他構成，與參照圖15~圖17所說明之配線基板300相同。為此，針對與參照圖15~圖17所說明之配線基板300相同之構成係標上相同符號而省略重複之說明。此外，關於效果，係與第三實施形態之配線基板300及第四實施形態之配線基板400相同。
此外，與參照圖24所說明之第四實施形態的變形例之配線基板400A相同，亦可在填充填充構件4之際不形成間隙部S而在連接端子T4形成金屬鍍敷層M或焊料。
(其他實施形態)
關於參照圖1~圖3所說明之配線基板100、參照圖12~圖14所說明之配線基板200、參照圖15~圖17所說明之配線基板300、參照圖20~圖22所說明之配線基板400、參照圖25~圖27所說明之配線基板500及參照圖28~圖30所說明之配線基板600，在連接端子T1~T6間分別填充之填充構件4之上面雖為平坦(flat)的，但填充構件4之上面未必須要為平坦(flat)的，即使為例如如圖31所示之填充構件4之上面為略圓之所謂的圓角形狀，亦可獲得同様 的效果。
以上，雖舉具體例詳細說明本發明，惟本發明並非限定於上述內容，只要不脫離本發明之範疇，可進行各種變形或變更。例如，關於上述具體例，雖針對是配線基板100~600透過焊球B而與母板等連接之BGA基板的形態作說明，惟亦可為將配線基板100~600與母板等以代替焊球B而設置針或墊的方式連接之所謂的PGA(Pin Grid Array)基板或LGA(Land Grid Array)基板。
此外，在本實施例中，採用第一填充方法或第二填充方法之情況，雖在形成填充構件4之後形成阻焊層5，但亦可在形成阻焊層5之後形成填充構件4。
[產業上之可利用性]
根據本發明之配線基板，可防止連接端子間之短路，同時可提供可應付連接端子之間隔狹窄化的配線基板。
100~600‧‧‧配線基板
2‧‧‧核心基板
3‧‧‧增建層
4‧‧‧填充構件
5‧‧‧阻焊層
5a‧‧‧開口
13‧‧‧增建層
14‧‧‧阻焊層
14a‧‧‧開口
21、22‧‧‧核心導體層
23‧‧‧穿孔
24‧‧‧穿孔導體
25‧‧‧樹脂製填充材料
31、33‧‧‧樹脂絕緣層
32、34‧‧‧導體層
35、36‧‧‧通孔
37a‧‧‧通孔洞
37b‧‧‧通孔導體
37c‧‧‧通孔墊(pad)
37d‧‧‧通孔環(land)
41‧‧‧蓋鍍敷層
42、43‧‧‧填充通孔
44a‧‧‧通孔洞
44b‧‧‧通孔導體
131、133‧‧‧樹脂絕緣層
132、134‧‧‧導體層
135、136‧‧‧通孔
137a‧‧‧通孔洞
137b‧‧‧通孔導體
137c‧‧‧通孔墊
137d‧‧‧通孔環
141‧‧‧蓋鍍敷層
142、143‧‧‧填充通孔
144a‧‧‧通孔洞
144b‧‧‧通孔導體
B‧‧‧焊球
F‧‧‧主面
L‧‧‧階差
L1、L2‧‧‧金屬配線
L11、L12‧‧‧金屬配線
M‧‧‧金屬鍍敷層
T1~T6、T4a~T6a‧‧‧抵接面
T4b~T6b‧‧‧分離面
T11‧‧‧連接端子
AM‧‧‧定位標記
P‧‧‧墊
MR1、MR2、MR11、MR12‧‧‧鍍敷抗阻
S‧‧‧間隙部
圖1係第一實施形態之配線基板的平面圖(表面側)。
圖2係第一實施形態之配線基板的部分剖面圖。
圖3係第一實施形態之配線基板之表面側之連接端子的構成圖。
圖4係第一實施形態之配線基板的製程圖(核心基板步驟)。
圖5係第一實施形態之配線基板的製程圖(堆積步驟)。
圖6係第一實施形態之配線基板的製程圖(堆積步驟)。
圖7係第一實施形態之配線基板的製程圖(填充步驟)。
圖8係第四填充方法的說明圖。
圖9係第一實施形態之配線基板的製程圖(阻焊層步驟)。
圖10係第一實施形態之配線基板的製程圖(鍍敷步驟)。
圖11係第一實施形態之配線基板的製程圖(後段步驟)。
圖12係第二實施形態之配線基板的平面圖(表面側)。
圖13係第二實施形態之配線基板的部分剖面圖。
圖14係第二實施形態之配線基板之表面側之連接端子的構成圖。
圖15係第三實施形態之配線基板的平面圖(表面側)。
圖16係第三實施形態之配線基板的部分剖面圖。
圖17係第三實施形態之配線基板之表面側之連接端子的構成圖。
圖18係第三實施形態之配線基板的製程圖(堆積步驟)。
圖19係第三實施形態之配線基板的製程圖(凸鍍敷層形成步驟)。
圖20係第四實施形態之配線基板的平面圖(表面側)。
圖21係第四實施形態之配線基板的部分剖面圖。
圖22係第四實施形態之配線基板之表面側之連接端子的構成圖。
圖23係比較例之配線基板之表面側之連接端子的構成圖。
圖24係第四實施形態的變形例之配線基板之表面側之連接端子的構成圖。
圖25係第五實施形態之配線基板的平面圖(表面側)。
圖26係第五實施形態之配線基板的部分剖面圖。
圖27係第五實施形態之配線基板之表面側之連接端子的構成圖。
圖28係第六實施形態之配線基板的平面圖(表面側)。
圖29係第六實施形態之配線基板的部分剖面圖。
圖30係第六實施形態之配線基板之表面側之連接端子的構成圖。
圖31係顯示其他實施形態之配線基板的填充構件之上面形狀的圖。
100‧‧‧配線基板
4‧‧‧填充構件
5‧‧‧阻焊層
5a‧‧‧開口
T1‧‧‧抵接面

Claims (13)

  1. 一種配線基板，具有絕緣層及導體層各積層一層以上之積層體，特徵為具有：複數個連接端子，互相分離而形成於前述積層體上，並在與和前述積層體之抵接面對向之第一主面外周形成階差；及填充構件，填充於前述複數個連接端子間。
  2. 如申請專利範圍第1項之配線基板，其中前述填充構件係與前述複數個連接端子之各側面的至少一部分抵接。
  3. 如申請專利範圍第1或2項之配線基板，其中前述複數個連接端子係與前述填充構件之抵接面的至少一部分被粗糙化。
  4. 如申請專利範圍第1至3項中任一項之配線基板，其中前述填充構件係作用為阻焊(solder resist)。
  5. 如申請專利範圍第1至4項中任一項之配線基板，其中前述連接端子係直接形成於前述導體層上。
  6. 如申請專利範圍第1至5項中任一項之配線基板，其中前述連接端子係至少一部分從前述填充構件之表面突出。
  7. 如申請專利範圍第1至6項中任一項之配線基板，其中前述連接端子係柱狀形狀。
  8. 如申請專利範圍第1至7項中任一項之配線基板，其中在前述複數個連接端子之側面形成有：抵接面，與前述填充構件抵接；以及分離面，於比該抵接面上側且 比前述填充構件之上面下側，未與前述填充構件抵接。
  9. 如申請專利範圍第8項之配線基板，其中前述抵接面及前述分離面形成在除了與配線圖案之連接面以外之前述連接端子的側面全周。
  10. 如申請專利範圍第8項之配線基板，其中前述抵接面及前述分離面形成在前述連接端子之側面全周。
  11. 如申請專利範圍第8至10項中任一項之配線基板，其中前述分離面與前述填充構件之間的間隙部之深度為6μm以下。
  12. 如申請專利範圍第8至11項中任一項之配線基板，其中前述分離面與前述填充構件之間的間隙部之寬度為6μm以下。
  13. 如申請專利範圍第1至4項中任一項之配線基板，其中在前述積層體上具有使前述複數個連接端子露出之開口，同時具有將與前述連接端子連接而成之配線圖案覆蓋之阻焊層。
TW101126537A 2011-07-25 2012-07-24 配線基板 TWI473543B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011161877 2011-07-25
JP2012001282 2012-01-06
PCT/JP2012/003201 WO2013014838A1 (ja) 2011-07-25 2012-05-16 配線基板

Publications (2)

Publication Number Publication Date
TW201316851A true TW201316851A (zh) 2013-04-16
TWI473543B TWI473543B (zh) 2015-02-11

Family

ID=47600716

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101126537A TWI473543B (zh) 2011-07-25 2012-07-24 配線基板

Country Status (7)

Country Link
US (1) US9485853B2 (zh)
EP (1) EP2632237B1 (zh)
JP (1) JP5415632B2 (zh)
KR (1) KR101296996B1 (zh)
CN (1) CN103229605B (zh)
TW (1) TWI473543B (zh)
WO (1) WO2013014838A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013074178A (ja) * 2011-09-28 2013-04-22 Ngk Spark Plug Co Ltd 部品内蔵配線基板の製造方法
US9721878B2 (en) * 2012-09-28 2017-08-01 Intel Corporation High density second level interconnection for bumpless build up layer (BBUL) packaging technology
US10433421B2 (en) 2012-12-26 2019-10-01 Intel Corporation Reduced capacitance land pad
TWI514530B (zh) * 2013-08-28 2015-12-21 Via Tech Inc 線路基板、半導體封裝結構及線路基板製程
JP6092752B2 (ja) * 2013-10-30 2017-03-08 京セラ株式会社 配線基板
JP6051143B2 (ja) * 2013-10-30 2016-12-27 京セラ株式会社 配線基板
JP5846185B2 (ja) 2013-11-21 2016-01-20 大日本印刷株式会社 貫通電極基板及び貫通電極基板を用いた半導体装置
JP6185880B2 (ja) * 2014-05-13 2017-08-23 日本特殊陶業株式会社 配線基板の製造方法及び配線基板
JP2015231003A (ja) * 2014-06-06 2015-12-21 イビデン株式会社 回路基板および回路基板の製造方法
JP6230971B2 (ja) * 2014-08-05 2017-11-15 日本特殊陶業株式会社 配線基板の製造方法
TWI556383B (zh) * 2014-08-29 2016-11-01 矽品精密工業股份有限公司 封裝結構及其製法
JP6235682B2 (ja) * 2016-11-09 2017-11-22 京セラ株式会社 配線基板の製造方法
JP2018198275A (ja) * 2017-05-24 2018-12-13 イビデン株式会社 コイル内蔵基板及びその製造方法
KR20190012485A (ko) * 2017-07-27 2019-02-11 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
US20210035818A1 (en) * 2019-07-30 2021-02-04 Intel Corporation Sacrificial pads to prevent galvanic corrosion of fli bumps in emib packages
US11545425B2 (en) * 2020-10-08 2023-01-03 Qualcomm Incorporated Substrate comprising interconnects embedded in a solder resist layer
CN112867243A (zh) * 2021-01-06 2021-05-28 英韧科技(上海)有限公司 多层电路板
US11823983B2 (en) 2021-03-23 2023-11-21 Qualcomm Incorporated Package with a substrate comprising pad-on-pad interconnects

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3346263B2 (ja) 1997-04-11 2002-11-18 イビデン株式会社 プリント配線板及びその製造方法
MY139405A (en) * 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
JP2002353593A (ja) 2001-05-25 2002-12-06 Toppan Printing Co Ltd プリント配線板およびその製造方法
JP2003249840A (ja) * 2001-12-18 2003-09-05 Murata Mfg Co Ltd 弾性表面波装置
JP2003209366A (ja) * 2002-01-15 2003-07-25 Sony Corp フレキシブル多層配線基板およびその製造方法
JP2003332720A (ja) 2002-05-14 2003-11-21 Cmk Corp 多層プリント配線板とその製造方法
TWI231028B (en) 2004-05-21 2005-04-11 Via Tech Inc A substrate used for fine-pitch semiconductor package and a method of the same
JP2006344889A (ja) 2005-06-10 2006-12-21 Nec Saitama Ltd 大型電子部品の実装方法
TWI288590B (en) 2005-10-31 2007-10-11 Unimicron Technology Corp Method of forming solder mask and circuit board with solder mask
JP2007149998A (ja) 2005-11-29 2007-06-14 Senju Metal Ind Co Ltd フラットパッケージ型電子部品搭載用プリント基板およびその製造方法
JP2008140886A (ja) 2006-11-30 2008-06-19 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
ES2386008T3 (es) 2007-07-05 2012-08-07 Aac Microtec Ab Vía de interconexión de baja resistencia a través de una oblea
US8238114B2 (en) 2007-09-20 2012-08-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing same
JP5020123B2 (ja) 2008-03-03 2012-09-05 新光電気工業株式会社 配線基板の製造方法
JP4356789B2 (ja) 2008-03-25 2009-11-04 住友ベークライト株式会社 回路基板
TWI362096B (en) 2008-05-27 2012-04-11 Unimicron Technology Corp Method for fabricating pakage substrate
US8686300B2 (en) 2008-12-24 2014-04-01 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP5573429B2 (ja) 2009-08-10 2014-08-20 住友ベークライト株式会社 無電解ニッケル−パラジウム−金めっき方法、めっき処理物、プリント配線板、インターポーザ、および半導体装置
JP5627097B2 (ja) * 2009-10-07 2014-11-19 ルネサスエレクトロニクス株式会社 配線基板
US8528200B2 (en) 2009-12-18 2013-09-10 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US8884432B2 (en) * 2011-06-08 2014-11-11 Tessera, Inc. Substrate and assembly thereof with dielectric removal for increased post height

Also Published As

Publication number Publication date
US9485853B2 (en) 2016-11-01
CN103229605A (zh) 2013-07-31
KR101296996B1 (ko) 2013-08-14
TWI473543B (zh) 2015-02-11
JP5415632B2 (ja) 2014-02-12
US20140124242A1 (en) 2014-05-08
CN103229605B (zh) 2016-06-08
KR20130063549A (ko) 2013-06-14
EP2632237B1 (en) 2019-07-10
EP2632237A1 (en) 2013-08-28
EP2632237A4 (en) 2015-03-18
WO2013014838A1 (ja) 2013-01-31
JPWO2013014838A1 (ja) 2015-02-23

Similar Documents

Publication Publication Date Title
TWI473543B (zh) 配線基板
TWI599292B (zh) 配線基板
TWI601466B (zh) 配線基板
TWI524830B (zh) Wiring board
EP2927950B1 (en) Wiring board
JP2014078551A (ja) 配線基板、配線基板の製造方法
JP2013105908A (ja) 配線基板
TWI566648B (zh) Wiring board
JP2014089996A (ja) 配線基板

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees