KR101523478B1 - 배선기판 - Google Patents
배선기판 Download PDFInfo
- Publication number
- KR101523478B1 KR101523478B1 KR1020147001606A KR20147001606A KR101523478B1 KR 101523478 B1 KR101523478 B1 KR 101523478B1 KR 1020147001606 A KR1020147001606 A KR 1020147001606A KR 20147001606 A KR20147001606 A KR 20147001606A KR 101523478 B1 KR101523478 B1 KR 101523478B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- solder resist
- wiring board
- connection terminal
- resist layer
- Prior art date
Links
- 229910000679 solder Inorganic materials 0.000 claims abstract description 122
- 230000003746 surface roughness Effects 0.000 claims abstract description 58
- 239000004020 conductor Substances 0.000 claims abstract description 56
- 238000000034 method Methods 0.000 claims description 44
- 238000009413 insulation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 212
- 229920005989 resin Polymers 0.000 description 55
- 239000011347 resin Substances 0.000 description 55
- 238000007747 plating Methods 0.000 description 48
- 229910052751 metal Inorganic materials 0.000 description 38
- 239000002184 metal Substances 0.000 description 37
- 239000004065 semiconductor Substances 0.000 description 33
- 239000000758 substrate Substances 0.000 description 24
- 230000002093 peripheral effect Effects 0.000 description 22
- 238000004519 manufacturing process Methods 0.000 description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 13
- 229910052802 copper Inorganic materials 0.000 description 12
- 239000010949 copper Substances 0.000 description 12
- 230000008569 process Effects 0.000 description 12
- 239000000945 filler Substances 0.000 description 9
- 229920001187 thermosetting polymer Polymers 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 239000002344 surface layer Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 6
- 239000007822 coupling agent Substances 0.000 description 6
- 229910052718 tin Inorganic materials 0.000 description 6
- 239000003822 epoxy resin Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- LCPVQAHEFVXVKT-UHFFFAOYSA-N 2-(2,4-difluorophenoxy)pyridin-3-amine Chemical compound NC1=CC=CN=C1OC1=CC=C(F)C=C1F LCPVQAHEFVXVKT-UHFFFAOYSA-N 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 239000011342 resin composition Substances 0.000 description 4
- CHQMHPLRPQMAMX-UHFFFAOYSA-L sodium persulfate Substances [Na+].[Na+].[O-]S(=O)(=O)OOS([O-])(=O)=O CHQMHPLRPQMAMX-UHFFFAOYSA-L 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 239000006087 Silane Coupling Agent Substances 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000003638 chemical reducing agent Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910017944 Ag—Cu Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910020836 Sn-Ag Inorganic materials 0.000 description 1
- 229910020888 Sn-Cu Inorganic materials 0.000 description 1
- 229910020935 Sn-Sb Inorganic materials 0.000 description 1
- 229910020988 Sn—Ag Inorganic materials 0.000 description 1
- 229910019204 Sn—Cu Inorganic materials 0.000 description 1
- 229910008757 Sn—Sb Inorganic materials 0.000 description 1
- GDFUXPFQUMDNJA-UHFFFAOYSA-N [SiH4].C=CC1=CC=CC=C1 Chemical compound [SiH4].C=CC1=CC=CC=C1 GDFUXPFQUMDNJA-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 150000004645 aluminates Chemical class 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 229920006015 heat resistant resin Polymers 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 150000008040 ionic compounds Chemical class 0.000 description 1
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000003755 preservative agent Substances 0.000 description 1
- 230000002335 preservative effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- FZHAPNGMFPVSLP-UHFFFAOYSA-N silanamine Chemical compound [SiH3]N FZHAPNGMFPVSLP-UHFFFAOYSA-N 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910000029 sodium carbonate Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10977—Encapsulated connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/025—Abrading, e.g. grinding or sand blasting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
- H05K2203/0783—Using solvent, e.g. for cleaning; Regulating solvent content of pastes or coatings for adjusting the viscosity
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
전자부품과 배선기판의 틈새에 충전되는 언더필의 유동성을 향상시킬 수 있는 배선기판을 얻는다. 본 발명에 관련되는 배선기판은, 절연층 및 도체층이 각각 1층 이상 적층된 적층체를 가지는 배선기판으로서, 상기 적층체 위에 서로 이간하여 형성된 복수의 접속단자와, 상기 복수의 접속단자 사이에 충전되고, 상기 복수의 접속단자의 각 측면의 적어도 일부와 맞닿는 충전부재와, 상기 적층체 위에 적층되며, 상기 복수의 접속단자를 노출하는 개구를 가지는 솔더레지스트층을 구비하고, 상기 충전부재의 표면 거칠기는 상기 솔더레지스트층의 상면의 표면 거칠기보다도 거친 것을 특징으로 한다.
Description
본 발명은 주면(主面)에 전자부품을 접속하기 위한 복수의 접속단자가 형성된 배선기판에 관한 것이다.
통상, 배선기판의 주면(표면)에는, 반도체칩과의 접속용의 단자(이하, 접속단자라고 부른다)가 형성되어 있다. 근래에는, 상기 접속단자의 고밀도화가 진행되고 있으며, 배치되는 접속단자의 간격(피치)이 좁게 되어 있다. 이로 인해, 복수의 접속단자를 솔더레지스트의 동일 개구 내에 배치한 NSMD(논ㆍ솔더ㆍ마스크ㆍ디파인드, Non Solder Mask Defined)를 채용한 배선기판이 제안되어 있다.
그런데, 복수의 접속단자를 동일 개구 내에 배치한 경우, 접속단자 표면에 코팅된 땜납이 인접하는 접속단자로 유출되고, 접속단자 사이가 단락(쇼트)될 우려가 있다. 그래서 접속단자 표면에 코팅된 땜납이 인접하는 접속단자로 유출되는 것을 방지하기 위해, 각 접속단자 사이에 절연성의 격벽을 설치한 것이 있다(예를 들면, 특허문헌 1 참조).
그러나, 격벽을 설치한 경우, 상기 격벽이, 전자부품(예를 들면, 반도체칩)을 실장할 때에 전자부품과 배선기판의 틈새에 충전되는 언더필(underfill)의 유동을 방해한다. 이로 인해, 전자부품과 배선기판의 틈새에 언더필이 균일하게 충전되지 않고, 파단이나 부식 등의 문제점이 발생할 우려가 있다.
본 발명은 전자부품과 배선기판의 틈새에 충전되는 언더필의 유동성을 향상시킬 수 있는 배선기판을 얻는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명은 절연층 및 도체층이 각각 1층 이상 적층된 적층체를 가지는 배선기판으로서, 상기 적층체 위에 서로 이간하여 형성된 복수의 접속단자와, 상기 복수의 접속단자 사이에 충전되고, 상기 복수의 접속단자의 각 측면의 적어도 일부와 맞닿는 충전부재와, 상기 적층체 위에 적층되며, 상기 복수의 접속단자를 노출하는 개구를 가지는 솔더레지스트층을 구비하고, 상기 충전부재의 표면 거칠기는 상기 솔더레지스트층의 상면의 표면 거칠기보다도 거친 것을 특징으로 한다.
본 발명에 따르면, 상기 복수의 접속단자 사이에 충전된 충전부재의 표면 거칠기를 솔더레지스트층의 상면의 표면보다 거칠게 하고 있다. 이로 인해, 반도체칩과 접속했을 때에, 반도체칩과 배선기판의 틈새에 충전되게 되는 언더필의 유동성이 향상된다. 이로 인해, 접속단자 사이에서 언더필에 보이드가 발생하는 것을 방지할 수 있고, 땜납의 리플로우시에 상기 보이드로 땜납이 유출되어 접속단자 사이가 단락(쇼트)되는 것을 방지할 수 있다.
또한, 본 발명의 한 형태에 있어서는, 상기 충전부재의 표면 거칠기(Ra)는 0.06㎛∼0.8㎛인 것을 특징으로 한다. 충전부재의 표면 거칠기(Ra)를 0.06㎛∼0.8㎛로 하는 것에 의해, 언더필의 유동성이 더욱 향상된다.
또, 본 발명의 다른 형태에 있어서는, 상기 솔더레지스트층의 표면 거칠기 (Ra)는 0.02㎛∼0.25㎛인 것을 특징으로 한다. 솔더레지스트층의 표면 거칠기(Ra)를 0.02㎛∼0.25㎛로 하는 것에 의해, 언더필이 솔더레지스트층의 개구에서 외측으로 유출되는 것을 억제할 수 있다.
또, 본 발명의 다른 형태에 있어서는, 상기 솔더레지스트층이 가지는 상기 개구의 내주면의 표면 거칠기는 상기 솔더레지스트층의 상면의 표면 거칠기보다도 거친 것을 특징으로 한다. 솔더레지스트층이 가지는 개구의 내주면의 표면 거칠기를 솔더레지스트층의 상면의 표면 거칠기보다도 거칠게 하는 것에 의해, 개구의 내주면에 있어서의 언더필의 유동성이 향상된다.
또, 본 발명의 그 밖의 형태에 있어서는, 상기 충전부재는 솔더레지스트로서 기능하는 것을 특징으로 한다. 충전부재가 솔더레지스트로서 기능하는 것에 의해, 충전부재 위에 땜납이 잔류하고, 접속단자 사이가 단락(쇼트)되는 것을 억제할 수 있다.
또한, 본 발명의 그 밖의 형태에 있어서는, 상기 접속단자는 적어도 일부가 상기 충전부재의 표면으로부터 돌출되어 있는 것을 특징으로 한다. 접속단자를 충전부재의 표면으로부터 돌출시키는 것에 의해, 상대측 단자와의 접속이 용이하게 된다.
이상 설명한 바와 같이, 본 발명에 따르면, 전자부품과 배선기판의 틈새에 충전되는 언더필의 유동성을 향상시킬 수 있는 배선기판을 얻을 수 있다.
도 1은 제 1 실시형태에 관련되는 배선기판의 평면도(표면측).
도 2는 제 1 실시형태에 관련되는 배선기판의 일부 단면도.
도 3은 제 1 실시형태에 관련되는 배선기판의 표면측의 접속단자의 구성도.
도 4는 제 1 실시형태에 관련되는 배선기판의 제조공정도(코어기판공정).
도 5는 제 1 실시형태에 관련되는 배선기판의 제조공정도(빌드업공정).
도 6은 제 1 실시형태에 관련되는 배선기판의 제조공정도(빌드업공정).
도 7은 제 1 실시형태에 관련되는 배선기판의 제조공정도(충전공정).
도 8은 제 4 충전방법의 설명도.
도 9는 제 1 실시형태에 관련되는 배선기판의 제조공정도(솔더레지스트층공정).
도 10은 제 1 실시형태에 관련되는 배선기판의 제조공정도(도금공정).
도 11은 제 1 실시형태에 관련되는 배선기판의 제조공정도(백엔드공정).
도 12는 제 2 실시형태에 관련되는 배선기판의 평면도(표면측).
도 13은 제 2 실시형태에 관련되는 배선기판의 일부 단면도.
도 14는 제 2 실시형태에 관련되는 배선기판의 표면측의 접속단자의 구성도.
도 15는 그 밖의 실시형태에 관련되는 배선기판의 충전부재의 상면 형상을 나타내는 도면.
도 16은 실시예에 관련되는 배선기판 표면의 화상.
도 2는 제 1 실시형태에 관련되는 배선기판의 일부 단면도.
도 3은 제 1 실시형태에 관련되는 배선기판의 표면측의 접속단자의 구성도.
도 4는 제 1 실시형태에 관련되는 배선기판의 제조공정도(코어기판공정).
도 5는 제 1 실시형태에 관련되는 배선기판의 제조공정도(빌드업공정).
도 6은 제 1 실시형태에 관련되는 배선기판의 제조공정도(빌드업공정).
도 7은 제 1 실시형태에 관련되는 배선기판의 제조공정도(충전공정).
도 8은 제 4 충전방법의 설명도.
도 9는 제 1 실시형태에 관련되는 배선기판의 제조공정도(솔더레지스트층공정).
도 10은 제 1 실시형태에 관련되는 배선기판의 제조공정도(도금공정).
도 11은 제 1 실시형태에 관련되는 배선기판의 제조공정도(백엔드공정).
도 12는 제 2 실시형태에 관련되는 배선기판의 평면도(표면측).
도 13은 제 2 실시형태에 관련되는 배선기판의 일부 단면도.
도 14는 제 2 실시형태에 관련되는 배선기판의 표면측의 접속단자의 구성도.
도 15는 그 밖의 실시형태에 관련되는 배선기판의 충전부재의 상면 형상을 나타내는 도면.
도 16은 실시예에 관련되는 배선기판 표면의 화상.
이하, 본 발명의 실시형태에 대해서 도면을 참조하면서 상세하게 설명한다. 또한, 이하의 설명에서는 코어기판 위에 빌드업층을 형성한 배선기판을 예로, 본 발명의 실시형태를 설명하지만, 복수의 접속단자가 형성된 배선기판이면 좋고, 예를 들면, 코어기판을 가지지 않는 배선기판이라도 좋다.
(제 1 실시형태)
도 1은 제 1 실시형태에 있어서의 배선기판(100)의 평면도(표면측)이다. 도 2는 도 1의 선분 I-I에 있어서의 배선기판(100)의 일부 단면도이다. 도 3은 배선기판(100)의 표면측에 형성된 접속단자(T1)의 구성도이다. 도 3의 (a)는 접속단자 (T1)의 상면도이다. 도 3의 (b)는 도 3의 (a)의 선분 Ⅱ-Ⅱ에 있어서의 단면도이다. 또한, 이하의 설명에서는 반도체칩이 접속되는 측을 표면측으로 하고, 마더보드나 소켓 등 (이하, 마더보드 등으로 부른다)이 접속되는 측을 이면측으로 한다.
{배선기판(100)의 구성}
도 1∼3에 나타내는 배선기판(100)은 코어기판(2)과, 반도체칩(미도시)과의 접속단자(T1)가 복수 형성되고, 코어기판(2)의 표면측에 적층되는 빌드업층(3, 표면측)과, 빌드업층(3)에 적층되며, 복수의 접속단자(T1) 사이를 충전하는 충전부재 (4)와, 충전부재(4)에 적층되고, 접속단자(T1)의 적어도 일부를 노출하는 개구(5a)가 형성된 솔더레지스트층(5)과, 마더보드 등(미도시)과의 접속단자(T11)가 복수 형성되며, 코어기판(2)의 이면측에 적층되는 빌드업층(13, 이면측)과, 빌드업층 (13)에 적층되고, 접속단자(T11)의 적어도 일부를 노출하는 개구(14a)가 형성된 솔더레지스트층(14)을 구비한다.
코어기판(2)은 내열성 수지판(예를 들면 비스말레이미드-트리아진 수지판)이나, 섬유강화 수지판(예를 들면 유리섬유강화 에폭시수지) 등에 의해 구성된 판 형상의 수지제 기판이다. 코어기판(2)의 표면 및 이면에는 금속배선(L1, L11)을 이루는 코어 도체층(21, 22)이 각각 형성되어 있다. 또, 코어기판(2)에는 드릴 등에 의해 천공 설치된 스루홀(23)이 형성되고, 그 내벽면에는 코어 도체층(21, 22)을 서로 도통시키는 스루홀 도체(24)가 형성되어 있다. 또한, 스루홀(23)은 에폭시수지 등의 수지제 충전재(25)에 의해 충전되어 있다.
(표면측의 구성)
빌드업층(3)은 코어기판(2)의 표면측에 적층된 수지 절연층(31, 33) 및 도체층(32, 34)으로 이루어진다. 수지 절연층(31)은 열경화성 수지조성물로 이루어지고, 표면에 금속배선(L2)을 이루는 도체층(32)이 형성되어 있다. 또, 수지 절연층 (31)에는 코어 도체층(21)과 도체층(32)을 전기적으로 접속하는 비아(35)가 형성되어 있다. 수지 절연층(33)은 열경화성 수지조성물로 이루어지고, 표층에 복수의 접속단자(T1)를 가지는 도체층(34)이 형성되어 있다. 또, 수지 절연층(33)에는 도체층(32)과 도체층(34)을 전기적으로 접속하는 비아(36)가 형성되어 있다. 여기서, 수지 절연층(31, 33) 및 도체층(32)은 적층체를 구성한다.
비아(35, 36)는 각각, 비아 홀(37a)과 그 내주면에 설치된 비아 도체(37b)와, 바닥면측에서 비아 도체(37b)와 도통하도록 설치된 비아 패드(37c)와, 비아 패드(37c)와 반대측에서 비아 도체(37b)의 개구 둘레 가장자리에서 외향으로 장출하는 비아 랜드(37d)를 가지고 있다.
접속단자(T1)는 반도체칩과 접속하기 위한 접속단자이다. 접속단자(T1)는 반도체칩의 실장영역의 내주를 따라서 배치된, 이른바 패리페럴(peripheral)형의 접속단자이다. 반도체칩은 상기 접속단자(T1)와 전기적으로 접속됨으로써 배선기판 (100)에 실장된다. 각 접속단자(T1)는 후술하는 충전부재(4)와의 접착성을 향상시키기 위해 그 표면이 조화(粗化)되어 있다.
또, 각 접속단자(T1)의 표면을 조화하지 않는 경우라도, Sn(주석), Ti(티탄), Cr(크롬), Ni(니켈)의 어느 하나의 금속원소를 각 접속단자(T1)의 표면에 코팅 하여 금속층을 형성한 후, 상기 금속층의 위에 커플링제 처리를 시행하는 것에 의해, 후술하는 충전부재(4)와의 접착성을 향상시킬 수 있다. 커플링제는 주로 금속이나 무기재와 수지 등의 유기재의 접착성을 좋게 하는 역할을 담당한다. 커플링제에는 실란 커플링제, 티타네이트계 커플링제, 알루미네이트계 커플링제 등이 있지만, 실란 커플링제를 이용하는 것이 더욱 바람직하다. 실란 커플링제로서는, 예를 들면, 아미노 실란, 에폭시 실란, 스티렌 실란 등이 있다.
또, 각 접속단자(T1)는 빌드업층(3)을 구성하는 수지 절연층(33)과의 맞닿음면에 대향하는 제 1 주면(F)의 외주에 단차(L)가 형성되고, 상기 단차(L)를 포함하는 접속단자(T1)의 노출면은 금속도금층(M)에 의해 덮여져 있다. 반도체칩을 배선기판(100)에 실장할 때에는 반도체칩의 접속단자에 코팅된 땜납을 리플로우하는 것에 의해 반도체칩의 접속단자와 접속단자(T1)가 전기적으로 접속된다. 또한, 금속도금층(M)은 예를 들면, Ni층, Sn층, Ag층, Pd층, Au층 등의 금속층으로부터 선택되는 단일 또는 복수의 층(예를 들면, Ni층/Au층, Ni층/Pd층/Au층)으로 구성된다. 또, 금속도금층(M)의 대신에, 방청(防靑)용의 OSP(Organic Solderability Preservative)처리를 시행해도 좋다. 또, 단차(L)를 포함하는 접속단자(T1)의 노출면에 땜납을 코팅해도 좋고, 또한, 단차(L)를 포함하는 접속단자(T1)의 노출면을 금속도금층(M)으로 덮은 후, 상기 금속도금층(M)에 땜납을 코팅해도 좋다. 또한, 접속단자(T1)의 노출면에 땜납을 코팅하는 방법에 대해서는 후술한다.
충전부재(4)는 빌드업층(3)에 적층되는 절연성 부재이며, 그 재질은 솔더레지스트층(5)과 같은 것이 바람직하다. 충전부재(4)는 빌드업층(3)의 표층에 형성된 각 접속단자(T1)의 측면과 밀착한 상태에서 접속단자(T1) 사이에 충전되어 있다. 충전부재(4)의 표면(H1)의 표면 거칠기는 후술의 솔더레지스트층(5)의 상면(H2)의 표면 거칠기보다도 거칠게 되어 있다. 이로 인해, 접속단자(T1)를 반도체칩과 접속했을 때에, 반도체칩과 배선기판(100)의 틈새에 충전되는 언더필의 유동성이 향상된다. 이로 인해, 접속단자(T1) 사이에서 언더필에 보이드가 발생하는 것을 방지할 수 있고, 땜납의 리플로우시에, 상기 보이드로 땜납이 유출되어 접속단자(T1) 사이가 단락(쇼트)되는 것을 방지할 수 있다.
또한, 충전부재(4)의 표면(H1)의 표면 거칠기는 Ra(중심선 평균 거칠기)로 0.06㎛∼0.8㎛, 또는, Rz(10점 평균 거칠기)로 1.0㎛∼9.0㎛인 것이 바람직하다. 충전부재(4)의 표면(H1)의 표면 거칠기를 Ra(중심선 평균 거칠기)로 0.06㎛∼0.8㎛, 또는, Rz(10점 평균 거칠기)로 1.0㎛∼9.0㎛로 하는 것에 의해, 접속단자(T1)를 반도체칩과 접속했을 때에, 반도체칩과 배선기판(100)의 틈새에 충전되는 언더필의 유동성이 더욱 향상된다.
또, 충전부재(4)의 두께(D1)는 접속단자(T1)의 두께(높이, D2)보다도 얇게 되어 있다. 즉, 접속단자(T1)는 적어도 일부가 충전부재(4)의 표면(H1)으로부터 돌출되어 있다. 접속단자(T1)를 충전부재(4)의 표면(H1)으로부터 돌출시키는 것에 의해, 반도체칩의 단자와의 접속이 용이하게 된다.
솔더레지스트층(5)은 접속단자(T1)와 접속되는 배선패턴을 덮음과 아울러, 반도체칩의 실장영역의 내주를 따라서 배치된 접속단자(T1)를 노출시키는 개구(5a)를 가지고 있다. 솔더레지스트층(5)의 개구(5a)는 동일 개구 내에 복수의 접속단자 (T1)를 배치하는 NSMD 형상으로 되어 있다. 여기서, 솔더레지스트층(5)의 상면(H2)의 표면 거칠기는 충전부재(4)의 표면(H1)의 표면 거칠기 이하로 되어 있다. 이로 인해, 솔더레지스트층(5)의 상면(H2)은 충전부재(4)의 표면(H1)보다도 언더필의 유동성이 낮아지고, 언더필이 솔더레지스트층(5)의 개구(5a)에서 외측으로 유출되는 것을 억제할 수 있다.
또한, 솔더레지스트층(5)의 상면(H2)의 표면 거칠기는 Ra(중심선 평균 거칠기)로 0.02㎛∼0.25㎛, 또는, Rz(10점 평균 거칠기)로 0.6㎛∼5.0㎛인 것이 바람직하다. 솔더레지스트층(5)의 상면(H2)의 표면 거칠기를 Ra(중심선 평균 거칠기)로 0.02㎛∼0.25㎛, 또는, Rz(10점 평균 거칠기)로 0.6㎛∼5.0㎛로 하는 것에 의해, 언더필이 솔더레지스트층(5)의 개구(5a)에서 외측으로 유출되는 것을 더욱 억제할 수 있다.
또, 솔더레지스트층(5)이 가지는 개구(5a)의 내주면(H3)의 표면 거칠기는 솔더레지스트층(5)의 상면(H2)의 표면 거칠기보다도 거칠다. 솔더레지스트층(5)이 가지는 개구(5a)의 내주면(H3)의 표면 거칠기를 솔더레지스트층(5)의 상면(H2)의 표면 거칠기보다도 거칠게 하는 것에 의해, 개구(5a)의 내주면(H3)에 있어서의 언더필의 유동성이 향상된다. 이로 인해, 충전부재(4)의 표면(H1)과, 개구(5a)의 내주면(H3)의 사이로 언더필이 흐르지 않고 보이드가 발생하는 것을 효과적으로 방지할 수 있다.
또한, 솔더레지스트층(5)이 가지는 개구(5a)의 내주면(H3)의 표면 거칠기는 Ra(중심선 평균 거칠기)로 0.06㎛∼0.8㎛, 또는, Rz(10점 평균 거칠기)로 1.0㎛∼9.0㎛인 것이 바람직하다. 솔더레지스트층(5)이 가지는 개구(5a)의 내주면(H3)의 표면 거칠기를 Ra(중심선 평균 거칠기)로 0.06㎛∼0.8㎛, 또는, Rz(10점 평균 거칠기)로 1.0㎛∼9.0㎛로 하는 것에 의해, 개구(5a)의 내주면(H3)에 있어서의 언더필의 유동성이 더욱 향상된다. 이로 인해, 충전부재(4)의 표면(H1)과, 개구(5a)의 내주면(H3)의 사이로 언더필이 흐르지 않고 보이드가 발생하는 것을 더욱 효과적으로 방지할 수 있다.
(이면측의 구성)
빌드업층(13)은 코어기판(2)의 이면측에 적층된 수지 절연층(131, 133) 및 도체층(132, 134)으로 이루어진다. 수지 절연층(131)은 열경화성 수지조성물로 이루어지고, 이면에 금속배선(L12)을 이루는 도체층(132)이 형성되어 있다. 또, 수지 절연층(131)에는 코어 도체층(22)과 도체층(132)을 전기적으로 접속하는 비아(135)가 형성되어 있다. 수지 절연층(133)은 열경화성 수지조성물로 이루어지고, 표층에 1 이상의 접속단자(T11)를 가지는 도체층(134)이 형성되어 있다. 또, 수지 절연층 (133)에는 도체층(132)과 도체층(134)을 전기적으로 접속하는 비아(136)가 형성되어 있다.
비아(135, 136)는 각각, 비아 홀(137a)과 그 내주면에 설치된 비아 도체 (137b)와, 바닥면측에서 비아 도체(137b)와 도통하도록 설치된 비아 패드(137c)와, 비아 패드(137c)와 반대측에서 비아 도체(137b)의 개구 둘레 가장자리에서 외향으로 장출하는 비아 랜드(137d)를 가지고 있다.
접속단자(T11)는 배선기판(100)을 마더보드 등에 접속하기 위한 이면 랜드 (PGA패드, BGA패드)로서 이용되는 것이며, 배선기판(100)의 대략 중심부를 제외하는 외주 영역에 형성되고, 상기 대략 중앙부를 둘러싸도록 하여 직사각형 형상으로 배열되어 있다. 또, 접속단자(T11)의 표면의 적어도 일부는 금속도금층(M)에 의해 덮여져 있다.
솔더레지스트층(14)은 필름 형상의 솔더레지스트를 빌드업층(13)의 표면 위에 적층하여 형성되어 있다. 솔더레지스트층(14)에는 각 접속단자(T11)의 표면의 일부를 노출시키는 개구(14a)가 형성되어 있다. 이로 인해, 각 접속단자(T11)는 표면의 일부가 개구(14a)에 의해 솔더레지스트층(14)으로부터 노출된 상태로 되어 있다. 즉, 솔더레지스트층(14)의 개구(14a)는 각 접속단자(T11)의 표면의 일부를 노출한 SMD 형상으로 되어 있다. 또한, 솔더레지스트층(5)의 개구(5a)와는 달리, 솔더레지스트층(14)의 개구(14a)는 접속단자(T11)마다에 형성되어 있다.
개구(14a) 내에는, 예를 들면 Sn-Ag, Sn-Cu, Sn-Ag-Cu, Sn-Sb 등 실질적으로 Pb를 함유하지 않는 땜납으로 이루어지는 땜납볼(B)이 금속도금층(M)을 통하여 접속단자(T11)와 전기적으로 접속하도록 하여 형성되어 있다. 또한, 배선기판(100)을 마더보드 등에 실장할 때는 배선기판(100)의 땜납볼(B)을 리플로우하는 것에 의해, 접속단자(T11)를 마더보드 등의 접속단자에 전기적으로 접속한다.
(배선기판의 제조방법)
도 4∼도 11은 제 1 실시형태에 관련되는 배선기판(100)의 제조공정을 나타내는 도면이다. 이하, 도 4∼도 11을 참조하여 배선기판(100)의 제조방법에 대해서 설명한다.
(코어기판공정: 도 4)
판 형상의 수지제 기판의 표면 및 이면에 구리박이 첩부된 동장적층판(銅張積層板)을 준비한다. 또, 동장적층판에 대해서 드릴을 이용하여 천공가공을 실시하고, 스루홀(23)이 되는 관통구멍을 소정 위치에 미리 형성하여 둔다. 그리고, 종래 공지의 수법에 따라서 무전해구리도금 및 전해구리도금을 실시하는 것에 의해 스루홀(23) 내벽에 스루홀 도체(24)를 형성하고, 동장적층판의 양면에 구리도금층을 형성한다(도 4의 (a) 참조).
그 후, 스루홀 도체(24) 내를 에폭시수지 등의 수지 충전재(25)로 충전한다. 또한, 동장적층판의 양면의 구리박 위에 형성된 구리도금을 소망의 형상으로 에칭하여 동장적층판의 표면 및 이면에 금속배선(L1, L11)을 이루는 코어 도체층(21, 22)을 각각 형성하고, 코어기판(2)을 얻는다(도 4의 (b) 참조). 또한, 스루홀(23) 형성공정의 후, 가공부분의 스미어를 제거하는 디스미어 처리를 실시하는 것이 바람직하다.
(빌드업공정: 도 5∼도 6)
코어기판(2)의 표면 및 이면에, 수지 절연층(31, 131)이 되는 에폭시수지를 주된 성분으로 하는 필름 형상 절연수지재료를 각각 중첩하여 배치한다. 그리고, 상기 적층물을 진공 압착열 프레스기로 가압 가열하고, 필름 형상 절연수지재료를 열경화시키면서 압착한다. 다음에, 종래 주지의 레이저가공장치를 이용하여 레이저조사를 실시하고, 수지 절연층(31, 131)에 비아 홀(37a, 137a)을 각각 형성한다(도 5의 (a) 참조).
계속해서, 수지 절연층(31, 131)의 표면을 조화한 후, 무전해도금을 실시하고, 비아 홀(37a, 137a)의 내벽을 포함하는 수지 절연층(31, 131) 위에 무전해구리도금층을 형성한다. 다음에 포토레지스트를 수지 절연층(31, 131) 위에 형성된 무전해구리도금층 위에 래미네이트(laminate)하여 노광ㆍ현상을 실시하고, 소망의 형상으로 도금레지스트를 형성한다.
그 후, 상기 도금레지스트를 마스크로 하여, 전해도금에 의해 구리를 도금 해서 소망의 구리도금패턴을 얻는다. 다음에, 도금레지스트를 박리하여 도금레지스트 아래에 존재하고 있었던 무전해구리도금층을 제거해서 금속배선(L2, L12)을 이루는 도체층(32, 132)을 형성한다. 또, 이때에, 비아 도체(37b, 137b), 비아 패드 (37c, 137c) 및 비아 랜드(37d, 137d)로 이루어지는 비아(35, 135)도 형성된다(도 5의 (b) 참조).
다음에, 도체층(32, 132) 위에 수지 절연층(33, 133)이 되는 에폭시수지를 주된 성분으로 하는 필름 형상 절연수지재료를 각각 중첩하여 배치한다. 그리고, 상기 적층물을 진공 압착열 프레스기로 가압 가열하고, 필름 형상 절연수지재료를 열 경화시키면서 압착한다. 다음에, 종래 주지의 레이저가공장치를 이용하여 레이저조사를 실시하고, 수지 절연층(33, 133)에 비아 홀(37a, 137a)을 각각 형성한다(도 6의 (a) 참조).
계속해서, 도체층(32, 132)을 형성했을 때와 마찬가지로 하여 비아 홀(37a, 137a)이 형성된 수지 절연층(33, 133)에 접속단자(T1, T11)를 가지는 도체층(34, 134) 및 비아(36, 136)를 각각 형성한다(도 6의 (b) 참조).
(충전공정: 도 7)
다음에, 빌드업층(3)의 표층을 이루는 복수의 접속단자(T1) 사이를, 접속단자(T1)보다도 낮은 위치까지 충전부재(4)로 충전한다. 또한, 접속단자(T1) 사이를 충전부재(4)로 충전하기 위해, 접속단자(T1)의 표면(특히, 측면)을 조화하여 두는 것이 바람직하다. 접속단자(T1)의 표면은, 예를 들면, 맥 에치 본드(MEC Etch Bond, 맥크사제) 등의 에칭액으로 처리하는 것에 의해 조화할 수 있다. 또, 각 접속단자(T1)의 표면을 조화하는 대신에 Sn(주석), Ti(티탄), Cr(크롬), Ni(니켈)의 어느 하나의 금속원소를 각 접속단자(T1)의 표면에 코팅하여 금속층을 형성한 후, 상기 금속층 위에 커플링제 처리를 시행하고, 충전부재(4)와의 접착성을 향상시켜도 좋다.
접속단자(T1) 사이에 충전부재(4)를 충전하는 방법으로서는, 여러 가지의 수법을 채용할 수 있다. 이하, 상기 충전부재(4)를 접속단자(T1) 사이에 충전하는 충전방법에 대해서 설명한다. 또한, 하기의 제 1∼제 4 충전방법에 있어서, 충전부재 (4)가 되는 절연성 수지를 코팅하는 방법으로서 인쇄, 래미네이트, 롤코트, 스핀코트 등 여러 가지의 수법을 이용할 수 있다.
(제 1 충전방법)
이 제 1 충전방법에서는, 표층에 접속단자(T1)가 형성된 빌드업층(3)의 표면에 열경화성의 절연성 수지를 얇게 코팅하여 열경화시킨 후, 경화된 절연성 수지를 접속단자(T1)보다도 낮아질 때까지 연마하는 것에 의해 충전부재(4)를 접속단자 (T1) 사이에 충전한다. 상기 연마에 의해, 충전부재(4)의 표면(H1)을 거칠게 할 수 있다.
(제 2 충전방법)
이 제 2 충전방법에서는, 표층에 접속단자(T1)가 형성된 빌드업층(3)의 표면에 열경화성의 절연성 수지를 얇게 코팅한 후, 절연성 수지를 용융하는 용제로 접속단자(T1) 상면을 덮는 여분의 절연성 수지를 제거한 후, 열경화시키는 것에 의해 충전부재(4)를 접속단자(T1) 사이에 충전한다. 상기 제거에 의해, 충전부재(4)의 표면(H1)을 거칠게 할 수 있다.
(제 3 충전방법)
이 제 3 충전방법에서는, 표층에 접속단자(T1)가 형성된 빌드업층(3)의 표면에 열경화성의 절연성 수지를 두껍게 코팅하여 열경화시킨 후, 반도체소자의 실장영역 이외의 영역을 마스크하고, 접속단자(T1)보다도 낮아질 때까지 절연성 수지를 RIE(Reactive Ion Etching) 등에 의해 드라이 에칭하는 것에 의해 충전부재(4)를 접속단자(T1) 사이에 충전한다. 또한, 이 제 3 충전방법에 의해, 충전부재(4)를 접속단자(T1) 사이에 충전할 경우, 충전부재(4)와 솔더레지스트층(5)이 일체적으로 형성된다. 또, 상기 드라이 에칭에 의해, 충전부재(4)의 표면(H1) 및 개구(5a)의 내주면(H3)을 거칠게 할 수 있다.
(제 4 충전방법)
도 8은 제 4 충전방법의 설명도이다. 이하, 도 8을 참조하여 제 4 충전방법에 대해서 설명한다. 제 4 충전방법에서는, 표층에 접속 단자(T1)가 형성된 빌드업층(3)의 표면에 광경화성의 절연성 수지를 두껍게 코팅한 후(도 8의 (a) 참조), 후에 솔더레지스트층의 개구(5a)가 되어야 할 영역의 내측 영역을 마스크해서 절연성 수지를 노광ㆍ현상하여 개구(5a)의 외측 영역이 되어야 할 절연성 수지를 광경화시킨다(도 8의 (b) 참조). 다음에 탄산나트륨 수용액(농도 1중량％)에 상기 제조 도중의 배선기판(100)을 단시간(미감광부의 절연성 수지 표면이 약간 팽윤하는 정도의 시간) 침지한다(도 8의 (c) 참조). 그 후, 수세하여 팽윤한 절연성 수지를 유화시킨다(도 8의 (d) 참조). 다음에, 팽윤ㆍ유화한 절연성 수지를 제조 도중의 배선기판(100)으로부터 제거한다(도 8의 (e) 참조). 광경화하고 있지 않은 절연성 수지의 상단의 위치가 각 접속 단자(T1)의 상단보다 낮은 위치가 될 때까지 상기 침지 및 수세를 각각 1회 또는 각각 수회 반복한다. 그 후, 열 또는 자외선에 의해 절연성 수지를 경화시킨다. 또한, 이 제 4 충전방법에 의해, 충전부재(4)를 접속단자 (T1) 사이에 충전할 경우, 충전부재(4)와 솔더레지스트층(5)이 일체적으로 형성된다. 또, 침지 및 수세에 의해 충전부재(4)의 표면(H1) 및 개구(5a)의 내주면(H3)을 거칠게 할 수 있다.
(솔더레지스트층 공정: 도 9)
충전부재(4) 및 빌드업층(13)의 표면에 각각 필름 형상의 솔더레지스트를 프레스하여 적층한다. 적층한 필름 형상의 솔더레지스트를 노광ㆍ현상하여 각 접속단자(T1)의 표면 및 측면을 노출시키는 NSMD 형상의 개구(5a)가 형성된 솔더레지스트층(5)과, 각 접속단자(T11)의 표면의 일부를 노출시키는 SMD 형상의 개구(14a)가 형성된 솔더레지스트층(14)을 얻는다. 또한, 충전공정에 있어서 상기한 제 1, 제 2 충전방법을 채용한 경우, 솔더레지스트층(5)의 개구(5a)의 내주면(H3)을 거칠게 하는 처리(예를 들면, 연마나 에칭)를 실시한다. 또, 충전공정에 있어서 상기한 제 3, 제 4 충전방법을 채용한 경우, 충전부재(4) 및 솔더레지스트층(5)이 일체적으로 형성되기 때문에, 상기 공정에 있어서, 솔더레지스트층(5)을 적층할 필요는 없다.
(도금공정: 도 10)
다음에, 접속단자(T1)의 노출면을 과황산나트륨 등에 의해 에칭하여 접속단자(T1) 표면의 산화막 등의 불순물을 제거함과 아울러, 접속단자(T1)의 주면(F)의 주위에 단차(L)를 형성한다. 그 후, 환원제를 이용한 무전해환원도금에 의해, 접속단자(T1, T11)의 노출면에 금속도금층(M)을 형성한다. 무전해치환도금에 의해 접속단자(T1)의 노출면에 금속도금층(M)을 형성할 경우는, 접속단자(T1)의 노출면의 금속이 치환되어 금속도금층(M)이 형성된다. 이로 인해, 접속단자(T1)의 노출면을 과황산나트륨 등에 의해 에칭하지 않아도, 접속단자(T1)의 주면(F)의 주위에 단차(L)가 형성된다.
또, 접속단자(T1)의 노출면에 땜납을 코팅할 경우는, 코팅할 땜납층의 두께에 대응하여 이하의 2가지의 방법을 선택할 수 있다.
(제 1 코팅방법)
두께가 5∼30㎛의 땜납층을 접속단자(T1)의 노출면에 코팅할 경우, 접속단자 (T1)의 노출면을 조금만 에칭(소프트 에칭)하고, 접속단자(T1)의 노출면에 형성된 산화막을 제거한다. 이때, 접속단자(T1)의 주면(F)의 주위에 단차(L)가 형성된다. 다음에 Sn(주석)분말, Ag(은), Cu(구리) 등의 금속을 포함하는 이온성 화합물 및 플럭스(flux)를 혼합한 페이스트{예를 들면, 하리마화성주식회사: 슈퍼 솔더(제품명)}를 접속단자(T1)의 노출면 전체면을 덮도록 SMD 형상의 개구(14a) 내 전체에 얇게 도포한다. 그 후, 리플로우를 실시하고, 접속단자(T1)의 노출면에 Sn과 Ag, 혹은, Sn, Ag 및 Cu의 합금으로 이루어지는 땜납층을 형성한다.
(제 2 코팅방법)
두께가 10㎛ 이하의 땜납층을 접속단자(T1)의 노출면에 코팅할 경우, 접속단자(T1)의 노출면을 조금만 에칭(소프트 에칭)하고, 접속단자(T1)의 노출면에 형성된 산화막을 제거한다. 이때, 접속단자(T1)의 주면(F)의 주위에 단차(L)가 형성된다. 다음에, 접속단자(T1)의 노출면에 무전해Sn(주석)도금을 실시함으로써 Sn도금층을 형성하고, 상기 Sn도금층의 전체면을 덮도록 하여 플럭스를 도포한다. 그 후, 리플로우를 실시하고, 접속단자(T1)에 도금된 Sn도금층을 용융시켜 접속단자(T1)의 주면(F)에 땜납층을 형성한다. 이때, 용융한 Sn은 표면장력에 의해 접속단자(T1)의 주면(F)에 응집한다.
(백엔드공정: 도 11)
땜납 인쇄에 의해, 접속단자(T11) 위에 형성된 금속도금층(M) 위에 땜납페이스트를 도포한 후, 소정의 온도와 시간으로 리플로우를 실시하고, 접속단자(T11) 위에 땜납볼(B)을 형성한다.
이상과 같이, 제 1 실시형태에 관련되는 배선기판(100)에서는, 충전부재(4)의 표면(H1)의 표면 거칠기는, 후술의 솔더레지스트층(5)의 상면(H2)의 표면 거칠기보다도 거칠게 되어 있다. 이로 인해, 접속단자(T1)를 반도체칩과 접속했을 때에, 반도체칩과 배선기판(100)의 틈새에 충전되는 언더필의 유동성이 향상된다. 이로 인해, 접속단자(T1) 사이에서 언더필에 보이드가 발생하는 것을 방지할 수 있고, 땜납의 리플로우시에, 상기 보이드로 땜납이 유출되어 접속단자(T1) 사이가 단락(쇼트)되는 것을 방지할 수 있다.
또, 충전부재(4)의 표면(H1)의 표면 거칠기를 Ra(중심선 평균 거칠기)로 0.06㎛∼0.8㎛, 또는, Rz(10점 평균 거칠기)로 1.0㎛∼9.0㎛로 하고 있으므로, 접속단자(T1)를 반도체칩과 접속했을 때에, 반도체칩과 배선기판(100)의 틈새에 충전되는 언더필의 유동성이 더욱 향상된다.
또, 충전부재(4)의 두께(D1)는 접속단자(T1)의 두께(높이, D2)보다도 얇게 되어 있다. 즉, 접속단자(T1)는 적어도 일부가 충전부재(4)의 표면(H1)으로부터 돌출되어 있다. 접속단자(T1)를 충전부재(4)의 표면(H1)으로부터 돌출시키는 것에 의해, 반도체칩의 단자와의 접속이 용이하게 된다.
또한, 솔더레지스트층(5)의 상면(H2)의 표면 거칠기는 충전부재(4)의 표면 (H1)의 표면 거칠기 이하로 되어 있다. 이로 인해, 솔더레지스트층(5)의 상면(H2)은 충전부재(4)의 표면(H1)보다도 언더필의 유동성이 낮아지고, 언더필이 솔더레지스트층(5)의 개구(5a)에서 외측으로 유출되는 것을 억제할 수 있다.
또, 솔더레지스트층(5)의 상면(H2)의 표면 거칠기를 Ra(중심선 평균 거칠기)로 0.02㎛∼0.25㎛, 또는, Rz(10점 평균 거칠기)로 0.6㎛∼5.0㎛로 하고 있으므로, 언더필이 솔더레지스트층(5)의 개구(5a)에서 외측으로 유출되는 것을 더욱 억제할 수 있다.
또, 솔더레지스트층(5)이 가지는 개구(5a)의 내주면(H3)의 표면 거칠기는, 솔더레지스트층(5)의 상면(H2)의 표면 거칠기보다도 거칠다. 솔더레지스트층(5)이 가지는 개구(5a)의 내주면(H3)의 표면 거칠기를, 솔더레지스트층(5)의 상면(H2)의 표면 거칠기보다도 거칠게 하는 것에 의해, 개구(5a)의 내주면(H3)에 있어서의 언더필의 유동성이 향상된다. 이로 인해, 충전부재(4)의 표면(H1)과, 개구(5a)의 내주면(H3)의 사이로 언더필이 흐르지 않고 보이드가 발생하는 것을 효과적으로 방지할 수 있다.
또, 솔더레지스트층(5)이 가지는 개구(5a)의 내주면(H3)의 표면 거칠기를, Ra(중심선 평균 거칠기)로 0.06㎛∼0.8㎛, 또는, Rz(10점 평균 거칠기)로 1.0㎛∼9.0㎛로 하고 있으므로, 개구(5a)의 내주면(H3)에 있어서의 언더필의 유동성이 더욱 향상된다. 이로 인해, 충전부재(4)의 표면(H1)과 개구(5a)의 내주면(H3)의 사이로 언더필이 흐르지 않고 보이드가 발생하는 것을 더욱 효과적으로 방지할 수 있다.
또한, 접속단자(T1)의 빌드업층(3)을 구성하는 수지 절연층(33)과의 맞닿음면에 대향하는 제 1 주면(F)의 외주에 단차(L)를 형성하고 있으므로, 접속단자(T1)에 코팅하는 땜납의 직경이 크게 되지 않고, 접속단자(T1)를 더욱 좁은 피치화 할 수 있다. 또, 접속단자(T1)의 충전부재(4)와의 맞닿음면을 조화한 뒤, 접속단자 (T1) 사이에 충전부재(4)를 충전하고 있으므로, 접속단자(T1)와 충전부재(4)의 접착강도가 향상된다. 이로 인해, 접속단자(T1)가 도중의 제조공정에서 박리될 우려를 억제할 수 있다.
(제 2 실시형태)
도 12는 제 2 실시형태에 있어서의 배선기판(200)의 평면도(표면측)이다. 도 13은 도 12의 선분 I-I에 있어서의 배선기판(200)의 일부 단면도이다. 도 14는 배선기판(200)의 표면측에 형성된 접속단자(T2)의 구성도이다. 도 14의 (a)는 접속단자(T2)의 상면도이다. 도 14의 (b)는 도 14의 (a)의 선분 Ⅱ-Ⅱ에 있어서의 단면도이다. 이하, 도 12∼도 14를 참조하여 배선기판(200)의 구성에 대해서 설명하지만, 도 1∼도 3을 참조하여 설명한 배선기판(100)과 동일한 구성에 대해서는 동일한 부호를 붙여서 중복된 설명을 생략한다.
(표면측의 구성)
배선기판(200)의 표면측에서는, 코어 도체층(21)과 전기적으로 접속하는 덮개 도금층(41)이 형성되고, 상기 덮개 도금층(41)과 도체층(32) 및 도체층(32)과 도체층(34)이 각각 필드 비아(42) 및 필드 비아(43)에 의해 전기적으로 접속되어 있다. 필드 비아(42, 43)는 비아 홀(44a)과 비아 홀(44a) 내측에 도금에 의해 충전된 비아 도체(44b)를 가진다. 또, 빌드업층(3)의 최표층에는 후술하는 접속단자 (T2)만이 형성되고, 접속단자(T2)와 동일층에 있어서 접속되는 배선패턴이나 배선패턴을 덮는 솔더레지스트층은 형성되어 있지 않다. 여기서, 수지 절연층(31, 33) 및 도체층(32)은 적층체를 구성한다.
배선기판(200)의 표면측에 형성된 접속단자(T2)는 반도체칩의 실장영역 전체에 배치된, 이른바 에어리어 범프형(area bump type)의 접속단자로 되어 있다. 접속단자(T2)는 반도체칩과의 접속단자이다. 반도체칩은 상기 접속단자(T2)와 전기적으로 접속됨으로써 배선기판(200)에 실장된다. 각 접속단자(T2)는 충전부재(4)와의 접착성을 향상시키기 위해, 그 표면이 조화되어 있다. 접속단자(T2)의 표면은 예를 들면, 맥 에치 본드(맥사제) 등의 에칭액으로 처리하는 것에 의해 조화할 수 있다.
또, 접속단자(T2)는 빌드업층(3)을 구성하는 수지 절연층(33)과의 맞닿음면에 대향하는 제 1 주면(F)의 외주에 단차(L)가 형성되고, 상기 단차(L)를 포함하는 접속단자(T2)의 노출면은 금속도금층(M)에 의해 덮여져 있다. 반도체칩을 배선기판 (200)에 실장할 때에는 반도체칩의 접속단자에 코팅된 땜납을 리플로우하는 것에 의해 반도체칩의 접속단자와 접속단자(T2)가 전기적으로 접속된다. 또한, 금속도금층(M) 대신에, 땜납을 코팅해도 좋고, 방청용의 OSP처리를 시행해도 좋다.
접속단자(T2)로의 금속도금층(M)의 형성은, 접속단자(T2)의 노출면을 과황산나트륨 등에 의해 에칭하여 접속단자(T2)의 주면(F)의 주위에 단차(L)를 형성한 후, 환원제를 이용한 무전해환원도금에 의해, 접속단자(T2)의 노출면에 금속도금층 (M)을 형성하는 것에 의해 실시한다. 또한, 무전해치환도금에 의해 접속단자 (T2)의 노출면에 금속도금층(M)을 형성할 경우는, 접속단자(T2)의 노출면의 금속이 치환되어 금속도금층(M)이 형성된다. 이로 인해, 접속단자(T2)의 노출면을 과황산나트륨 등에 의해 에칭하지 않아도, 접속단자(T2)의 주면(F)의 주위에 단차(L)가 형성된다.
또, 배선기판(200)의 복수의 접속단자(T2)는 수지 절연층(33)으로부터 돌출되어 있고, 표면 및 측면이 노출되어 있다. 이로 인해, 배선기판(100)의 접속단자 (T1)와 마찬가지로, 접속단자(T2) 사이를 절연성 부재인 충전부재(4)로 충전하고 있다. 또한, 충전부재(4)는 빌드업층(3)의 표층에 형성된 복수의 접속단자(T2)의 각 측면과 밀착한 상태에서 접속단자(T2) 사이에 충전되어 있다.
충전부재(4)의 표면(H1)의 표면 거칠기는, 후술의 솔더레지스트층(5)의 상면 (H2)의 표면 거칠기보다도 거칠게 되어 있고, 그 표면 거칠기는 Ra(중심선 평균 거칠기)로 0.06㎛∼0.8㎛, 또는, Rz(10점 평균 거칠기)로 1.0㎛∼9.0㎛이다. 또한, 충전부재(4)의 두께(D1)는 접속단자(T2)의 두께(높이, D3)보다도 얇게 되어 있다. 즉, 접속단자(T2)는 적어도 일부가 충전부재(4)의 표면(H1)으로부터 돌출되어 있다. 또한, 충전부재(4)는 제 1 실시형태에서 설명한 제 1∼제 4 충전방법에 의해 접속단자(T2) 사이에 충전할 수 있다.
솔더레지스트층(5)은 반도체칩의 실장영역 전체에 배치된 접속단자(T2)를 노출시키는 개구(5a)를 가지고 있다. 솔더레지스트층(5)의 개구(5a)는 동일 개구 내에 복수의 접속단자(T2)를 배치하는 NSMD 형상으로 되어 있다. 여기서, 솔더레지스트층(5)의 상면(H2)의 표면 거칠기는, 충전부재(4)의 표면(H1)의 표면 거칠기 이하로 되어 있고, 그 표면 거칠기는 Ra(중심선 평균 거칠기)로 0.02㎛∼0.25㎛, 또는, Rz(10점 평균 거칠기)로 0.6㎛∼5.0㎛이다.
또, 솔더레지스트층(5)이 가지는 개구(5a)의 내주면(H3)의 표면 거칠기는, 솔더레지스트층(5)의 상면(H2)의 표면 거칠기보다도 거칠게 되어 있다. 상기 솔더레지스트층(5)이 가지는 개구(5a)의 내주면(H3)의 표면 거칠기는 Ra(중심선 평균 거칠기)로 0.06㎛∼0.8㎛, 또는, Rz(10점 평균 거칠기)로 1.0㎛∼9.0㎛인 것이 바람직하다. 솔더레지스트층(5)이 가지는 개구(5a)의 내주면(H3)의 표면 거칠기를, Ra(중심선 평균 거칠기)로 0.06㎛∼0.8㎛, 또는, Rz(10점 평균 거칠기)로 1.0㎛∼9.0㎛로 하는 것에 의해, 개구(5a)의 내주면(H3)에 있어서의 언더필의 유동성이 더욱 향상된다. 이로 인해, 충전부재(4)의 표면(H1)과, 개구(5a)의 내주면(H3)의 사이로 언더필이 흐르지 않고 보이드가 발생하는 것을 더욱 효과적으로 방지할 수 있다.
(이면측의 구성)
배선기판(200)의 이면측에서는, 코어 도체층(22)과 전기적으로 접속하는 덮개 도금층(141)이 형성되고, 상기 덮개 도금층(141)과 도체층(132) 및 도체층(132)과 도체층(134)이 각각 필드 비아(142) 및 필드 비아(143)에 의해 전기적으로 접속되어 있다. 필드 비아(142, 143)는 비아 홀(144a)과 비아 홀(144a) 내측에 도금에 의해 충전된 비아 도체(144b)를 가진다.
또한, 제 2 실시형태에 관련되는 배선기판(200)이 가지는 효과는, 제 1 실시형태에 관련되는 배선기판(100)과 같다.
실시예
발명자들은 도 4∼도 11을 참조하여 설명한 배선기판(100)의 제작방법에 의해, 2개의 배선기판(A, B)을 제작했다. 또한, 배선기판(100)의 충전부재(4)는 도 8을 참조하여 설명한 제 4 충전방법에 의해 충전했다. 배선기판(A)과 배선기판(B)은 충전부재(4) 및 솔더레지스트층(5)에 다른 재료를 사용한 점이 다르다. 발명자들은 배선기판(A, B)을 제작한 후, 반도체칩을 실장하여 언더필의 유동성을 확인했다.
도 16은 실시예에 관련되는 배선기판의 표면을 확대한 화상이다. 도 16의 (a)는 배선기판(A)의 충전부재(4)의 표면(H1)의 확대 화상이다. 도 16의 (b)는 배선기판(A)의 솔더레지스트층(5)의 상면(H2)의 확대 화상이다.
다음에, 발명자들은 제작한 배선기판(A, B)의 표면 거칠기를 측정했다. 표 1에 배선기판(A, B)의 표면 거칠기(Ra)를, 표 2에 배선기판(A, B)의 표면 거칠기 (Rz)를 각각 나타낸다. 또한, Ra, Rz는 각각 18점 측정한 값을 평균하고 있다. 이하의 표 1, 표 2의 측정결과로부터는 배선기판(A, B)의 어느 것이나 모두 충전부재 (4)의 표면(H1)의 표면 거칠기(Ra, Rz)가 솔더레지스트층(5)의 상면(H2)의 표면 거칠기(Ra, Rz)보다도 거친 것을 알 수 있다.
| 배선기판 | 측정위치 | 측정점수 | Ra(㎛) | 표준편차(σ) | 최소값(㎛) | 최대값(㎛) |
| A | H1 | 18 | 0.276667 | 0.140168 | 0.06 | 0.44 |
| A | H2 | 18 | 0.038889 | 0.012314 | 0.02 | 0.06 |
| B | H1 | 18 | 0.470000 | 0.134864 | 0.24 | 0.79 |
| B | H2 | 18 | 0.220556 | 0.014742 | 0.19 | 0.26 |
| 배선기판 | 측정위치 | 측정점수 | Rz(㎛) | 표준편차(σ) | 최소값(㎛) | 최대값(㎛) |
| A | H1 | 18 | 1.96833 | 0.84529 | 0.92 | 3.97 |
| A | H2 | 18 | 0.90389 | 0.23200 | 0.62 | 1.53 |
| B | H1 | 18 | 6.06222 | 1.53739 | 3.54 | 8.72 |
| B | H2 | 18 | 3.99278 | 0.83967 | 1.99 | 5.01 |
다음에 발명자들은 제작한 배선기판(A, B)에 반도체칩을 실장하고, 언더필의 유동성에 문제가 없는 것을 확인했다. 또, 언더필이 솔더레지스트층(5)의 개구(5a)에서 외측으로 유출되지 않는 것을 확인했다.
(그 밖의 실시형태)
도 1∼도 3을 참조하여 설명한 배선기판(100) 및 도 12∼도 14를 참조하여 설명한 배선기판(200)에서는, 접속단자(T1, T2) 사이에 각각 충전하는 충전부재(4)의 상면은 평탄(플랫, flat)으로 되어 있었지만, 충전부재(4)의 상면은 반드시 평탄(플랫)일 필요는 없고, 예를 들면, 도 15에 나타내는 바와 같이, 충전부재(4)의 상면이 둥그스름한 형상을 띤, 이른바 필릿(fillet) 형상으로 되어 있어도, 마찬가지의 효과를 얻을 수 있다.
또, 도 1∼도 3을 참조하여 설명한 배선기판(100) 및 도 12∼도 14를 참조하여 설명한 배선기판(200)에서는, 충전부재(4) 및 솔더레지스트층(5)을 절연성 수지에 의해 구성하고 있었지만, 충전부재(4) 및 솔더레지스트층(5)을 구성하는 재료는 특별히 한정되지 않고, 절연성 수지에 실리카 등의 입상 필러를 첨가한 절연재료에 의해 구성해도 좋다. 필러를 포함하는 절연재료에 의해 충전부재(4) 및 솔더레지스트층(5)을 구성한 경우에는, 필러의 입경을 바꿈으로써, 충전부재(4)의 표면(H1)이나 솔더레지스트층(5)의 개구의 내주면(H3)에 있어서의 표면 거칠기를 임의의 값으로 제어하는 것이 용이하게 된다.
이상, 본 발명을 구체예를 들면서 상세하게 설명해 왔지만, 본 발명은 상기 내용에 한정되는 것은 아니고, 본 발명의 범주를 일탈하지 않는 한에 있어서 모든 변형이나 변경이 가능하다. 예를 들면, 상기 구체예에서는, 배선기판(100, 200)이 땜납볼(B)을 통하여 마더보드 등과 접속하는 BGA기판인 형태에 대해서 설명하고 있지만, 땜납볼(B) 대신에 핀 혹은 랜드를 설치한, 이른바 PGA(Pin Grid Array)기판 혹은 LGA(Land Grid Array)기판으로 하여 배선기판(100, 200)을 마더보드 등과 접속하도록 해도 좋다.
또, 본 실시예에서는 제 1 충전방법이나 제 2 충전방법을 채용한 경우, 충전부재(4)를 형성한 후에 솔더레지스트층(5)을 형성하고 있지만, 솔더레지스트층(5)을 형성한 후에 충전부재(4)를 형성하도록 해도 좋다.
100, 200: 배선기판 2: 코어기판
3: 빌드업층 4: 충전부재
5: 솔더레지스트층 5a: 개구
13: 빌드업층 14: 솔더레지스트층
14a: 개구 21, 22: 코어 도체층
23: 스루홀 24: 스루홀 도체
25: 수지제 충전재 31, 33: 수지 절연층
32, 34: 도체층 35, 36: 비아
37a: 비아 홀 37b: 비아 도체
37c: 비아 패드 37d: 비아 랜드
41: 덮개 도금층 42, 43: 필드 비아
44a: 비아 홀 44b: 비아 도체
131, 133: 수지 절연층 132, 134: 도체층
135, 136: 비아 137a: 비아 홀
137b: 비아 도체 137c: 비아 패드
137d: 비아 랜드 141: 덮개 도금층
142, 143: 필드 비아 144a: 비아 홀
144b: 비아 도체 B: 땜납볼
F: 주면 L: 단차
L1, L2: 금속배선 L11, L12: 금속배선
M: 금속 도금층 T1, T2, T11: 접속단자
3: 빌드업층 4: 충전부재
5: 솔더레지스트층 5a: 개구
13: 빌드업층 14: 솔더레지스트층
14a: 개구 21, 22: 코어 도체층
23: 스루홀 24: 스루홀 도체
25: 수지제 충전재 31, 33: 수지 절연층
32, 34: 도체층 35, 36: 비아
37a: 비아 홀 37b: 비아 도체
37c: 비아 패드 37d: 비아 랜드
41: 덮개 도금층 42, 43: 필드 비아
44a: 비아 홀 44b: 비아 도체
131, 133: 수지 절연층 132, 134: 도체층
135, 136: 비아 137a: 비아 홀
137b: 비아 도체 137c: 비아 패드
137d: 비아 랜드 141: 덮개 도금층
142, 143: 필드 비아 144a: 비아 홀
144b: 비아 도체 B: 땜납볼
F: 주면 L: 단차
L1, L2: 금속배선 L11, L12: 금속배선
M: 금속 도금층 T1, T2, T11: 접속단자
Claims (6)
- 절연층 및 도체층이 각각 1층 이상 적층된 적층체를 가지는 배선기판으로서,
상기 적층체 위에 서로 이간하여 형성된 복수의 접속단자와,
상기 복수의 접속단자 사이에 충전되고, 상기 복수의 접속단자의 각 측면의 적어도 일부와 맞닿는 충전부재와,
상기 적층체 위에 적층되며, 상기 복수의 접속단자를 노출하는 개구를 가지는 솔더레지스트층을 구비하고,
상기 충전부재의 표면 거칠기는 상기 솔더레지스트층의 상면의 표면 거칠기보다도 거칠고, 상기 솔더레지스트층이 가지는 상기 개구의 내주면의 표면 거칠기는 상기 솔더레지스트층의 상면의 표면 거칠기보다도 거친 것을 특징으로 하는 배선기판.
- 청구항 1에 있어서,
상기 충전부재의 표면 거칠기(Ra)는 0.06㎛∼0.8㎛인 것을 특징으로 하는 배선기판.
- 청구항 1에 있어서,
상기 솔더레지스트층의 표면 거칠기(Ra)는 0.02㎛∼0.25㎛인 것을 특징으로 하는 배선기판. - 삭제
- 청구항 1 또는 청구항 2에 있어서,
상기 충전부재는 솔더레지스트로서 기능하는 것을 특징으로 하는 배선기판.
- 청구항 1에 있어서,
상기 접속단자는 적어도 일부가 상기 충전부재의 표면으로부터 돌출되어 있는 것을 특징으로 하는 배선기판.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2012-112016 | 2012-05-16 | ||
| JP2012112016A JP5502139B2 (ja) | 2012-05-16 | 2012-05-16 | 配線基板 |
| PCT/JP2013/002424 WO2013171965A1 (ja) | 2012-05-16 | 2013-04-10 | 配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140036005A KR20140036005A (ko) | 2014-03-24 |
| KR101523478B1 true KR101523478B1 (ko) | 2015-05-27 |
Family
ID=49583398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020147001606A KR101523478B1 (ko) | 2012-05-16 | 2013-04-10 | 배선기판 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US9179552B2 (ko) |
| EP (1) | EP2747529B1 (ko) |
| JP (1) | JP5502139B2 (ko) |
| KR (1) | KR101523478B1 (ko) |
| CN (1) | CN103733739B (ko) |
| TW (1) | TWI601466B (ko) |
| WO (1) | WO2013171965A1 (ko) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6037514B2 (ja) * | 2014-05-22 | 2016-12-07 | 日本特殊陶業株式会社 | 配線基板、配線基板の製造方法 |
| JP2015231003A (ja) * | 2014-06-06 | 2015-12-21 | イビデン株式会社 | 回路基板および回路基板の製造方法 |
| JP6230971B2 (ja) * | 2014-08-05 | 2017-11-15 | 日本特殊陶業株式会社 | 配線基板の製造方法 |
| KR20160099381A (ko) * | 2015-02-12 | 2016-08-22 | 삼성전기주식회사 | 인쇄회로기판 및 인쇄회로기판의 제조 방법 |
| JP2016207893A (ja) * | 2015-04-24 | 2016-12-08 | イビデン株式会社 | プリント配線板およびその製造方法 |
| CN105376944A (zh) * | 2015-11-11 | 2016-03-02 | 广德宝达精密电路有限公司 | 一种提高印制板密度的加工工艺 |
| JP2017152536A (ja) * | 2016-02-24 | 2017-08-31 | イビデン株式会社 | プリント配線板及びその製造方法 |
| TWI595812B (zh) * | 2016-11-30 | 2017-08-11 | 欣興電子股份有限公司 | 線路板結構及其製作方法 |
| TWI614862B (zh) * | 2017-01-13 | 2018-02-11 | 矽品精密工業股份有限公司 | 基板結構及其製法 |
| KR20190012485A (ko) * | 2017-07-27 | 2019-02-11 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조 방법 |
| TWI771400B (zh) * | 2018-03-30 | 2022-07-21 | 南韓商Ｌｇ新能源股份有限公司 | 組裝孔結構 |
| CN112867243A (zh) * | 2021-01-06 | 2021-05-28 | 英韧科技(上海)有限公司 | 多层电路板 |
| WO2024071069A1 (ja) * | 2022-09-28 | 2024-04-04 | 京セラ株式会社 | 配線基板およびそれを用いた実装構造体 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004179578A (ja) * | 2002-11-29 | 2004-06-24 | Ngk Spark Plug Co Ltd | 配線基板及びその製造方法 |
| JP2012009586A (ja) * | 2010-06-24 | 2012-01-12 | Shinko Electric Ind Co Ltd | 配線基板、半導体装置及び配線基板の製造方法 |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3400877B2 (ja) * | 1994-12-14 | 2003-04-28 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| JP3050807B2 (ja) * | 1996-06-19 | 2000-06-12 | イビデン株式会社 | 多層プリント配線板 |
| JP3050812B2 (ja) * | 1996-08-05 | 2000-06-12 | イビデン株式会社 | 多層プリント配線板 |
| US5729896A (en) * | 1996-10-31 | 1998-03-24 | International Business Machines Corporation | Method for attaching a flip chip on flexible circuit carrier using chip with metallic cap on solder |
| MY139405A (en) * | 1998-09-28 | 2009-09-30 | Ibiden Co Ltd | Printed circuit board and method for its production |
| CN100387103C (zh) * | 1999-08-12 | 2008-05-07 | Ibiden股份有限公司 | 多层印刷电路板和半导体器件 |
| JP2001274537A (ja) * | 2000-03-28 | 2001-10-05 | Ngk Spark Plug Co Ltd | 配線基板及び配線基板の製造方法 |
| JP2002033567A (ja) * | 2000-07-14 | 2002-01-31 | Ngk Spark Plug Co Ltd | 基板の製造方法及び保持治具 |
| JP2006216842A (ja) * | 2005-02-04 | 2006-08-17 | Matsushita Electric Ind Co Ltd | メモリカードおよびプリント配線板 |
| EP1884992A4 (en) * | 2005-05-23 | 2009-10-28 | Ibiden Co Ltd | CIRCUIT BOARD PRINTED |
| JP4538373B2 (ja) * | 2005-05-23 | 2010-09-08 | 日本特殊陶業株式会社 | コアレス配線基板の製造方法、及びそのコアレス配線基板を有する電子装置の製造方法 |
| CN101171895B (zh) * | 2005-06-30 | 2010-06-23 | 揖斐电株式会社 | 印刷线路板 |
| WO2007004657A1 (ja) * | 2005-06-30 | 2007-01-11 | Ibiden Co., Ltd. | プリント配線板 |
| US7969005B2 (en) * | 2007-04-27 | 2011-06-28 | Sanyo Electric Co., Ltd. | Packaging board, rewiring, roughened conductor for semiconductor module of a portable device, and manufacturing method therefor |
| JP5138277B2 (ja) * | 2007-05-31 | 2013-02-06 | 京セラＳｌｃテクノロジー株式会社 | 配線基板およびその製造方法 |
| US8502398B2 (en) * | 2007-10-05 | 2013-08-06 | Shinko Electric Industries Co., Ltd. | Wiring board, semiconductor apparatus and method of manufacturing them |
| JP2009152317A (ja) * | 2007-12-19 | 2009-07-09 | Panasonic Corp | 半導体装置およびその製造方法 |
| JP5020123B2 (ja) | 2008-03-03 | 2012-09-05 | 新光電気工業株式会社 | 配線基板の製造方法 |
| US7985622B2 (en) * | 2008-08-20 | 2011-07-26 | Intel Corporation | Method of forming collapse chip connection bumps on a semiconductor substrate |
| TWI475932B (zh) | 2008-09-29 | 2015-03-01 | Ngk Spark Plug Co | 帶有補強材之配線基板 |
| US8686300B2 (en) * | 2008-12-24 | 2014-04-01 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
| US8426959B2 (en) * | 2009-08-19 | 2013-04-23 | Samsung Electronics Co., Ltd. | Semiconductor package and method of manufacturing the same |
| JP2011138868A (ja) * | 2009-12-28 | 2011-07-14 | Ngk Spark Plug Co Ltd | 多層配線基板 |
| JP2011138869A (ja) * | 2009-12-28 | 2011-07-14 | Ngk Spark Plug Co Ltd | 多層配線基板の製造方法及び多層配線基板 |
| JP5566200B2 (ja) * | 2010-06-18 | 2014-08-06 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| JP2012069629A (ja) * | 2010-09-22 | 2012-04-05 | Nec Casio Mobile Communications Ltd | プリント配線板の製造方法 |
| JP5547594B2 (ja) * | 2010-09-28 | 2014-07-16 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
| JP5855905B2 (ja) * | 2010-12-16 | 2016-02-09 | 日本特殊陶業株式会社 | 多層配線基板及びその製造方法 |
| JP5861262B2 (ja) * | 2011-03-26 | 2016-02-16 | 富士通株式会社 | 回路基板の製造方法及び電子装置の製造方法 |
| KR101177664B1 (ko) * | 2011-05-11 | 2012-08-27 | 삼성전기주식회사 | 인쇄회로기판의 제조방법 |
-
2012
- 2012-05-16 JP JP2012112016A patent/JP5502139B2/ja not_active Expired - Fee Related
-
2013
- 2013-04-10 CN CN201380002506.XA patent/CN103733739B/zh not_active Expired - Fee Related
- 2013-04-10 EP EP13791078.2A patent/EP2747529B1/en not_active Not-in-force
- 2013-04-10 WO PCT/JP2013/002424 patent/WO2013171965A1/ja active Application Filing
- 2013-04-10 KR KR1020147001606A patent/KR101523478B1/ko active IP Right Grant
- 2013-04-10 US US14/235,729 patent/US9179552B2/en not_active Expired - Fee Related
- 2013-05-15 TW TW102117152A patent/TWI601466B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004179578A (ja) * | 2002-11-29 | 2004-06-24 | Ngk Spark Plug Co Ltd | 配線基板及びその製造方法 |
| JP2012009586A (ja) * | 2010-06-24 | 2012-01-12 | Shinko Electric Ind Co Ltd | 配線基板、半導体装置及び配線基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103733739A (zh) | 2014-04-16 |
| WO2013171965A1 (ja) | 2013-11-21 |
| CN103733739B (zh) | 2017-06-09 |
| EP2747529A4 (en) | 2015-05-06 |
| JP5502139B2 (ja) | 2014-05-28 |
| JP2013239604A (ja) | 2013-11-28 |
| TWI601466B (zh) | 2017-10-01 |
| US20140196939A1 (en) | 2014-07-17 |
| EP2747529B1 (en) | 2019-03-13 |
| KR20140036005A (ko) | 2014-03-24 |
| US9179552B2 (en) | 2015-11-03 |
| EP2747529A1 (en) | 2014-06-25 |
| TW201406243A (zh) | 2014-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101523478B1 (ko) | 배선기판 | |
| KR101555460B1 (ko) | 배선기판 | |
| KR101523479B1 (ko) | 배선기판 | |
| KR101296996B1 (ko) | 배선기판 | |
| KR101523818B1 (ko) | 배선기판의 제조방법 | |
| TWI566649B (zh) | Wiring board | |
| TWI566648B (zh) | Wiring board | |
| JP2014089996A (ja) | 配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180502 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20190429 Year of fee payment: 5 |