KR101523479B1 - 배선기판 - Google Patents

배선기판 Download PDF

Info

Publication number
KR101523479B1
KR101523479B1 KR1020147001897A KR20147001897A KR101523479B1 KR 101523479 B1 KR101523479 B1 KR 101523479B1 KR 1020147001897 A KR1020147001897 A KR 1020147001897A KR 20147001897 A KR20147001897 A KR 20147001897A KR 101523479 B1 KR101523479 B1 KR 101523479B1
Authority
KR
South Korea
Prior art keywords
connection terminal
layer
wiring board
width
main surface
Prior art date
Application number
KR1020147001897A
Other languages
English (en)
Other versions
KR20140048214A (ko
Inventor
도모히로 니시다
마코토 와카조노
세이지 모리
Original Assignee
니혼도꾸슈도교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니혼도꾸슈도교 가부시키가이샤 filed Critical 니혼도꾸슈도교 가부시키가이샤
Publication of KR20140048214A publication Critical patent/KR20140048214A/ko
Application granted granted Critical
Publication of KR101523479B1 publication Critical patent/KR101523479B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2072—Anchoring, i.e. one structure gripping into another
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0597—Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

접속단자의 접착강도를 확보하여 접속단자가 도중의 제조공정에서 쓰러지거나, 벗겨지는 것을 억제할 수 있는 배선기판을 제공하는 것. 본 발명에 관련되는 배선기판은, 절연층 및 도체층이 각각 1층 이상 적층된 적층체를 가지는 배선기판으로서, 적층체 위에 서로 이간하여 형성된 복수의 접속단자와, 복수의 접속단자 사이에, 상기 복수의 접속단자의 높이보다도 낮은 위치까지 충전된 충전부재를 구비하며, 접속단자의 단면은 적층체와 접하는 측의 제 1 주면의 폭이 제 1 주면에 대향하는 제 2 주면의 폭보다도 넓은 사다리꼴 형상인 것을 특징으로 한다.

Description

배선기판{WIRING BOARD}
본 발명은 주면(主面)에 반도체칩을 접속하기 위한 복수의 접속단자가 형성된 배선기판에 관한 것이다.
통상, 배선기판의 주면(표면)에는, 반도체칩과의 접속용의 단자(이하, 접속단자라고 부른다)가 형성되어 있다. 근래에는, 상기 접속단자의 고밀도화가 진행되고 있으며, 배치되는 접속단자의 간격(피치)이 좁게 되어 있다.
이로 인해, 복수의 접속단자를 솔더레지스트의 동일 개구 내에 배치한 NSMD(논ㆍ솔더ㆍ마스크ㆍ디파인드, Non Solder Mask Defined)형상을 채용한 배선기판이 제안되어 있다.
그런데, 복수의 접속단자를 좁은 피치로 동일 개구 내에 배치한 경우, 접속단자 표면에 코팅된 땜납이 인접하는 접속단자로 유출되고, 접속단자 사이가 단락(쇼트)될 우려가 있다. 또, 접속단자의 고밀도화에 의해, 접속단자의 배선 폭이 좁게 되어 있기 때문에, 접속단자가 충분한 접착강도를 얻을 수 없는 우려가 있다. 상기의 경우, 접속단자가 도중의 제조공정에서 쓰러지거나, 벗겨질 우려가 있다.
그래서, 각 접속단자 사이에 절연성의 솔더레지스트를 충전하는 것이 제안되어 있다(예를 들면, 특허문헌 1 참조). 상기 수법에서는 솔더레지스트를 접속단자 사이에 충전하기 때문에, 접속단자 표면에 코팅된 땜납이 인접하는 접속단자로 유출되는 것을 억제할 수 있다. 또, 접속단자의 측면이 솔더레지스트와 맞닿기 때문에, 접속단자가 쓰러지거나, 벗겨지는 것을 억제할 수 있다.
특허문헌 1: 일본국 특개2011-192692호 공보
그러나, 특허문헌 1에서 제안되는 수법에서는, 솔더레지스트가 접속단자 사이에 충전될 때까지는, 접속단자가 도중의 제조공정에서 쓰러지거나, 벗겨질 우려가 있다. 본 발명은 상기의 사정에 대처하여 이루어진 것이며, 접속단자의 접착강도를 확보하여 접속단자가 도중의 제조공정에서 쓰러지거나, 벗겨지는 것을 억제할 수 있는 배선기판을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명은 절연층 및 도체층이 각각 1층 이상 적층된 적층체를 가지는 배선기판으로서, 상기 적층체 위에 서로 이간하여 형성된 복수의 접속단자와, 상기 복수의 접속단자 사이에, 상기 복수의 접속단자의 높이 보다도 낮은 위치까지 충전된 충전부재를 구비하며, 상기 접속단자의 단면은 상기 적층체와 접하는 측의 제 1 주면의 폭이 상기 제 1 주면에 대향하는 제 2 주면의 폭보다도 넓은 사다리꼴 형상인 것을 특징으로 한다.
본 발명에 따르면, 절연층 및 도체층이 각각 1층 이상 적층된 적층체를 가지는 배선기판에 있어서, 적층체 위에 서로 이간하여 형성되는 접속단자의 단면은, 적층체와 접하는 측의 제 1 주면의 폭이 제 1 주면에 대향하는 제 2 주면의 폭보다도 넓은 사다리꼴 형상이기 때문에, 접속단자가 적층체와 접하는 면적을 넓게 할 수 있다. 이로 인해, 충분한 접착강도를 얻을 수 있다. 상기의 결과, 접속단자가 도중의 제조공정에서 쓰러지거나, 벗겨지는 것을 억제할 수 있다.
또, 접속단자의 단면이 사다리꼴 형상으로 되어 있기 때문에, 접속단자와 충전부재의 사이에 기포가 발생하는 것을 억제할 수 있다. 또한, 접속단자의 제 2 주면의 폭이 좁게 되어 있으므로, 접속단자의 표면에 코팅된 땜납이 인접하는 접속단자측으로 유출되어 접속단자 사이가 단락(쇼트)되는 것을 억제할 수 있다.
또한, 본 발명의 한 형태에 있어서는, 상기 접속단자의 제 1 주면은 상기 적층체와 맞닿는 맞닿음면과, 상기 맞닿음면의 양단에 상기 적층체와 맞닿고 있지 않은 이간면을 가지는 것을 특징으로 한다.
또, 본 발명의 다른 형태에 있어서는, 상기 맞닿음면의 폭은 상기 제 2 주면의 폭보다도 넓은 것을 특징으로 한다. 맞닿음면의 폭은 제 2 주면의 폭보다도 넓으므로, 충분한 접착강도를 얻을 수 있다. 이로 인해, 접속단자가 도중의 제조공정에서 쓰러지거나, 벗겨지는 것을 억제할 수 있다.
또, 본 발명의 그 밖의 형태에 있어서는, 상기 충전부재는 솔더레지스트로서 기능한다. 충전부재가 솔더레지스트로서 기능하는 것에 의해, 충전부재 위에 땜납이 잔류하고, 접속단자 사이가 단락(쇼트)되는 것을 억제할 수 있다.
또, 본 발명의 그 밖의 형태에 있어서는, 상기 적층체 위에는 상기 복수의 접속단자를 노출하는 개구를 가짐과 아울러 상기 복수의 접속단자와 접속되어 이루어지는 배선패턴을 덮는 솔더레지스트층을 가지며, 상기 배선패턴의 단면은 상기 적층체와 접하는 측의 제 3 주면의 폭이 상기 제 3 주면에 대향하는 제 4 주면의 폭 보다도 넓은 사다리꼴 형상이고, 상기 복수의 접속단자의 적어도 일부는 상기 제 2 주면의 폭에 대한 상기 제 1 주면의 폭의 비가, 상기 배선패턴의 상기 제 4 주면의 폭에 대한 상기 제 3 주면의 폭의 비보다도 큰 것을 특징으로 한다.
상기와 같이 구성하는 것에 의해, 접속단자의 제 2 주면의 폭이 좁게 되기 때문에, 접속단자 사이의 거리가 길게 된다. 이로 인해, 더욱 효과적으로 접속단자 사이의 단락(쇼트)을 억제할 수 있다. 또, 배선패턴의 제 4 주면의 폭이 넓게 되기 때문에, 배선의 단면이 넓게 된다. 이로 인해, 배선패턴의 전기저항을 낮게 할 수 있다.
이상 설명한 바와 같이, 본 발명에 따르면, 접속단자의 접착강도를 확보하여 접속단자가 도중의 제조공정에서 쓰러지거나, 벗겨지는 것을 억제할 수 있는 배선기판을 제공할 수 있다.
도 1은 제 1 실시형태에 관련되는 배선기판의 평면도(표면측).
도 2는 제 1 실시형태에 관련되는 배선기판의 일부 단면도.
도 3은 제 1 실시형태에 관련되는 배선기판의 표면측의 접속단자의 구성도.
도 4는 제 1 실시형태에 관련되는 배선기판의 제조공정도(코어기판공정).
도 5는 제 1 실시형태에 관련되는 배선기판의 제조공정도(빌드업공정).
도 6은 제 1 실시형태에 관련되는 배선기판의 제조공정도(빌드업공정).
도 7은 제 1 실시형태에 관련되는 배선기판의 제조공정도(충전공정).
도 8은 제 4 충전방법의 설명도이다.
도 9는 제 1 실시형태에 관련되는 배선기판의 제조공정도(솔더레지스트층 공정).
도 10은 제 1 실시형태에 관련되는 배선기판의 제조공정도(도금공정).
도 11은 제 2 실시형태에 관련되는 배선기판의 평면도(표면측).
도 12는 제 2 실시형태에 관련되는 배선기판의 일부 단면도.
도 13은 제 2 실시형태에 관련되는 배선기판의 표면측의 접속단자의 구성도.
도 14는 제 3 실시형태에 관련되는 배선기판의 평면도(표면측).
도 15는 제 3 실시형태에 관련되는 배선기판의 일부 단면도.
도 16은 제 3 실시형태에 관련되는 배선기판의 표면측의 접속단자의 구성도.
도 17은 제 3 실시형태에 관련되는 배선기판의 제조공정도(빌드업공정).
도 18은 제 3 실시형태에 관련되는 배선기판의 제조공정도(볼록도금층 형성공정).
도 19는 그 밖의 실시형태에 관련되는 배선기판의 충전부재의 상면 형상을 나타내는 도면.
이하, 본 발명의 실시형태에 대해서 도면을 참조하면서 상세하게 설명한다. 또한, 이하의 설명에서는 코어기판 위에 빌드업층을 형성한 배선기판을 예로, 본 발명의 실시형태를 설명하지만, 상면 및 측면이 노출되어 이루어지는 복수의 접속단자가 형성된 배선기판이면 좋고, 예를 들면, 코어기판을 가지지 않는 배선기판이라도 좋다.
(제 1 실시형태)
도 1은 제 1 실시형태에 있어서의 배선기판(100)의 평면도(표면측)이다. 도 2는 도 1의 선분 I-I에 있어서의 배선기판(100)의 일부 단면도이다. 도 3은 배선기판(100)의 표면측에 형성된 접속단자(T1) 및 금속배선(L3, 배선패턴)의 구성도이다. 도 3의 (a)는 평면도, 도 3의 (b)는 도 3의 (a)의 선분 Ⅱ-Ⅱ에 있어서의 단면도이다. 또한, 이하의 설명에서는 반도체칩이 접속되는 측을 표면측으로 하고, 마더보드나 소켓 등(이하, 마더보드 등으로 부른다)이 접속되는 측을 이면측으로 한다. 또, 접속단자(T1) 및 금속배선(L3)은 도체층(34)을 구성한다.
(배선기판(100)의 구성)
도 1∼3에 나타내는 배선기판(100)은 코어기판(2)과, 반도체칩(미도시)과의 접속단자(T1)가 복수 형성되고, 코어기판(2)의 표면측에 적층되는 빌드업층(3, 표면측)과, 빌드업층(3)의 표면측에 적층되며, 복수의 접속단자(T1) 사이를 충전하는 충전부재(4)와, 충전부재(4)의 표면측에 적층되고, 복수의 접속단자(T1)를 노출하는 개구(5a)가 형성된 솔더레지스트층(5)과, 마더보드 등(미도시)과의 접속단자 (T11)가 복수 형성되며, 코어기판(2)의 이면측에 적층되는 빌드업층(13, 이면측)과, 빌드업층(13)의 이면측에 적층되고, 접속단자(T11)의 적어도 일부를 노출하는 개구(14a)가 형성된 솔더레지스트층(14)을 구비한다.
코어기판(2)은 내열성 수지판(예를 들면 비스말레이미드-트리아진 수지판)이나, 섬유강화 수지판(예를 들면 유리섬유강화 에폭시수지) 등에 의해 구성된 판 형상의 수지제 기판이다. 코어기판(2)의 표면 및 이면에는 금속배선(L1, L11)을 이루는 코어 도체층(21, 22)이 각각 형성되어 있다. 또, 코어기판(2)에는 드릴 등에 의해 천공 설치된 스루홀(23)이 형성되고, 그 내벽면에는 코어 도체층(21, 22)을 서로 도통시키는 스루홀 도체(24)가 형성되어 있다. 또한, 스루홀(23)은 에폭시수지 등의 수지 충전재(25)에 의해 충전되어 있다.
(표면측의 구성)
빌드업층(3)은 코어기판(2)의 표면측에 적층된 수지 절연층(31, 33) 및 도체층(32, 34)으로 이루어진다. 수지 절연층(31)은 열경화성 수지조성물로 이루어지고, 표면에 금속배선(L2)을 이루는 도체층(32)이 형성되어 있다. 또, 수지 절연층 (31)에는 코어 도체층(21)과 도체층(32)을 전기적으로 접속하는 비아(35)가 형성되어 있다. 수지 절연층(33)은 열경화성 수지조성물로 이루어지고, 표층에 복수의 접속단자(T1)를 가지는 도체층(34)이 형성되어 있다. 또, 수지 절연층(33)에는 도체층(32)과 도체층(34)을 전기적으로 접속하는 비아(36)가 형성되어 있다. 여기서, 수지 절연층(31, 33) 및 도체층(32)은 적층체를 구성한다.
비아(35, 36)는 각각, 비아 홀(37a)과 그 내주면에 설치된 비아 도체(37b)와, 바닥면측에서 비아 도체(37b)와 도통하도록 설치된 비아 패드(37c)와, 비아 패드(37c)와 반대측에서 비아 도체(37b)의 개구 둘레 가장자리에서 외향으로 장출되는 비아 랜드(37d)를 가지고 있다.
접속단자(T1)는 반도체칩과 접속하기 위한 접속단자이다. 접속단자(T1)는 반도체칩의 실장영역의 내주를 따라서 배치된, 이른바 패리페럴(peripheral)형의 접속단자이다. 반도체칩은 상기 접속단자(T1)와 전기적으로 접속됨으로써 배선기판 (100)에 실장된다. 각 접속단자(T1)는 후술하는 충전부재(4)와의 접착성을 향상시키기 위해 그 표면이 조화(粗化)되어 있다.
도 3에 나타내는 바와 같이, 각 접속단자(T1)의 단면은 수지 절연층(31, 33) 및 도체층(32)에 의해 구성되는 적층체와 접하는 측의 제 1 주면(F1)의 폭(W1)이 제 1 주면(F1)에 대향하는 제 2 주면(F2)의 폭(W2)보다도 넓은 사다리꼴 형상으로 되어 있다. 또, 접속단자(T1)의 제 1 주면(F1)은 상기 적층체와 맞닿는 맞닿음면(C)과, 맞닿음면(C)의 양단에 상기 적층체와 맞닿고 있지 않은 이간면(N)을 가지고 있으며, 상기 맞닿음면(C)의 폭(W3)은 제 2 주면(F2)의 폭(W2)보다도 넓게 되어 있다.
금속배선(L3, 배선패턴)은 솔더레지스트층(5)에 덮여져 있다. 금속배선(L3, 배선패턴)의 단면은 상기 적층체와 접하는 측의 제 3 주면(F3)의 폭(W4)이 제 3 주면(F3)에 대향하는 제 4 주면(F4)의 폭(W5)보다도 넓은 사다리꼴 형상으로 되어 있다. 또, 금속배선(L3, 배선패턴)의 제 3 주면(F3)은 상기 적층체와 맞닿는 맞닿음면(C)과, 맞닿음면(C)의 양단에 상기 적층체와 맞닿고 있지 않은 이간면(N)을 가지고 있으며, 상기 맞닿음면(C)의 폭(W6)은 제 4 주면(F4)의 폭(W5)보다도 넓게 되어 있다.
또한, 상기 실시형태의 배선기판(100)에서는 복수의 접속단자(T1)의 적어도 일부는, 제 2 주면(F2)의 폭(W2)에 대한 제 1 주면(F1)의 폭(W1)의 비(W1/W2)가 금속배선(L3, 배선패턴)의 제 4 주면(F4)의 폭(W5)에 대한 제 3 주면(F3)의 폭(W4)의 비(W4/W5)보다도 크게 되어 있다.
또, 각 접속단자(T1)의 노출면은 금속도금층(M)에 의해 덮여져 있다. 반도체칩을 배선기판(100)에 실장할 때에는 반도체칩의 접속단자에 코팅된 땜납을 리플로우하는 것에 의해 반도체칩의 접속단자와 접속단자(T1)가 전기적으로 접속된다. 또한, 금속도금층(M)은 예를 들면, Ni층, Sn층, Ag층, Pd층, Au층 등의 금속층으로부터 선택되는 단일 또는 복수의 층(예를 들면, Ni층/Au층, Ni층/Pd층/Au층)으로 구성된다.
또, 금속도금층(M)의 대신에, 방청(防靑)용의 OSP(Organic Solderability Preservative)처리를 시행해도 좋다. 또, 접속단자(T1)의 노출면에 땜납을 코팅해도 좋고, 또한, 접속단자(T1)의 노출면을 금속도금층(M)으로 덮은 후, 상기 금속도금층(M)에 땜납을 코팅해도 좋다. 또한, 접속단자(T1)의 노출면에 땜납을 코팅하는 방법에 대해서는 후술한다.
충전부재(4)는 빌드업층(3)에 적층되는 절연성 부재이며, 그 재질은 솔더레지스트층(5)과 같은 것이 바람직하다. 충전부재(4)는 빌드업층(3)의 표층에 형성된 각 접속단자(T1)의 측면에 맞닿은 상태에서 접속단자(T1) 사이에 충전되어 있다. 또, 충전부재(4)의 두께(D1)는 접속단자(T1)의 두께(높이, D2)보다도 얇게 되어 있다.
솔더레지스트층(5)은 접속단자(T1)와 접속되는 배선패턴을 덮음과 아울러, 반도체칩의 실장영역의 내주를 따라서 배치된 접속단자(T1)를 노출시키는 개구(5a)를 가지고 있다. 솔더레지스트층(5)의 개구(5a)는 동일 개구 내에 복수의 접속단자 (T1)를 배치하는 NSMD 형상으로 되어 있다.
(이면측의 구성)
빌드업층(13)은 코어기판(2)의 이면측에 적층된 수지 절연층(131, 133) 및 도체층(132, 134)으로 이루어진다. 수지 절연층(131)은 열경화성 수지조성물로 이루어지고, 이면에 금속배선(L12)을 이루는 도체층(132)이 형성되어 있다. 또, 수지 절연층(131)에는 코어 도체층(22)과 도체층(132)을 전기적으로 접속하는 비아(135)가 형성되어 있다. 수지 절연층(133)은 열경화성 수지조성물로 이루어지고, 표층에 1 이상의 접속단자(T11)를 가지는 도체층(134)이 형성되어 있다. 또, 수지 절연층 (133)에는 도체층(132)과 도체층(134)을 전기적으로 접속하는 비아(136)가 형성되어 있다.
비아(135, 136)는 각각, 비아 홀(137a)과 그 내주면에 설치된 비아 도체(137 b)와, 바닥면측에서 비아 도체(137b)와 도통하도록 설치된 비아 패드(137c)와, 비아 패드(137c)와 반대측에서 비아 도체(137b)의 개구 둘레 가장자리에서 외향으로 장출되는 비아 랜드(137d)를 가지고 있다.
접속단자(T11)는 배선기판(100)을 마더보드 등에 접속하기 위한 이면 랜드 (PGA패드, BGA패드)로서 이용되는 것이며, 배선기판(100)의 대략 중심부를 제외한 외주 영역에 형성되고, 상기 대략 중앙부를 둘러싸도록 하여 직사각형 형상으로 배열되어 있다. 또, 접속단자(T11)의 표면의 적어도 일부는 금속도금층(M)에 의해 덮여져 있다.
솔더레지스트층(14)은 필름 형상의 솔더레지스트를 빌드업층(13)의 표면 위에 적층하여 형성되어 있다. 솔더레지스트층(14)에는 각 접속단자(T11)의 표면의 일부를 노출시키는 개구(14a)가 형성되어 있다. 이로 인해, 각 접속단자(T11)는 표면의 일부가 개구(14a)에 의해 솔더레지스트층(14)으로부터 노출된 상태로 되어 있다. 즉, 솔더레지스트층(14)의 개구(14a)는 각 접속단자(T11)의 표면의 일부를 노출한 SMD(솔더ㆍ마스크ㆍ디파인드) 형상으로 되어 있다. 또한, 솔더레지스트층(5)의 개구(5a)와는 달리, 솔더레지스트층(14)의 개구(14a)는 접속단자(T11)마다에 형성되어 있다.
개구(14a) 내에는, 예를 들면 Sn-Ag, Sn-Cu, Sn-Ag-Cu, Sn-Sb 등 실질적으로 Pb를 함유하지 않는 땜납으로 이루어지는 땜납볼(B)이 금속도금층(M)을 통하여 접속단자(T11)와 전기적으로 접속하도록 하여 형성되어 있다. 또한, 배선기판(100)을 마더보드 등에 실장할 때는 배선기판(100)의 땜납볼(B)을 리플로우하는 것에 의해, 접속단자(T11)를 마더보드 등의 접속단자에 전기적으로 접속한다.
(배선기판의 제조방법)
도 4∼도 10은 제 1 실시형태에 관련되는 배선기판(100)의 제조공정을 나타내는 도면이다. 이하, 도 4∼도 10을 참조하여 배선기판(100)의 제조방법에 대해서 설명한다.
(코어기판공정: 도 4)
판 형상의 수지제 기판의 표면 및 이면에 구리박이 첩부된 동장적층판(銅張積層板)을 준비한다. 또, 동장적층판에 대해서 드릴을 이용하여 천공가공을 실시하고, 스루홀(23)이 되는 관통구멍을 소정 위치에 미리 형성하여 둔다. 그리고, 종래 공지의 수법에 따라서 무전해구리도금 및 전해구리도금을 실시하는 것에 의해 스루홀(23) 내벽에 스루홀 도체(24)를 형성하고, 동장적층판의 양면에 구리도금층을 형성한다(도 4의 (a) 참조).
그 후, 스루홀 도체(24) 내를 에폭시수지 등의 수지 충전재(25)로 충전한다. 또한, 동장적층판의 양면의 구리박 위에 형성된 구리도금층을 소망의 형상으로 에칭하여 동장적층판의 표면 및 이면에 금속배선(L1, L11)을 이루는 코어 도체층(21, 22)을 각각 형성하고, 코어기판(2)을 얻는다(도 4의 (b) 참조). 또한, 스루홀(23)형성공정의 후, 가공부분의 스미어를 제거하는 디스미어 처리를 실시하는 것이 바람직하다.
(빌드업공정: 도 5∼도 6)
코어기판(2)의 표면 및 이면에, 수지 절연층(31, 131)이 되는 에폭시수지를 주된 성분으로 하는 필름 형상 절연수지재료를 각각 중첩하여 배치한다. 그리고, 상기 적층물을 진공 압착열 프레스기로 가압 가열하고, 필름 형상 절연수지재료를 열경화시키면서 압착한다. 다음에, 종래 주지의 레이저가공장치를 이용하여 레이저 조사를 실시하고, 수지 절연층(31, 131)에 비아 홀(37a, 137a)을 각각 형성한다(도 5의 (a) 참조).
계속해서, 수지 절연층(31, 131)의 표면을 조화한 후, 무전해도금을 실시하고, 비아 홀(37a, 137a)의 내벽을 포함하는 수지 절연층(31, 131) 위에 무전해구리도금층을 형성한다. 다음에 수지 절연층(31, 131) 위에 형성된 무전해구리도금층 위에 포토레지스트를 래미네이트(laminate)하여 노광ㆍ현상을 실시하고, 소망의 형상으로 도금레지스트를 형성한다.
그 후, 상기 도금레지스트를 마스크로 하여, 전해도금에 의해 구리를 도금해서 소망의 구리도금패턴을 얻는다. 다음에, 도금레지스트를 박리하여 도금레지스트 아래에 존재하고 있었던 무전해구리도금층을 제거해서 금속배선(L2, L12)을 이루는 도체층(32, 132)을 형성한다. 또, 이때에, 비아 도체(37b, 137b), 비아 패드(37c, 137c) 및 비아 랜드(37d, 137d)로 이루어지는 비아(35, 135)도 형성된다(도 5의 (b) 참조).
다음에, 도체층(32, 132) 위에, 수지 절연층(33, 133)이 되는 에폭시수지를 주된 성분으로 하는 필름 형상 절연수지재료를 각각 중첩하여 배치한다. 그리고, 상기 적층물을 진공 압착열 프레스기로 가압 가열하고, 필름 형상 절연수지재료를 열경화시키면서 압착한다. 다음에, 종래 주지의 레이저가공장치를 이용하여 레이저조사를 실시하고, 수지 절연층(33, 133)에 비아 홀(37a, 137a)을 각각 형성한다(도 6의 (a) 참조).
계속해서, 도체층(32, 132)을 형성했을 때와 마찬가지로 하여 비아 홀(37a, 137a)이 형성된 수지 절연층(33, 133)에 접속단자(T1, T11)를 가지는 도체층(34, 134) 및 비아(36, 136)를 각각 형성한다(도 6의 (b) 참조).
또한, 접속단자(T1) 사이를 충전부재(4)에 의해 충전하기 전에, 접속단자 (T1)의 표면(특히, 측면)을 조화하여 두는 것이 바람직하다. 접속단자(T1)의 표면은, 예를 들면, 맥 에치 본드(MEC Etch Bond, 맥크사제) 등의 에칭액으로 처리하는 것에 의해 조화할 수 있다. 접속단자(T1)의 표면을 에칭액으로 처리함으로써, 도 3을 참조하여 설명한 바와 같이, 접속단자(T1) 및 금속배선(L3, 배선패턴)의 단면이 사다리꼴 형상으로 되고, 맞닿음면(C)의 양단에 수지 절연층(33)과 맞닿지 않는 이간면(N)이 형성된다.
(충전공정: 도 7)
다음에, 빌드업층(3)의 표층을 이루는 복수의 접속단자(T1) 사이를, 접속단자(T1)보다도 낮은 위치까지 충전부재(4)로 충전한다. 접속단자(T1) 사이에 충전부재(4)를 충전하는 방법으로서는, 여러 가지의 수법을 채용할 수 있다. 이하, 상기 충전부재(4)를 접속단자(T1) 사이에 충전하는 충전방법에 대해서 설명한다. 또한, 하기의 제 1∼제 4 충전방법에 있어서, 충전부재(4)가 되는 절연성 수지를 코팅하는 방법으로서 인쇄, 래미네이트, 롤코트, 스핀코트 등 여러 가지의 수법을 이용할 수 있다.
(제 1 충전방법)
이 제 1 충전방법에서는, 표층에 접속단자(T1)가 형성된 빌드업층(3)의 표면에 열경화성의 절연성 수지를 얇게 코팅하여 열경화시킨 후, 경화된 절연성 수지를 접속단자(T1)의 상면보다도 낮아질 때까지 연마한다. 또한, 상기 충전부재(4)를 연마에 의해 제거할 때는, 충전부재(4)를 하지(下地)인 수지 절연층(33) 표면이 노출될 때까지 제거하지 않는 것에 유의한다.
(제 2 충전방법)
이 제 2 충전방법에서는, 표층에 접속단자(T1)가 형성된 빌드업층(3)의 표면에 열경화성의 절연성 수지를 얇게 코팅한 후, 절연성 수지를 용융하는 용제로 접속단자(T1) 상면을 덮는 여분의 절연성 수지를 제거한 후, 절연성 수지를 열경화 시킨다. 또한, 상기 충전부재(4)를 제거할 때는, 충전부재(4)를 하지인 수지 절연층(33) 표면이 노출될 때까지 제거하지 않는 것에 유의한다.
(제 3 충전방법)
이 제 3 충전방법에서는, 표층에 접속단자(T1)가 형성된 빌드업층(3)의 표면에 열경화성의 절연성 수지를 두껍게 코팅하여 열경화시킨 후, 반도체소자의 실장영역 이외의 영역을 마스크하고, 접속단자(T1)의 상면보다도 낮아질 때까지 절연성 수지를 RIE(Reactive Ion Etching) 등에 의해 드라이 에칭한다. 제 3 충전방법에 의해 충전부재(4)를 접속단자(T1) 사이에 충전할 경우, 충전부재(4)와 솔더레지스트층(5)이 일체적으로 형성된다. 또한, 상기 충전부재(4)를 제거할 때는, 충전부재 (4)를 하지인 수지 절연층(33) 표면이 노출될 때까지 제거하지 않는 것에 유의한다.
(제 4 충전방법)
도 8은 제 4 충전방법의 설명도이다. 이하, 도 8을 참조하여 제 4 충전방법에 대해서 설명한다. 제 4 충전방법에서는, 표층에 접속 단자(T1)가 형성된 빌드업층(3)의 표면에 광경화성의 절연성 수지를 두껍게 코팅한 후(도 8의 (a) 참조), 후에 솔더레지스트층의 개구(5a)가 되어야 할 영역의 내측 영역을 마스크해서 절연성 수지를 노광ㆍ현상하여 개구(5a)의 외측 영역이 되어야 할 절연성 수지를 광경화 시킨다(도 8의 (b) 참조). 다음에, 탄산나트륨 수용액(농도 1중량％)에 상기 제조 도중의 배선기판(100)을 단시간(미감광부의 절연성 수지 표면이 약간 팽윤하는 정도의 시간) 침지한다(도 8의 (c) 참조).
그 후, 수세하여 팽윤한 절연성 수지를 유화시킨다(도 8의 (d) 참조). 다음에, 팽윤ㆍ유화한 절연성 수지를 제조 도중의 배선기판(100)으로부터 제거한다(도 8의 (e) 참조). 광경화하고 있지 않은 절연성 수지의 상단의 위치가 각 접속단자 (T1)의 상면보다 낮은 위치가 될 때까지 상기 침지 및 수세를 각각 1회 또는 각각 수회 반복한다. 그 후, 열 또는 자외선에 의해 절연성 수지를 경화시킨다.
또한, 상기 충전부재(4)를 제거할 때는, 충전부재(4)를 하지인 수지 절연층 (33) 표면이 노출될 때까지 제거하지 않는 것에 유의한다. 또, 상기 제 4 충전방법에 의해, 충전부재(4)를 접속단자(T1) 사이에 충전할 경우, 충전부재(4)와 솔더레지스트층(5)이 일체적으로 형성된다.
(솔더레지스트층 공정: 도 9)
충전부재(4) 및 도체층(134)의 표면에 각각 필름 형상의 솔더레지스트를 프레스하여 적층한다. 적층한 필름 형상의 솔더레지스트를 노광ㆍ현상하여 복수의 접속단자(T1)의 표면 및 측면을 노출시키는 NSMD 형상의 개구(5a)가 형성된 솔더레지스트층(5)과, 각 접속단자(T11)의 표면의 일부를 노출시키는 SMD 형상의 개구(14a)가 형성된 솔더레지스트층(14)을 얻는다. 또한, 충전공정에 있어서 상기한 제 3, 제 4 충전방법을 채용한 경우, 충전부재(4) 및 솔더레지스트층(5)이 일체적으로 형성되기 때문에, 상기 공정에 있어서, 솔더레지스트층(5)을 적층할 필요는 없다.
(도금공정: 도 10)
다음에, 접속단자(T1)의 노출면을 과황산나트륨 등에 의해 에칭하여 접속단자(T1) 표면의 산화막 등의 불순물을 제거한다. 또한, 상기 에칭에 의해 접속단자 (T1)의 주면의 주위(외주)에 단차가 형성된다. 그 후, 환원제를 이용한 무전해환원도금에 의해, 접속단자(T1, T11)의 노출면에 금속도금층(M)을 형성한다. 무전해치환도금에 의해 접속단자(T1)의 노출면에 금속도금층(M)을 형성할 경우는, 접속단자 (T1)의 노출면의 금속이 치환되어 금속도금층(M)이 형성된다. 이로 인해, 접속단자 (T1)의 노출면을 과황산나트륨 등에 의해 에칭하지 않아도, 접속단자(T1)의 주면의 주위에 단차가 형성된다.
또, 접속단자(T1)의 노출면에 땜납을 코팅할 경우는, 코팅할 땜납층의 두께에 대응하여 이하의 2가지의 방법을 선택할 수 있다.
(제 1 코팅방법)
두께가 5∼30㎛의 땜납층을 접속단자(T1)의 노출면에 코팅할 경우, 접속단자 (T1)의 노출면을 조금만 에칭(소프트 에칭)하고, 접속단자(T1)의 노출면에 형성된 산화막을 제거한다. 이때, 접속단자(T1)의 주면의 주위에 단차가 형성된다. 다음에 Sn(주석)분말, Ag(은), Cu(구리) 등의 금속을 포함하는 이온성 화합물 및 플럭스 (Flux)를 혼합한 페이스트{예를 들면, 하리마화성주식회사: 슈퍼 솔더(제품명)}를 접속단자(T1)의 노출면 전체면을 덮도록 NSMD 형상의 개구(5a) 내 전체에 얇게 도포한다. 그 후, 리플로우를 실시하고, 접속단자(T1)의 노출면에 Sn와 Ag, 혹은, Sn, Ag 및 Cu의 합금으로 이루어지는 땜납층을 형성한다.
(제 2 코팅방법)
두께가 10㎛ 이하의 땜납층을 접속단자(T1)의 노출면에 코팅할 경우, 접속단자(T1)의 노출면을 조금만 에칭(소프트 에칭)하고, 접속단자(T1)의 노출면에 형성된 산화막을 제거한다. 이때, 접속단자(T1)의 주면의 주위에 단차가 형성된다. 다음에, 접속단자(T1)의 노출면에 무전해Sn(주석)도금을 실시함으로써 Sn도금층을 형성하고, 상기 Sn도금층의 전면을 덮도록 하여 플럭스를 도포한다. 그 후, 리플로우를 실시하고, 접속단자(T1)에 도금된 Sn도금층을 용융시켜 접속단자(T1)의 주면에 땜납층을 형성한다. 이때, 용융한 Sn은 표면장력에 의해 접속단자(T1)의 주면에 응집한다.
(백엔드공정)
땜납 인쇄에 의해, 접속단자(T11) 위에 형성된 금속도금층(M) 위에 땜납페이스트를 도포한 후, 소정의 온도와 시간으로 리플로우를 실시하고, 접속단자(T11) 위에 땜납볼(B)을 형성하며, 도 1, 도 2에 나타내는 배선기판(100)을 얻는다.
이상과 같이, 제 1 실시형태에 관련되는 배선기판(100)에서는 각 접속단자 (T1)의 단면은 수지 절연층(31, 33) 및 도체층(32)에 의해 구성되는 적층체와 접하는 측의 제 1 주면(F1)의 폭(W1)이 제 1 주면(F1)에 대향하는 제 2 주면(F2)의 폭 (W2)보다도 넓은 사다리꼴 형상으로 되어 있다. 또, 접속단자(T1)의 제 1 주면(F1)은 상기 적층체와 맞닿는 맞닿음면(C)과, 맞닿음면(C)의 양단에 상기 적층체와 맞닿고 있지 않은 이간면(N)을 가지고 있으며, 상기 맞닿음면(C)의 폭(W3)은 제 2 주면(F2)의 폭(W2)보다도 넓게 되어 있다.
이로 인해, 접속단자(T1)가 상기 적층체와 접하는 면적이 넓어지고, 충분한 접착강도를 얻을 수 있다. 상기의 결과, 접속단자(T1)가 도중의 제조공정에서 쓰러지거나, 벗겨지는 것을 억제할 수 있다.
또, 접속단자(T1)의 단면이 사다리꼴 형상으로 되어 있기 때문에, 접속단자 (T1)와 충전부재(4)의 사이에 기포가 발생하는 것을 억제할 수 있다. 또한, 접속단자(T1)의 제 2 주면(F2)의 폭(W2)이 좁게 되어 있으므로, 접속단자(T1)의 표면에 코팅된 땜납이 인접하는 접속단자(T1)측으로 유출되고, 접속단자(T1) 사이가 단락(쇼트)되는 것을 억제할 수 있다.
또, 접속단자(T1)의 제 1 주면(F1)은 상기 적층체와 맞닿는 맞닿음면(C)과, 맞닿음면(C)의 양단에 상기 적층체와 맞닿고 있지 않은 이간면(N)을 가지고 있으며, 상기 맞닿음면(C)의 폭(W3)은 제 2 주면(F2)의 폭(W2)보다도 넓게 되어 있다. 이로 인해, 충분한 접착강도를 얻을 수 있어 접속단자가 도중의 제조공정에서 쓰러지거나, 벗겨지는 것을 억제할 수 있다.
또, 상기 실시형태의 배선기판(100)에서는, 복수의 접속단자(T1)의 적어도 일부는, 제 2 주면(F2)의 폭(W2)에 대한 제 1 주면(F1)의 폭(W1)의 비(W1/W2)가 금속배선(L3, 배선패턴)의 제 4 주면(F4)의 폭(W5)에 대한 제 3 주면(F3)의 폭(W4)의 비(W4/W5)보다도 크게 되어 있다.
상기와 같이 구성하는 것에 의해, 접속단자(T1)는 제 2 주면(F2)의 폭(W2)이 좁아지기 때문에, 접속단자(T1) 사이의 거리가 길어진다. 이로 인해, 더욱 효과적으로 접속단자(T1) 사이의 단락(쇼트)을 억제할 수 있다. 또, 금속배선(L3, 배선패턴)은 제 4 주면(F4)의 폭(W5)이 넓어지기 때문에, 금속배선(L3, 배선패턴)의 단면적이 넓어진다. 이로 인해, 금속배선(L3, 배선패턴)의 전기저항을 낮게 할 수 있다.
또한, 접속단자(T1)를 조화한 다음에, 접속단자(T1) 사이에 충전부재(4)를 충전하고 있으므로, 접속단자(T1)와 충전부재(4)의 접착강도가 향상된다. 이로 인해, 접속단자(T1)가 도중의 제조공정에서 벗겨지는 것을 더욱 효과적으로 억제할 수 있다. 또, 충전부재(4)의 재질을 솔더레지스트층(5)과 같게 하는 것에 의해, 충전부재(4)의 땜납의 유동성이 솔더레지스트층(5)과 동일한 정도가 되고, 충전부재 (4) 위에 땜납이 잔류하여 접속단자(T1) 사이가 단락(쇼트)되는 것을 억제할 수 있다.
또, 접속단자(T1) 사이에 충전되는 충전부재(4)의 두께(D1)를 접속단자(T1)의 두께(높이, D2)보다도 얇게 하고 있다. 즉, 접속단자(T1)가 충전부재(4)의 상면으로부터 조금 돌출된 상태가 되도록 하고 있다. 이로 인해, 반도체칩의 접속단자의 중심과, 접속단자(T1)의 중심이 어긋난 경우라도 반도체칩의 접속단자가 접속단자(T1)의 단부와 맞닿으므로, 접속단자(T1)와 반도체칩의 접속단자의 접속신뢰성이 향상된다.
(제 2 실시형태)
도 11은 제 2 실시형태에 있어서의 배선기판(200)의 평면도(표면측)이다. 도 12는 도 11의 선분 I-I에 있어서의 배선기판(200)의 일부 단면도이다. 도 13은 배선기판(200)의 표면측에 형성된 접속단자(T2)의 구성도이다. 도 13의 (a)는 접속단자(T2)의 평면도이다. 도 13의 (b)는 도 13의 (a)의 선분 Ⅱ-Ⅱ에 있어서의 단면도이다. 이하, 도 11∼도 13을 참조하여 배선기판(200)의 구성에 대해서 설명하지만, 도 1∼도 3을 참조하여 설명한 배선기판(100)과 동일한 구성에 대해서는 동일한 부호를 붙여서 중복된 설명을 생략한다.
(표면측의 구성)
배선기판(200)의 표면측에서는 코어 도체층(21)과 전기적으로 접속하는 덮개 도금층(41)이 형성되고, 상기 덮개 도금층(41)과 도체층(32) 및 도체층(32)과 도체층(34)이 각각 필드 비아(42) 및 필드 비아(43)에 의해 전기적으로 접속되어 있다. 필드 비아(42, 43)는 비아 홀(44a)과 비아 홀(44a) 내측에 도금에 의해 충전된 비아 도체(44b)를 가진다. 또, 빌드업층(3)의 최표층에는 후술하는 접속단자(T2)만이 형성되고, 접속단자(T2)와 동일층에 있어서 접속되는 배선패턴이나 배선패턴을 덮는 솔더레지스트층은 형성되어 있지 않다. 여기서, 수지 절연층(31, 33) 및 도체층 (32)은 적층체를 구성한다.
배선기판(200)의 표면측에 형성된 접속단자(T2)는 반도체칩의 실장영역 전체에 배치된, 이른바 에어리어 범프형(area bump type)의 접속단자로 되어 있다. 접속단자(T2)는 반도체칩과의 접속단자이다. 반도체칩은 상기 접속단자(T2)와 전기적으로 접속됨으로써 배선기판(200)에 실장된다. 각 접속단자(T2)는 충전부재(4)와의 접착성을 향상시키기 위해, 그 표면이 조화되어 있다. 접속단자(T2)의 표면은 예를 들면, 맥 에치 본드(맥사제) 등의 에칭액으로 처리하는 것에 의해 조화할 수 있다.
도 13에 나타내는 바와 같이, 각 접속단자(T2)의 단면은 수지 절연층(31, 33) 및 도체층(32)에 의해 구성되는 적층체와 접하는 측의 제 1 주면(F1)의 폭(W1)이 제 1 주면(F1)에 대향하는 제 2 주면(F2)의 폭(W2)보다도 넓은 사다리꼴 형상으로 되어 있다. 또, 접속단자(T2)의 제 1 주면(F1)은 상기 적층체와 맞닿는 맞닿음면(C)과, 맞닿음면(C)의 양단에 상기 적층체와 맞닿고 있지 않은 이간면(N)을 가지고 있으며, 상기 맞닿음면(C)의 폭(W3)은 제 2 주면(F2)의 폭(W2)보다도 넓게 되어 있다.
또한, 접속단자(T2)의 노출면은 금속도금층(M)에 의해 덮여져 있다. 반도체칩을 배선기판(200)에 실장할 때에는, 반도체칩의 접속단자에 코팅된 땜납을 리플로우하는 것에 의해 반도체칩의 접속단자와 접속단자(T2)가 전기적으로 접속된다. 또한, 금속도금층(M) 대신에, 땜납을 코팅해도 좋고, 방청용의 OSP처리를 시행해도 좋다.
접속단자(T2)로의 금속도금층(M)의 형성은, 접속단자(T2)의 노출면을 과황산나트륨 등에 의해 에칭한 후, 환원제를 이용한 무전해환원도금에 의해, 접속단자 (T2)의 노출면에 금속도금층(M)을 형성하는 것에 의해 실시한다. 또한, 과황산나트륨 등을 이용한 에칭시에, 접속단자(T2)의 주면의 주위에 단차가 형성된다. 또, 무전해치환도금에 의해 접속단자(T2)의 노출면에 금속도금층(M)을 형성할 경우는, 접속단자(T2)의 노출면의 금속이 치환되어 금속도금층(M)이 형성된다. 이로 인해, 접속단자(T2)의 노출면을 과황산나트륨 등에 의해 에칭하지 않아도, 접속단자(T2)의 주면의 주위에 단차가 형성된다.
배선기판(200)의 복수의 접속단자(T2)는 수지 절연층(33)으로부터 돌출되어 있으며, 표면 및 측면이 노출되어 있다. 이로 인해, 배선기판(100)의 접속단자(T1)와 마찬가지로, 접속단자(T2) 사이를 절연성 부재인 충전부재(4)에 의해 충전하고 있다. 또, 충전부재(4)의 두께(D1)는 접속단자(T2)의 두께(높이, D2)보다도 얇게 되어 있다. 또한, 충전부재(4)는 제 1 실시형태에서 설명한 제 1∼제 4 충전방법에 의해 접속단자(T2) 사이에 충전할 수 있다.
(이면측의 구성)
배선기판(200)의 이면측에서는, 코어 도체층(22)과 전기적으로 접속하는 덮개 도금층(141)이 형성되고, 상기 덮개 도금층(141)과 도체층(132) 및 도체층(132)과 도체층(134)이 각각 필드 비아(142) 및 필드 비아(143)에 의해 전기적으로 접속되어 있다. 필드 비아(142, 143)는 비아 홀(144a)과 비아 홀(144a) 내측에 도금에 의해 충전된 비아 도체(144b)를 가진다.
이상과 같이, 제 2 실시형태에 관련되는 배선기판(200)에서는, 각 접속단자 (T2)의 단면은 수지 절연층(31, 33) 및 도체층(32)에 의해 구성되는 적층체와 접하는 측의 제 1 주면(F1)의 폭(W1)이 제 1 주면(F1)에 대향하는 제 2 주면(F2)의 폭 (W2)보다도 넓은 사다리꼴 형상으로 되어 있다. 또한, 효과에 대해서는 제 1 실시형태에 관련되는 배선기판(100)과 같다.
(제 3 실시형태)
도 14는 제 3 실시형태에 있어서의 배선기판(300)의 평면도(표면측)이다. 도 15는 도 14의 선분 I-I에 있어서의 배선기판(300)의 일부 단면도이다. 도 16은 배선기판(300)의 표면측에 형성된 접속단자(T3)의 구성도이다. 도 16의 (a)는 접속단자(T3)의 평면도이다. 도 16의 (b)는 도 16의 (a)의 선분 Ⅱ-Ⅱ에 있어서의 단면도이다.
상기 제 3 실시형태에 관련되는 배선기판(300)에서는 접속단자(T3, T11)가 각각 비아를 통하지 않고 도체층(32, 132) 위에 직접 형성되어 있는 점이 도 11∼도 13을 참조하여 설명한 배선기판(200)과 다르다. 이하, 도 14∼도 16을 참조하여 배선기판(300)의 구성에 대해서 설명하지만, 도 1∼도 3을 참조하여 설명한 배선기판(100) 및 도 11∼도 13을 참조하여 설명한 배선기판(200)과 동일한 구성에 대해서는 동일한 부호를 붙여서 중복된 설명을 생략한다.
(표면측의 구성)
배선기판(300)의 표면측은 코어 도체층(21)과 전기적으로 접속하는 덮개 도금층(41)이 형성되고, 상기 덮개 도금층(41)과 도체층(32)이 필드 비아(42)에 의해 전기적으로 접속되어 있다. 필드 비아(42)는 비아 홀(44a)와 비아 홀(44a) 내측에 도금에 의해 충전된 비아 도체(44b)를 가진다.
배선기판(300)의 도체층(32) 위에 형성된 접속단자(T3)는 반도체칩의 실장영역 전체에 대략 등간격으로 격자 형상으로 배치되어 있다. 접속단자(T3)는 기둥 형상(예를 들면, 원기둥, 사각기둥, 삼각기둥 등)이며, 상부가 충전부재(4)의 표면으로부터 돌출된 상태에서 비아를 통하지 않고 도체층(32) 위에 직접 형성되어 있다. 접속단자(T3)는 반도체칩과의 접속단자이다. 반도체칩은 상기 접속단자(T3)와 전기적으로 접속됨으로써 배선기판(300)에 실장된다. 각 접속단자(T3)는 충전부재(4)와의 접착성을 향상시키기 위해, 그 표면이 조화되어 있다. 접속단자(T3)의 표면은 예를 들면, 맥 에치 본드(맥사제) 등의 에칭액으로 처리되어 있다.
또, 도 16에 나타내는 바와 같이, 각 접속단자(T3)의 단면은 수지 절연층 (31, 33) 및 도체층(32)에 의해 구성되는 적층체와 접하는 측의 제 1 주면(F1)의 폭(W1)이 제 1 주면(F1)에 대향하는 제 2 주면(F2)의 폭(W2)보다도 넓은 사다리꼴 형상으로 되어 있다. 또, 접속단자(T2)의 제 1 주면(F1)은 상기 적층체와 맞닿는 맞닿음면(C)과, 맞닿음면(C)의 양단에 상기 적층체와 맞닿고 있지 않은 이간면(N)을 가지고 있으며, 상기 맞닿음면(C)의 폭(W3)은 제 2 주면(F2)의 폭(W2)보다도 넓게 되어 있다.
또한, 각 접속단자(T3)의 노출면은 금속도금층(M)에 의해 덮여져 있다. 반도체칩을 배선기판(300)에 실장할 때에는, 반도체칩의 접속단자에 코팅된 땜납을 리플로우하는 것에 의해 반도체칩의 접속단자와 접속단자(T3)가 전기적으로 접속된다. 또한, 금속도금층(M)은 예를 들면, Ni층, Sn층, Ag층, Pd층, Au층 등의 금속층으로부터 선택되는 단일 또는 복수의 층(예를 들면, Ni층/Au층, Ni층/Pd층/Au층)에 의해 구성된다.
또, 금속도금층(M) 대신에, 방청용의 OSP(Organic Solderability Preservative)처리를 시행해도 좋다. 또, 접속단자(T3)의 노출면에 땜납을 코팅해도 좋고, 또한, 접속단자(T3)의 노출면을 금속도금층(M)으로 덮은 후, 상기 금속도금층(M)에 땜납을 코팅해도 좋다. 또한, 접속단자(T3)의 노출면에 땜납을 코팅하는 방법에 대해서는 제 1 실시형태에서 설명했으므로 중복된 설명을 생략한다.
충전부재(4)는 빌드업층(3)의 표층에 형성된 각 접속단자(T3)의 측면에 맞닿은 상태에서 접속단자(T3) 사이에 충전되어 있다. 충전부재(4)의 두께(D1)는 접속단자(T3)의 두께(높이, D2)보다도 얇게 되어 있다. 또한, 충전부재(4)는 제 1 실시형태에서 설명한 제 1∼제 4 충전방법에 의해 접속단자(T3) 사이에 충전할 수 있다.
솔더레지스트층(5)은 반도체칩의 실장영역에 대략 등간격으로 배치된 접속단자(T3)를 노출시키는 개구(5b)와, 칩커패시터 실장용의 패드(P)를 노출시키는 개구 (5c)를 가지고 있다. 솔더레지스트층(5)의 개구(5b)는 동일 개구 내에 복수의 접속단자(T3)를 배치하는 NSMD 형상으로 되어 있다. 또, 솔더레지스트층(5) 위에는 얼라이먼트 마크(AM)가 형성되어 있다.
(이면측의 구성)
배선기판(300)의 이면측의 구성은, 코어 도체층(22)과 전기적으로 접속하는 덮개 도금층(141)이 형성되고, 상기 덮개 도금층(141)과 도체층(132)이 필드 비아 (142)에 의해 전기적으로 접속되어 있다. 필드 비아(142)는 비아 홀(144a)과 비아 홀(144a) 내측에 도금에 의해 충전된 비아 도체(144b)를 가진다. 또, 도체층(132) 위에는 비아를 통하지 않고 마더보드 등(미도시)과의 접속단자(T11)가 직접 형성되어 있다.
(배선기판의 제조방법)
도 17∼도 18은 제 3 실시형태에 관련되는 배선기판(300)의 제조공정을 나타내는 도면이다. 이하, 도 17∼도 18을 참조하여 배선기판(300)의 제조방법에 대해서 설명한다. 또한, 코어기판공정, 충전공정, 솔더레지스트층 공정, 도금공정, 백엔드공정에 대해서는, 각각, 도 4, 도 7∼도 10을 참조하여 설명한 제 1 실시형태에 관련되는 배선기판(100)의 제조방법과 같기 때문에 중복된 설명을 생략한다.
(빌드업공정: 도 17)
코어기판(2)의 표면 및 이면에 수지 절연층(31, 131)이 되는 에폭시수지를 주된 성분으로 하는 필름 형상 절연수지재료를 각각 중첩하여 배치한다. 그리고, 상기 적층물을 진공 압착열 프레스기로 가압 가열하고, 필름 형상 절연수지재료를 열경화시키면서 압착한다. 다음에, 종래 주지의 레이저가공장치를 이용하여 레이저 조사를 실시하고, 수지 절연층(31, 131)에 비아 홀(44a, 144a)을 각각 형성한다(도 17의 (a) 참조).
계속해서, 수지 절연층(31, 131)의 표면을 조화한 후, 무전해도금을 실시하고, 비아 홀(44a, 144a)의 내벽을 포함하는 수지 절연층(31, 131) 위에 무전해구리도금층을 형성한다. 다음에 포토레지스트를 수지 절연층(31, 131) 위에 형성된 무전해구리도금층 위에 래미네이트하여 노광ㆍ현상을 실시하고, 소망의 형상으로 도금레지스트(MR1, MR11)를 형성한다. 그 후, 상기 도금레지스트(MR1, MR11)를 마스크로 하여 전해도금에 의해, 구리를 도금해서 소망의 구리도금패턴을 얻는다(도 17의 (b) 참조).
(볼록도금층 형성공정: 도 18)
다음에, 도금레지스트(MR1, MR11)를 박리하지 않고, 포토레지스트를 수지 절연층(31, 131) 위에 형성된 무전해구리도금층 위에 래미네이트하여 노광ㆍ현상을 실시하며, 소망의 형상으로 도금레지스트(MR2, MR12)를 형성한다. 그 후, 상기 도금레지스트(MR2, MR12)를 마스크로 하여 전해도금에 의해, 구리를 도금해서 소망의 구리도금패턴을 얻는다(도 18의 (a) 참조).
다음에, 도금레지스트(MR1, MR2, MR11, MR12)를 박리하고, 도금레지스트(MR1, MR2) 아래에 존재하고 있는 무전해구리도금층을 제거하여 도체층(32, 132) 위에 접속단자(T3), 패드(P)를 가지는 도체층(34) 및 접속단자(T11)를 가지는 도체층(134)을 각각 형성한다(도 18의 (b) 참조).
이상과 같이, 제 3 실시형태에 관련되는 배선기판(300)은 접속단자(T3, T11)를 비아를 통하지 않고, 도체층(32, 132) 위에 직접 형성하고 있다. 이로 인해, 배선기판(300)의 제조공정을 삭감할 수 있어 제조비용을 저감할 수 있다. 또, 기둥 형상의 접속단자(T3)를 충전부재(4)의 표면으로부터 돌출시키고 있으므로, 반도체칩의 실장영역에 고밀도로 배치할 수 있다. 그 밖의 효과는, 제 1 실시형태에 관련되는 배선기판(100), 제 2 실시형태에 관련되는 배선기판(200)과 같다.
(그 밖의 실시형태)
도 1∼도 3을 참조하여 설명한 배선기판(100), 도 11∼도 13을 참조하여 설명한 배선기판(200), 도 14∼도 16을 참조하여 설명한 배선기판(300)에서는, 접속단자(T1∼T3) 사이에 각각 충전하는 충전부재(4)의 상면은 평탄(플랫, flat)하게 되어 있었지만, 충전부재(4)의 상면은 반드시 평탄(플랫)일 필요는 없고, 예를 들면, 도 19에 나타내는 바와 같이, 충전부재(4)의 상면이 둥그스름한 형상을 띤, 이른바 필릿(fillet) 형상으로 되어 있어도 좋다.
이상, 본 발명을 구체예를 들면서 상세하게 설명해 왔지만, 본 발명은 상기 내용에 한정되는 것은 아니고, 본 발명의 범주를 일탈하지 않는 한에 있어서 모든 변형이나 변경이 가능하다. 예를 들면, 상기 구체예에서는, 배선기판(100, 200, 300)이 땜납볼(B)를 통하여 마더보드 등과 접속하는 BGA기판인 형태에 대해서 설명하고 있지만, 땜납볼(B) 대신에 핀 혹은 랜드를 설치한, 이른바 PGA(Pin Grid Array)기판 혹은 LGA(LandGrid Array)기판으로 하여 배선기판(100, 200, 300)을 마더보드 등과 접속하도록 해도 좋다.
또, 본 실시예에서는 제 1 충전방법이나 제 2 충전방법을 채용한 경우, 충전부재(4)를 형성한 후에 솔더레지스트층(5)을 형성하고 있지만, 솔더레지스트층(5)을 형성한 후에 충전부재(4)를 형성하도록 해도 좋다.
100, 200, 300: 배선기판 2: 코어기판
3: 빌드업층 4: 충전부재
5: 솔더레지스트층 5a: 개구
13: 빌드업층 14: 솔더레지스트층
14a: 개구 21, 22: 코어 도체층
23: 스루홀 24: 스루홀 도체
25: 수지 충전재 31, 33: 수지 절연층
32, 34: 도체층 35, 36: 비아
37a: 비아 홀 37b: 비아 도체
37c: 비아 패드 37d: 비아 랜드
41: 덮개 도금층 42, 43: 필드 비아
44a: 비아 홀 44b: 비아 도체
131, 133: 수지 절연층 132, 134: 도체층
135, 136: 비아 137a: 비아 홀
137b: 비아 도체 137c: 비아 패드
137d: 비아 랜드 141: 덮개 도금층
142, 143: 필드 비아 144a: 비아 홀
144b: 비아 도체 B: 땜납볼
F1: 제 1 주면 F2: 제 2 주면
L1, L2, L3: 금속배선 L11, L12: 금속배선
M: 금속도금층 T1∼T3, T11: 접속단자
C: 맞닿음면 N: 이간면
AM: 얼라이먼트 마크 P: 패드
MR1, MR2, MR11, MR12: 도금레지스트
W1∼W6: 폭

Claims (5)

  1. 절연층 및 도체층이 각각 1층 이상 적층된 적층체를 가지는 배선기판으로서,
    상기 적층체 위에 서로 이간하여 형성된 복수의 접속단자와,
    상기 복수의 접속단자 사이에, 상기 복수의 접속단자의 높이보다도 낮은 위치까지 충전된 충전부재를 구비하며,
    상기 접속단자의 단면은 상기 적층체와 접하는 측의 제 1 주면의 폭이 상기 제 1 주면에 대향하는 제 2 주면의 폭보다도 넓은 사다리꼴 형상인 것을 특징으로 하는 배선기판.
  2. 청구항 1에 있어서,
    상기 접속단자의 제 1 주면은,
    상기 적층체와 맞닿는 맞닿음면과,
    상기 맞닿음면의 양단에 상기 적층체와 맞닿고 있지 않은 이간면을 가지는 것을 특징으로 하는 배선기판.
  3. 청구항 2에 있어서,
    상기 맞닿음면의 폭은 상기 제 2 주면의 폭보다도 넓은 것을 특징으로 하는 배선기판.
  4. 청구항 1에 있어서,
    상기 충전부재는 솔더레지스트로서 기능하는 것을 특징으로 하는 배선기판.
  5. 청구항 1에 있어서,
    상기 적층체 위에는 상기 복수의 접속단자를 노출하는 개구를 가짐과 아울러 상기 복수의 접속단자와 접속되어 이루어지는 배선패턴을 덮는 솔더레지스트층을 가지며,
    상기 배선패턴의 단면은 상기 적층체와 접하는 측의 제 3 주면의 폭이 상기 제 3 주면에 대향하는 제 4 주면의 폭보다도 넓은 사다리꼴 형상이고,
    상기 복수의 접속단자의 적어도 일부는 상기 제 2 주면의 폭에 대한 상기 제 1 주면의 폭의 비가, 상기 배선패턴의 상기 제 4 주면의 폭에 대한 상기 제 3 주면의 폭의 비보다도 큰 것을 특징으로 하는 배선기판.
KR1020147001897A 2012-08-09 2013-07-12 배선기판 KR101523479B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2012-177397 2012-08-09
JP2012177397A JP5410580B1 (ja) 2012-08-09 2012-08-09 配線基板
PCT/JP2013/004304 WO2014024381A1 (ja) 2012-08-09 2013-07-12 配線基板

Publications (2)

Publication Number Publication Date
KR20140048214A KR20140048214A (ko) 2014-04-23
KR101523479B1 true KR101523479B1 (ko) 2015-05-27

Family

ID=50067651

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147001897A KR101523479B1 (ko) 2012-08-09 2013-07-12 배선기판

Country Status (7)

Country Link
US (1) US9699905B2 (ko)
EP (1) EP2874477B1 (ko)
JP (1) JP5410580B1 (ko)
KR (1) KR101523479B1 (ko)
CN (1) CN103733740B (ko)
TW (1) TWI524830B (ko)
WO (1) WO2014024381A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2634485B1 (fr) * 1988-07-21 1992-02-28 Sanopi Glycosaminoglycanes selectivement o-acyles, leur preparation et compositions pharmaceutiques les contenant
JP2016071250A (ja) * 2014-09-30 2016-05-09 住友大阪セメント株式会社 電極付き基板
US9520352B2 (en) * 2014-12-10 2016-12-13 Shinko Electric Industries Co., Ltd. Wiring board and semiconductor device
CN208128658U (zh) 2015-10-13 2018-11-20 株式会社村田制作所 树脂基板、部件安装树脂基板
CN106604540B (zh) * 2015-10-19 2019-08-13 南昌欧菲光电技术有限公司 电路板
JP2017152536A (ja) * 2016-02-24 2017-08-31 イビデン株式会社 プリント配線板及びその製造方法
JP2018019071A (ja) * 2016-07-14 2018-02-01 住友ベークライト株式会社 半導体装置の製造方法
KR20190012485A (ko) * 2017-07-27 2019-02-11 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
KR102672229B1 (ko) 2018-09-28 2024-06-05 다이니폰 인사츠 가부시키가이샤 배선 기판 및 배선 기판의 제조 방법
CN112867243A (zh) * 2021-01-06 2021-05-28 英韧科技(上海)有限公司 多层电路板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005166917A (ja) * 2003-12-02 2005-06-23 Fujikura Ltd プリント配線板およびその製造方法
KR101018161B1 (ko) * 2009-09-07 2011-02-28 삼성전기주식회사 배선판 및 그 제조방법
JP2012009586A (ja) * 2010-06-24 2012-01-12 Shinko Electric Ind Co Ltd 配線基板、半導体装置及び配線基板の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5597469A (en) * 1995-02-13 1997-01-28 International Business Machines Corporation Process for selective application of solder to circuit packages
JP3346263B2 (ja) * 1997-04-11 2002-11-18 イビデン株式会社 プリント配線板及びその製造方法
JP4066522B2 (ja) * 1998-07-22 2008-03-26 イビデン株式会社 プリント配線板
JP2002353593A (ja) * 2001-05-25 2002-12-06 Toppan Printing Co Ltd プリント配線板およびその製造方法
JP2003124590A (ja) 2001-10-17 2003-04-25 Sumitomo Electric Ind Ltd 回路基板とその製造方法及び高出力モジュール
TWI231028B (en) * 2004-05-21 2005-04-11 Via Tech Inc A substrate used for fine-pitch semiconductor package and a method of the same
JP4609074B2 (ja) 2005-01-13 2011-01-12 日立化成工業株式会社 配線板及び配線板の製造方法
JP2006216842A (ja) * 2005-02-04 2006-08-17 Matsushita Electric Ind Co Ltd メモリカードおよびプリント配線板
TWI286454B (en) 2005-03-09 2007-09-01 Phoenix Prec Technology Corp Electrical connector structure of circuit board and method for fabricating the same
CN100589681C (zh) * 2005-06-15 2010-02-10 日本特殊陶业株式会社 布线基板及其制造方法
TWI267969B (en) 2005-11-15 2006-12-01 Advanced Semiconductor Eng Circuit substrate, method of fabricating the same and chip package structure using the same
JP2008047655A (ja) * 2006-08-11 2008-02-28 Mitsui Mining & Smelting Co Ltd 配線基板およびその製造方法
KR100752672B1 (ko) 2006-09-06 2007-08-29 삼성전자주식회사 신뢰성 있는 범프 접속 구조를 갖는 인쇄 회로 기판 및 그제조방법, 및 이를 이용한 반도체 패키지
JP4303282B2 (ja) * 2006-12-22 2009-07-29 Ｔｄｋ株式会社 プリント配線板の配線構造及びその形成方法
JP4331769B2 (ja) * 2007-02-28 2009-09-16 Ｔｄｋ株式会社 配線構造及びその形成方法並びにプリント配線板
JP4548459B2 (ja) * 2007-08-21 2010-09-22 セイコーエプソン株式会社 電子部品の実装構造体
JP5444050B2 (ja) 2010-03-12 2014-03-19 三菱製紙株式会社 ソルダーレジストパターンの形成方法
JPWO2012056883A1 (ja) 2010-10-26 2014-03-20 株式会社村田製作所 複合基板、モジュール、複合基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005166917A (ja) * 2003-12-02 2005-06-23 Fujikura Ltd プリント配線板およびその製造方法
KR101018161B1 (ko) * 2009-09-07 2011-02-28 삼성전기주식회사 배선판 및 그 제조방법
JP2012009586A (ja) * 2010-06-24 2012-01-12 Shinko Electric Ind Co Ltd 配線基板、半導体装置及び配線基板の製造方法

Also Published As

Publication number Publication date
EP2874477B1 (en) 2017-08-30
CN103733740A (zh) 2014-04-16
CN103733740B (zh) 2016-08-31
EP2874477A4 (en) 2016-06-22
TWI524830B (zh) 2016-03-01
WO2014024381A1 (ja) 2014-02-13
US9699905B2 (en) 2017-07-04
TW201414387A (zh) 2014-04-01
JP5410580B1 (ja) 2014-02-05
US20150334837A1 (en) 2015-11-19
KR20140048214A (ko) 2014-04-23
JP2014036160A (ja) 2014-02-24
EP2874477A1 (en) 2015-05-20

Similar Documents

Publication Publication Date Title
KR101523479B1 (ko) 배선기판
KR101555460B1 (ko) 배선기판
JP5415632B2 (ja) 配線基板
KR101523478B1 (ko) 배선기판
EP2927950B1 (en) Wiring board
JP2014078551A (ja) 配線基板、配線基板の製造方法
JP2013105908A (ja) 配線基板
JP5913055B2 (ja) 配線基板
JP2014089996A (ja) 配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 5