KR20080099139A - 반도체칩 및 그 제조 방법 - Google Patents

반도체칩 및 그 제조 방법 Download PDF

Info

Publication number
KR20080099139A
KR20080099139A KR1020080037027A KR20080037027A KR20080099139A KR 20080099139 A KR20080099139 A KR 20080099139A KR 1020080037027 A KR1020080037027 A KR 1020080037027A KR 20080037027 A KR20080037027 A KR 20080037027A KR 20080099139 A KR20080099139 A KR 20080099139A
Authority
KR
South Korea
Prior art keywords
layer
indium
nickel
semiconductor chip
copper
Prior art date
Application number
KR1020080037027A
Other languages
English (en)
Other versions
KR101477596B1 (ko
Inventor
히로시 오자키
사토루 와키야마
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20080099139A publication Critical patent/KR20080099139A/ko
Application granted granted Critical
Publication of KR101477596B1 publication Critical patent/KR101477596B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체칩(1)을 배선 기판에 실장함으로써 제조한 반도체장치에 있어서, 그 장치의 신뢰성을 향상시킨다. 패드 전극(11)을 피복하도록 니켈층(14)을 형성후, 그 니켈층(14)이 피복된 패드 전극(11)에 대응하도록 범프(21)를 형성한다. 여기에서는, 우선, 니켈층(14)에 구리층(20)을 형성한다. 그리고, 그 구리층(20)에 인듐층(22)을 형성한다. 그 후에 그 구리층(20)과 인듐층(22)을 합금화시켜서 중간 금속 화합물층(23)을 생성하도록, 열처리를 실시함으로써 범프(21)를 형성한다. 이 때, 구리층(20)을 형성할 때에 있어서는, 인듐층(22)의 인듐 원자에 대하여, 구리층(20)의 구리원자가 0.5원자％이상, 5원자％이하의 비가 되도록 이 구리층(20)을 형성한다.
반도체칩, 배선 기판, 범프, 패드 전극, 반도체장치

Description

반도체칩 및 그 제조 방법{SEMICONDUCTOR CHIP AND MANUFACTURING METHOD THEREOF}
본 발명은, 반도체칩 및 그 제조 방법에 관한 것이다. 특히, 패드 전극에 대응하도록 범프가 형성되어 있는 반도체칩 및 그 제조 방법에 관한 것이다.
반도체칩을 고밀도로 실장하기 위한, 와이어 본딩 방식 대신에, 페이스 다운 방식이 적용되고 있다. 이 페이스 다운 방식에 있어서는, 반도체칩의 패드 전극에 대응하도록 형성된 범프를 배선 기판의 단자에 가열 압착한다(예를 들면, 특허문헌 1, 특허문헌 2참조).
구체적으로는, 기판의 면에 설치된 패드 전극에 대응하도록 범프가 형성된 반도체칩을 그 범프가 형성된 기판면을 아래쪽을 향해, 본딩 장치의 본딩 헤드에 지지하도록 한다. 그리고, 그 반도체칩이 실장되는 단자가 형성된 면이, 그 지지하고 있는 반도체칩에 대면하도록 배선 기판을 본딩 장치에 지지시킨다. 그 후에 그 반도체칩의 범프와, 배선 기판의 단자가 서로 대응하도록, 위치 맞춤한 후, 그 범프를 단자에 가열압착하여 접합시킨다. 여기에서는, 예를 들면, 땜납 범프가 용융 상태일 때, 본딩 헤드를 대면 방향에 있어서 수직적으로 이동시키거나, 면방향에 있어서 좌우로 이동시킴으로써 무플럭스 접속으로 양자를 접합한다.
[특허문헌 1] 특허 2697116호
[특허문헌 2] 일본국 공개특허공보 특개 2000-349123호
도 14는, 반도체칩(101)에 있어서, 패드 전극(111)에, 범프(121)가 형성된 부분을 모식적으로 나타내는 단면도다.
도 14에 나타내는 바와 같이, 반도체칩(101)은, 패드 전극(111)과 범프(121)를 가지고 있다. 그리고, 패드 전극(111)에 있어서는, 예를 들면, 티타늄층(112)과 구리층(113)과 니켈층(114)이, 차례로, 그 표면을 피복하도록 적층되고 있다. 니켈층(114)은, 예를 들면, 전해 도금법에 의해, 두께가 3∼5μm가 되도록 형성된다. 그리고, 범프(121)는, 인듐층(122)을 포함하고, 그 인듐층(122)과 니켈층(114) 사이에는, 인듐-니켈합금층으로 이루어지는 중간 금속 화합물층(123)이 끼워지고 있다.
이 인듐-니켈합금층으로 이루어지는 중간 금속 화합물층(123)은, 인듐층(122)과 니켈층(114)이 합금화하여 형성된다. 예를 들면, 내열온도가 낮은 반도체칩에 대응하도록, 200℃이하의 열처리 온도, 15초의 열처리 시간으로 열처리함으로써, 인듐층(122)을 리플로우했을 경우에는, 0.1μm부터 0.2μm의 두께의 Ｉｎ7Ｎ ｉ3로서, 이 중간 금속 화합물층(123)이 형성된다.
그러나, 상기의 반도체칩(101)을, 페이스 다운 방식에 의해 배선 기판에 실장했을 때에 있어서는, 이 중간 금속 화합물층(123)에 있어서 파괴가 일어나는 경우가 있다.
이 때문에, 그 반도체칩을 배선 기판에 실장함으로써 제조한 반도체장치에 있어서는, 그 장치의 신뢰성이 저하하는 경우가 있다.
특히, 내열온도가 200℃이하의 저온에 있어서 리플로우를 실시했을 경우에는, 상기한 바와 같이, Ｉｎ7Ｎｉ3이 0.1μm부터 0.2μm의 두께로만 형성되기 때문에, 상기와 같은 불리함의 발생이 두드러지게 된다. 또한 무플럭스 본딩으로 실장할 때에 있어서는, 더욱 이 불리함의 발생이 두드러지게 된다.
또한 특허문헌 1에 기재된 발명에 있어서는, 인듐 땜납 범프를 형성하는 방법이 제안되고 있지만, 여기에서는, 인듐의 합금성장을 억제하기 위해, 크롬이나 티타늄의 바탕 위에 배리어 메탈로서 백금층을 형성하는 것이 개시되어 있다. 이와 같이, 본 발명에 있어서는, 백금을, 인듐과, 크롬 또는 티타늄과의 확산 방지막으로서만 사용하고 있기 때문에, 인듐-백금 사이에서의 합금성장이 곤란하다. 이 때문에, 본 발명에 있어서, 특히, 무플럭스 접합을 할 때에 있어서는, 인듐과 백금 사이에서 박리가 발생하는 경우가 있다. 또한 이밖에, 백금층의 막두께나 조성이 변동함으로써, 생성하는 합금조성이나 두께의 컨트롤이 곤란하게 되므로, 특히, 복수조성의 합금이 생성되었을 경우에는, 그 합금내에서 크랙이 발생하여, 신뢰성이 저하하는 경우가 있다. 그리고, 이것에 더하여, 백금도금은, 고가이기 때문에 원가절감을 실현하는 것이 곤란하다.
이상과 같이, 반도체칩을 실장할 때에 있어서는, 높은 신뢰성을 실현하는 것이 곤란할 경우가 있었다.
따라서, 본 발명은, 반도체칩을 정확하게 실장하는 것이 가능하여, 신뢰성을 향상할 수 있는 반도체칩 및 그 제조 방법을 제공한다.
본 발명의 반도체칩은, 패드 전극에 대응하도록 범프가 형성되어 있는 반도체칩으로서, 상기 패드 전극은, 니켈층이 피복되도록 형성되고 있으며, 상기 범프는, 인듐층과, 상기 인듐층과 상기 니켈층 사이에 형성되어 있는 중간 금속 화합물층을 가지고, 상기 중간 금속 화합물층은, 상기 인듐층과, 해당 인듐층의 인듐 원자에 대하여 구리원자가 0.5원자％이상, 5원자％이하인 구리층이 합금화됨으로써 형성되고 있다.
적합하게는, 상기 니켈층은, 0.5μｍ이하의 두께가 되도록 상기 패드 전극에 형성되어 있다.
본 발명의 반도체칩의 제조 방법은, 패드 전극에 대응하도록 범프를 형성하는 반도체칩의 제조 방법으로서, 상기 패드 전극을 피복하도록 니켈층을 형성하는 니켈층 형성 공정과, 상기 니켈층이 피복된 패드 전극에 대응하도록 상기 범프를 형성하는 범프 형성 공정을 가지고, 상기 범프 형성 공정은, 상기 니켈층에 구리층을 형성하는 구리층 형성 공정과, 상기 구리층에 인듐층을 형성하는 인듐층 형성 공정과, 상기 구리층과 상기 인듐층을 합금화시켜서 중간 금속 화합물층을 생성하도록, 열처리를 실시함으로써, 상기 범프를 형성하는 열처리 공정을 포함하고, 상기 구리층 형성 공정에 있어서는, 상기 인듐층 형성 공정에서 형성하는 인듐층의 인듐 원자에 대하여, 상기 구리층의 구리원자가 0.5원자％이상, 5원자％이하의 비가 되도록, 상기 구리층을 형성한다.
적합하게는, 상기 니켈층 형성 공정에 있어서는, 상기 니켈층을 0.5μｍ이하의 두께가 되도록 상기 패드 전극에 형성한다.
적합하게는, 상기 니켈층 형성 공정에 있어서는, 스퍼터링법에 의해 니켈을 스퍼터링함으로써 상기 니켈층을 형성한다.
적합하게는, 상기 구리층 형성 공정에 있어서는, 전해 도금에 의해 구리를 상기 니켈층에 도금함으로써 상기 구리층을 형성하고, 상기 인듐층 형성 공정에 있어서는, 전해 도금에 의해 인듐을 상기 구리층에 도금함으로써 상기 인듐층을 형성한다.
상기의 본 발명에 있어서는, 인듐층과, 해당 인듐층의 인듐 원자에 대하여 구리원자가 0.5원자％이상, 5원자％이하인 구리층을 합금화함으로써, 중간 금속 화합물층을 형성하여, 전단강도를 향상시킨다.
또한 본 발명의 반도체칩은, 패드 전극에 대응하도록 범프가 형성되어 있는 반도체칩으로서, 상기 패드 전극은, 니켈층이 피복되도록 형성되고 있으며, 상기 범프는, 인듐층과, 상기 인듐층과 상기 니켈층 사이에 형성되어 있는 중간 금속 화 합물층을 가지고, 상기 중간 금속 화합물층은, Ｉｎ7Ｎｉ3을 포함하도록 상기 인듐층과 상기 니켈층이 합금화된 인듐-니켈합금층으로, 해당 인듐-니켈합금층의 두께가 1μｍ이상이다.
또한 본 발명의 반도체칩의 제조 방법은, 패드 전극에 대응하도록 범프를 형성하는 반도체칩의 제조 방법으로서, 상기 패드 전극을 피복하도록 니켈층을 형성하는 니켈층 형성 공정과, 상기 니켈층이 피복된 패드 전극에 대응하도록 상기 범프를 형성하는 범프 형성 공정을 가지고, 상기 범프 형성 공정은, 상기 니켈층에 인듐층을 형성하는 인듐층 형성 공정과, 상기 인듐층과 상기 니켈층이, 1μｍ이상 두께를 가지는 Ｉｎ7Ｎｉ3을 포함하는 인듐-니켈합금층으로 합금화하여, 중간 금속 화합물층이 생성되도록, 열처리를 실시함으로써, 상기 범프를 형성하는 열처리 공정을 포함한다.
적합하게는, 상기 열처리 공정에 있어서는, 상기 인듐층을 리플로우하도록 열처리를 실시하는 제1 열처리 공정과, 상기 인듐층을 리플로우한 후에, 또한, 상기 인듐층과 상기 니켈층을 합금화하여 Ｉｎ7Ｎｉ3이 생성되도록 열처리를 실시하는 제2 열처리 공정을 포함한다.
적합하게는, 상기 제2 열처리 공정에 있어서는, 156℃이상, 400℃미만의 온도조건에 있어서, 상기 열처리를 실시한다.
상기의 본 발명에 있어서는, Ｉｎ7Ｎｉ3을 포함하도록 인듐층과 니켈층이 합금화된 인듐-니켈합금층을, 그 두께가 1μｍ이상이 되도록 형성하여, 전단강도를 향상시킨다.
본 발명에 의하면, 반도체칩을 정확하게 실장하는 것이 가능하고, 신뢰성을 향상할 수 있는 반도체칩 및 그 제조 방법을 제공할 수 있다.
이하로부터, 본 발명에 따른 실시예에 대하여 설명한다.
<실시예 1>
(구성)
도 1은, 본 발명에 따른 실시예 1의 반도체칩(1)에 있어서, 패드 전극(11)에 범프(21)가 형성된 부분을 나타내는 단면도다.
도 1에 나타내는 바와 같이, 반도체칩(1)은, 패드 전극(11)과 범프(21)를 가지고 있으며, 패드 전극(11)에 대응하도록 범프(21)가 형성되어 있다. 그리고, 이 패드 전극(11)에 있어서는, 티타늄층(12)과 니켈층(14)이 순차로 그 표면을 피복하도록 적층되고 있다. 그리고, 범프(21)는, 인듐층(22)을 포함하며, 그 인듐층(22)과 니켈층(14) 사이에는, 인듐―구리 합금층으로 이루어지는 중간 금속 화합물층(23)이 끼워지고 있다.
각부에 대해서 순차 설명한다.
패드 전극(11)은, 예를 들면, 알루미늄으로 이루어지고, 반도체칩(1)의 웨이퍼 W 위에 형성된 전자회로(도면에는 나타내지 않는다)에, 층간 절연막 I를 통해 접속되고 있다. 또한 도 1에 나타내는 바와 같이, 패드 전극(11)은, 그 표면의 주 위에는, 패시베이션막 P이 피복되고 있으며, 그 표면의 중앙부분에는, 티타늄층(12)과 니켈층(14)이 순차로 형성되어 있다.
티타늄층(12)은, 도 1에 나타내는 바와 같이, 패드 전극(11)의 중앙부분을 피복하도록 형성되어 있다. 예를 들면, 티타늄층(12)은, 스퍼터링법에 의해 티타늄을 스퍼터링하고, 성막시킴으로써 패드 전극(11)의 표면에 형성된다.
니켈층(14)은, 도 1에 나타내는 바와 같이, 티타늄층(12)을 통해, 패드 전극(11)의 중앙부분을 피복하도록 형성되어 있다. 예를 들면, 니켈층(14)은, 스퍼터링법에 의해 니켈을 스퍼터링하고, 성막시킴으로써 형성된다. 본 실시예에 있어서는, 이 니켈층(14)은, 0.5μｍ이하의 두께가 되도록 형성되어 있다.
범프(21)는, 도 1에 나타내는 바와 같이, 인듐층(22)과, 중간 금속 화합물층(23)을 가지고 있으며, 반도체칩(1)에 있어서 패드 전극(11)이 형성된 웨이퍼 W의 면으로부터 돌출하고 있다.
인듐층(22)은, 도 1에 나타내는 바와 같이, 니켈층(14)과의 사이에 있어서, 중간 금속 화합물층(23)을 끼우도록 형성되어 있다. 여기에서는, 인듐층(22)은, 구형상이 되도록 형성되어 있다.
중간 금속 화합물층(23)은, 도 1에 나타내는 바와 같이, 인듐층(22)과 니켈층(14) 사이에 형성되어 있다. 상세에 대해서는 후술하지만, 본 실시예에 있어서는, 중간 금속 화합물층(23)은, 인듐―구리 합금층이며, 인듐층(22)과, 그 인듐층(22)의 인듐 원자에 대하여 구리원자가 0.5원자(ａｔｏｍ)％이상, 5원자％이하인 구리층(20)이 합금화됨으로써 형성되고 있다.
(제조 방법)
본 발명에 따른 실시예 1에 있어서, 상기의 반도체칩(1)을 제조하는 제조 방법의 주요부에 관하여 설명한다.
도 2와 도 3과 도 4는, 본 발명에 따른 실시예 1에 있어서, 각 공정에서 제조되는 반도체칩(1)의 주요부의 단면을 나타내는 단면도다. 도 2와 도 3과 도 4에 있어서는, (a)，(b), (c), (d), (e), (f), (g), (h), (i), (j)의 순으로, 순차로 각 공정에서 제조되는 장치의 주요부의 단면을 나타내고 있으며, 이 각 공정을 순차 실시함으로써, 도 1에 나타내는 바와 같이, 반도체칩(1)을 제조한다.
우선, 도 2a에 나타내는 바와 같이, 웨이퍼 W를 준비한다.
여기에서는, 패드 전극(11)과, 패시베이션막 P이 층간 절연막 I을 통해 주면에 형성되어 있는 웨이퍼 W를 준비한다. 이 웨이퍼 W에 있어서는, 패드 전극(11)은, 예를 들면, 알루미늄 막 등의 금속막에 의해 형성되어 있다. 또한 패시베이션막 P은, 예를 들면, 실리콘 산화막 등의 절연막에 의해 형성되고 있으며, 패드 전극(11)의 주변부분을 피복하는 동시에, 그 패드 전극(11)의 중심부분을 노출하도록 개구가 형성되어 있다. 그리고, 이 후, 역스퍼터링을 실시함으로써, 자연 산화막을 제거한다.
다음에, 도 2b에 나타내는 바와 같이, 티타늄층(12)을 형성한다.
여기에서는, 스퍼터링법에 의해, 패드 전극(11)에 노출된 면을 포함한 웨이퍼 W의 면에, 티타늄을 스퍼터링하여 피복함으로써 티타늄층(12)을 형성한다.
다음에, 도 2c에 나타내는 바와 같이, 니켈층(14)을 형성한다.
여기에서는, 스퍼터링법에 의해, 패드 전극(11)에 노출된 면을 포함하도록, 웨이퍼 W의 면에 니켈을 스퍼터링하여 피복함으로써, 니켈층(14)을 형성한다. 예를 들면, 0.5μｍ이하의 두께가 되도록, 이 니켈층(14)을 형성한다.
다음에, 도 2d에 나타내는 바와 같이, 포토레지스트막 R을 도포한다.
여기에서는, 웨이퍼 W의 면을 피복하도록, 예를 들면, 스핀 코트법에 의해, 포토레지스트막 R을 도포하여 성막한다. 즉, 감광성 재료를 포함하는 도포액을 웨이퍼 W의 면을 피복하도록 도포하여 도막을 형성후, 그 도막을 건조시킴으로써 포토레지스트막 R을 형성한다. 예를 들면, 50∼100μm두께가 되도록, 포토레지스트 막 R을 형성한다.
다음에, 도 3e에 나타내는 바와 같이, 포토레지스트막 R에 대해서 노광 처리를 실시한다.
여기에서는, 웨이퍼 W에 패드 전극(11)이 형성된 영역에 있어서, 범프(21)를 형성하는 영역에 대응하는 포토레지스트막 R의 부분에, 노광광을 조사하도록 포토마스크ＰＭ를 사용하여 노광한다.
다음에, 도 3f에 나타내는 바와 같이, 포토레지스트막 R에 대해 현상 처리를 실시하여, 레지스트 마스크층ＲＭ을 형성한다.
여기에서는, 포토레지스트막 R에 대해 현상 처리를 실시함으로써, 포토레지스트막 R에 있어서 노광광이 조사된 영역을 제거하고, 레지스트 마스크층ＲＭ을 형성한다. 즉, 포토레지스트막 R에 있어서, 범프(21)를 형성하는 부분에 대응하도록 개구를 형성하고, 패드 전극(11)의 중심부분을 노출시킨다. 그리고, 이 후, 레지스 트 디스컴을 실시한다.
다음에, 도 3g에 나타내는 바와 같이, 구리층(20)을 형성한다.
여기에서는, 레지스트 마스크층ＲＭ의 개구에 있어서 노출되어 있는 패드 전극(11)의 중심부분에, 전해 도금법에 의해 구리를 도금함으로써, 이 구리층(20)을 형성한다. 본 실시예에 있어서는, 후술의 공정에서 형성하는 인듐층(22)의 인듐 원자에 대하여, 구리층(20)의 구리원자가 0.5원자％이상, 5원자％이하의 비가 되도록, 이 구리층(20)을 형성한다. 예를 들면, 0.1μm의 두께가 되도록 구리층(20)을 형성한다.
다음에, 도 4h에 나타내는 바와 같이, 인듐층(22)을 형성한다.
여기에서는, 레지스트 마스크층ＲＭ의 개구에 있어서 노출되어 있는 패드 전극(11)의 중심부분에, 전해 도금법에 의해 인듐을 도금함으로써, 이 인듐층(22)을 형성한다. 본 실시예에 있어서는, 상기한 바와 같이, 구리층(20)의 구리원자가, 이 인듐층(22)의 인듐 원자에 대하여, 0.5원자％이상, 5원자％이하가 되도록, 인듐층(22)을 형성한다. 예를 들면, 10μm의 두께가 되도록, 이 인듐층(22)을 형성한다. 즉, 이 경우에는, 인듐층(22)의 인듐 원자에 대하여, 구리층(20)의 구리원자가, 1원자％포함되게 된다. 구리층(20)의 구리원자가, 인듐층(22)의 인듐 원자에 대하여, 0.5원자％미만일 경우에는, 인듐―구리 합금화 외에, 인듐-니켈합금화가 진행될 경우가 있기 때문에 바람직하지 않다. 한편, 구리층(20)의 구리원자가, 인듐층(22)의 인듐 원자에 대하여, 5원자％를 넘는 경우에는, 융점이 상승하여, 인듐―구리 합금화가 저해되는 경우가 있기 때문에 바람직하지 않다.
다음에, 도 4i에 나타내는 바와 같이, 레지스트 마스크층ＲＭ을 제거한다.
여기에서는, 레지스트 마스크층ＲＭ을 제거함으로써, 레지스트 마스크층ＲＭ에 의해 피복되어 있었던 니켈층(14)을 노출시킨다.
다음에, 도 4j에 나타내는 바와 같이, 니켈층(14)과, 티타늄층(12)을 제거한다.
여기에서는, 예를 들면, 인듐층(22)을 하드 마스크로 하여, 에칭 처리를 실시함으로써, 니켈층(14)에 있어서 표면에 노출된 부분을 제거한다. 그 후에 마찬가지로, 예를 들면, 에칭 처리를 실시함으로써, 티타늄층(12)에 있어서 표면에 노출된 부분을 제거한다.
다음에, 도 1에 나타내는 바와 같이, 리플로우 처리를 실시하여, 반도체칩(1)을 완성한다.
여기에서는, 인듐층(22)이 구형상으로 리플로우하고, 구리층(20)과 인듐층(22)을 합금화시켜서 중간 금속 화합물층(23)이 생성되도록 열처리를 실시하여 범프(21)를 형성한다.
구체적으로는, 이하의 조건에서, 열처리를 실시한다.
열처리 온도:180℃
열처리 시간:15초
이상과 같이, 본 실시예에 있어서, 패드 전극(11)을 피복하도록 니켈층(14)을 형성후, 그 니켈층(14)이 피복된 패드 전극(11)에 대응하도록 범프(21)를 형성한다. 이 때는, 우선, 그 니켈층(14)에 구리층(20)을 형성한다. 그리고, 그 구리 층(20)에 인듐층(22)을 형성한다. 그 후에 그 구리층(20)과 인듐층(22)을 합금화시켜서 중간 금속 화합물층(23)을 생성하도록 열처리를 실시함으로써 범프(21)를 형성한다. 이 때, 구리층(20)을 형성할 때에 있어서는, 인듐층(22)의 인듐 원자에 대하여, 구리층(20)의 구리원자가 0.5원자％이상, 5원자％이하의 비가 되도록 이 구리층(20)을 형성한다. 즉, 본 실시예는, 구리층(20)과 인듐층(22)을 적절히 합금화가 가능한 비로 형성하고 있다.
따라서, 본 실시예는, 무른 인듐-니켈합금층이 아닌, 인듐-니켈합금층보다도 무르지 않은 인듐―구리 합금층으로 이루어지는 중간 금속 화합물층(23)이 인듐층(22)과 니켈층(14) 사이에 형성되고 있기 때문에, 상기한 바와 같이 제조한 반도체칩(1)을 페이스 다운 방식에 의해 실장했을 때, 그 중간 금속 화합물층(23)에 있어서 파괴가 일어나는 것을 방지할 수 있다. 구체적으로는, 본 실시예에 있어서 형성한 범프(21)에 관하여, 전단강도를 계측한 바, 종래의 경우와 비교하여, 4∼5배 정도의 전단강도였다.
따라서, 본 실시예는, 반도체칩(1)을 배선 기판에 실장함으로써 제조한 반도체장치에 있어서, 그 장치의 신뢰성을 향상시킬 수 있다.
이 외에, 본 실시예에 있어서 니켈층(14)을 형성할 때에 있어서는, 니켈층(14)을 0.5μｍ이하의 두께가 되도록, 패드 전극(11)에 형성한다. 즉, 본 실시예에 있어서는, 니켈층(14)은, 인듐층과 합금화하지 않기 때문에, 얇은 막두께가 되도록 형성가능하다. 이 때문에, 스퍼터링법에 의해, 니켈층(14)을 형성할 수 있으며, 또한, 박막화하는 것이 가능하다. 그리고, 이와 같이, 구리가 혼입한 인듐 범 프는, 융점이 220℃이하이고, Ｓｎ계의 무납땜납보다도 융점이 낮으며, 저온접합이 가능하다. 이 때문에, 본 실시예는, 내열온도가 낮은 반도체칩에 적용가능하여, 높은 범용성을 구비하고 있다. 따라서, 본 실시예는, 효율적으로 제조를 실시할 수 있다.
<실시예 2>
본 발명에 따른 실시예 2에 대하여 설명한다.
(구성)
도 5는, 본 발명에 따른 실시예 2의 반도체칩(1b)에 있어서, 패드 전극(11)에 범프(21)가 형성된 부분을 나타내는 단면도다.
도 5에 나타내는 바와 같이, 본 실시예에 따른 반도체칩(1b)은, 실시예 1과 마찬가지로, 패드 전극(11)과 범프(21)를 가지고 있으며, 패드 전극(11)에 대응하도록 범프(21)가 형성되어 있다. 그리고, 본 실시예에 있어서는, 이 패드 전극(11)에 있어서, 티타늄층(12)과, 구리층(13)과, 니켈층(14)이 순차로 그 표면을 피복하도록 적층 되어 있다. 그리고, 범프(21)는, 인듐층(22)을 포함하며, 그 인듐층(22)과 니켈층(14) 사이에는, 중간 금속 화합물층(23)이 끼워지고 있다.
이 반도체칩(1b)에 있어서는, 니켈층(14) 아래에 구리층(13)을 포함하는 동시에, 니켈층(14)의 두께가 실시예 1과 다르다. 그리고, 이와 함께, 중간 금속 화합물층(23)이 실시예 1과 다른 조성으로 형성되어 있다. 이 점을 제외하고, 본 실시예는, 실시예 1과 동일하다. 따라서, 중복되는 개소에 대해서는, 그 설명을 생략한다.
각부에 대해서 순차 설명한다.
패드 전극(11)은, 실시예 1과 마찬가지로, 예를 들면, 알루미늄으로 이루어지고, 반도체칩(1)에 있어서 형성된 전자회로(도시하지 않음)에 접속되고 있다. 또한 도 1에 나타내는 바와 같이, 패드 전극(11)은, 그 표면에, 티타늄층(12)과, 구리층(13)과, 니켈층(14)이 순차로 형성되어 있다.
티타늄층(12)은, 실시예 1과 마찬가지로, 패드 전극(11)을 피복하도록 형성되어 있다.
구리층(13)은, 도 5에 나타내는 바와 같이, 티타늄층(12)을 통해, 패드 전극(11)을 피복하도록 형성되어 있다. 예를 들면, 구리층(13)은, 스퍼터링법에 의해 구리가 스퍼터링됨으로써 형성된다.
니켈층(14)은, 도 5에 나타내는 바와 같이, 티타늄층(12) 및 구리층(13)을 통해, 패드 전극(11)을 피복하도록 형성되어 있다. 예를 들면, 니켈층(14)은, 스퍼터링법에 의해 니켈이 스퍼터링됨으로써 패드 전극(11)의 표면에 형성된다. 본 실시예에 있어서는, 니켈층(14)은, 예를 들면, 3∼5μm의 두께가 되도록 형성되어 있다.
범프(21)는, 도 5에 나타내는 바와 같이, 인듐층(22)과, 중간 금속 화합물층(23)을 가지고 있으며, 반도체칩(1)에 있어서 패드 전극(11)이 형성된 기판 W의 면으로부터 돌출하고 있다.
인듐층(22)은, 도 5에 나타내는 바와 같이, 니켈층(14)과의 사이에 있어서, 중간 금속 화합물층(23)을 끼우도록 형성되어 있다. 인듐층(22)은, 예를 들면, 높 이가 10μm이며, 리플로우됨으로써 구형상이 되도록 형성되어 있다.
중간 금속 화합물층(23)은, 도 5에 나타내는 바와 같이, 인듐층(22)과 니켈층(14) 사이에 형성되어 있다. 상세에 대해서는 후술하지만, 본 실시예에 있어서는, 중간 금속 화합물층(23)은, 인듐층(22)과, 니켈층(14)이 합금화됨으로써 형성되어 있다. 구체적으로는, 이 중간 금속 화합물층(23)은, Ｉｎ7Ｎｉ3을 포함하도록, 인듐층과 상기 니켈층이 합금화된 인듐-니켈합금층이며, 해당 인듐-니켈합금층의 두께가 1μｍ이상이다. 또한, 여기에서, Ｉｎ7Ｎｉ3은, Ｉｎ27Ｎｉ10, Ｉｎ6.4Ｎｉ3, Ｉｎ72Ｎｉ28의 조성비를 가지는 합금이어도 된다.
(제조 방법)
본 발명에 따른 실시예 2에 있어서, 상기의 반도체칩(1)을 제조하는 제조 방법의 주요부에 관하여 설명한다.
도 6과 도 7과 도 8은, 본 발명에 따른 실시예 2에 있어서, 각 공정에서 제조되는 반도체칩(1b)의 주요부의 단면을 나타내는 단면도다. 도 6과 도 7과 도 8에 있어서는, (a), (b), (c), (d), (e), (f), (g), (h), (i), (j)의 순으로, 순차 각 공정에서 제조되는 장치의 주요부의 단면을 나타내고 있으며, 각 공정을 순차 실시함으로써, 도 5에 나타내는 바와 같이, 반도체칩(1b)을 제조한다.
우선, 실시예 1과 같은 방법으로, 도 6a에 나타내는 바와 같이, 웨이퍼 W를 준비한 후, 도 6b에 나타내는 바와 같이, 티타늄층(12)을 형성한다.
다음에, 도 6c에 나타내는 바와 같이, 구리층(13)을 형성한다.
여기에서는, 스퍼터링법에 의해, 패드 전극(11)에 노출된 면을 포함하도록, 웨이퍼 W의 면에 구리를 스퍼터링하여 피복함으로써, 구리층(13)을 형성한다.
다음에, 실시예 1과 마찬가지로 하여, 도 6d에 나타내는 바와 같이, 포토레지스트막 R을 도포한 후, 도 7e에 나타내는 바와 같이, 포토레지스트막 R에 대해 노광 처리를 실시한다. 그리고, 실시예 1과 같은 방법으로, 도 7f에 나타내는 바와 같이, 포토레지스트막 R에 대해 현상 처리를 실시하고, 레지스트 마스크층ＲＭ을 형성한다.
다음에, 도 7g에 나타내는 바와 같이, 니켈층(14)을 형성한다.
여기에서는, 레지스트 마스크층ＲＭ의 개구에 있어서 노출되어 있는 패드 전극(11)의 중심 부분에, 전해 도금법에 의해 니켈을 도금함으로써, 이 니켈층(14)을 형성한다. 본 실시예에 있어서는, 예를 들면, 3부터 5μm의 두께가 되도록, 이 니켈층(14)을 형성한다.
다음에, 실시예 1과 같은 방법으로, 도 8h에 나타내는 바와 같이, 인듐층(22)을 형성한다. 그 후에 도 8i에 나타내는 바와 같이, 레지스트 마스크층ＲＭ을 제거후, 도 8j에 나타내는 바와 같이, 구리층(13)과, 티타늄층(12)을 제거한다.
여기에서는, 예를 들면, 인듐층(22)을 하드 마스크로서 에칭 처리를 실시함으로써, 구리층(13)에 있어서 표면에 노출된 부분을 제거한다. 그 후 마찬가지로, 예를 들면, 에칭 처리를 실시함으로써, 티타늄층(12)에 있어서 표면에 노출된 부분을 제거한다.
다음에, 도 5에 나타내는 바와 같이, 리플로우처리를 실시함으로써, 반도체 칩(1b)을 완성된다.
여기에서는, 인듐층(22)이 구형상으로 리플로우하고, 또한, 니켈층(14)과 인듐층(22)을 합금화시켜서 중간 금속 화합물층(23)이 생성되도록, 열처리를 실시하여 범프(21)를 형성한다. 구체적으로는, 156℃이상, 400℃미만의 온도조건에서 열처리를 실시한다.
그리고, 본 실시예에 있어서는, 또한, 인듐층(22)과 니켈층(14)이 1μｍ이상 두께의 Ｉｎ7Ｎｉ3을 포함하는 인듐-니켈합금층으로 합금화하여, 중간 금속 화합물층(23)이 생성되도록 열처리를 실시한다. 즉, 또한, Ｉｎ7Ｎｉ3이 두껍게 생성되도록 열처리를 실시한다. 또한, 여기에서는, 인듐 땜납 높이 미만 되도록, 이 Ｉｎ7Ｎｉ3을 성장시킨다. 즉, 인듐층(22)에 있어서 합금화되지 않는 부분을 포함하도록 열처리한다.
구체적으로는, 이하의 조건에서, 열처리를 실시한다.
열처리 온도:156℃이상, 400℃미만
열처리 시간:60분 이상
상기한 바와 같이 하여 반도체칩 1b에 범프 21을 형성 후에는, 그 반도체칩 1b를 실장한다.
여기에서는, 반도체칩 1b와 동일한 범프 21이 형성된 반도체칩 200에 페이스 다운 방식에 의해 실장한다. 구체적으로는, 무플렉스 접속에 의해 실장한다.
도 9는, 본 발명에 따른 실시예 2에 있어서, 반도체칩 1b를 별도의 반도체칩 200에 실장하는 모양을 나타내는 측면도다.
우선, 도 9a에 나타내는 바와 같이, 본딩 헤드ＢＨ에, 반도체칩 1b를 설치한다.
여기에서는, 그 반도체칩 1b에 있어서, 범프 21이 형성된 면이 아래쪽을 향하도록 본딩 장치의 본딩 헤드ＢＨ에 설치한다. 그리고, 그 반도체칩 1b가 실장되는 반도체칩 200을 범프 221이 형성된 면이 윗쪽을 향하고, 반도체칩 1b에 있어서 범프 21이 형성된 면에 대면하도록 설치한다. 여기에서는, 상기와 같은 방법으로, 범프 221이 형성된 반도체칩 200을 설치한다. 그리고, 반도체칩 1b에 있어서 형성된 범프 21과, 다른 반도체칩 200에 있어서 형성된 범프 221이 서로 대응하도록 위치 맞춤하여 배치한다.
다음에, 도 9b에 나타내는 바와 같이, 본딩 장치의 본딩 헤드ＢＨ를 이동시킨다.
여기에서는, 반도체칩 1b와, 그 반도체칩 1b를 실장하는 반도체칩 200을 가열하여, 범프 21,221이 용융된 상태로 한다. 구체적으로는, 인듐의 융점인 156℃를 초과하는 온도가 되도록 가열하여, 범프 21,221을 용융시킨다. 그리고, 반도체칩 1b를 그 반도체칩 1b를 실장하는 반도체칩 200에 가압하도록, 본딩 헤드ＢＨ를 아래쪽으로 이동한다. 본 실시예에 있어서는, 이 땜납 범프가 용융 상태일 때, 본딩 헤드ＢＨ를 대면 방향에 있어서 수직으로 이동시키거나, 면방향에 있어서 좌우로 이동시킴으로써 무플럭스 접속으로 양자를 접합한다.
그리고, 도 9c에 나타내는 바와 같이, 반도체칩 1b를 반도체칩 200에 실장한 다.
즉, 반도체칩 1b의 범프 21과, 그 반도체칩 1b를 실장하는 반도체칩 200의 범프 221을 용융 상태로 한 후에, 서로를 접촉시킴으로써 접합시킨다. 여기에서는, 도 9c에 나타내는 바와 같이, 반도체칩 1b의 범프 21과, 그 반도체칩 200의 범프 221의 인듐 전부가, Ｉｎ7Ｎｉ3으로 합금화되도록 열처리하여, Ｉｎ7Ｎｉ3층(300)을 통해 접합시키도록 한다.
이상과 같이, 본 실시예에 있어서는, 패드 전극(11)을 피복하도록 니켈층(14)을 형성 후, 그 니켈층(14)이 피복된 패드 전극(11)에 대응하도록 범프 21을 형성한다. 여기에서는, 그 니켈층(14)에 인듐층(22)을 형성한다. 그리고, 그 인듐층(22)과 니켈층(14)이 1μｍ이상 두께의 Ｉｎ7Ｎｉ3을 포함하는 인듐-니켈합금층으로 합금화하여, 중간 금속 화합물층(23)으로서 생성되도록 열처리를 실시한다. 이 때문에, 본 실시예는, 이하에 나타내는 바와 같이, 접합 강도를 증가시킬 수 있기 때문에 장치의 신뢰성을 향상시킬 수 있다.
도 10은, 본 발명에 따른 실시예 2에 있어서, Ｉｎ7Ｎｉ3의 두께 D(μm)와 범프 셰어 강도 I(ｇｆ)의 관계를 나타내는 그래프다. 여기에서는, 니켈층(14)위의 약1μm의 위치를 셰어 시험 위치로 하고, 그 위치에 있어서 면에 대하여 평행하게 되도록 범프(21)에 셰어를 주어, 범프(21)가 파괴될 때의 전단강도를 측정했다.
또한 도 11은, 본 발명에 따른 실시예 2에 있어서, 온도 사이클 시험을 실시했을 때, Ｉｎ-Ｎｉ간에 있어서 박리가 일어나는 지를 테스트한 결과를 나타내는 ＳＥＭ사진이다. 도 11에 있어서는, (a)는, Ｉｎ7Ｎｉ3의 두께 D가 0.2μm인 경우의 결과이며, (b)는, Ｉｎ7Ｎｉ3의 두께 D가 1.0μm인 경우의 결과다.
도 10에 나타내는 바와 같이,Ｉｎ7Ｎｉ3의 두께 D가 0.2μm일 경우에는, 범프 셰어 강도가 작다. 이 때문에, 도 11a에 나타내는 바와 같이, 인듐층(22)과 니켈층(14) 사이의 중간 금속 화합물층(23)에 있어서 박리가 일어나, 접합 불량이 생겼다. 그러나, Ｉｎ7Ｎｉ3의 두께 D가 1.0μm일 경우에는, 도 10에 나타내는 바와 같이, 범프 셰어 강도가 커지고, 도 11b에 나타내는 바와 같이, 인듐층(22)과 니켈층(14) 사이의 중간 금속 화합물층(23)에 있어서 박리가 일어나지 않아, 접합 불량이 발생하지 않았다. 즉, Ｉｎ7Ｎｉ3의 두께 D가 1.0μｍ이상일 경우에는, 도 11b에 나타내는 바와 같이, 양호한 접속성을 확보할 수 있었다. 또한, 이에 따라 Ｉｎ-Ｎｉ간에 있어서 박리가 일어나는 것을 방지하기 위해서는, Ｉｎ7Ｎｉ3이 0.3μｍ이상인 것이 양호하고, 0.5μｍ이상이 바람직하고, 1.0μｍ이상인 것이 보다 바람직하다는 것을 알았다.
이와 같이, 본 실시예는, 1μｍ이상 두께의 Ｉｎ7Ｎｉ3을 포함하는 인듐-니켈합금층으로 합금화하여, 중간 금속 화합물층(23)으로서 생성하기 위해, 반도체칩(1b)을 페이스 다운 방식에 의해 실장했을 때, 그 중간 금속 화합물층(23)에 있어서 파괴가 일어나는 것을 방지할 수 있다.
즉, 본 실시예는, 인듐-니켈합금인 Ｉｎ7Ｎｉ3을 가열처리에 의해 성장시킴 으로써 인듐과, 인듐-니켈 사이의 접합 강도를 증가시킬 수 있다. 그리고, 이에 따라, 무플렉스 본딩시의 인듐과 인듐-니켈간 합금의 박리발생을 방지하는 것이 가능하게 되므로, 높은 접합 수율을 얻을 수 있다.
이 외에, 본 실시예에 있어서는, 리플로우한 후에 다시 인듐층(22)과 니켈층(14)을 합금화하여, Ｉｎ7Ｎｉ3이 생성되도록 열처리를 실시하고 있다. 여기에서는, 156℃이상, 400℃미만의 온도조건에 있어서, 이 열처리를 실시하고 있다. 이 때문에, 이하에 나타내는 바와 같이, 높은 신뢰성을 실현할 수 있는 장치를 용이하게 제조할 수 있다.
도 12는, 본 발명에 따른 실시예 2에 있어서, 열처리 온도 T 및 열처리 시간 t의 열처리 조건과, 그 열처리 조건에 있어서 생성되는 Ｉｎ7Ｎｉ3의 두께 D의 관계를 도시한 도면이다.
또한 도 13은, 본 발명에 따른 실시예 2에 있어서 합금화되는 Ｉｎ과 Ｎｉ의 상태도다. 또한, 이 상태도는, 「Ｐｈ． Ｄｕｒｕｓｓｅｌ ｅｔ ａｌ．, “Ｔｈe ｂｉｎａｒｙ ｓｙｓｔｅｍ Ｎｉ-Ｉｎ“, Ｊｏｕｒｎａｌ ｏｆ Ａｌｌｏｙｓ ａｎｄ Ｃｏｍｐｏｕｎｄｓ 257，ｐｐ．253-258」로부터 인용한 것이다.
도 12에 나타내는 바와 같이, 인듐의 융점이상인 160℃ 또는 180℃로 열처리를 실시했을 때, 인듐의 융점미만인 150℃로 열처리를 실시했을 경우와 비교하여, Ｉｎ7Ｎｉ3이 생성되는 생성 속도가 크다. 구체적으로는, 인듐의 융점이상인 온도로 열처리를 실시했을 때에 있어서는, 약 1시간의 열처리 시간으로, In7Ｎｉ3이 1μm의 두께가 되도록 생성된 것에 대해, 인듐의 융점 미만인 온도로 열처리를 실시했을 경우에는, 약 24시간의 열처리 시간으로, Ｉｎ7Ｎｉ3이 1μm의 두께가 되도록 생성되었다. 이 때문에, 본 실시예는, 인듐의 융점인 156℃이상의 온도로 열처리를 실시하므로, Ｉｎ7Ｎｉ3을 효과적으로 생성할 수 있다.
그리고, 도 13의 상태도에 나타내는 바와 같이, 400℃이상의 온도로 열처리했을 경우에는, Ｉｎ7Ｎｉ3이 재용융하고, 그 재용융 후에 냉각한 후에 있어서는, 복잡한 조성의 Ｉｎ-Ni합금이 생성된다. 이 경우에는, 선팽창 계수차로부터 발생하는 커켄들 보이드에 의해 신뢰성이 저하할 경우가 있다. 그러나, 본 실시예에 있어서는, 400℃미만의 온도로 열처리하여 Ｉｎ7Ｎｉ3을 적절히 생성할 수 있기 때문에, 상기의 불리함이 발생하는 것을 방지할 수 있다.
따라서, 본 실시예는, Ｉｎ7Ｎｉ3으로 이루어지는 중간 금속 화합물층(23)을 적합한 범프 셰어 강도를 구비하는 두께가 되도록 형성할 수 있기 때문에, 상기한 바와 같이 하여 제조한 반도체칩(1b)을 페이스 다운 방식에 의해 실장했을 때, 그 중간 금속 화합물층(23)에 있어서 파괴가 일어나는 것을 방지할 수 있다.
따라서, 본 실시예는, 반도체칩(1b)을 배선 기판에 실장함으로써 제조한 반도체장치에 있어서, 그 장치의 신뢰성을 향상시킬 수 있다.
특히, 본 실시예에 있어서는, 200℃이하의 저온의 열처리 조건에 있어서도, 상기의 효과를 나타내는 것이 가능하기 때문에 적합하다. 그리고, 또한 열처리의 온도나 시간을 조정함으로써, Ｉｎ7Ｎｉ3의 두께를 용이하게 컨트롤할 수 있다. 이 때문에, 프로세스의 복잡화에 의해, 합금조성이나 두께가 변화되는 것을 방지할 수 있기 때문에 적합하다.
또한, 본 발명의 실시에 있어서는, 상기한 실시예에 한정되는 것은 아니고, 여러가지의 변형예를 채용할 수 있다.
예를 들면, 상기의 실시예에 있어서는, 인듐 땜납 범프가 양자에 형성된 반도체칩을 접합시키는 경우에 대하여 설명했지만, 이것에 한정되지 않는다. 예를 들면, 어느 한쪽의 반도체칩에 인듐 땜납 범프가 형성되어 있어도, 본 발명을 적용할 수 있다.
도 1은, 본 발명에 따른 실시예 1의 반도체칩(1)에 있어서, 패드 전극(11)에 범프(21)가 형성된 부분을 나타내는 단면도다.
도 2는, 본 발명에 따른 실시예 1에 있어서, 각 공정에서 제조되는 반도체칩(1)의 주요부의 단면을 나타내는 단면도다.
도 3은, 본 발명에 따른 실시예 1에 있어서, 각 공정에서 제조되는 반도체칩(1)의 주요부의 단면을 나타내는 단면도다.
도 4는, 본 발명에 따른 실시예 1에 있어서, 각 공정에서 제조되는 반도체칩(1)의 주요부의 단면을 나타내는 단면도다.
도 5는, 본 발명에 따른 실시예 2의 반도체칩(1b)에 있어서, 패드 전극(11)에, 범프(21)가 형성된 부분을 나타내는 단면도다.
도 6은, 본 발명에 따른 실시예 2에 있어서, 각 공정에서 제조되는 반도체칩(1b)의 주요부의 단면을 나타내는 단면도다.
도 7은, 본 발명에 따른 실시예 2에 있어서, 각 공정에서 제조되는 반도체칩(1b)의 주요부의 단면을 나타내는 단면도다.
도 8은, 본 발명에 따른 실시예 2에 있어서, 각 공정에서 제조되는 반도체칩(1b)의 주요부의 단면을 나타내는 단면도다.
도 9는, 본 발명에 따른 실시예 2에 있어서, 반도체칩(1b)을 별도의 반도체칩(200)에 실장하는 모양을 나타내는 측면도다.
도 10은, 본 발명에 따른 실시예 2에 있어서, Ｉｎ7Ｎｉ3의 두께 D(μm)와 범프 셰어(ｓｈｅａｒ)강도 I(ｇｆ)의 관계를 나타내는 그래프다.
도 11은, 본 발명에 따른 실시예 2에 있어서, 온도 사이클 시험을 실시했을 때, Ｉｎ-Ｎｉ간에 있어서 박리가 일어나는 지 여부를 테스트한 결과를 나타내는 ＳＥＭ사진이다.
도 12는, 본 발명에 따른 실시예 2에 있어서, 열처리 온도 T 및 열처리 시간 t의 열처리 조건과, 그 열처리 조건에 있어서 생성되는 Ｉｎ7Ｎｉ3의 두께 D의 관계를 도시한 도면이다.
도 13은, 본 발명에 따른 실시예 2에 있어서 합금화되는 Ｉｎ과 Ｎｉ의 상태도다.
도 14는, 반도체칩(101)에 있어서, 패드 전극(111)에 범프(121)가 형성된 부분을 나타내는 단면도다.
[부호의 설명]
1,1b : 반도체칩 11 : 패드 전극
12 : 티타늄층 13 : 구리층
14 : 니켈층 20 : 구리층
21 : 범프 22 : 인듐층
23 : 중간 금속 화합물층

Claims (10)

  1. 패드 전극에 대응하도록 범프가 형성되어 있는 반도체칩으로서,
    상기 패드 전극은, 니켈층이 피복되도록 형성되어 있고,
    상기 범프는, 인듐층과, 상기 인듐층과 상기 니켈층 사이에 형성되어 있는 중간 금속 화합물층을 가지고,
    상기 중간 금속 화합물층은, 상기 인듐층과, 해당 인듐층의 인듐 원자에 대하여 구리원자가 0.5원자％이상, 5원자％이하인 구리층이 합금화 됨으로써 형성되어 있는 것을 특징으로 하는 반도체칩.
  2. 제 1항에 있어서,
    상기 니켈층은, 0.5μｍ이하의 두께가 되도록 상기 패드 전극에 형성되어 있는 것을 특징으로 하는 반도체칩.
  3. 패드 전극에 대응하도록 범프를 형성하는 반도체칩의 제조 방법으로서,
    상기 패드 전극을 피복하도록 니켈층을 형성하는 니켈층 형성 공정과,
    상기 니켈층이 피복된 패드 전극에 대응하도록 상기 범프를 형성하는 범프 형성 공정을 가지고,
    상기 범프 형성 공정은,
    상기 니켈층에 구리층을 형성하는 구리층 형성 공정과,
    상기 구리층에 인듐층을 형성하는 인듐층 형성 공정과,
    상기 구리층과 상기 인듐층을 합금화시켜서 중간 금속 화합물층을 생성하도록 열처리를 실시함으로써, 상기 범프를 형성하는 열처리 공정을 포함하고,
    상기 구리층 형성 공정에 있어서는, 상기 인듐층 형성 공정에서 형성하는 인듐층의 인듐 원자에 대하여, 상기 구리층의 구리원자가 0.5원자％이상, 5원자％이하의 비가 되도록 상기 구리층을 형성하는 것을 특징으로 하는 반도체칩의 제조 방법.
  4. 제 3항에 있어서,
    상기 니켈층 형성 공정에 있어서는, 상기 니켈층을 0.5μｍ이하의 두께가 되도록 상기 패드 전극에 형성하는 것을 특징으로 하는 반도체칩의 제조 방법.
  5. 제 4항에 있어서,
    상기 니켈층 형성 공정에 있어서는, 스퍼터링법에 의해 니켈을 스퍼터링함으로써 상기 니켈층을 형성하는 것을 특징으로 하는 반도체칩의 제조 방법.
  6. 제 5항에 있어서,
    상기 구리층 형성 공정에 있어서는, 전해 도금에 의해 구리를 상기 니켈층에 도금함으로써 상기 구리층을 형성하고,
    상기 인듐층 형성 공정에 있어서는, 전해 도금에 의해 인듐을 상기 구리층에 도금함으로써 상기 인듐층을 형성하는 것을 특징으로 하는 반도체칩의 제조 방법.
  7. 패드 전극에 대응하도록 범프가 형성되어 있는 반도체칩이며,
    상기 패드 전극은,
    니켈층이 피복되도록 형성되고 있으며,
    상기 범프는,
    인듐층과,
    상기 인듐층과 상기 니켈층 사이에 형성되어 있는 중간 금속 화합물층을 가지고,
    상기 중간 금속 화합물층은, Ｉｎ7Ｎｉ3을 포함하도록 상기 인듐층과 상기 니켈층이 합금화된 인듐-니켈합금층이며, 해당 인듐-니켈합금층의 두께가, 1μｍ이상인 것을 특징으로 하는 반도체칩.
  8. 패드 전극에 대응하도록 범프를 형성하는 반도체칩의 제조 방법으로서,
    상기 패드 전극을 피복하도록 니켈층을 형성하는 니켈층 형성 공정과,
    상기 니켈층이 피복된 패드 전극에 대응하도록 상기 범프를 형성하는 범프 형성 공정을 가지고,
    상기 범프 형성 공정은,
    상기 니켈층에 인듐층을 형성하는 인듐층 형성 공정과,
    상기 인듐층과 상기 니켈층이, 1μｍ이상의 두께의 Ｉｎ7Ｎｉ3을 포함하는 인듐-니켈합금층으로 합금화하여 중간 금속 화합물층이 생성되도록 열처리를 실시함으로써, 상기 범프를 형성하는 열처리 공정을 포함한 것을 특징으로 하는 반도체칩의 제조 방법.
  9. 제 8항에 있어서,
    상기 열처리 공정에 있어서는,
    상기 인듐층을 리플로우하도록 열처리를 실시하는 제1 열처리 공정과,
    상기 인듐층을 리플로우한 후에, 다시 상기 인듐층과 상기 니켈층을 합금화하여 Ｉｎ7Ｎｉ3이 생성되도록 열처리를 실시하는 제2 열처리 공정을 포함한 것을 특징으로 하는 반도체칩의 제조 방법.
  10. 제 9항에 있어서,
    상기 제2 열처리 공정에 있어서는, 156℃이상, 400℃미만의 온도조건에서 상기 열처리를 실시하는 것을 특징으로 하는 반도체칩의 제조 방법.
KR1020080037027A 2007-05-07 2008-04-22 반도체칩 및 그 제조 방법 KR101477596B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007122156A JP4998073B2 (ja) 2007-05-07 2007-05-07 半導体チップおよびその製造方法
JPJP-P-2007-00122156 2007-05-07

Publications (2)

Publication Number Publication Date
KR20080099139A true KR20080099139A (ko) 2008-11-12
KR101477596B1 KR101477596B1 (ko) 2014-12-30

Family

ID=39968772

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080037027A KR101477596B1 (ko) 2007-05-07 2008-04-22 반도체칩 및 그 제조 방법

Country Status (5)

Country Link
US (1) US7863741B2 (ko)
JP (1) JP4998073B2 (ko)
KR (1) KR101477596B1 (ko)
CN (1) CN101304014B (ko)
TW (1) TW200908175A (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024719B (zh) * 2009-09-18 2012-06-20 中芯国际集成电路制造(上海)有限公司 凸点的形成方法
US8759209B2 (en) * 2010-03-25 2014-06-24 Stats Chippac, Ltd. Semiconductor device and method of forming a dual UBM structure for lead free bump connections
US9190377B2 (en) * 2010-06-24 2015-11-17 Indium Corporation Metal coating for indium bump bonding
DE102010032506A1 (de) * 2010-07-28 2012-02-02 Epcos Ag Modul und Herstellungsverfahren
TWI484610B (zh) 2012-07-09 2015-05-11 矽品精密工業股份有限公司 半導體結構之製法與導電凸塊
JP2014036165A (ja) * 2012-08-09 2014-02-24 Shinko Electric Ind Co Ltd 半導体装置
TWI490994B (zh) * 2012-09-03 2015-07-01 矽品精密工業股份有限公司 半導體封裝件中之連接結構
US8802556B2 (en) * 2012-11-14 2014-08-12 Qualcomm Incorporated Barrier layer on bump and non-wettable coating on trace
US9731384B2 (en) 2014-11-18 2017-08-15 Baker Hughes Incorporated Methods and compositions for brazing
US9687940B2 (en) 2014-11-18 2017-06-27 Baker Hughes Incorporated Methods and compositions for brazing, and earth-boring tools formed from such methods and compositions
CN106282619B (zh) * 2015-05-18 2018-04-27 吕传盛 耐磨耗高强度无镀层的铝基线材及其制备方法
JP6538596B2 (ja) * 2016-03-14 2019-07-03 東芝メモリ株式会社 電子部品の製造方法及び電子部品の製造装置
MY192389A (en) 2016-07-01 2022-08-18 Intel Corp Systems, methods, and apparatuses for implementing a pad on solder mask (posm) semiconductor substrate package
KR102420586B1 (ko) 2017-07-24 2022-07-13 삼성전자주식회사 반도체 장치, 반도체 패키지 및 반도체 패키지의 제조 방법
JP7083648B2 (ja) * 2018-01-16 2022-06-13 株式会社アルバック 半導体装置の製造方法
US10504777B2 (en) * 2018-02-13 2019-12-10 Raytheon Company Method of manufacturing wafer level low melting temperature interconnections
US11862593B2 (en) * 2021-05-07 2024-01-02 Microsoft Technology Licensing, Llc Electroplated indium bump stacks for cryogenic electronics
CN117448819B (zh) * 2023-12-22 2024-03-19 墨卓生物科技(浙江)有限公司 一种用于芯片的金属电极及其制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS647639A (en) * 1987-06-30 1989-01-11 Oki Electric Ind Co Ltd Manufacture of semiconductor device
JP2697116B2 (ja) 1989-04-19 1998-01-14 富士通株式会社 インジウム半田の接合構造
US5131582A (en) * 1989-06-30 1992-07-21 Trustees Of Boston University Adhesive metallic alloys and methods of their use
JP3078646B2 (ja) * 1992-05-29 2000-08-21 株式会社東芝 インジウムバンプの製造方法
JP4275806B2 (ja) 1999-06-01 2009-06-10 株式会社ルネサステクノロジ 半導体素子の実装方法
TW578217B (en) * 2002-10-25 2004-03-01 Advanced Semiconductor Eng Under-bump-metallurgy layer
US7030485B2 (en) * 2003-06-26 2006-04-18 Intel Corporation Thermal interface structure with integrated liquid cooling and methods
JP2005175128A (ja) * 2003-12-10 2005-06-30 Fujitsu Ltd 半導体装置及びその製造方法
JP2007234841A (ja) * 2006-02-28 2007-09-13 Kyocera Corp 配線基板、実装部品、電子装置、配線基板の製造方法および電子装置の製造方法

Also Published As

Publication number Publication date
TW200908175A (en) 2009-02-16
CN101304014B (zh) 2013-03-27
JP2008277677A (ja) 2008-11-13
CN101304014A (zh) 2008-11-12
US20080277784A1 (en) 2008-11-13
JP4998073B2 (ja) 2012-08-15
TWI380388B (ko) 2012-12-21
US7863741B2 (en) 2011-01-04
KR101477596B1 (ko) 2014-12-30

Similar Documents

Publication Publication Date Title
KR20080099139A (ko) 반도체칩 및 그 제조 방법
JP3300839B2 (ja) 半導体素子ならびにその製造および使用方法
JP5820991B2 (ja) 半導体装置製造方法および半導体装置
JP5217043B2 (ja) 半導体装置の製造方法
KR20140043131A (ko) 실장 구조 및 그 제조 방법
US20210242146A1 (en) Flip chip packaging rework
JP5562438B2 (ja) 電子部品実装体、電子部品、基板
JP3356649B2 (ja) 半導体装置及びその製造方法
US20060087039A1 (en) Ubm structure for improving reliability and performance
US8071472B2 (en) Semiconductor device with solder balls having high reliability
JP4011214B2 (ja) 半導体装置及び半田による接合方法
JP2001060760A (ja) 回路電極およびその形成方法
JP3407839B2 (ja) 半導体装置のはんだバンプ形成方法
JP2001244289A (ja) 半導体装置およびその製造方法
JPH09205096A (ja) 半導体素子およびその製造方法および半導体装置およびその製造方法
WO2001056081A1 (en) Flip-chip bonding arrangement
US8735277B2 (en) Methods for producing an ultrathin semiconductor circuit
CN102800641B (zh) 半导体覆晶接合结构及方法
TW418470B (en) Method for forming solder bumps on flip chips and devices formed
JPH09148693A (ja) フリップチップ実装用基板及びその製造方法
JPH11135533A (ja) 電極構造、該電極を備えたシリコン半導体素子、その製造方法及び該素子を実装した回路基板並びにその製造方法
JPH08222573A (ja) 突起電極を有する電子部品及び突起電極の形成方法並びに突 起電極を有する電子部品のボンディング方法
JP3846948B2 (ja) ベアチップ実装部品
JP2004320064A (ja) 半導体装置の製造方法
JPS6255704B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee