JP4275806B2 - 半導体素子の実装方法 - Google Patents

半導体素子の実装方法 Download PDF

Info

Publication number
JP4275806B2
JP4275806B2 JP15418299A JP15418299A JP4275806B2 JP 4275806 B2 JP4275806 B2 JP 4275806B2 JP 15418299 A JP15418299 A JP 15418299A JP 15418299 A JP15418299 A JP 15418299A JP 4275806 B2 JP4275806 B2 JP 4275806B2
Authority
JP
Japan
Prior art keywords
semiconductor element
wiring board
solder
mounting
solder bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15418299A
Other languages
English (en)
Other versions
JP2000349123A (ja
Inventor
英二 林
至洋 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP15418299A priority Critical patent/JP4275806B2/ja
Priority to US09/440,515 priority patent/US6265244B1/en
Priority to KR10-2000-0021854A priority patent/KR100368695B1/ko
Priority to TW089107739A priority patent/TW459319B/zh
Publication of JP2000349123A publication Critical patent/JP2000349123A/ja
Application granted granted Critical
Publication of JP4275806B2 publication Critical patent/JP4275806B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体素子の実装方法に関し、特にフリップチップ実装を用いて半導体素子と配線基板とを接続する半導体素子の実装方法に関する。
【０００２】
【従来の技術】
半導体素子の組み立て技術の一つとして知られているフリップチップ・ボンディング方法は、半導体素子の下面に設けられた電極上の半田バンプと、対向する配線基板の上面に設けられた接続パッド上の半田バンプとを接続する方法である。従来のフリップチップ・ボンディング方法はフラックスを用いているため、半田バンプの表面の酸化膜を除去し半田による接続を容易にしていた。しかし、フラックスの量の最適化または洗浄工程の管理等を行なわないと、洗浄工程後にフラックスが残さとなって残ってしまうため、このフラックスの残さが後の工程における封止樹脂の注入を妨げてしまうという問題があった。さらに、このフラックスの残さがマイグレーションの発生を誘発し、接続信頼性を低下させるという品質保証上の問題があった。
【０００３】
【発明が解決しようとする課題】
上述のように、従来のフリップチップ・ボンディング方法はフラックスを用いているため、洗浄工程後に残るフラックス残さによる接続信頼性の低下という問題があった。
そこで、本発明の目的は、上記問題を解決するためになされたものであり、半導体素子と配線基板との接続にフラックスを使用しないフリップチップ・ボンディング方法を用いることにより、フラックス残さによる接続信頼性の低下のない半導体素子の実装方法を提供することにある。
【０００４】
【課題を解決するための手段】
この発明の半導体素子の実装方法は、半導体素子または配線基板のいずれかの上に半田バンプを形成する半田バンプ形成工程と、前記半導体素子と前記配線基板とを半田融点より低い所定の予熱温度に加熱する加熱工程と、前記半導体素子を前記半田バンプを介して前記配線基板上に圧接する圧接工程と、前記半導体素子と前記配線基板とが圧接された状態で、前記半導体を半田融点以上の温度に加熱し、前記半導体素子または前記配線基板上に形成された半田バンプを溶融する工程と、前記半導体素子を水平方向または鉛直方向のいずれかの方向へ周期的に律動させる律動工程と、前記半導体素子を半田融点より低い所定の冷却温度に冷却する冷却工程とを備えたものである。
【０００５】
ここで、この発明の半導体素子の実装方法において、前記圧接工程ならびに前記律動工程は、前記半田バンブを不活性雰囲気または還元性雰囲気のいずれかの状態にして行なわれることができるものである。
【０００６】
ここで、この発明の半導体素子の実装方法において、前記半田バンプ形成工程は、半導体素子上および配線基板上に各々半田バンプを形成することができるものである。
【０００７】
ここで、この発明の半導体素子の実装方法において、前記律動工程は、前記半導体素子と前記配線基板とが圧接された状態で、前記半導体を半田融点以上の温度に加熱し、前記半導体素子または前記配線基板上に形成された半田バンプを溶融した状態で、前記半導体素子を水平方向および鉛直方向へ周期的に律動させることができるものである。
【０００８】
ここで、この発明の半導体素子の実装方法において、前記律動工程は、前記半導体素子と前記配線基板とが圧接された状態で、前記配線基板を半田融点以上の温度に加熱し、前記半導体素子または前記配線基板上に形成された半田バンプを溶融した状態で、前記半導体素子を水平方向および鉛直方向へ周期的に律動させることができるものである。
【０００９】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態を詳細に説明する。
【００１０】
実施の形態１.
図１（Ａ）ないし（Ｄ）は、本発明の実施の形態１における半導体素子の実装工程の断面図を示す。図１において、符号１は半導体素子、２は半導体素子１を接続しようとする配線基板、３は半導体素子１または配線基板２上に形成された半田バンプ、４は半導体素子１を保持するボンディングヘッド、５は配線基板２を保持するボンディングステージである。
【００１１】
次に、ボンディングヘッド４とボンディングステージ５とを有するボンディング装置について説明する。図１に示されるように、半導体素子１上と配線基板２上とには、各々半田バンプ３が形成されているが、この半田バンプ３にはフラックスは供給されていない。ボンディングヘッド４は真空吸引により半導体素子１を吸着することができ、室温から半田融点（約１８０℃）以上の約４００℃程度まで加熱することができる。ボンディングステージ５はヒータ（不図示）を内蔵しており、予め配線基板２を半田融点近くの予熱温度に加熱しておくことができる。
【００１２】
上述のボンディング装置を用いた半導体素子の実装方法を説明する。図１（Ａ）に示されるように、配線基板２は半田融点近くの温度に過熱されたボンディングステージ５の上面の所定の位置に位置決めされて載置されている。一方、半導体素子１は半田融点より低い所定の予熱温度に加熱されたボンディングヘッド４の下面に吸着されている。半導体素子１は、ボンディングヘッド４の水平方向への移動により、所定の位置に位置決め（アラインメント）された状態で配線基板２の上方に位置している。
【００１３】
図１（Ｂ）に示されるように、ボンディングヘッド４が下降すると、半導体素子１は配線基板２上の所定の位置に載置される。半導体素子１はボンディングヘッド４の下面に吸着されているため、水平方向に位置決めされた状態で、鉛直方向に所定時間圧力を加えられて配線基板２上に圧接される。この結果、各半田バンプ３の接触面積を大きくとることができ、さらに予め半田バンプ３の酸化膜の一部を圧接により破っておくことができる。
【００１４】
図１（Ｃ）に示されるように、半導体素子１上に形成された半田バンプ３と配線基板２上に形成された半田バンプ３とが接触した状態で、半導体素子を半田融点以上に加熱し、半導体素子および配線基板上に形成された半導体バンプを溶融した状態で、水平方向Ｘまたは鉛直方向Ｙのいずれかの方向へ周期的に律動（スクラブ）させる。この結果、半田バンプ３の表面を覆っている酸化膜が半田バンプ３の中に取り込まれ、フラックスを用いることなくボンディングを行なうことができる。
【００１５】
図１（Ｄ）に示されるように、ボンディングヘッド４を半田融点より低い温度に冷却すると、半導体素子１の温度が低下し、半田バンプ３が固化する。ボンディングヘッド４による半導体素子１の吸着を解除するとともに、ボンディングヘッドを上昇させてボンディングを終了させる。
【００１６】
上述の説明では、半導体素子１上および配線基板２上に半田バンプ３を形成したが、半田バンプ３は半導体素子１上または配線基板２上のいずれかの上に形成してもよい。さらに上述の説明では、律動方向は水平方向Ｘまたは鉛直方向Ｙのいずれかの方向であったが、水平方向Ｘおよび鉛直方向Ｙの両方向へ律動させることもできる。
【００１７】
ボンディングヘッド４およびボンディングステージ５の予熱温度は、好適には約１５０℃程度である。律動中のボンディングヘッド４の温度は好適には約２６０℃程度であり、冷却時のボンディングヘッド４の温度は好適には約１８０℃程度である。ボンディングステージ５の温度は、律動中も含めて予熱温度、好適には約１５０℃程度に保たれている。
【００１８】
以上より、実施の形態１によれば、予め半導体素子１と配線基板２とを所定の予熱温度に加熱し、半導体素子１と配線基板２とを圧接することにより、予め半田バンプ３の酸化膜の一部を圧接により破っておくことができる。さらに半導体素子１を所定の方向へ律動させることにより、半田バンプ３の表面を覆っている酸化膜を半田バンプ３の中へ取り込むことができるので、フラックスを用いることなくボンディングを行なうことができる。
【００１９】
実施の形態２.
図２は、本発明の実施の形態２における半導体素子の実装工程の断面図を示す。図２で図１と同じ符号を付したものは同じ機能を有するため説明は省略する。図２において、符号６は配線基板２を大気から遮断する大気遮断ボックス、７は図示の矢印方向へ流入する不活性ガスまたは還元性ガスである。大気遮断ボックス６には、不活性ガスまたは還元性ガス７の供給源（不図示）およびこれらのガス７を加熱するガス加熱器（不図示）が接続されている。大気遮断ボックス６内には、常に半田融点近くの温度まで加熱された不活性ガスまたは還元性ガス７、あるいはこれらの混合ガスが満たされている。
【００２０】
上述の大気遮断ボックス６内の不活性ガス７等により、半導体素子１上および／または配線基板２上に形成された半田バンプ３の表面の酸化防止または酸化膜の還元を行なうことができるため、半導体素子１と配線基板２との間の接合をさらに安定化させることができる。
【００２１】
本実施の形態２に示された半導体素子の実装方法は、半田バンプ３の半田材によらずに実装を行なうことができる。さらに、配線基板２はセラミック基板または有機樹脂基板であっても実装を行なうことができる。
【００２２】
以上より、実施の形態２によれば、大気遮断ボックス６内の不活性ガス７等により、半導体素子１上および／または配線基板２上に形成された半田バンプ３の表面の酸化防止または酸化膜の還元を行なうことができるため、半導体素子１と配線基板２との間の接合をさらに安定化させることができる。
【００２３】
【発明の効果】
以上説明したように、本発明の半導体素子の実装方法によれば、半導体素子と配線基板との接続にフラックスを使用しないフリップチップ・ボンディング方法を用いることにより、フラックス残さによる接続信頼性の低下のない半導体素子の実装方法を提供することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１における半導体素子の実装工程の断面図である。
【図２】 本発明の実施の形態２における半導体素子の実装工程の断面図である。
【符号の説明】
１ 半導体素子、 ２ 配線基板、 ３ 半田バンプ、 ４ ボンディングヘッド、 ５ ボンディングステージ、 ６ 大気遮断ボックス、 ７ 不活性ガスまたは還元性ガス。

Claims (6)

  1. その少なくともいずれか一方の上に半田バンプが形成された半導体素子または配線基板を準備し、前記半導体素子を前記配線基板に実装する半導体素子の実装方法であって、
    前記配線基板をボンディングステージに載置し、前記半導体素子をボンディングヘッドに吸着し、前記半導体素子と前記配線基板とを半田融点より低い所定の予熱温度に加熱する加熱工程と、
    前記配線基板の上方に位置する前記ボンディングヘッドを下降させて、前記半田バンプを介して、前記半導体素子を前記配線基板上に圧接する圧接工程と、
    前記半導体素子と前記配線基板とが圧接された状態で、前記半田バンプを溶融する工程と、
    前記半田バンプが溶融した状態で、前記ボンディングステージに載置された前記配線基板に対する前記ボンディングヘッドに吸着された前記半導体素子の相対運動を生じさせる工程であって、当該相対運動は、前記半田バンプ表面の酸化膜を前記半田バンプの中に取り込む周期的な律動の運動である工程と、
    を備えたことを特徴とする半導体素子の実装方法。
  2. 前記相対的な運動を生じさせる工程は、前記配線基板と前記半導体素子との間で水平方向に律動させる工程を有することを特徴とする請求項１に記載の半導体素子の実装方法。
  3. 前記相対的な運動を生じさせる工程は、前記配線基板と前記半導体素子との間で垂直方向に律動させる工程を有することを特徴とする請求項１又は２に記載の半導体素子の実装方法。
  4. 前記圧接工程ならびに前記相対的な運動を生じさせる工程は、前記半田バンブを不活性雰囲気または還元性雰囲気のいずれかの状態にして行なわれることを特徴とする請求項１から３のいずれか１項に記載の半導体素子の実装方法。
  5. 前記ボンディングステージには、前記半導体素子が圧接される前に前記配線基板を加熱するヒータが内蔵されており、
    半田融点温度より低い温度に加熱された状態の前記ボンディングヘッドに、前記半導体素子が吸着され、前記半導体素子が前記半田バンプを介して前記半導体基板に圧接した状態で、前記ボンディングヘッドを半田融点よりも高い温度にすることを特徴とする請求項１から４のいずれか１項に記載の半導体素子の実装方法。
  6. 前記半田バンプは、半導体素子上および配線基板上に各々形成されることを特徴とする請求項１から５のいずれか１項に記載の半導体素子の実装方法。
JP15418299A 1999-06-01 1999-06-01 半導体素子の実装方法 Expired - Fee Related JP4275806B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP15418299A JP4275806B2 (ja) 1999-06-01 1999-06-01 半導体素子の実装方法
US09/440,515 US6265244B1 (en) 1999-06-01 1999-11-15 Method for mounting semiconductor elements
KR10-2000-0021854A KR100368695B1 (ko) 1999-06-01 2000-04-25 반도체소자의 실장방법
TW089107739A TW459319B (en) 1999-06-01 2000-04-25 Method for mounting semiconductor elements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15418299A JP4275806B2 (ja) 1999-06-01 1999-06-01 半導体素子の実装方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008266398A Division JP2009010430A (ja) 2008-10-15 2008-10-15 半導体素子の実装方法

Publications (2)

Publication Number Publication Date
JP2000349123A JP2000349123A (ja) 2000-12-15
JP4275806B2 true JP4275806B2 (ja) 2009-06-10

Family

ID=15578637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15418299A Expired - Fee Related JP4275806B2 (ja) 1999-06-01 1999-06-01 半導体素子の実装方法

Country Status (4)

Country Link
US (1) US6265244B1 (ja)
JP (1) JP4275806B2 (ja)
KR (1) KR100368695B1 (ja)
TW (1) TW459319B (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6461891B1 (en) 1999-09-13 2002-10-08 Intel Corporation Method of constructing an electronic assembly having an indium thermal couple and an electronic assembly having an indium thermal couple
JP4456234B2 (ja) * 2000-07-04 2010-04-28 パナソニック株式会社 バンプ形成方法
DE10147789B4 (de) * 2001-09-27 2004-04-15 Infineon Technologies Ag Vorrichtung zum Verlöten von Kontakten auf Halbleiterchips
US6504242B1 (en) 2001-11-15 2003-01-07 Intel Corporation Electronic assembly having a wetting layer on a thermally conductive heat spreader
JP2004265888A (ja) * 2003-01-16 2004-09-24 Sony Corp 半導体装置及びその製造方法
JP2005191460A (ja) * 2003-12-26 2005-07-14 Fujitsu Ltd 半導体装置の製造方法及び半導体装置の製造装置
JP4534062B2 (ja) 2005-04-19 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置
JP4736948B2 (ja) * 2006-05-22 2011-07-27 株式会社デンソー 電子部品の実装方法
JP4870584B2 (ja) 2007-01-19 2012-02-08 ルネサスエレクトロニクス株式会社 半導体装置
JP4998073B2 (ja) 2007-05-07 2012-08-15 ソニー株式会社 半導体チップおよびその製造方法
US8143719B2 (en) 2007-06-07 2012-03-27 United Test And Assembly Center Ltd. Vented die and package
JP5645592B2 (ja) * 2010-10-21 2014-12-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TWI453845B (zh) * 2011-01-05 2014-09-21 Toshiba Kk 半導體裝置之製造方法
KR101214683B1 (ko) 2011-01-13 2012-12-21 가부시끼가이샤 도시바 반도체 장치의 제조 방법
US8802553B2 (en) * 2011-02-10 2014-08-12 Infineon Technologies Ag Method for mounting a semiconductor chip on a carrier
JP2012235055A (ja) * 2011-05-09 2012-11-29 Daitron Technology Co Ltd 接合方法及び接合装置
JP2011211243A (ja) * 2011-07-27 2011-10-20 Renesas Electronics Corp 半導体装置の製造方法
KR101330225B1 (ko) * 2012-05-25 2013-11-18 피에스케이 주식회사 기판 접합 방법 및 기판 리플로우 처리 장치
EP2743972A1 (en) 2012-12-17 2014-06-18 Imec Method for bonding semiconductor substrates and devices obtained thereby
JP6165127B2 (ja) * 2014-12-22 2017-07-19 三菱重工工作機械株式会社 半導体装置及び半導体装置の製造方法
US9847313B2 (en) * 2015-04-24 2017-12-19 Kulicke And Soffa Industries, Inc. Thermocompression bonders, methods of operating thermocompression bonders, and horizontal scrub motions in thermocompression bonding
KR102217812B1 (ko) * 2018-11-28 2021-02-22 주식회사 오럼머티리얼 프레임 일체형 마스크의 제조 장치
CN110047766B (zh) * 2019-04-25 2020-10-20 广东工业大学 一种双模混合控制芯片倒装方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0298372B1 (en) * 1987-07-10 1993-01-13 Hitachi, Ltd. Semiconductor cooling apparatus
US4996589A (en) * 1987-10-21 1991-02-26 Hitachi, Ltd. Semiconductor module and cooling device of the same
JP2507561B2 (ja) * 1988-10-19 1996-06-12 株式会社日立製作所 半導体の冷却装置
JPH0682710B2 (ja) 1989-03-31 1994-10-19 アメリカン テレフォン アンド テレグラフ カムパニー デバイスの製造方法
JP3423727B2 (ja) 1992-01-16 2003-07-07 富士通株式会社 フリップチップ接合方法
JP3275396B2 (ja) 1992-10-12 2002-04-15 カシオ計算機株式会社 Ｉｃチップのボンディング方法およびボンディングヘッド
US5821627A (en) * 1993-03-11 1998-10-13 Kabushiki Kaisha Toshiba Electronic circuit device
JPH08222846A (ja) 1995-02-15 1996-08-30 Citizen Watch Co Ltd 半導体チップ実装方法

Also Published As

Publication number Publication date
KR100368695B1 (ko) 2003-01-24
KR20010014820A (ko) 2001-02-26
TW459319B (en) 2001-10-11
US6265244B1 (en) 2001-07-24
JP2000349123A (ja) 2000-12-15

Similar Documents

Publication Publication Date Title
JP4275806B2 (ja) 半導体素子の実装方法
JP2002158257A (ja) フリップチップボンディング方法
JPH0992682A (ja) ハンダ付け方法、ハンダ付け装置
JP3303832B2 (ja) フリップチップボンダー
JPH05198621A (ja) フリップチップｉｃの実装装置
JP2009010430A (ja) 半導体素子の実装方法
JP2001257238A (ja) チップ実装方法および装置
JP3275396B2 (ja) Ｉｃチップのボンディング方法およびボンディングヘッド
JPH04163925A (ja) 半導体装置の組立方法
JP2003297879A (ja) 半導体チップ圧着装置
JPH05304358A (ja) ボンディングヘッド
JP2002057190A (ja) 半導体装置の製造方法および半導体装置の製造装置
JP2000332402A (ja) 電子部品搭載装置
JPH0918127A (ja) ボ−ル電極形成装置
JP2009212431A (ja) リフロー装置及び半導体装置の製造方法
JP3905467B2 (ja) 半導体デバイス封止装置及び封止方法
JPH10190211A (ja) 面実装形半導体パッケージの半田付装置及び半田付実装方法
JP2004281646A (ja) 電子部品の固着方法および固着装置
JPH08222846A (ja) 半導体チップ実装方法
JPH09330956A (ja) 半導体装置のリペア方法とリペア装置
JP3783471B2 (ja) 電子回路部品のリペア方法及び装置
JP3119238B2 (ja) 半田供給方法及び半導体組立装置
TWI309463B (en) Chip bonding process
JPH09205104A (ja) 半導体素子のマウント方法およびその装置
JPH05175352A (ja) 電子部品収納用パッケージ封止装置及び封止方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060524

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080428

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080801

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080801

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080826

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081015

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090303

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090305

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120313

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120313

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120313

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130313

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130313

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140313

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees