JP6538596B2 - 電子部品の製造方法及び電子部品の製造装置 - Google Patents

電子部品の製造方法及び電子部品の製造装置 Download PDF

Info

Publication number
JP6538596B2
JP6538596B2 JP2016049686A JP2016049686A JP6538596B2 JP 6538596 B2 JP6538596 B2 JP 6538596B2 JP 2016049686 A JP2016049686 A JP 2016049686A JP 2016049686 A JP2016049686 A JP 2016049686A JP 6538596 B2 JP6538596 B2 JP 6538596B2
Authority
JP
Japan
Prior art keywords
pad
metal member
state
component
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016049686A
Other languages
English (en)
Other versions
JP2017168503A (ja
Inventor
本間　荘一
荘一 本間
直幸 小牟田
直幸 小牟田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2016049686A priority Critical patent/JP6538596B2/ja
Priority to US15/253,878 priority patent/US9960143B2/en
Priority to TW106103229A priority patent/TWI636721B/zh
Priority to CN201710117535.0A priority patent/CN107195556A/zh
Publication of JP2017168503A publication Critical patent/JP2017168503A/ja
Application granted granted Critical
Publication of JP6538596B2 publication Critical patent/JP6538596B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41M—PRINTING, DUPLICATING, MARKING, OR COPYING PROCESSES; COLOUR PRINTING
    • B41M5/00—Duplicating or marking methods; Sheet materials for use therein
    • B41M5/0041—Digital printing on surfaces other than ordinary paper
    • B41M5/0052—Digital printing on surfaces other than ordinary paper by thermal printing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41M—PRINTING, DUPLICATING, MARKING, OR COPYING PROCESSES; COLOUR PRINTING
    • B41M5/00—Duplicating or marking methods; Sheet materials for use therein
    • B41M5/0041—Digital printing on surfaces other than ordinary paper
    • B41M5/0058—Digital printing on surfaces other than ordinary paper on metals and oxidised metal surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41M—PRINTING, DUPLICATING, MARKING, OR COPYING PROCESSES; COLOUR PRINTING
    • B41M5/00—Duplicating or marking methods; Sheet materials for use therein
    • B41M5/26—Thermography ; Marking by high energetic means, e.g. laser otherwise than by burning, and characterised by the material used
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03828—Applying flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1181—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16147—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75744—Suction holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75801—Lower part of the bonding apparatus, e.g. XY table
    • H01L2224/75804—Translational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75821—Upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/75824—Translational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/75901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81024—Applying flux to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/81169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/8118—Translational movements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H01L2224/81206—Direction of oscillation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H01L2224/81207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
    • H01L2224/81906—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/81948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/36—Material effects
    • H01L2924/365—Metallurgical effects
    • H01L2924/3656—Formation of Kirkendall voids

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thermal Sciences (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Description

本発明の実施形態は、電子部品の製造方法及び電子部品の製造装置に関する。
電子部品において、例えば、部品が基板などにフリップチップ接続などにより接続される。より低抵抗な接続が望まれる。
特許第４９０１９３３号公報
本発明の実施形態は、低抵抗な接続が可能な電子部品の製造方法及び電子部品の製造装置を提供する。
本発明の実施形態によれば、電子部品の製造方法は、第１パッドが設けられた第１面を有する第１部品の前記第１面と、第２パッドが設けられた第２面を有する第２部品の前記第２面と、を、前記第１パッド及び前記第２パッドの少なくともいずれかに個体状の金属部材が設けられた第１状態で互いに対向させることを含む。本製造方法は、前記金属部材を溶融させ、前記溶融した前記金属部材が前記第１パッド及び前記第２パッドと接するまで、前記第１部品と前記第２部品とを近づけることを含む。本製造方法は、前記第１部品と前記第２部品とを近づけた後、前記溶融した前記金属部材が前記第１パッド及び前記第２パッドと接している状態で、前記第１部品及び前記第２部品の少なくともいずれかを前記第１面に沿って移動させることを含む。本製造方法は、前記第１部品及び前記第２部品の前記少なくともいずれかを移動させた後に前記金属部材を固体状にして前記第１パッド及び前記第２パッドが前記固体状の前記金属部材により互いに電気的に接続された第２状態を形成することを含む。前記第１状態における前記第１パッドの平面形状の第１幾何学的重心と、前記第１状態における前記第２パッドの平面形状の第２幾何学的重心と、の間の前記第１面に沿う方向における第１距離は、前記第２状態における前記第１幾何学的重心と、前記第２状態における前記第２幾何学的重心と、の間の前記第１面に沿う方向における第２距離よりも長い。
図１（ａ）〜図１（ｇ）は、実施形態に係る電子部品の製造方法を例示する模式的断面図である。 実施形態に係る電子部品の製造装置を例示する模式図である。 図３（ａ）〜図３（ｄ）は、実施形態に係る電子部品の製造方法で用いられる部品を示す模式的断面図である。 図４（ａ）〜図４（ｄ）は、実施形態に係る電子部品の製造方法で用いられる部品を示す模式的平面図である。 実施形態に係る電子部品の製造方法を示すグラフ図である。 図６（ａ）〜図６（ｃ）は、実施形態に係る電子部品の製造方法を例示する模式的断面図である。 図７（ａ）〜図７（ｃ）は、実施形態に係る電子部品の製造方法を例示する模式的断面図である。 図８（ａ）及び図８（ｂ）は、実施形態に係る電子部品の製造方法を例示する模式的断面図である。 実施形態に係る電子部品の製造方法を例示する模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図１（ａ）〜図１（ｇ）は、実施形態に係る電子部品の製造方法を例示する模式的断面図である。
図２は、実施形態に係る電子部品の製造装置を例示する模式図である。
図２に示すように、実施形態に係る電子部品の製造装置１１０は、ステージ５０と、ヘッド６０と、制御部７０と、を含む。製造装置１１０は、例えばフリップボンダである。
ステージ５０には、第１部品１０が載せられる。第１部品１０は、第１面１０ａを有する。第１面１０ａには、第１パッド１１が設けられている。例えば、第１部品１０に、第１基板１０ｓが設けられ、第１基板１０ｓの１つの面（第１面１０ａ）に第１パッド１１が設けられる。この例では、ステージ５０には、孔５２が設けられる。孔５２の内部が減圧可能である。孔５２により、第１部品１０が吸着され、固定される。
この例では、ステージ５０は、第１温度制御部５１を含む。第１温度制御部５１は、例えば、セラミックヒータなどを含む。例えば、第１温度制御部５１により、第１部品１０の温度が制御される。
ヘッド６０は、第２部品２０を保持できる。第２部品２０は、第２面２０ａを有する。第２面２０ａには、第２パッド２１が設けられている。例えば、第２部品２０に、第２基板２０ｓが設けられ、第２基板２０ｓの１つの面（第２面２０ａ）に第２パッド２１が設けられる。
ヘッド６０に例えば、孔６２が設けられ、孔６２の内部が減圧可能である。孔６２により、第２部品２０が吸着され、第２部品２０が保持される。
この例では、ヘッド６０は、第２温度制御部６１を含む。第２温度制御部６１は、例えば、セラミックヒータなどを含む。例えば、第２温度制御部６１により、第２部品２０の温度が制御される。
ヘッド６０に保持された第２部品２０の第２面２０ａが、第１部品１０の第１面１０ａに対向させられる。
ヘッド６０は、例えば支持部６５に支持される。支持部６５が動かされ、それにより、ヘッド６０の位置が変更可能である。
ステージ５０の上面に対して垂直な方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。
制御部７０は、ステージ５０及びヘッド６０の相対的な位置を制御する。相対的な位置は、Ｚ軸方向の位置を含む。相対的な位置は、Ｘ−Ｙ平面内の少なくとも１つの方向を含む。相対的な位置は、例えば、Ｘ軸方向の位置、及び、Ｙ軸方向の位置を含んでも良い。
制御部７０は、ステージ５０及びヘッド６０の少なくともいずれかの温度をさらに制御する。例えば、制御部７０は、上記の第１温度制御部５１及び第２温度制御部６１を制御する。これにより、ステージ５０の温度、及び、ヘッド６０の温度が制御される。さらに、これにより、第１部品１０の温度、及び、第２部品２０の温度が制御される。
第１部品１０及び第２部品２０の少なくともいずれかは、金属部材３０を有する。金属部材３０は、例えば、はんだを含む。第１部品１０及び第２部品２０の少なくともいずれかの温度を制御することで、金属部材３０が固体状から液体状に変化する。温度の制御により、金属部材３０が、液体状から固体状に変化する。例えば、金属部材３０の温度が、金属部材３０の融点を超えると、金属部材３０は融解し（溶融し）、金属部材３０は、液相である。金属部材３０の温度が、金属部材３０の融点未満のときに、金属部材３０は、固相である。
この例では、製造装置１１０は、撮像部５５（例えばカメラ）をさらに含む。例えば、第１部品１０と第２部品２０との間の相対的な位置が撮像部５５により検出され、アライメントが行われる。
アライメントの後に、第１部品１０と第２部品２０とが金属部材３０を介して近接させられる。金属部材３０が融解し、その後、金属部材３０が固相となる。これにより、第１部品１０と第２部品２０とが互いに接合される。第１パッド１１と第２パッド２１とが、金属部材３０により電気的に接続される。
以下、製造装置１１０を用いた電子部品の製造方法の例について、図１（ａ）〜図１（ｇ）を参照して説明する。
図１（ａ）に示すように、第２部品２０が準備される。第２部品２０は、第２パッド２１が設けられた第２面２０ａを有する。この例では、第２面２０ａには、別のパッド２２がさらに設けられている。
この例では、図１（ｂ）に示すように、第２パッド２１（及び別のパッド２２）に個体状の金属部材３０（第２金属部材３２）が設けられている。後述するように、金属部材３０は、第１パッド１１及び第２パッド２１の少なくともいずれかに設けられても良い。
金属部材３０は、例えば、バンプ（例えば、はんだバンプ）である。金属部材３０は、はんだを含む。はんだは、例えば錫を含む。金属部材３０は、錫と、他の金属の合金を含んでも良い。金属部材３０の例については後述する。
一方、図１（ｃ）に示すように、第１部品１０が準備される。第１部品１０は、第１パッド１１が設けられた第１面１０ａを有する、この例では、第１面１０ａには、別のパッド１２がさらに設けられている。
図１（ｄ）に示すように、ステージ５０（図１（ｄ）では図示しない）の上に載せられた第１部品１０の上に、ヘッド６０により保持された第２部品２０が配置される。第１面１０ａと、第２面２０ａと、が、互いに対向させる。このとき、第１パッド１１及び第２パッド２１の少なくともいずれかに個体状の金属部材３０が設けられている。この例では第２パッド２１に個体状の金属部材３０（第２金属部材３２）が設けられている。
例えば、図１（ｄ）の状態（ステージ５０とヘッド６０との間の距離が遠い状態）において、第１部品１０と第２部品２０との間の相対的な位置が撮像部５５により検出される。撮像部５５の検出結果（相対的な位置に関する情報）に基づいて、第１部品１０と第２部品２０との間のアライメントが行われる。アライメントは、ステージ５０及びヘッド６０の少なくともいずれかの位置の制御（Ｘ−Ｙ平面内の位置の制御）により行われる。
図１（ｅ）に示すように、撮像部５５が第１部品１０と第２部品２０との間の空間から移動される。そして、第１部品１０と第２部品２０とが金属部材３０を介して近接させられる。例えば、図１（ｄ）の状態から、Ｚ軸方向の位置が変更される。この位置の変更は、ステージ５０及びヘッド６０の少なくともいずれかの制御により行われる。図１（ｅ）に示す状態を第１状態ＳＴ１とする。第１状態ＳＴ１においては、第１パッド１１及び第２パッド２１の少なくともいずれかに、個体状の金属部材３０が設けられている。図１（ｄ）の状態から図１（ｅ）の状態に移行する際に、Ｘ−Ｙ方向の位置が実質的に変更されない場合は、図１（ｄ）の状態を第１状態ＳＴ１としても良い。
このように、実施形態においては、第１部品１０の第１面１０ａと、第２部品２０の第２面２０ａと、を、第１状態ＳＴ１（第１パッド１１及び第２パッド２１の少なくともいずれかに、個体状の金属部材３０が設けられている状態）で、互いに対向させる（第１工程、第１動作）。
第１状態ＳＴ１のときの金属部材３０の温度は、融点よりも低い。例えば、金属部材３０の融点が２００℃である場合、第１状態ＳＴ１のときの金属部材３０の温度は、５０℃である。
図１（ｅ）に示すように、実施形態においては、この第１状態ＳＴ１における第１パッド１１の平面形状の第１幾何学的重心１１ｃと、第１状態ＳＴ１における第２パッド２１の平面形状の第２幾何学的重心２１ｃと、の間の距離を第１距離ｄ１とする。第１距離ｄ１は、比較的大きい。すなわち、２つパッドがシフトされている。幾何学的重心については、後述する。
図１（ｆ）に示すように、上記の第１工程（第１動作）の後に、金属部材３０を溶融させる。そして、溶融した金属部材３０が第１パッド１１及び第２パッド２１の両方に接する状態になるまで、第１部品１０の第１面１０ａと、第２部品２０の第２面２０ａと、を互いに近づける。溶融した金属部材３０が第１パッド１１及び第２パッド２１と接している状態で、第１部品１０及び第２部品２０の少なくともいずれかを、第１面１０ａに沿って移動させる（第２工程、第２動作）。この第２工程（第２動作）では、例えば、第１部品１０をヘッド６０で保持して、第１部品１０を第１面１０ａに沿って移動させる。例えば、金属部材３０の融点が２００℃である場合、第２工程における金属部材３０の温度は、２５０℃である。
上記の溶融は、ステージ５０及びヘッド６０の少なくともいずれかを制御部７０により制御することにより行われる。例えば、移動は、Ｘ−Ｙ平面内の方向に沿って行われる。上記の移動は、Ｘ軸方向及びＹ軸方向の少なくともいずれかの成分を有する方向に沿って行われる。この移動は、ステージ５０及びヘッド６０の少なくともいずれかを制御部７０により制御することにより行われる。
これにより、第１部品１０と第２部品２０との間の相対的な位置関係は、第１状態ＳＴ１とは異なる状態となる。
図１（ｇ）に示すように、第２工程（第２動作）の後に、金属部材３０を固体状にする。第１パッド１１及び第２パッド２１が固体状の金属部材３０により、互いに電気的に接続された第２状態ＳＴ２が形成される（第３工程、第３動作）。第３工程においては、例えば、第２工程により移動させられた第１部品１０及び第２部品２０の相対的な位置関係が、実質的に維持される。例えば、金属部材３０の融点が２００℃である場合、第３工程における金属部材３０の温度は、１００℃である。
図１（ｇ）に示すように、第２状態ＳＴ２における、２つパッドの相対的な距離は、第１状態ＳＴ１に比べて縮小される。第２状態ＳＴ２における第１幾何学的重心１１ｃと、第２状態における第２幾何学的重心２１ｃと、の間の第１面１０ａに沿う方向における距離を第２距離ｄ２とする。第２距離ｄ２は、第１距離ｄ１よりも短い。換言すると、第１距離ｄ１は、第２距離ｄ２よりも長い。
すなわち、実施形態においては、金属部材３０が溶融する前の第１状態ＳＴ１において、例えば、第１パッド１１及び第２パッド１２が、所定の位置からシフトされている。シフトされたアライメントが行われる。そして、金属部材３０が溶融している状態で、２つの部品をＸ−Ｙ面内で相対的に移動する。その後、金属部材３０が固相とされる。シフトされて行われたアライメントの位置から、位置が変更されることで、例えば、第１パッド１１と第２パッド２１との位置関係が、所定の関係（設計位置）に近づけられる。
図１（ｆ）に示すように、金属部材３０が融解している状態において、ボイド３５が生じる場合があることが分かった。このボイド３５が残ったまま金属部材３０が固相になると、第１パッド１１と第２パッド２１との間の電気的接続における電流経路が狭くなる。これにより、接続の電気抵抗が高くなる。このようなボイド３５は、例えば、パッドが凹状である場合（後述）に、特に発生し易いことが分かった。
発明者らの実験によると、金属部材３０が融解している状態において、第１部品１０及び第２部品２０を相対的に移動させると、抵抗値の上昇が抑えられることが分かった。相対的な移動により、ボイド３５が消失し、または、ボイド３５の量が減少すると考えられる。
このとき、金属部材３０を融解させる前の状態（第１状態ＳＴ１）において最終的な目標位置（設計位置）のアライメントが行われると、その後に金属部材３０が融解している状態で部品を相対的に移動させると最終的な位置が、目標位置設計位置から、シフトしてしまう。
これに対して、実施形態においては、例えば、金属部材３０を融解させる前の状態（第１状態ＳＴ１）において、所定の位置からシフトして、アライメントを行う。これにより、その後の金属部材３０が融解しているときの部品の移動の後に、位置は、所定の位置に近づく。これにより、例えば、設計位置での接続が行われる。
実施形態においては、電気的な接続後において、ボイド３５の発生が抑制される。これにより、低抵抗な接続が可能な電子部品の製造方法及び電子部品の製造装置が提供できる。
接合の際に例えば振動（超音波など）を印加する参考例がある。参考例においては、液相の金属部材３０に振動が印加される。このような参考例においては、第１距離ｄ１は、第２距離ｄ２と実質的に同じである。振動を印加した場合においては、ボイド３５の抑制は不十分である。実施形態においては、第１状態ＳＴ１において第１部品１０と第２部品２０との間の第１距離ｄ１が、振動などによって得られる距離よりも大きくできる。これにより、ボイド３５の抑制が効果的に行われる。
実施形態においては、図１（ｆ）に例示した第２工程における移動（金属部材３０が融解している状態における第１部品１０及び第２部品２０の相対的な移動）は、例えば、第１状態ＳＴ１における第１部品１０と第２部品２０との間の相対的な位置に関する情報に基づいて実施しても良い。第２工程（第２動作）における移動は、例えば、第１部品１０及び第２部品２０の位置に関する情報を取得する撮像部５５により取得された情報に基づいて実施されても良い。
以下、第１部品１０及び第２部品２０の例について説明する。
図３（ａ）〜図３（ｄ）は、実施形態に係る電子部品の製造方法で用いられる部品を示す模式的断面図である。
図３（ａ）に示すように、第１部品１０において、例えば、第１基板１０ｓの上に、配線１１ｅ及び配線１２ｅが設けられる。これらの配線の一部の上に、開口部１３ｏを有する絶縁層１３が設けられる。例えば、開口部１３ｏで露出する配線１１ｅの上、及び、絶縁層１３の一部の上に、第１パッド１１が設けられる。開口部１３ｏで露出する配線１２ｅの上、及び、絶縁層１３の別の一部の上に、別のパッド１２が設けられる。
図３（ａ）の例においては、第１パッド１１は、凹状である。例えば、第１パッド１１は、第１中側領域１１ｉと、第１外縁領域１１ｏと、を含む。第１中側領域１１ｉは、第１パッド１１の平面形状の第１幾何学的重心１１ｃを含む。第１外縁領域１１ｏは、第１中側領域１１ｉの周りに設けられる。第１中側領域１１ｉは、第１外縁領域１１ｏに対して後退している。このような凹状のパッドにおいて、ボイド３５が発生し易い。特に、フラックスが用いられる場合に、ボイド３５の発生がより顕著になる。
図３（ｂ）に示すように、第１部品１０において、例えば、第１基板１０ｓの上に、第１パッド１１及び別のパッド１２のそれぞれとなる導電層が設けられる。これらの導電層の一部の上に、開口部１４ｏを有する絶縁層１４が設けられる。この場合、第１パッド１１の平面形状は、絶縁層１４の開口部１４ｏから露出する導電層の平面形状に対応する。すなわち、第１パッド１１の平面形状は、第１パッド１１の一部の上に設けられる絶縁層１４の開口部１４ｏの平面形状となる。別のパッド１２においても同様である。
図３（ｃ）に示すように、第２部品２０において、例えば、第２基板２０ｓの上に、配線２１ｅ及び配線２２ｅが設けられる。これらの配線の一部の上に、開口部２３ｏを有する絶縁層２３が設けられる。例えば、開口部２３ｏで露出する配線２１ｅの上、及び、絶縁層２３の一部の上に、第２パッド２１が設けられる。開口部２３ｏで露出する配線２２ｅの上、及び、絶縁層２３の別の一部の上に、別のパッド２２が設けられる。
図３（ｃ）の例においては、第２パッド２１は、凹状である。例えば、第２パッド２１は、第２中側領域２１ｉと、第２外縁領域２１ｏと、を含む。第２中側領域２１ｉは、第２パッド２１の平面形状の第２幾何学的重心２１ｃを含む。第２外縁領域２１ｏは、第２中側領域２１ｉの周りに設けられる。第２中側領域２１ｉは、第２外縁領域２１ｏに対して後退している。このような凹状のパッドにおいて、ボイド３５が発生し易い。
図３（ｄ）に示すように、第２部品２０において、例えば、第２基板２０ｓの上に、第２パッド２１及び別のパッド２２のそれぞれとなる導電層が設けられる。これらの導電層の一部の上に、開口部２４ｏを有する絶縁層２４が設けられる。この場合、第２パッド２１の平面形状は、絶縁層２４の開口部２４ｏから露出する導電層の平面形状に対応する。すなわち、第２パッド２１の平面形状は、第２パッド２１の一部の上に設けられる絶縁層２４の開口部２４ｏの平面形状となる。別のパッド２２においても同様である。
図４（ａ）〜図４（ｄ）は、実施形態に係る電子部品の製造方法で用いられる部品を示す模式的平面図である。
これらの図は、パッドの平面形状を例示している。
図４（ａ）及び図４（ｂ）に示すように、第１パッド１１の平面形状は、例えば、Ｚ軸方向に沿ってみた形状である。図４（ｃ）及び図４（ｄ）に示すように、第２パッド２１の平面形状は、例えば、Ｚ軸方向に沿ってみた形状である。平面形状は、例えば、円形（偏平円形）を含む。平面形状は、例えば、略四角形（正方形及び長方形など）を含む。コーナ部が曲線状でも良い。
これらの平面形状の幾何学的重心が、第１幾何学的重心１１ｃ及び第２幾何学的重心２１ｃとなる。
例えば、第２工程（第２動作）における移動は、Ｚ軸方向に対して垂直な方向（Ｘ−Ｙ平面に沿う移動方向Ｄ１）に沿って行われる。第１パッド１１の平面形状の、移動方向Ｄ１に沿う長さの最大値を第１長さＬ１とする。第２パッド２１の平面形状の、移動方向Ｄ１に沿う長さの最大値を第２長さＬ２とする。
以下、図１（ｆ）に例示した第２工程（第２動作）における移動の距離の例について、説明する。
図５は、実施形態に係る電子部品の製造方法を示すグラフ図である。
図５の横軸は、第２工程（第２動作）における移動の距離Ｄｓ（相対値）である。移動は、Ｘ−Ｙ平面に沿う移動方向Ｄ１に沿って行われる。距離Ｄｓは、第１長さＬ１（第１パッド１１の平面形状の移動方向Ｄ１に沿う長さの最大値）と、第２長さＬ２（第２パッド２１の平面形状の移動方向Ｄ１に沿う長さの最大値の平均値で、規格化している。平均値は、（Ｌ１＋Ｌ２）／２である。すなわち、距離Ｄｓ（相対値）は、（”移動の距離（絶対値）”／”平均値”）である。この例では、第１パッド１１及び第２パッド２１の平面形状は円形であり、それぞれの円の大きさは互いに同じである。
図５に示すように、距離Ｄｓが大きくなると、ボイド３５の量Ｖｂが減少する。距離Ｄｓが０．６以上において、ボイド３５が実質的に生じない。距離Ｄｓが、０．１以上において、ボイド３５の量Ｖｂが効果的に減少する。量Ｖｂが減少することで、低い抵抗が得られる。
一方、距離Ｄｓが１に近づくと、例えば、金属部材３０とパッドとの接続が困難になりやすい。例えば、距離Ｄｓが０．９以下において、良好な接続が得やすい。さらに、距離Ｄｓが０．８以下において、良好な接続がさらに得やすくなる。
実施形態において、第２工程（第２動作）における移動の距離は、例えば、第１長さＬ１（第１パッド１１の平面形状の移動方向Ｄ１に沿う長さの最大値）と、第２長さＬ２（第２パッド２１の平面形状の移動方向Ｄ１に沿う長さの最大値）と、の平均値（算術平均）の１０％以上９０％以下であることが好ましい。例えば、移動の距離は、上記平均値の２５％以上７５％以下であることがさらに好ましい。低い抵抗と、良好な接続が得られる。例えば、移動の距離は、上記平均値の４０％以上６０％以下であることがさらに好ましい。
実施形態において、第１パッド１１のサイズが、第２パッド２１のサイズとは異なっても良い。
実施形態においては、ボイド３５の発生が抑制される。これにより、例えば、信頼性が向上できる。ボイド３５の発生が抑制されることで、例えば、発熱が抑制できる、良好な動作特性が得やすい。
図６（ａ）〜図６（ｃ）は、実施形態に係る電子部品の製造方法を例示する模式的断面図である。
図６（ａ）に示すように、この例においては、金属部材３０（第１金属部材３１）は、第１部品１０の第１パッド１１に設けられている。図６（ａ）に示すように、第１部品１０の第１面１０ａと、第２部品２０の第２面２０ａと、を、第１状態ＳＴ１（第１パッド１１に個体状の金属部材３０が設けられている状態）で、互いに対向させる（第１工程、第１動作）。
この第１状態ＳＴ１における第１パッド１１の平面形状の第１幾何学的重心１１ｃと、第１状態ＳＴ１における第２パッド２１の平面形状の第２幾何学的重心２１ｃと、の間の距離（第１距離ｄ１）は、第１距離ｄ１は、比較的大きい。
図６（ｂ）に示すように、上記の第１工程（第１動作）の後に、金属部材３０を溶融させる。溶融した金属部材３０が第１パッド１１及び第２パッド２１と接している状態で、第１部品１０及び第２部品２０の少なくともいずれかを、第１面１０ａに沿って移動させる（第２工程、第２動作）。
図６（ｃ）に示すように、第２工程（第２動作）の後に、金属部材３０を固体状にする。第１パッド１１及び第２パッド２１が固体状の金属部材３０により、互いに電気的に接続された第２状態ＳＴ２が形成される（第３工程、第３動作）。
図６（ｃ）に示すように、第２状態ＳＴ２における第１幾何学的重心１１ｃと、第２状態における第２幾何学的重心２１ｃと、の間の第１面１０ａに沿う方向における第２距離ｄ２は、第１距離ｄ１よりも短い。換言すると、第１距離ｄ１は、第２距離ｄ２よりも長い。これにより、ボイド３５が抑制される。これにより、低抵抗な接続が可能となる。
図７（ａ）〜図７（ｃ）は、実施形態に係る電子部品の製造方法を例示する模式的断面図である。
図７（ａ）に示すように、この例においては、金属部材３０の一部となる第１金属部材３１が、第１部品１０の第１パッド１１に設けられている。金属部材３０の別の一部となる第２金属部材３２が、第２部品２０の第２パッド２１に設けられている。この場合も、図６（ａ）〜図６（ｃ）と同様の第１〜第３工程（第１〜第３動作）が実施される。ボイド３５が抑制される。これにより、低抵抗な接続が可能となる。
このように、実施形態においては、第１状態ＳＴ１において、金属部材３０は、第１パッド１１の面上及び第２パッド１２の面上のいずれかに設けられたバンプ（第１金属部材３１または第２金属部材３２）を含む（図１（ｅ）及び図６（ａ）参照）。
実施形態において、第１状態ＳＴ１において、金属部材３０は、第１パッド１１の面上に設けられた第１バンプ（第１金属部材３１）と、第２パッド２１の面上に設けられた第２バンプ（第２金属部材３２）と、を含んでも良い（図７（ａ）参照）。
以下、図１（ａ）〜図１（ｇ）を再び参照して、第１部品１０及び第２部品２０の例についてさらに説明する。
例えば、第２基板２０ｓとなる１２インチの半導体ウェーハが用意される。半導体ウェーハに、パッド（第２パッド２１など）が形成される。例えば、半導体ウェーハの半導体チップ（例えば第２基板２０ｓ）の表面に、Ｔｉ／Ｃｕなどのシード層（金属膜）が、例えば、スパッタなどにより形成される。Ｔｉ膜の厚さは、例えば、０．０３μｍ以上０．５μｍ以下である。Ｃｕ膜の厚さは、例えば、０．１μｍ以上１．０μｍである。シード層は、Ｔｉ、Ｃｕ、Ｎｉ、Ｃｒ、Ａｕ及びＰｄの少なくともいずれかを含んでも良い。シード層は、これらの金属の２対状を含む合金を含んでも良い。パッドは、これらの金属の複数の膜を含む複合膜を含んでも良い。パッドとなる金属膜の上に、レジスト（厚さが約８０μｍ）を形成し、所定の形状に加工する。例えば、半導体チップに設けられているＡｌパッド（図示しない）に対応する位置に、開口（例えば１００μｍの径）を形成する。開口部分に、例えば、電気めっきにより、Ｃｕ膜（厚さが１μｍ以上１０μｍ以下、例えば５μｍ）を形成する。例えば、Ｃｕ膜が、第２パッド２１となる。
例えば、電気めっきにより、Ｃｕ膜の上に、はんだの層（例えば厚さが約５０μｍ）を形成する。例えば、レジストを剥離し、シード層（Ｔｉ／Ｃｕ）をエッチングする。Ｃｕのエッチング液は、例えば、硫酸とＨ２Ｏ２とを含む。Ｔｉのエッチング液において、例えば、ＨＦまたはＨ２Ｏ２に、ＫＯＨが添加される。電気めっきで形成したはんだにフラックスを塗布後、リフローを行う。これにより、金属部材３０（第２金属部材３２が得られる。）（図１（ｂ））。
金属部材３０は、例えば、はんだを含む。はんだは、例えば、Ｓｎ、Ｐｂ、Ａｇ、Ｃｕ、Ｎｉ、Ａｕ、Ｂｉ、Ｉｎ、Ｓｂ、Ｇｅ及びＺｎの少なくともいずれかを含む。金属部材３０は、これらの２つ以上を含む合金を含んでも良い。金属部材３０は、これらの２つ以上の複合膜を含んでも良い。
実施形態において、第２パッド２１は、半導体チップのＡｌパッド上に、無電解めっきにより形成されても良い。例えば、無電解めっきにより、Ｎｉ／Ｐｄ／Ａｕの金属膜が形成される。Ｎｉ膜の厚さは、例えば、１μｍ以上５μｍ以下である。Ｐｄ膜の厚さは、例えば、０．０１μｍ以上１μｍ以下である。Ａｕ膜の厚さは、例えば、０．０１μｍ以上３μｍ以下である。
パッド（例えば第２パッド２１）に、はんだボールを搭載することにより、金属部材３０（バンプ）を形成しても良い。パッド（例えば第２パッド２１）に、はんだペーストを印刷することにより、金属部材３０（バンプ）を形成してもよい。半導体チップのＡｌパッド上に形成するパッド（第２パッド２１）の形成には、例えば、電気めっき法、蒸着法及びスパッタ法の少なくともいずれかが用いられても良い。
図１（ｃ）に示すように、第１パッド１１が形成された第１基板１０ｓ（第１部品１０）が用意される。第１パッド１１は、例えば、Ｃｕ、Ｎｉ、Ａｕ、Ｐｄ及びＡｇの少なくともいずれかを含む。第１パッド１１は、これらの２つ以上を含む合金を含んでも良い。第１パッド１１は、これらの２つを含む複合膜を含んでも良い。第１パッド１１は、これらの２つ以上を含む積層膜を含んでも良い。
第１基板１０ｓ（第１部品１０）は、例えば、シリコン基板、樹脂基板及びセラミック基板の少なくともいずれかを含んでも良い。第１基板１０ｓ（第１部品１０）は、半導体チップを含んでも良い。
図１（ｄ）〜図１（ｇ）に示すように、第２部品２０が、第１部品１０上に、例えば、フリップボンダ（製造装置１１０）により、フリップチップ実装される。実装前に、金属部材３０、第１パッド１１及び第２パッド２１の少なくともいずれかに、フラックスが塗布されても良い。
例えば、第２部品２０（例えば半導体チップ）のはんだバンプ（第２金属部材３２）と、第１部品１０の第１パッド１１とが、位置合わせされる。この後、第１部品１０及び第２部品２０の少なくともいずれかが所定量だけ移動（シフト）される。搭載時に、荷重が印加されても良い。この状態（図１（ｄ）及び図１（ｅ））において、金属部材３０は固体状である。
その後、ヘッド６０及びステージ５０の少なくともいずれかの温度を上げる。これにより、金属部材３０の温度が、金属部材３０の融点よりも高くなる。これにより、金属部材３０が溶融する。このとき、Ｚ軸方向の位置を制御して、第１部品１０と第２部品２０との間の距離が実質的に一定になるようにしてもよい。
ヘッド６０及びステージ５０の少なくともいずれかを相対的に移動させる。金属部材３０が溶融している状態において、ヘッド６０及びステージ５０の相対的な位置関係を変化させる。すなわち、移動させる（図１（ｆ）参照）。金属部材３０が溶融している状態で移動させることにより、はんだバンプの形状が安定する。
その後、ヘッド６０及びステージ５０の少なくともいずれかの温度を下げる。これにより、金属部材３０により、第１パッド１１と第２パッド２１とが電気的に接続される（図１（ｇ）参照）。
このような方法で作製された電子部品においては、ボイド３５の発生が抑制される。電子部品の電気的接続部が、例えば、Ｘ線検査装置により観察される。ボイド３５は、例えば、実質的に観察されない。
所定の位置からシフトさせて第２部品２０を第１部品１０上に搭載し、その後の移動により、パッドの凹部などに含まれる空気またはフラックス成分などの少なくとも一部が除去されると考えられる。これにより、ボイド３５の発生が抑制されると考えられる。
実施形態において、図１（ｇ）に例示した状態の後に、第２部品２０と第１部品１０との間に、樹脂が充填されても良い。例えば、アンダーフィル樹脂が充填される。例えば、モールド樹脂が充填される。アンダーフィルの後に、さらに、モールド樹脂でチップ全体を覆ってもよい。
上述の工程で作製された電子部品（例えば半導体装置）においては、高い信頼性が得られる。例えば、温度サイクル試験において、−５５℃（３０ｍｉｎ）〜２５℃（５ｍｉｎ）〜１２５℃（３０ｍｉｎ）の温度変化が、１サイクルとされる。電子部品において、３０００サイクル後において、接続箇所に、破断の発生は、観察されない。
図１（ａ）〜図１（ｇ）の例においては、例えば、半導体チップ側にはんだバンプが設けられ、基板側にパッドが設けられて、フリップチップ接続が行われる。
図６（ａ）〜図６（ｃ）の例においては、例えば、半導体チップ側にパッドが設けられ、基板側に、はんだバンプが設けられて、同様のプロセスが行われる。
図７（ａ）〜図７（ｃ）の例においては、半導体チップ側と、基板側と、の両方に、はんだバンプが設けられて、同様のプロセスが行われる。
既に説明したように、例えば、第１部品１０の第１パッド１１及び第２部品２０の第２パッド２１の少なくともいずれかは、凹状でも良い。凹状である場合に、金属部材３０（例えば、はんだ）の量が変動した場合においても、良好な接続が得やすい。一方、凹状である場合には、ボイド３５が発生し易い。実施形態においては、パッドが凹状である場合においても、ボイド３５の発生を抑制できる。
パッドが凹状である場合において、凹状部の深さは、例えば、０．５μｍ以上５０μｍ以下である。深さが０．５μｍ以上において、金属部材３０（例えば、はんだ）の量における変動の許容幅が大きくできる。深さが５０μｍを超えると、安定した接続が得難くなる。
図８（ａ）及び図８（ｂ）は、実施形態に係る電子部品の製造方法を例示する模式的断面図である。
図８（ａ）に示すように、この例では、第２部品２０は、積層された複数の半導体チップ（半導体チップ２６ａ〜２６ｄ）を含む。例えば、基板２５の表面に、半導体チップ２６ａ〜２６ｄが積層される。半導体チップ２６ａ〜２６ｄは、ワイヤ２０ｗにより電気的に接続される。半導体チップ２６ａ〜２６ｄどうしの間に、樹脂フィルム２６ｆなどが設けられても良い。半導体チップ２６ａ〜２６ｄどうしの間に液状樹脂を設け、硬化したものを用いても良い。例えば、最上層の半導体チップ（この例では、半導体チップ２６ｄ）に、はんだバンプ（金属部材３０）が形成される。
この例においても、図１（ｄ）〜図１（ｇ）に関して説明した工程と同様の工程が行われる。
図８（ｂ）に示すように、この例では、第２基板２０ｓは、積層された複数の半導体チップ（半導体チップ２６ａ〜２６ｄ）を含む。第２部品２０は、第２基板２０ｓの中に設けられたビア導電部２１ｖ（及びビア導電部２２ｖ）と、を含む。ビア導電部２１ｖは、第２パッド２１と電気的に接続される。ビア導電部２２ｖは、別のパッド２２と電気的に接続される。
例えば、基板２５の表面に、貫通電極（ビア導電部２１ｖ及び２２ｖなど）を備えた半導体チップ（半導体チップ２６ａ〜２６ｄ）が設けられる。複数の半導体チップの間には、樹脂が設けられても良い。貫通電極（ビア導電部２１ｖ及び２２ｖなど）は、例えば、Ｃｕ、Ｎｉ、Ａｕ、Ａｇ、及び、はんだの少なくともいずれかを含んでも良い。貫通電極は、半導体部分のみ（例えばシリコンのみ）を貫通しても良い。この例において、複数の半導体チップが、バンプで互いに接続されても良い。
図８（ａ）及び図８（ｂ）の例において、半導体チップは、例えば、メモリチップ、コントローラチップ、システムＬＳＩ、アナログＩＣ、デジタルＩＣ、ディスクリート半導体及び光半導体の少なくともいずれかを含んでも良い。
これらの例においても、上記の温度サイクル試験において、３０００サイクル後において、接続箇所に、破断の発生は、観察されない。
図９は、実施形態に係る電子部品の製造方法を例示する模式的断面図である。
図９に示す例においては、第２部品２０は、半導体パッケージである。半導体パッケージの面（第２面２０ａ）に第２パッド２１が設けられる。第２部品２０（半導体パッケージ）は、例えば、ファンインタイプのウェーハレベルＣＳＰ（Wafer level Chip Size Package）である。第２部品２０（半導体パッケージ）は、例えば、ファンアウトタイプのウェーハレベルＣＳＰでも良い。
この例においても、図１（ｄ）〜図１（ｇ）に関して説明した工程と同様の工程が行われる。上記の温度サイクル試験において、３０００サイクル後において、接続箇所に、破断の発生は、観察されない。
上記において、第１部品１０と第２部品２０とを互いに入れ替えても良い。
上記のように、第１部品１０及び第２部品２０の少なくともいずれかは、シリコン基板、樹脂基板及びセラミック基板の少なくともいずれかを含んでも良い。第１部品１０及び第２部品２０の少なくともいずれかは、積層された複数の半導体チップを含んでも良い。第１部品１０及び第２部品２０の少なくともいずれかは、基板（第１基板１０ｓ及び第２基板２０ｓなど）と、基板の中に設けられたビア導電部（ビア導電部２１ｖ及び２２ｖなど）と、を含んでも良い。第１部品１０及び第２部品２０の少なくともいずれかは、半導体パッケージを含んでも良い。第１部品１０及び第２部品２０の少なくともいずれかは、抵抗素子、フィルタ素子、コンデンサ素子またはコイル素子のような非能動部品でも良い。
例えば、半導体チップのはんだバンプと、基板のパッドと、を接続する際に、はんだバンプ内にボイド３５が生じる場合がある。特に、フラックスが用いられる場合に、ボイド３５の発生が顕著になる。実施形態においては、例えば、はんだバンプとパッドとが、シフトした状態で搭載され、その後、平面内での移動が行われる。例えば、はんだが溶融している状態で、所定の搭載位置に向けて移動させる。これにより、ボイド３５の発生が抑制される。バンプ形状が安定する。例えば、温度サイクル試験における信頼性が向上する。
実施形態によれば、低抵抗な接続が可能な電子部品の製造方法及び電子部品の製造装置を提供できる。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれは良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、電子部品の製造装置に含まれるステージ、ヘッド及び制御部、並びに、電子部品の製造方法において使用される第１部品、第２部品及び金属部材などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した電子部品の製造方法及び電子部品の製造装置を基にして、当業者が適宜設計変更して実施し得る全ての電子部品の製造方法及び電子部品の製造装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…第１部品、 １０ａ…第１面、 １０ｓ…第１基板、 １１…第１パッド、 １１ｃ…第１幾何学的重心、 １１ｅ…配線、 １１ｉ…第１中側領域、 １１ｏ…第１外縁領域、 １２…パッド、 １２ｅ…配線、 １３…絶縁層、 １３ｏ…開口部、 １４…絶縁層、 １４ｏ…開口部、 ２０…第２部品、 ２０ａ…第２面、 ２０ｓ…第２基板、 ２０ｗ…ワイヤ、 ２１…第２パッド、 ２１ｃ…第２幾何学的重心、 ２１ｅ…配線、 ２１ｉ…第２中側領域、 ２１ｏ…第２外縁領域、 ２１ｖ…ビア導電部、 ２２…パッド、 ２２ｅ…配線、 ２２ｖ…ビア導電部、 ２３…絶縁層、 ２３ｏ…開口部、 ２４…絶縁層、 ２４ｏ…開口部、 ２５…基板、 ２６ａ〜２６ｄ…半導体チップ、 ２６ｆ…樹脂フィルム、 ３０…金属部材、 ３１、３２…第１、第２金属部材、 ３５…ボイド、 ５０…ステージ、 ５１…第１温度制御部、 ５２…孔、 ５５…撮像部、 ６０…ヘッド、 ６１…第２温度制御部、 ６２…孔、 ６５…支持部、
７０…制御部、 １１０…製造装置、 Ｄｓ…距離、 Ｌ…最大値、 ＳＴ１、ＳＴ２…第１、第２状態、 Ｖｂ…ボイドの量（相対値）、 ｄ１、ｄ２…第１、第２距離

Claims (6)

  1. 第１パッドが設けられた第１面を有する第１部品の前記第１面と、第２パッドが設けられた第２面を有する第２部品の前記第２面と、を、前記第１パッド及び前記第２パッドの少なくともいずれかに個体状の金属部材が設けられた第１状態で互いに対向させ、
    前記金属部材を溶融させ、前記溶融した前記金属部材が前記第１パッド及び前記第２パッドと接するまで、前記第１部品と前記第２部品とを近づけ、
    前記第１部品と前記第２部品とを近づけた後、前記溶融した前記金属部材が前記第１パッド及び前記第２パッドと接している状態で、前記第１部品及び前記第２部品の少なくともいずれかを前記第１面に沿って移動させ、
    前記第１部品及び前記第２部品の前記少なくともいずれかを移動させた後に前記金属部材を固体状にして前記第１パッド及び前記第２パッドが前記固体状の前記金属部材により互いに電気的に接続された第２状態を形成する電子部品の製造方法であって、
    前記第１状態における前記第１パッドの平面形状の第１幾何学的重心と、前記第１状態における前記第２パッドの平面形状の第２幾何学的重心と、の間の前記第１面に沿う方向における第１距離は、前記第２状態における前記第１幾何学的重心と、前記第２状態における前記第２幾何学的重心と、の間の前記第１面に沿う方向における第２距離よりも長い、電子部品の製造方法。
  2. 前記第１状態において、前記金属部材は、前記第１パッドの面上及び前記第２パッドの面上のいずれかに設けられたバンプを含む、請求項１記載の電子部品の製造方法。
  3. 前記第１パッドは、前記第１幾何学的重心を含む第１中側領域と、前記第１中側領域の周りの第１外縁領域と、を含み、前記第１中側領域は、前記第１外縁領域に対して後退している、請求項１または２に記載の電子部品の製造方法。
  4. 前記第１部品及び前記第２部品の前記少なくともいずれかを移動させる際には、前記第１部品及び前記第２部品の前記少なくともいずれかを前記第１面に沿う移動方向に沿って移動し、
    前記移動の距離は、前記第１パッドの前記平面形状の前記移動方向に沿う長さの最大値と、前記第２パッドの前記平面形状の前記移動方向に沿う長さの最大値と、の平均値の１０％以上９０％以下である、請求項１〜３のいずれか１つに記載の電子部品の製造方法。
  5. 前記第１部品及び前記第２部品の前記少なくともいずれかを移動させる際には、前記第１部品をヘッドで保持して、前記第１部品を前記第１面に沿って移動させることを含む、請求項１〜４のいずれか１つに記載の電子部品の製造方法。
  6. 第１パッドが設けられた第１面を有する第１部品が載せられるステージと、
    第２パッドが設けられた第２面を有する第２部品を保持できるヘッドと、
    前記ステージ及び前記ヘッドの相対的な位置と、前記ステージ及び前記ヘッドの少なくともいずれかの温度を制御する制御部と、
    を備え、
    前記制御部は、前記ステージ及び前記ヘッドの少なくともいずれかに、
    前記第１パッド及び前記第２パッドの少なくともいずれかに個体状の金属部材が設けられた第１状態で前記第１面と前記第２面とを互いに対向させる動作と、
    前記金属部材を溶融させ、前記溶融した前記金属部材が前記第１パッド及び前記第２パッドと接するまで、前記第１部品と前記第２部品とを近づける動作と、
    前記第１部品と前記第２部品とを近づける動作の後に、前記溶融した前記金属部材が前記第１パッド及び前記第２パッドと接している状態で、前記第１部品及び前記第２部品の少なくともいずれかを前記第１面に沿って移動させる動作と、
    前記第１部品及び前記第２部品の前記少なくともいずれかを移動させる動作の後に前記金属部材を固体状にして前記第１パッド及び前記第２パッドが前記固体状の前記金属部材により互いに電気的に接続された第２状態を形成する動作と、
    を実施させ、
    前記第１状態における前記第１パッドの平面形状の第１幾何学的重心と、前記第１状態における前記第２パッドの平面形状の第２幾何学的重心と、の間の前記第１面に沿う方向における第１距離は、前記第２状態における前記第１幾何学的重心と、前記第２状態における前記第２幾何学的重心と、の間の前記第１面に沿う方向における第２距離よりも長い、電子部品の製造装置。
JP2016049686A 2016-03-14 2016-03-14 電子部品の製造方法及び電子部品の製造装置 Active JP6538596B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016049686A JP6538596B2 (ja) 2016-03-14 2016-03-14 電子部品の製造方法及び電子部品の製造装置
US15/253,878 US9960143B2 (en) 2016-03-14 2016-09-01 Method for manufacturing electronic component and manufacturing apparatus of electronic component
TW106103229A TWI636721B (zh) 2016-03-14 2017-01-26 Manufacturing method of electronic component and manufacturing device of electronic component
CN201710117535.0A CN107195556A (zh) 2016-03-14 2017-03-01 电子零件的制造方法及电子零件的制造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016049686A JP6538596B2 (ja) 2016-03-14 2016-03-14 電子部品の製造方法及び電子部品の製造装置

Publications (2)

Publication Number Publication Date
JP2017168503A JP2017168503A (ja) 2017-09-21
JP6538596B2 true JP6538596B2 (ja) 2019-07-03

Family

ID=59787093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016049686A Active JP6538596B2 (ja) 2016-03-14 2016-03-14 電子部品の製造方法及び電子部品の製造装置

Country Status (4)

Country Link
US (1) US9960143B2 (ja)
JP (1) JP6538596B2 (ja)
CN (1) CN107195556A (ja)
TW (1) TWI636721B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9929121B2 (en) 2015-08-31 2018-03-27 Kulicke And Soffa Industries, Inc. Bonding machines for bonding semiconductor elements, methods of operating bonding machines, and techniques for improving UPH on such bonding machines
US10090271B1 (en) 2017-06-28 2018-10-02 International Business Machines Corporation Metal pad modification
JP2019212801A (ja) * 2018-06-06 2019-12-12 株式会社デンソー 半導体装置およびその製造方法
US10388627B1 (en) * 2018-07-23 2019-08-20 Mikro Mesa Technology Co., Ltd. Micro-bonding structure and method of forming the same
US10347602B1 (en) * 2018-07-23 2019-07-09 Mikro Mesa Technology Co., Ltd. Micro-bonding structure
CN112614786A (zh) * 2020-12-18 2021-04-06 龙南骏亚电子科技有限公司 一种集成电路板的组装方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0680702B2 (ja) * 1986-08-28 1994-10-12 横河電機株式会社 Ｉｃチツプの基板への取付け方法
JPH05129371A (ja) 1991-11-07 1993-05-25 Sharp Corp 半導体装置の接続方法
JPH11163047A (ja) * 1997-11-27 1999-06-18 Toshiba Corp 半導体装置の製造方法及びその装置
JP3839579B2 (ja) * 1998-03-19 2006-11-01 株式会社住友金属エレクトロデバイス チップの実装方法
WO2000019514A1 (fr) 1998-09-28 2000-04-06 Hitachi, Ltd. Boitier de semiconducteur et procede correspondant de soudage de puce
JP2000357713A (ja) 1999-06-16 2000-12-26 Matsushita Electronics Industry Corp 半導体装置の製造方法
US7296727B2 (en) * 2001-06-27 2007-11-20 Matsushita Electric Industrial Co., Ltd. Apparatus and method for mounting electronic components
JP4583190B2 (ja) * 2005-01-28 2010-11-17 富士通株式会社 共振器、超音波接合ヘッド及び超音波接合装置
JP5065889B2 (ja) 2005-04-28 2012-11-07 東レエンジニアリング株式会社 画像認識実装方法
JP4998073B2 (ja) * 2007-05-07 2012-08-15 ソニー株式会社 半導体チップおよびその製造方法
JP2009105119A (ja) * 2007-10-22 2009-05-14 Spansion Llc 半導体装置及びその製造方法
JP5732631B2 (ja) * 2009-09-18 2015-06-10 ボンドテック株式会社 接合装置および接合方法
JP4901933B2 (ja) 2009-09-29 2012-03-21 株式会社東芝 半導体装置の製造方法
JP2011151322A (ja) 2010-01-25 2011-08-04 Japan Aviation Electronics Industry Ltd フリップチップ実装構造及びフリップチップ実装方法
US8360303B2 (en) 2010-07-22 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Forming low stress joints using thermal compress bonding
JP6083041B2 (ja) * 2012-02-28 2017-02-22 ボンドテック株式会社 接合方法、接合システム、および半導体デバイスの製造方法
JPWO2015045997A1 (ja) 2013-09-24 2017-03-09 東レエンジニアリング株式会社 実装装置および実装方法

Also Published As

Publication number Publication date
JP2017168503A (ja) 2017-09-21
CN107195556A (zh) 2017-09-22
TWI636721B (zh) 2018-09-21
US20170263585A1 (en) 2017-09-14
US9960143B2 (en) 2018-05-01
TW201733419A (zh) 2017-09-16

Similar Documents

Publication Publication Date Title
JP6538596B2 (ja) 電子部品の製造方法及び電子部品の製造装置
TWI601216B (zh) 半導體裝置及其製造方法
US9013037B2 (en) Semiconductor package with improved pillar bump process and structure
JP4843229B2 (ja) 半導体装置の製造方法
JP6004441B2 (ja) 基板接合方法、バンプ形成方法及び半導体装置
US20080099925A1 (en) Solder pillar bumping and a method of making the same
US9147661B1 (en) Solder bump structure with enhanced high temperature aging reliability and method for manufacturing same
US9806045B2 (en) Interconnection structure including a metal post encapsulated by solder joint having a concave outer surface
JP2006128662A (ja) 半導体装置およびその実装体
JP2006202969A (ja) 半導体装置およびその実装体
JP2007059600A (ja) 部品実装方法および部品実装体
JP5272922B2 (ja) 半導体装置及びその製造方法
CN108461406B (zh) 衬底结构、半导体封装结构及其制造方法
JP5562438B2 (ja) 電子部品実装体、電子部品、基板
JP6261354B2 (ja) チップ実装構造体およびその製造方法
US9524944B2 (en) Method for fabricating package structure
JP6601055B2 (ja) プリント配線板、電子機器及び実装方法
TW201225209A (en) Semiconductor device and method of confining conductive bump material with solder mask patch
KR101758999B1 (ko) 반도체 디바이스 및 그 제조 방법
JP6252360B2 (ja) 配線基板の製造方法
JP5187341B2 (ja) 半導体装置の製造方法
JP2006108182A (ja) 半導体装置およびその実装体およびその製造方法
TWI622108B (zh) 藉由平坦化減少焊墊拓撲差異
TWI743956B (zh) 晶片封裝結構及其形成方法
JP2018190782A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170620

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180205

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190606

R150 Certificate of patent or registration of utility model

Ref document number: 6538596

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350