KR20070095742A - 반도체 장치 - Google Patents
반도체 장치 Download PDFInfo
- Publication number
- KR20070095742A KR20070095742A KR1020060085022A KR20060085022A KR20070095742A KR 20070095742 A KR20070095742 A KR 20070095742A KR 1020060085022 A KR1020060085022 A KR 1020060085022A KR 20060085022 A KR20060085022 A KR 20060085022A KR 20070095742 A KR20070095742 A KR 20070095742A
- Authority
- KR
- South Korea
- Prior art keywords
- transparent member
- semiconductor device
- solid
- state imaging
- groove portion
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 77
- 238000007789 sealing Methods 0.000 claims abstract description 32
- 238000003384 imaging method Methods 0.000 claims description 122
- 238000000034 method Methods 0.000 claims description 23
- 229920005989 resin Polymers 0.000 abstract description 24
- 239000011347 resin Substances 0.000 abstract description 24
- 238000010521 absorption reaction Methods 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 description 20
- 238000005520 cutting process Methods 0.000 description 18
- 239000000758 substrate Substances 0.000 description 16
- 239000011521 glass Substances 0.000 description 13
- 238000005530 etching Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 5
- 239000012790 adhesive layer Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
본 발명은 반도체 장치를 구성하는 부재의 열팽창 계수의 차이 또는 밀봉 수지의 흡습(吸濕)에 의한 팽창 등에 기인하여 발생하는 응력에 의해 상기 반도체 장치가 구비하는 투명 부재 중 촬상 영역이 형성되어 있는 부분에 대응하는 부분에 크랙이 진행되는 것을 방지하여, 높은 신뢰성을 갖는 반도체 장치를 제공하는 것을 목적으로 한다.
상면에 촬상 영역(29)이 형성된 반도체 소자(28)와, 상기 반도체 소자(28)로부터 소정 길이 이격되어 대향되게 설치된 투명 부재(21)와, 상기 반도체 소자(28)의 단부와 상기 투명 부재(21)의 단면을 밀봉하는 밀봉 부재(25)를 구비한 반도체 장치(20)에 있어서, 상기 투명 부재(21)에 형성되고, 상기 반도체 소자(28)의 상기 촬상 영역(29)의 외측 가장자리의 외측에 대응하는 상기 투명 부재의 단면측의 위치에 홈부(26)가 형성되어 있다.
반도체 소자, 이미지 영역
Description
도 1은 종래의 고체 촬상 장치를 도시한 단면도.
도 2는 도 1에 도시하는 종래의 고체 촬상 장치의 평면도.
도 3은 도 1에 도시하는 종래의 고체 촬상 장치의 문제점을 설명하기 위한 단면도.
도 4는 본 발명의 제1 실시 형태에 따른 고체 촬상 장치의 단면도.
도 5는 도 4에 도시하는 고체 촬상 장치의 평면도.
도 6은 도 4에 도시하는 고체 촬상 장치에 있어서, 투명 부재 크랙의 진행이 홈부에 의해 저지되어 있는 상태를 도시한 단면도.
도 7은 본 발명의 제2 실시 형태에 따른 고체 촬상 장치의 단면도.
도 8은 도 7에 도시하는 고체 촬상 장치에 있어서, 투명 부재 크랙의 진행이 홈부에 의해 저지되어 있는 상태를 도시한 단면도.
도 9는 본 발명의 제3 실시 형태에 따른 고체 촬상 장치의 단면도.
도 10은 도 9에 도시하는 고체 촬상 장치에 있어서, 투명 부재 크랙의 진행이 홈부에 의해 저지되어 있는 상태를 도시한 단면도.
도 11은 본 발명의 실시 형태에 따른 고체 촬상 장치의 제조 방법의 제1 예를 설명하기 위한 제1 도면.
도 12는 본 발명의 실시 형태에 따른 고체 촬상 장치의 제조 방법의 제1 예를 설명하기 위한 제2 도면.
도 13은 본 발명의 실시 형태에 따른 고체 촬상 장치의 제조 방법의 제1 예를 설명하기 위한 제3 도면.
도 14는 본 발명의 실시 형태에 따른 고체 촬상 장치의 제조 방법의 제1 예를 설명하기 위한 제4 도면.
도 15는 본 발명의 실시 형태에 따른 고체 촬상 장치의 제조 방법의 제2 예를 설명하기 위한 도면.
도 16은 본 발명의 실시 형태에 따른 고체 촬상 장치의 제조 방법의 제2 예에 의해 제조된 고체 촬상 장치의 평면도.
<도면의 주요 부분에 대한 부호의 설명>
20, 30, 40 : 고체 촬상 장치 21, 31, 41 : 투명 부재
25 : 밀봉 수지 26, 36, 46 : 홈부
26-1, 36-1, 46-1 : 홈부의 측면 28 : 고체 촬상 소자
29 : 촬상 영역 50 : 절삭 블레이드
60 : 레지스트 61 : 에칭액
본 발명은 반도체 장치에 관한 것이며, 보다 구체적으로는 투명 부재를 구비 한 반도체 장치에 관한 것이다.
CCD(Charge Coupled Device), CMOS(Complementary Metal 0xide Semiconductor)형 이미지 센서 등의 고체 촬상 소자를 유리 등의 투명 부재, 배선기판, 상기 고체 촬상 소자와 상기 배선 기판을 접속하는 배선, 밀봉 수지 등과 함께 패키지 또는 모듈화한 고체 촬상 장치가 종전보다 알려져 있다.
도 1은 종래의 고체 촬상 장치를 도시한 단면도이다. 도 2는 도 1에 도시하는 종래의 고체 촬상 장치의 평면도이다. 도 1은 도 2의 선 X-X에 있어서의 단면도이다.
도 1 및 도 2를 참조하건대, 고체 촬상 장치(10)는 하면에 복수의 외부 접속용 단자(2)가 형성된 배선 기판(4) 상에 고체 촬상 소자(8)가 다이본딩재(16)를 사이에 두고 적재되어 있다. 고체 촬상 소자(8)의 상면에는 다수의 마이크로 렌즈가 설치되는 촬상 영역(9)이 형성되어 있다. 고체 촬상 소자(8)는 본딩와이어(7)에 의해 배선 기판(4)에 접속되어 있다. 또한, 고체 촬상 소자(8)의 상측에는 접착제층(3)을 사이에 두고 유리 등의 투명 부재(1)가 적재되어 있다. 고체 촬상 소자(8) 및 배선 기판(4) 중 본딩와이어(7)가 설치되어 있는 부분과, 투명 부재(1) 및 접착제층(3) 측부의 외주 부분은 밀봉 수지(5)에 의해 밀봉되어 있다. 이와 같이, 고체 촬상 소자(8)는 투명 부재(1) 및 밀봉 수지(5)에 의해 밀봉되어 있다(예컨대, 일본 특허 문헌 1 내지 3 참조).
[특허 문헌 1] 일본 특허 공개 번호 소화 제62-67863호 공보
[특허 문헌 2] 일본 특허 공개 번호 제2000-323692호 공보
[특허 문헌 3] 일본 특허 공개 번호 제2002-16194호 공보
그러나, 도 1에 도시하는 고체 촬상 장치(10)를 구성하는 각 부재의 열팽창계수는 상이하다. 예컨대, 고체 촬상 소자(8)로서 사용되는 실리콘(Si)의 열팽창 계수는 3×10-6/℃이고, 투명 부재(1)로서 사용되는 유리의 열팽창 계수는 7×10-6/℃이며, 밀봉 수지(5)의 열팽창 계수는 8×10-6/℃이고, 배선 기판(4)의 열팽창 계수는 16×10-6/℃이다.
또한, 예컨대, 카메라 모듈 등의 패키지를 배선 기판(4)에 실장하기 위한 리플로우 공정에 있어서, 리플로우로 내의 온도는 260℃에 달한다. 고체 촬상 장치(10)의 신뢰성 시험에서도 열이 가해진다. 또한, 일반 사용에 있어서도 예컨대 하계에는 80℃ 이상의 환경에 놓이는 경우가 있다.
따라서, 이러한 온도 변화가 있는 환경하에서는 각 부재의 열팽창 계수의 차이에 기인하여 열에 의해 각 부재가 팽창 또는 수축하고, 투명 부재(1)가 밀봉 수지(5) 및/또는 배선 기판(4)으로부터 응력을 받는 경우가 있다.
또한, 밀봉 수지(5)가 반도체 장치(10) 외부의 습분(濕分)을 흡수하여 팽창하고, 이것에 의해 투명 부재(1)가 밀봉 수지(5)로부터 응력을 받는 경우가 있다.
그 결과, 도 3에 도시하는 바와 같이, 고체 촬상 장치(10)를 구성하는 부재의 열팽창 계수의 차이 또는 밀봉 수지(5)의 흡습에 의한 팽창 등에 기인하여 발생하는 응력에 의해, 투명 부재(1)의 외주 부분으로부터 크랙(균열)(6)이 발생하는 경우가 있다. 여기서, 도 3은 도 1에 도시하는 종래의 고체 촬상 장치(10)의 문제점을 설명하기 위한 단면도이다.
이러한 크랙(6)이 진행되고, 도 3에 도시하는 바와 같이, 이러한 크랙이 투명 부재(1) 중 촬상 영역(9)이 형성되어 있는 부분에 대응하는 부분에 도달한 경우, 투명 부재(1)의 광의 굴절률이 동일하지 않게 되고, 그 결과, 광의 난반사가 발생하며, 촬상 영역 상에 결상하는 화상에 플레어 등의 이상이 발생하게 된다. 또한, 크랙이 진행됨으로써, 유리 등 투명 부재(1)의 파괴를 초래할 우려도 있다.
본 발명은 상기한 점을 감안하여 이루어진 것으로서, 반도체 장치를 구성하는 부재의 열팽창 계수의 차이 또한 밀봉 수지의 흡습에 의한 팽창 등에 기인하여 발생하는 응력에 의해 상기 반도체 장치가 구비하는 투명 부재 중 촬상 영역이 형성되어 있는 부분에 대응하는 부분에 크랙이 진행되는 것을 방지하여, 높은 신뢰성을 갖는 반도체 장치를 제공하는 것을 본 발명의 목적으로 한다.
상기한 문제점을 해결하기 위하여, 본 발명에 따라 상면에 촬상 영역이 형성된 반도체 소자와, 상기 반도체 소자로부터 소정 길이 이격되어 대향되게 설치된 투명 부재와, 상기 반도체 소자의 단부와 상기 투명 부재의 단면을 밀봉하는 밀봉 부재를 구비한 반도체 장치에 있어서, 상기 투명 부재에 형성되고, 상기 반도체 소자의 상기 촬상 영역의 외측 가장자리의 외측에 대응하는 상기 투명 부재의 단면측에 위치하는 홈부를 구비하는 반도체 장치가 제공된다.
본 발명의 반도체 장치에 있어서, 홈부의 단면은 저면이 평면이며, 측면이 상기 저면으로부터 대략 수직 방향으로 형성된 형상, 대략 V자 형상, 또는, 저면 부분이 만곡면을 갖고, 측면이 상기 저면으로부터 대략 수직 방향으로 형성된 대략 U자 형상을 가지고 있을 수도 있다.
또한, 본 발명의 반도체 장치에 있어서, 홈부는 상기 투명 부재 주요면의 4변 근방에 있어서, 상기 4변을 따라 1 라인씩 형성되어 있을 수도 있다.
이하, 본 발명의 실시 형태에 대해서 설명한다. 설명의 편의상, 우선 도 4 내지 도 10을 참조하여 본 발명의 실시 형태에 관한 반도체 장치에 대해서 설명하고, 계속해서 도 11 내지 도 16을 참조하여 상기 반도체 장치의 제조 방법에 대해서 설명한다.
[반도체 장치]
본 발명에 의한 반도체 장치의 예로서, 고체 촬상 장치를 언급하며 설명한다.
1. 본 발명의 제1 실시 형태에 따른 고체 촬상 장치
본 발명의 제1 실시 형태에 따른 고체 촬장 장치에 대해서, 도 4 내지 도 6을 참조하여 설명한다. 여기서, 도 4는 본 발명의 제1 실시 형태에 따른 고체 촬상 장치의 단면도이며, 도 5는 도 4에 도시하는 고체 촬상 장치의 평면도이다. 도 4는 도 5의 선 X-X에 있어서의 단면도이다. 또한, 도 6은 도 4에 도시하는 고체 촬상 장치에 있어서, 투명 부재 크랙의 진행이 홈부에 의해 저지되어 있는 상태를 도시하는 단면도이다.
도 4 및 도 5를 참조하건대, 본 발명의 제1 실시 형태에 따른 고체 촬상 장 치(20)는 반도체 소자인 고체 촬상 소자(28)가 투명 부재(21), 본딩와이어(27), 배선 기판(24), 밀봉 수지(25) 등과 함께 패키지화(모듈화)되고, 고체 촬상 소자(28)는 투명 부재(21) 및 밀봉 수지(25)에 의해 밀봉되어 있다. 즉, 하면에 복수의 외부 접속용 단자(22)가 형성된 배선 기판(24) 상에, 다이본딩재(19)를 사이에 두고 고체 촬상 소자(28)가 적재 고착되어 있다.
상기 고체 촬상 소자(28) 상면의 수광 소자 영역 상에는 다수의 마이크로 렌즈(집광 렌즈)가 배치된 촬상 영역(29)이 형성되어 있다. 고체 촬상 소자(28)의 전극(도시하지 않음)은 본딩와이어(27)에 의해 배선 기판(24)의 전극(도시하지 않음)에 접속되어 있다.
또한, 고체 촬상 소자(28)의 상측에는 에폭시계 수지로 이루어지는 접착제층(23)을 사이에 두고 상기 고체 촬상 소자(28)로부터 소정의 거리 이격되어 투명 부재(21)가 배치되어 있다. 또한, 접착제층(23)에 있어서는 물론 이러한 재료에 한정되지 않는다. 예컨대, 자외선 경화 접착제 등의 액형 수지일 수도 있다.
이러한 거리를 두고 투명 부재(21)가 배치됨으로써 고체 촬상 소자(28) 사이에 형성되는 공간에는 공기가 존재한다. 상기 공기와 마이크로 렌즈(29) 굴절률의 차에 의해, 투명 부재(21)를 통해 입사된 광은 고체 촬상 소자(28)의 주요면(main surface)에 형성되어 있는 수광 소자(포토 다이오드)부에 유효하게 입사된다.
또한, 고체 촬상 소자(28)를 구성하는 반도체 기판으로서는 실리콘(Si) 등을 이용할 수 있고, 또한 투명 부재(21)로서는 유리, 투명 플라스틱, 수정, 석영 혹은 사파이어 등을 이용할 수 있지만, 이들의 예에 한정되지 않는다.
또한, 상기 고체 촬상 소자(28) 및 배선 기판(24)의 본딩와이어(27) 배치부에는 상기 투명 부재(21)의 상면(고체 촬상 소자(28)에 대향하는 면과 반대의 면)과 동등한 높이로 밀봉 수지(25)가 피복되어 있다.
밀봉 수지(25)로서는, 예컨대 실리콘계 수지, 아크릴계 수지 혹은 에폭시계 수지 등을 이용할 수 있지만, 이들의 예에 한정되지 않는다.
본 실시예에 있어서는 이러한 구성에 있어서, 판 형상의 투명 부재(21) 주요면의 4변 근방에 있어서, 상기 4변을 따라 홈부(26)가 형성되어 있다(도 5 참조).
본 예에서는 도 4에 도시하는 바와 같이, 홈부(26)의 단면은 저면이 평면이고, 측면이 상기 저면으로부터 대략 수직 방향으로 형성된 형상을 갖는다. 홈부(26)의 투명 부재(21)의 중심측에 위치하는 측면(26-1)이 촬상 영역(29)의 외측 가장자리와 동일한 위치 또는 외측에 위치하도록 홈부(26)는 형성되어 있다. 홈부(26)의 폭(도 4에 있어서의 좌우 방향의 길이)은 예컨대, 약 0.05 내지 0.2 mm로 설정할 수 있다. 단, 홈부(26)가 촬상 영역(29)이 형성되어 있는 부분에 대응하는 부분에 가까우면 가까울수록 투명 부재(21)를 투과하는 사광(斜光)이 상기 홈부(26)의 형성에 의해 촬상 영역(29)에 입사되지 않는 경우가 있기 때문에, 이것을 고려하여 홈부(26)의 형성 위치를 정하는 것이 바람직하다. 또한, 중심 방향으로부터의 입사광에 대해서는 측면(26-1)에서 반사하여 산란광이 되며, 이 산란광이 촬상 영역에 입사함으로써 플레어 등, 화상에 영향을 미치는 경우가 있다. 이것에 대하여 홈부 측면은 반사 방지 처리, 예컨대, 조면화, 반사 방지막 처리, 흑색 처리 등을 실시할 수도 있다.
또한, 투명 부재(21)의 두께(도 4에 있어서의 상하 방향의 길이)는 고체 촬상 소자(28) 및 투명 부재(21) 자신의 특성에도 연관되지만, 메가픽셀 타입의 것으로서는 통상은 약 0.3 내지 1.5 mm이며, 홈부(26)의 깊이(도 4에 있어서의 상하 방향의 길이)는 상기 투명 부재(21) 두께의 대략 50 내지 90%로 설정할 수도 있다.
그런데, 상기 고체 촬상 소자(28)로서 사용되는 실리콘(Si)의 열팽창 계수는 3×10-6/℃이고, 투명 부재(21)로서 사용되는 유리의 열팽창 계수는 7×10-6/℃이며, 또한 밀봉 수지(25)의 열팽창 계수는 8×10-6/℃이고, 또한, 배선 기판(24)의 열팽창 계수는 16×10-6/℃이다.
투명 부재(21), 밀봉 수지(25) 및 고체 촬상 소자(28)가 열에 의해 팽창하고, 전술한 각 부재의 열팽창 계수의 차이에 기인하여 투명 부재(21)가 밀봉 수지(25) 및 배선 기판(24)으로부터 응력을 받고, 또한, 밀봉 수지(25)가 반도체 장치(20) 외부의 습분을 흡수하여 팽창하고, 이것에 의해 투명 부재(21)가 밀봉 수지(25)로부터 응력을 받는 경우가 있다.
이러한 반도체 장치(20)를 구성하는 부재의 열팽창 계수의 차이 또는 밀봉 수지(29)의 흡습에 의한 팽창 등에 기인하여 발생하는 응력에 의해, 도 6에 도시하는 바와 같이 투명 부재(21)의 외주 부분으로부터 크랙(균열)(27)이 발생하는 경우가 있다.
그러나, 본 실시예에서는 판 형상의 투명 부재(21) 주요면의 4변 근방에 있어서, 상기 4변을 따라 홈부(26)가 형성되어 있다. 따라서, 크랙(27)이 발생하여 도 도 6에 도시하는 바와 같이, 상기 크랙(27)의 진행을 홈부(26)(도 6에 도시하는 예에서는 홈부(26)의 하부 각부)에 의해 정지시킬 수 있다.
특히, 본 예에서는 홈부(26)의 투명 부재(21)의 중심측에 위치하는 측면(26-1)이 촬상 영역(29)의 외측 가장자리와 동일한 위치 또는 외측에 위치하도록, 홈부(26)가 형성되어 있기 때문에, 크랙(27)이 투명 부재(21) 중 촬상 영역(29)이 형성되어 있는 부분에 대응하는 부분에까지 진행되는 것을 회피할 수 있다. 따라서, 투명 부재(21)의 광의 굴절률에 영향을 주지 않고, 렌즈 효과가 대폭 저하되어 화상의 품질이 저하되는 것을 방지할 수 있다. 또한, 유리 등의 투명 부재(21)의 파괴를 방지할 수 있다. 따라서, 고체 촬상 장치(20)의 신뢰성을 향상시킬 수 있다.
또한, 전술한 예에서는 홈부(26)는 판 형상의 투명 부재(21) 주요면의 4변 근방에 있어서, 상기 4변을 따라 1 라인씩 형성되어 있는 예를 설명하였지만, 본 발명은 이것에 한정되지 않는다. 홈부(26)를 상기 4변을 따라 복수 라인을 형성할 수도 있다.
2. 본 발명의 제2 실시 형태에 따른 고체 촬상 장치
다음에, 본 발명의 제2 실시 형태에 따른 고체 촬상 장치에 대해서 도 7 및 도 8을 참조하여 설명한다. 여기서, 도 7은 본 발명의 제2 실시 형태에 따른 고체 촬상 장치의 단면도이며, 도 8은 도 7에 도시하는 고체 촬상 장치에 있어서, 투명 부재 크랙의 진행이 홈부에 의해 저지되어 있는 상태를 도시하는 단면도이다. 또한, 이하의 설명에 있어서, 도 4 내지 도 6을 참조하여 설명한 부분과 동일한 부분에는 동일한 부호를 붙여 그 설명을 생략한다.
전술한 제1 실시 형태에서는 홈부(26)의 단면은 저면이 평면이며, 측면이 상기 저면으로부터 대략 수직 방향으로 형성된 형상을 갖고, 또한, 홈부(26)의 투명 부재(21)의 중심측에 위치하는 측면(26-1)이 촬상 영역(29)의 외측 가장자리와 동일한 위치 또는 외측에 위치하도록 홈부(26)는 형성되어 있다. 그러나, 본 발명은 이 예에 한정되지 않고, 도 7에 도시하는 구조를 가질 수도 있다.
도 7을 참조하건대, 본 발명의 제2 실시 형태에 따른 고체 촬상 장치(30)에서는 판 형상의 투명 부재(31) 주요면의 4변 근방에 있어서, 상기 4변을 따라 형성되어 있는 홈부(36)의 단면은 V자 형상을 갖는다. 상기 V자 형상을 형성하는 측면(36-1)과 투명 부재(31)의 주요면이 접하고 있는 부분(도 7에 있어서 화살표로 나타내는 부분)이 촬상 영역(29)의 외측 가장자리와 동일한 위치 또는 외측에 위치하도록 홈부(36)가 형성되어 있다.
따라서, 본 예에 있어서도 도 8에 도시하는 바와 같이, 크랙(37)이 발생하여도 상기 크랙(37)의 진행을 홈부(36), 보다 구체적으로는 홈부(36) 단면의 V자 형상을 형성하는 측면끼리가 접촉하는 부분에서 정지시킬 수 있다.
본 예에 있어서도 상기 V자 형상을 형성하는 측면 중 투명 부재(31)의 중심측에 위치하는 측면(36-1)과 투명 부재(31)의 주요면이 접하고 있는 부분이 촬상 영역(29)의 외측 가장자리와 동일한 위치 또는 외측에 위치하도록 홈부(36)는 형성되어 있기 때문에, 크랙(37)이 투명 부재(31) 중 촬상 영역(29)이 형성되어 있는 부분에 대응하는 부분에까지 진행되는 것을 회피할 수 있다. 따라서, 투명 부재(31)의 광의 굴절률에 영향을 주지 않고, 렌즈 효과가 대폭 저하되어 화상의 품 질이 저하되는 것을 방지할 수 있다. 또한, 유리 등의 투명 부재(31)의 파괴를 방지할 수 있다. 따라서, 고체 촬상 장치(30)의 신뢰성을 향상시킬 수 있다.
또한, 본 예에 있어서도 홈부(36)는 판 형상의 투명 부재(21) 주요면의 4변근방에 있어서, 상기 4변을 따라 복수 라인 형성되어 있을 수도 있다.
3. 본 발명의 제3 실시 형태에 따른 고체 촬상 장치
다음에, 본 발명의 제3 실시 형태에 따른 고체 촬상 장치에 대해서 도 9 및 도 10을 참조하여 설명한다. 여기서, 도 9는 본 발명의 제3 실시 형태에 따른 고체 촬상 장치의 단면도이며, 도 10은 도 9에 도시하는 고체 촬상 장치에 있어서, 투명 부재 크랙의 진행이 홈부에 의해 저지되어 있는 상태를 도시하는 단면도이다. 또한, 이하의 설명에 있어서, 도 4 내지 도 6을 참조하여 설명한 부분과 동일한 부분에는 동일한 부호를 붙여 그 설명을 생략한다.
전술한 제1 실시 형태에서는 홈부(26)의 단면은 저면이 평면이며, 측면이 상기 저면으로부터 대략 수직 방향으로 형성된 형상을 갖고, 또한, 홈부(26)의 투명 부재(21)의 중심측에 위치하는 측면(26-1)이 촬상 영역(29)의 외측 가장자리와 동일한 위치 또는 외측에 위치하도록 홈부(26)는 형성되어 있으며, 제2 실시 형태에서는 홈부(36)의 단면은 V자 형상을 갖고, 상기 V자 형상을 형성하는 측면(36-1)과 투명 부재(31)의 주요면이 접하고 있는 부분이 촬상 영역(29)의 외측 가장자리와 동일한 위치 또는 외측에 위치하도록 홈부(36)는 형성되어 있다. 그러나, 본 발명은 이 예에 한정되지 않고, 도 9에 도시하는 구조를 가질 수도 있다.
도 9를 참조하건대, 본 발명의 제3 실시 형태에 따른 고체 촬상 장치(40)에 서는 판 형상의 투명 부재(31) 주요면의 4변 근방에 있어서, 상기 4변을 따라 형성되어 있는 홈부(46)의 단면은 U자 형상, 즉, 저면 부분이 만곡면이며, 측면이 상기 저면으로부터 대략 수직 방향으로 형성된 형상을 갖는다. 또한, 상기 측면 중 투명 부재(41)의 중심측에 위치하는 측면(46-1)과 투명 부재(41)의 주요면이 접하고 있는 부분(도 9에 있어서 화살표로 나타내는 부분)이 촬상 영역(29)의 외측 가장자리와 동일한 위치 또는 외측에 위치하도록 홈부(46)는 형성되어 있다.
따라서, 본 예에 있어서도 도 10에 도시하는 바와 같이, 크랙(47)이 발생하여도 상기 크랙(47)의 진행을 홈부(46), 보다 구체적으로는, 홈부(46) 단면의 상기 측면과 상기 저면 부분이 접촉하는 부분에서 정지시킬 수 있다.
본 예에 있어서도 상기 측면(46-1)과 투명 부재(41)의 주요면이 접하고 있는 부분이, 촬상 영역(29)의 외측 가장자리와 동일한 위치 또는 외측에 위치하도록 홈부(46)는 형성되어 있기 때문에, 크랙(47)이 투명 부재(41) 중 촬상 영역(29)이 형성되어 있는 부분에 대응하는 부분에까지 진행되는 것을 회피할 수 있다. 따라서, 투명 부재(41)의 광의 굴절률에 영향을 주지 않고, 렌즈 효과가 대폭 저하되어 화상의 품질이 저하되는 것을 방지할 수 있다. 또한, 유리 등의 투명 부재(41)의 파괴를 방지할 수 있다. 따라서, 고체 촬상 장치(40)의 신뢰성을 향상시킬 수 있다.
또한, 본 예에 있어서도 홈부(46)는 판 형상의 투명 부재(41) 주요면의 4변근방에 있어서, 상기 4변을 따라 복수 라인을 형성할 수도 있다.
[반도체 장치의 제조 방법]
다음에, 전술한 고체 촬상 장치의 제조 방법을 설명한다.
1. 고체 촬상 장치의 제조 방법의 제1 예
전술한 고체 촬상 장치(20, 30 및 40)의 제조 방법의 제1 예에 대해서 도 11내지 도 14를 참조하여 설명한다. 여기서, 도 11 내지 도 14는 본 발명의 실시 형태에 따른 고체 촬상 장치 제조 방법의 제1 예를 설명하기 위한 제1 도면 내지 제4 도면이다. 이하에서는 고체 촬상 장치(20)의 제조 방법의 예를 설명한다.
도 11(a)을 참조하건대, 우선, 직사각형의 유리판으로 이루어지는 투명 기판(210)을 폭(날 두께)이 예컨대, 약 0.05 내지 0.2 mm인 절삭 블레이드(50)를 이용하여 절결하고, 홈부(26)를 형성한다. 여기서 이용하는 절삭 블레이드(50)는 후술하는 도 11(b)에 도시하는 투명 기판(210)의 절단 처리에 이용하는 절삭 블레이드와 동일한 것이다.
홈부(26)는 도 11(b)에 도시하는 투명 기판(210)의 절단 처리에 의해 개별화된 투명 부재(21) 주요면의 4변 근방에 있어서 상기 4변을 따라 배치되도록 형성된다(도 5 참조).
투명 기판(210)의 두께(도 4에 있어서의 상하 방향의 길이)는 고체 촬상 소자(28)(도 4 참조) 및 투명 부재(21)(도 4 참조)의 특성에도 연관되지만, 메가픽셀 타입인 것에서는 통상은 약 0.3 내지 1.5 mm이며, 홈부(26)를 형성하기 위한 절삭 블레이드(50)에 의한 절결 깊이는, 상기 투명 기판(210) 두께의 대략 50 내지 90%로 설정할 수도 있다.
또한, 절삭 블레이드(50)의 단면은 저면이 평면이며, 측면이 상기 저면으로부터 대략 수직 방향으로 형성된 형상을 갖고, 이것에 대응한 단면 형상을 갖는 홈 부(26)가 형성된다.
또한, 투명 기판(210)에 있어서의 홈부(26)의 형성 개소는 도 4를 참조하여 설명한 바와 같이, 홈부(26)의 투명 부재(21)의 중심측에 위치하는 측면(26-1)이 촬상 영역(29)의 외측 가장자리와 동일한 위치 또는 외측에 위치하도록 선택된다.
또한, 전술한 바와 같이, 고정 촬상 장치(30)의 경우는 홈부(36)의 단면은 V 자 형상이며, 이 경우는 단면이 V자 형상의 절삭 블레이드를 이용하여 홈부(36)를 형성할 수도 있다. 또한, 고정 촬상 장치(40)의 경우는 홈부(46)의 단면은 U자 형상이며, 이 경우는 단면이 U자 형상의 절삭 블레이드를 이용하여 홈부(46)를 형성할 수도 있다.
계속해서, 도 11(b)에 도시하는 바와 같이, 도 11(a)에 도시하는 처리에 있어서 이용한 절삭 블레이드(50)를 이용하여 인접하는 홈부(26) 사이를 관통하도록 투명 기판(210)을 절단하고, 후술하는 공정에서 고체 촬상 소자(28)에 고착할 수 있는 크기로 개편화하며, 양측부에 상기 홈부(26)가 형성된 투명 부재(21)를 복수 형성한다.
계속해서, 도 12(c)에 도시하는 바와 같이, 배선 기판(24) 상에 다이본딩재(19)를 사이에 두고 고체 촬상 소자(28)를 적재 고착한다.
그런 후에, 도 12(d)에 도시하는 바와 같이, 도 11(b)에 도시하는 공정에서 형성된 투명 부재(21)를 배선 기판(24) 상에 탑재된 고체 촬상 소자(28)의 수광면 상에, 에폭시계 수지로 이루어지는 접착제층(23)을 사이에 두고 상기 고체 촬상 소자(28)로부터 소정의 거리 이격되어 적재하여 고착한다. 또한, 접착제층(23)에 있 어서는 물론 이러한 재료에 한정되지 않고, 예컨대 자외선 경화 접착제를 이용할 수 있다. 접착제층(23)은 미리 유리측에 형성되어 있을 수도 있다.
계속해서, 도 13(e)에 도시하는 바와 같이, 본딩와이어(27)에 의해 고체 촬상 소자(28)의 전극과 배선 기판(24) 상의 전극을 접속한다.
이런 후, 도 13(f)에 도시하는 바와 같이, 고체 촬상 소자(28), 투명 부재(21), 본딩와이어(27), 배선 기판(24)을 밀봉 수지(25)에 의해 밀봉한다. 또한, 이 때, 투명 부재(21)의 표면은 노출해야 하기 때문에, 상기 표면을 릴리스 필름(51)에 의해 억제하여 주지의 다이(52)를 이용한 트랜스퍼 몰드법에 의해 밀봉한다.
계속해서, 도 14(g)에 도시하는 바와 같이, 배선 기판(24)의 다른 쪽 주요면에 땜납 볼 등, 외부 접속용 단자(22)를 형성한다. 그런 후, 도 14(h)에 도시하는 바와 같이, 다이싱 블레이드(55)를 이용하여 개편화 처리를 실시하며, 도 4에 도시하는 고체 촬상 장치(20)가 완성된다.
2. 고체 촬상 조치 제조 방법의 제2 예
전술한 고체 촬상 장치(20, 30 및 40)의 제조 방법의 제1 예에서는 절삭 블레이드(50)를 이용하여 투명 기판(210)에 홈부(26)를 형성하였지만, 제2 예에서는 에칭에 의해 홈부(26)를 형성한다. 이것에 대해서 도 15를 참조하여 설명한다. 여기서, 도 15는 본 발명의 실시 형태에 따른 고체 촬상 장치의 제조 방법의 제2 예를 설명하기 위한 도면이다.
도 15(a)를 참조하건대, 우선, 투명 기판(210)의 표면에 레지스트(60)를 도 포한다. 또한, 후술하는 도 15(b) 및 도 15(c)에 도시하는 공정을 거쳐 형성되는 홈부(26)가 형성되야 하는 개소를 노광하여 개구한다.
즉, 도 15(c)에 도시하는 투명 기판(210)의 절단 처리에 의해 개별화된 투명 부재(21) 주요면의 4변 근방에 있어서 상기 4변을 따르도록 프레임형으로, 또한, 도 4를 참조하여 설명한 바와 같이 홈부(26)의 투명 부재(21)의 중심측에 위치하는 측면(26-1)이 촬상 영역(29)의 외측 가장자리와 동일한 위치 또는 외측에 위치하 도록 폭이 약 0.05 내지 0.2 mm의 홈부(26)의 위치를 설정하여, 상기 홈부(26)에 위치하는 레지스트를 노광하여 개구한다.
계속해서, 도 15(b)에 도시하는 바와 같이, 불화수소산 등의 에칭액을 이용하여 투명 기판(210)을 에칭하고, 홈부(26)를 형성한다. 여기서, 전술한 바와 같이 투명 기판(210)의 두께(도 4에 있어서의 상하 방향의 길이)는 고체 촬상 소자(28)(도 4 참조) 및 투명 부재(21)(도 4 참조)의 특성에도 연관되지만, 메가픽셀 타입의 것에서는 통상은 약 0.3 내지 1.5 mm이며, 홈부(26)를 형성하기 위한 에칭량은 상기 투명 기판(210) 두께의 대략 50 내지 90%로 설정할 수도 있다.
그런 후, 도 15(c)에 도시하는 바와 같이, 절삭 블레이드(50)를 이용하여 인접하는 홈부(26) 사이를 관통하도록 투명 기판(210)을 절단하고, 후의 공정에 있어서 고체 촬상 소자(28)에 고착할 수 있는 크기로 개편화하여 양측부에 상기 홈부(26)가 형성된 투명 부재(21)를 복수 형성한다.
이후는 고체 촬상 조치 제조 방법의 제1 예의 경우와 동일한 공정, 즉 도 12내지 도 14에 도시하는 공정과 동일한 공정이 행해져 고체 촬상 장치(20)가 완성된 다.
도 16은 본 발명의 실시 형태에 따른 고체 촬상 장치 제조 방법의 제2 예에 의해 제조된 고체 촬상 장치의 평면도이다. 고체 촬상 장치 제조 방법의 제2 예에서는 절삭 블레이드(50)를 이용하여 투명 기판(210)에 홈부(26)를 형성하는 고체 촬상 장치 제조 방법의 제1 예와 다르며, 에칭에 의해 홈부(26)를 형성하고 있다. 따라서, 투명 부재(21)의 주요면에 있어서, 상기 주요면의 4변을 따라 형성된 4개의 홈부(26)가 교차하지 않고, 용이하게 프레임형으로 홈부(26)를 형성할 수 있다.
이상, 본 발명의 실시 형태에 대해서 상세히 설명하였지만, 본 발명은 특정한 실시 형태에 한정되는 것이 아니고, 특허청구의 범위에 기재된 본 발명의 요지의 범위 내에서 여러 가지의 변형 및 변경이 가능하다.
예컨대, 전술한 실시 형태에 있어서는 투명 부재에 있어서의 홈부를 절삭 블레이드를 이용하여 형성하는 경우 및 에칭에 의해 형성하는 경우를 설명하였지만, 홈부의 형성 방법은 이것에 한정되지 않는다. 예컨대, 유리 또는 플라스틱 등의 투명 부재의 재료를 상기 홈부에 대응한 형상을 갖는 틀에 유입시켜, 몰드 성형에 의해 상기 홈부를 갖는 투명 부재를 형성할 수도 있다.
또한, 전술한 실시 형태에 있어서는 본 발명의 반도체 장치로서 고체 촬상 장치를, 또한, 상기 반도체 장치의 구성 요소인 반도체 소자로서 고체 촬상 소자를 예로서 설명하였지만, 본 발명은 이것에 한정되는 것은 아니다. 반도체 소자는 이미지 센서와 같은 고체 촬상 소자에 한정되지 않고, 예컨대, 유리가 이용되는 지문센서를 반도체 소자로서 이용할 수도 있다. 또한, 반도체 장치로서는 반도체 소자 를 투명 부재 등으로 밀봉하여 패키지 또는 모듈화한 반도체 장치이면 상기에 한정되지 않고, 예컨대, 광모듈이나 EPROM(Erasable Programmable Read Only Memory) 등의 반도체 장치에 본 발명을 적용할 수 있다.
이상의 설명에 관하여, 또한 이하의 항을 개시한다.
(부기 1)
상면에 촬상 영역이 형성된 반도체 소자와,
상기 반도체 소자로부터 소정 길이 이격되어 대향되게 설치된 투명 부재와,
상기 반도체 소자의 단부와 상기 투명 부재의 단면을 밀봉하는 밀봉 부재와,
상기 투명 부재에 형성되고, 상기 반도체 소자의 상기 촬상 영역의 외측 가장자리의 외측에 대응하는 상기 투명 부재의 단면측에 위치하는 홈부를 구비하는 것인 반도체 장치.
(부기 2)
부기 1에 기재한 반도체 장치로서,
상기 홈부의 단면은 저면이 평면이며, 측면이 상기 저면으로부터 대략 수직 방향으로 형성된 형상인 것을 특징으로 하는 반도체 장치.
(부기 3)
부기 2에 기재한 반도체 장치로서,
상기 홈부의 일측면은 상기 투명 부재의 중심측에 위치하고, 그 위치는 상기 반도체 소자의 상기 촬상 영역의 외측 가장자리와 동일한 위치 또는 그 외측에 위치하고 있는 것을 특징으로 하는 반도체 장치.
(부기 4)
부기 2 또는 부기 3에 기재한 반도체 장치로서,
상기 홈부의 폭은 약 0.05 내지 0.2 mm인 것을 특징으로 하는 반도체 장치.
(부기 5)
부기 1에 기재한 반도체 장치에 있어서,
상기 홈부의 단면은 대략 V자 형상을 포함하는 것을 특징으로 하는 반도체 장치.
(부기 6)
부기 5에 기재한 반도체 장치로서,
상기 홈부의 측면의 부분은 V자 형상의 단면을 형성하고, 상기 홈부의 측면은 상기 투명 부재의 중심측에 위치하는 측면인 상기 부분과 상기 투명 부재의 주요면과 서로 접하며, 그리고
상기 부분은 상기 반도체 소자의 상기 촬상 영역의 외측 가장자리와 동일한 위치 또는 그 외측에 위치하고 있는 것을 특징으로 하는 반도체 장치.
(부기 7)
부기 1에 기재한 반도체 장치로서,
상기 홈부의 단면은 저면 부분이 만곡면을 갖고, 측면이 상기 저면으로부터 대략 수직 방향으로 형성된 대략 U자 형상을 포함하는 것을 특징으로 하는 반도체 장치.
(부기 8)
부기 7항에 기재한 반도체 장치로서,
상기 홈부의 단면의 부분은 그 단면이 대략 U자 형상이며, 상기 홈부의 측면은 상기 투명 부재의 중심측에 위치하는 측면인 상기 부분과 상기 투명 부재의 주요면과 서로 접하며, 그리고
상기 부분은 상기 반도체 소자의 상기 촬상 영역의 외측 가장자리와 동일한 위치 또는 그 외측에 위치하고 있는 것을 특징으로 하는 반도체 장치.
(부기 9)
부기 1 내지 부기 8 중 어느 하나에 기재한 반도체 장치로서,
상기 홈부의 깊이는 상기 투명 부재의 두께의 대략 50 내지 90%인 것을 특징으로 하는 반도체 장치.
(부기 10)
부기 1 내지 부기 9 중 어느 하나에 기재한 반도체 장치로서,
상기 홈부는 상기 투명 부재의 주요면의 4변 근방에, 상기 4변을 따라 1 라인씩 형성되어 있는 것을 특징으로 하는 반도체 장치.
(부기 11)
부기 1 내지 부기 9 중 어느 하나에 기재한 반도체 장치로서,
상기 홈부는 상기 투명 부재의 주요면의 4변 근방에, 상기 4변을 따라 복수 형성되어 있는 것을 특징으로 하는 반도체 장치.
(부기 12)
부기 1 내지 부기 11 중 어느 하나에 기재한 반도체 장치로서,
상기 홈부는 절삭 블레이드를 이용한 절결에 의해 형성되고, 상기 홈부의 단면은 상기 절삭 블레이드의 단면 형상에 대응한 형상인 것을 특징으로 하는 반도체 장치.
(부기 13)
부기 1 내지 부기 11 중 어느 하나에 기재한 반도체 장치로서,
상기 홈부는 상기 투명 부재의 에칭에 의해 형성되는 것을 특징으로 하는 반도체 장치.
본 발명에 의하면, 반도체 장치를 구성하는 부재의 열팽창 계수의 차이 또는 밀봉 수지의 흡습에 의한 팽창 등에 기인하여 발생하는 응력에 의해 상기 반도체 장치가 구비하는 투명 부재 중, 촬상 영역이 형성되어 있는 부분에 대응하는 부분에 크랙이 진행되는 것을 방지하여, 높은 신뢰성을 갖는 반도체 장치를 제공할 수 있다.
Claims (10)
- 상면에 촬상 영역이 형성된 반도체 소자와,상기 반도체 소자로부터 소정 길이 이격되어 대향되게 설치된 투명 부재와,상기 반도체 소자의 단부와 상기 투명 부재의 단면을 밀봉하는 밀봉 부재를구비한 반도체 장치에 있어서,상기 투명 부재에 형성되고, 상기 반도체 소자의 상기 촬상 영역의 외측 가장자리의 외측에 대응하는 상기 투명 부재의 단면측에 위치하는 홈부를 구비하는 것인 반도체 장치.
- 제1항에 있어서,상기 홈부의 단면은 저면이 평면이며, 측면이 상기 저면으로부터 대략 수직 방향으로 형성된 형상인 것을 특징으로 하는 반도체 장치.
- 제2항에 있어서,상기 홈부에 형성되고 상기 투명 부재의 중심측에 위치하는 측면은 상기 반도체 소자의 상기 촬상 영역의 외측 가장자리와 동일한 위치 또는 외측에 위치하고 있는 것을 특징으로 하는 반도체 장치.
- 제2항 또는 제3항에 있어서,상기 홈부의 폭은 약 0.05 내지 0.2 mm인 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서,상기 홈부의 단면은 대략 V자 형상으로 된 것을 특징으로 하는 반도체 장치.
- 제5항에 있어서,상기 V자 형상의 단면을 형성하는 상기 홈부의 측면 중 상기 투명 부재의 중심측에 위치하는 측면과 상기 투명 부재의 주요면이 접하고 있는 부분은 상기 반도체 소자의 상기 촬상 영역의 외측 가장자리와 동일한 위치 또는 외측에 위치하고 있는 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서,상기 홈부의 단면은 저면 부분이 만곡면으로 되고, 측면이 상기 저면으로부터 대략 수직 방향으로 형성된 대략 U자 형상으로 된 것을 특징으로 하는 반도체 장치.
- 제7항에 있어서,상기 대략 U자 형상의 단면을 형성하는 상기 홈부의 측면 중 상기 투명 부재의 중심측에 위치하는 측면과 상기 투명 부재의 주요면이 접하고 있는 부분은 상기 반도체 소자의 상기 촬상 영역의 외측 가장자리와 동일한 위치 또는 외측에 위치하 고 있는 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서,상기 홈부의 깊이는 상기 투명 부재의 두께의 대략 50 내지 90%인 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서,상기 홈부는 상기 투명 부재의 주요면의 4변 근방에서, 상기 4변을 따라 1 라인씩 형성되어 있는 것을 특징으로 하는 반도체 장치.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2006-00079062 | 2006-03-22 | ||
JP2006079062A JP4838609B2 (ja) | 2006-03-22 | 2006-03-22 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070095742A true KR20070095742A (ko) | 2007-10-01 |
KR100824514B1 KR100824514B1 (ko) | 2008-04-22 |
Family
ID=38532957
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060085022A KR100824514B1 (ko) | 2006-03-22 | 2006-09-05 | 반도체 장치 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20070222875A1 (ko) |
JP (1) | JP4838609B2 (ko) |
KR (1) | KR100824514B1 (ko) |
CN (1) | CN101043042B (ko) |
TW (1) | TWI340462B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140029162A (ko) * | 2012-08-28 | 2014-03-10 | 소니 주식회사 | 반도체 장치 및 반도체 장치의 제조 방법 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7873760B2 (en) * | 2005-11-11 | 2011-01-18 | Versteeg William C | Expedited digital signal decoding |
JP2013055160A (ja) * | 2011-09-01 | 2013-03-21 | Canon Inc | 光透過性部材、光学装置およびそれらの製造方法 |
JP2013143520A (ja) * | 2012-01-12 | 2013-07-22 | Sony Corp | 撮像装置および撮像装置の製造方法 |
US9608029B2 (en) * | 2013-06-28 | 2017-03-28 | Stmicroelectronics Pte Ltd. | Optical package with recess in transparent cover |
US10976205B2 (en) * | 2015-09-30 | 2021-04-13 | Hitachi Automotive Systems, Ltd. | Dynamic quantity measuring apparatus having a strain sensor disposed in a groove |
CN110337804A (zh) * | 2017-04-12 | 2019-10-15 | 宁波舜宇光电信息有限公司 | 摄像模组及其模塑感光组件和制造方法以及电子设备 |
CN107968908A (zh) * | 2017-12-19 | 2018-04-27 | 广东欧珀移动通信有限公司 | 摄像头及具有其的电子设备 |
US11011576B2 (en) * | 2018-06-28 | 2021-05-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Resistive random access memory device |
US11601575B2 (en) | 2018-09-14 | 2023-03-07 | Gopro, Inc. | Electrical connectivity between detachable components |
CN111131663B (zh) * | 2018-10-31 | 2021-12-24 | 中芯集成电路(宁波)有限公司 | 感光组件及其形成方法、镜头模组、电子设备 |
CN110797450A (zh) * | 2019-10-29 | 2020-02-14 | 长春希龙显示技术有限公司 | 基于模压技术的表面一致性封装led显示单元 |
JP2022189647A (ja) * | 2021-06-11 | 2022-12-22 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置および電子機器 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03203353A (ja) * | 1989-12-29 | 1991-09-05 | Nec Corp | 半導体装置のパッケージ |
US6492699B1 (en) * | 2000-05-22 | 2002-12-10 | Amkor Technology, Inc. | Image sensor package having sealed cavity over active area |
JP4313503B2 (ja) * | 2000-06-29 | 2009-08-12 | 京セラ株式会社 | 半導体装置 |
WO2004032274A1 (ja) * | 2002-10-03 | 2004-04-15 | Fujikura Ltd. | 電極基板、光電変換素子、導電性ガラス基板およびその製造方法、並びに色素増感太陽電池 |
JP2005109092A (ja) * | 2003-09-30 | 2005-04-21 | Konica Minolta Opto Inc | 固体撮像装置及び該固体撮像装置を備えた撮像装置 |
US7476955B2 (en) * | 2004-01-06 | 2009-01-13 | Micron Technology, Inc. | Die package having an adhesive flow restriction area |
US7129149B1 (en) * | 2004-06-07 | 2006-10-31 | Integrated Device Technology, Inc. | Method for forming shallow trench isolation structure with anti-reflective liner |
JP4382030B2 (ja) * | 2005-11-15 | 2009-12-09 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
-
2006
- 2006-03-22 JP JP2006079062A patent/JP4838609B2/ja not_active Expired - Fee Related
- 2006-08-08 US US11/500,439 patent/US20070222875A1/en not_active Abandoned
- 2006-08-09 TW TW095129196A patent/TWI340462B/zh not_active IP Right Cessation
- 2006-08-29 CN CN2006101257314A patent/CN101043042B/zh not_active Expired - Fee Related
- 2006-09-05 KR KR1020060085022A patent/KR100824514B1/ko active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140029162A (ko) * | 2012-08-28 | 2014-03-10 | 소니 주식회사 | 반도체 장치 및 반도체 장치의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
TW200737504A (en) | 2007-10-01 |
CN101043042A (zh) | 2007-09-26 |
TWI340462B (en) | 2011-04-11 |
KR100824514B1 (ko) | 2008-04-22 |
CN101043042B (zh) | 2012-08-22 |
JP2007258936A (ja) | 2007-10-04 |
JP4838609B2 (ja) | 2011-12-14 |
US20070222875A1 (en) | 2007-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100824514B1 (ko) | 반도체 장치 | |
US7083999B2 (en) | Optical device, method of manufacturing the same, optical module, circuit board and electronic instrument | |
JP4382030B2 (ja) | 半導体装置及びその製造方法 | |
US7616250B2 (en) | Image capturing device | |
US7494292B2 (en) | Image sensor module structure comprising wire bonding package and method of manufacturing the image sensor module structure | |
JP5218058B2 (ja) | 半導体装置およびその製造方法 | |
US8411197B2 (en) | Image pickup device and production method thereof | |
US7884875B2 (en) | Camera module having lower connection portions defining a chip region and engaging upper connection portions of a lens structure and method of fabricating the same | |
KR100730726B1 (ko) | 카메라 모듈 | |
US20100155917A1 (en) | Semiconductor device and method for fabricating the same | |
KR20060092079A (ko) | 반도체 장치 및 그 제조 방법 | |
US20090085139A1 (en) | Solid-state image sensing device and method for manufacturing the same | |
US12044884B2 (en) | Solder reflow compatible connections between optical components | |
US20080272473A1 (en) | Optical device and method of manufacturing the same | |
CN111316149A (zh) | 具有单侧耦合的光子芯片的混合集成 | |
JP7449920B2 (ja) | 半導体装置 | |
JP4271993B2 (ja) | 光モジュール | |
JP4219943B2 (ja) | 固体撮像装置 | |
JP6127747B2 (ja) | 赤外線センサ、及び、赤外線センサの製造方法 | |
JP2006267154A (ja) | 光デバイス及び光監視用デバイス | |
US10809621B2 (en) | Process for the exposure of a region on one face of an electronic device | |
KR20210080718A (ko) | 반도체 패키지 | |
KR20200118667A (ko) | 이미지 센서 패키지, 모듈, 및 그 제조 방법 | |
JP2004335628A (ja) | 光電変換装置の製造方法及び光電変換装置 | |
US20090212400A1 (en) | Semiconductor device and manufacturing method and mounting method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130321 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140319 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20160318 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20170317 Year of fee payment: 10 |