JP4838609B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4838609B2
JP4838609B2 JP2006079062A JP2006079062A JP4838609B2 JP 4838609 B2 JP4838609 B2 JP 4838609B2 JP 2006079062 A JP2006079062 A JP 2006079062A JP 2006079062 A JP2006079062 A JP 2006079062A JP 4838609 B2 JP4838609 B2 JP 4838609B2
Authority
JP
Japan
Prior art keywords
transparent member
solid
semiconductor device
groove
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006079062A
Other languages
English (en)
Other versions
JP2007258936A (ja
Inventor
晋 森屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2006079062A priority Critical patent/JP4838609B2/ja
Priority to US11/500,439 priority patent/US20070222875A1/en
Priority to TW095129196A priority patent/TWI340462B/zh
Priority to CN2006101257314A priority patent/CN101043042B/zh
Priority to KR1020060085022A priority patent/KR100824514B1/ko
Publication of JP2007258936A publication Critical patent/JP2007258936A/ja
Application granted granted Critical
Publication of JP4838609B2 publication Critical patent/JP4838609B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、半導体装置に関し、より具体的には、透明部材を備えた半導体装置に関する。
ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型イメージセンサ等の固体撮像素子を、ガラス等の透明部材、配線基板、前記固体撮像素子と前記配線基板を接続する配線、封止樹脂等と共にパッケージ又はモジュール化した固体撮像装置が従前より知られている。
図１は従来の固体撮像装置を示した断面図である。図２は、図１に示す従来の固体撮像装置の平面図である。図１は、図２の線Ｘ−Ｘにおける断面図である。
図１及び図２を参照するに、固体撮像装置１０は、下面に複数の外部接続用端子２が形成された配線基板４上に、固体撮像素子８がダイボンディグ材１６を介して載置されている。固体撮像素子８の上面には多数のマイクロレンズが設けられる撮像領域９が形成されている。固体撮像素子８は、ボンディングワイヤ７により、配線基板４に接続されている。また、固体撮像素子８の上方には接着剤層３を介してガラス等の透明部材１が載置されている。固体撮像素子８及び配線基板４のうちボンディングワイヤ７が設けられている部分と、透明部材１及び接着剤層３の側部の外周部分は、封止樹脂５により封止されている。このように、固体撮像素子８は、透明部材１及び封止樹脂５により封止されている（例えば、特許文献１乃至３参照）。
特開昭６２−６７８６３号公報 特開２０００−３２３６９２号公報 特開２００２−１６１９４号公報
しかしながら、図１に示す固体撮像装置１０を構成する各部材の熱膨張係数は相違する。例えば、固体撮像素子８として使用されるシリコン（Ｓｉ）の熱膨張係数は３×１０−６／℃であり、透明部材１として使用されるガラスの熱膨張係数は７×１０−６／℃であり、封止樹脂５の熱膨張係数は８×１０−６／℃であり、配線基板４の熱膨張係数は１６×１０−６／℃である。
また、例えば、カメラモジュール等のパッケージを配線基板４に実装するためのリフロー工程においてリフロー炉内の温度は２６０℃に達する。固体撮像装置１０の信頼性試験においても熱が加わる。更に、一般の使用においても、例えば夏期には８０℃以上の環境に置かれる場合がある。
従って、このような温度変化がある環境下においては、各部材の熱膨張係数の相違に起因して熱により各部材が膨張又は収縮し、透明部材１が封止樹脂５及び／又は配線基板４から応力を受けることがある。
また、封止樹脂５が半導体装置１０の外部の湿分を吸収して膨張し、これにより、透明部材１が封止樹脂５から応力を受けることがある。
その結果、図３に示すように、固体撮像装置１０を構成する部材の熱膨張係数の相違又は封止樹脂５の吸湿による膨張等に起因して発生する応力により、透明部材１の外周部分からクラック（割れ）６が発生することがある。ここで、図３は、図１に示す従来の固体撮像装置１０の問題点を説明するための断面図である。
かかるクラック６が進行し、図３に示すように、透明部材１のうち、撮像領域９が形成されている部分に対応する部分に至った場合、透明部材１の光の屈折率が一様でなくなり、その結果、光の乱反射が起こり、撮像領域上に結像する画像にフレア等の異常が発生することとなる。更に、クラックが進行することにより、ガラス等の透明部材１の破壊を招くおそれもある。
本発明は、上記の点に鑑みてなされたものであって、半導体装置を構成する部材の熱膨張係数の相違又は封止樹脂の吸湿による膨張等に起因して発生する応力により当該半導体装置が備える透明部材のうち、撮像領域が形成されている部分に対応する部分にクラックが進行することを防止して、高い信頼性を有する半導体装置を提供することを本発明の目的とする。
本発明の一観点によれば、上面に撮像領域が形成された半導体素子と、前記半導体素子から所定長さ離間して対向して設けられた透明部材と、前記半導体素子の端部と前記透明部材の端面を封止する封止部材と、備えた半導体装置において、前記透明部材の、前記半導体素子の前記撮像領域の外縁に対応する箇所よりも端面側の箇所に、溝部が形成されていることを特徴とする半導体装置が提供される。
前記溝部の断面は、底面が平面で側面が前記底面から略垂直の方向に形成された形状、略V字形状、又は、底面部分が湾曲面を有し、側面が前記底面から略垂直の方向に形成された略Ｕ字形状を有していてもよい。
また、前記溝部は、前記透明部材の主面の四辺近傍において、当該四辺に沿って１本ずつ形成されていてもよい。
本発明によれば、半導体装置を構成する部材の熱膨張係数の相違又は封止樹脂の吸湿による膨張等に起因して発生する応力により当該半導体装置が備える透明部材のうち、撮像領域が形成されている部分に対応する部分にクラックが進行することを防止して、高い信頼性を有する半導体装置を提供することができる。
以下、本発明の実施の形態について説明する。説明の便宜上、先ず図４乃至図１０を参照して本発明の実施の形態にかかる半導体装置について説明し、次いで図１１乃至図１６を参照して前記半導体装置の製造方法について説明する。
［半導体装置］
本発明による半導体装置の例として、固体撮像装置を掲げて説明する。
１．本発明の第１の実施形態に係る固体撮像装置
本発明の第１の実施形態に係る固体撮像装置について、図４乃至図６を参照して説明する。ここで、図４は、本発明の第１の実施形態に係る固体撮像装置の断面図であり、図５は、図４に示す固体撮像装置の平面図である。図４は、図５の線Ｘ−Ｘにおける断面図である。また、図６は、図４に示す固体撮像装置において、透明部材のクラックの進行が溝部により阻害されている状態を示す断面図である。
図４及び図５を参照するに、本発明の第１の実施形態に係る固体撮像装置２０は、半導体素子たる固体撮像素子２８が、透明部材２１、ボンディングワイヤ２７、配線基板２４、封止樹脂２５等と共にパッケージ化（モジュール化）され、固体撮像素子２８は、透明部材２１及び封止樹脂２５により封止されている。即ち、下面に複数の外部接続用端子２２が形成された配線基板２４上に、ダイボンディング材１９を介して固体撮像素子２８が載置・固着されている。
当該固体撮像素子２８の上面の受光素子領域上には多数のマイクロレンズ（集光レンズ）が配設された撮像領域２９が形成されている。固体撮像素子２８の電極（図示せず）は、ボンディングワイヤ２７により、配線基板２４の電極（図示せず）に接続されている。
また、固体撮像素子２８の上方には、エポキシ系樹脂からなる接着剤層２３を介して当該固体撮像素子２８から所定の距離離間して透明部材２１が配設されている。なお、接着剤層２３にあっては勿論かかる材料に限定されない。例えば、紫外線硬化接着剤等の液状樹脂であってもよい。
かかる距離をもって透明部材２１が配設されることにより固体撮像素子２８との間に形成される空間には空気が存在する。当該空気とマイクロレンズ２９との屈折率の差により、透明部材２１を通して入射した光は、固体撮像素子２８の主面に形成されている受光素子（フォト・ダイオード）部に有効に入射する。
尚、固体撮像素子２８を構成する半導体基板としてはシリコン（Ｓｉ）等を用いることができ、また透明部材２１としては、ガラス、透明プラスチック、水晶、石英或いはサファイヤ等を用いることができるが、これらの例に限定されない。
更に、前記固体撮像素子２８並びに配線基板２４のボンディングワイヤ２７配設部には、前記透明部材２１の上面（固体撮像素子２８に対向する面とは反対の面）と同等の高さに封止樹脂２５が被覆されている。
封止樹脂２５としては、例えば、シリコン系樹脂、アクリル系樹脂或いはエポキシ系樹脂等を用いることができるが、これらの例に限定されない。
本実施例にあっては、かかる構成に於いて、板状の透明部材２１の主面の四辺近傍において、当該四辺に沿って、溝部２６が形成されている（図５参照）。
本例では、図４に示すように、溝部２６の断面は、底面が平面で側面が前記底面から略垂直の方向に形成された形状を有する。溝部２６の、透明部材２１の中心側に位置する側面２６−１が、撮像領域２９の外縁と同じ位置又は外側に位置するように溝部２６は形成されている。溝部２６の幅（図４における左右方向の長さ）は、例えば、約０．０５乃至０．２ｍｍに設定することができる。但し、溝部２６が、撮像領域２９が形成されている部分に対応する部分に近ければ近いほど、透明部材２１を透過する斜光が、当該溝部２６の形成に因り撮像領域２９に入射されない場合があるので、これを考慮して溝部２６の形成位置を定めることが望ましい。また、中心方向からの入射光に対しては、側面２６−１にて反射し、散乱光となり、この散乱光が撮像領域に入射することによりフレア等、画像に影響することがある。これに対して、溝部側面は反射防止処理、例えば、粗面化、反射防止膜処理、黒色処理等を施してもよい。
また、透明部材２１の厚さ（図４における上下方向の長さ）は固体撮像素子２８及び透明部材２１自身の特性にも因るが、メガピクセル・タイプのものでは通常は約０．３乃至１．５ｍｍであり、溝部２６の深さ（図４における上下方向の長さ）は、当該透明部材２１の厚さの略５０乃至９０％に設定してもよい。
ところで、前記固体撮像素子２８として使用されるシリコン(Ｓｉ)の熱膨張係数は３×１０−６／℃であり、透明部材２１として使用されるガラスの熱膨張係数は７×１０−６／℃であり、また封止樹脂２５の熱膨張係数は８×１０−６／℃であり、更に配線基板２４の熱膨張係数は１６×１０−６／℃である。
透明部材２１、封止樹脂２５及び固体撮像素子２８が熱により膨張し、上述の各部材の熱膨張係数の相違に起因して透明部材２１が封止樹脂２５及び配線基板２４から応力受け、また、また、封止樹脂２５が半導体装置２０の外部の湿分を吸収して膨張し、これにより、透明部材２１が封止樹脂２５から応力を受けることがある。
かかる半導体装置２０を構成する部材の熱膨張係数の相違又は封止樹脂２９の吸湿による膨張等に起因して発生する応力により、図６に示すように透明部材２１の外周部分からクラック（割れ）２７が発生することがある。
しかしながら、本実施例では、板状の透明部材２１の主面の四辺近傍において、当該四辺に沿って、溝部２６が形成されている。従って、クラック２７が発生しても、図６に示すように、当該クラック２７の進行を溝部２６（図６に示す例では、溝部２６の底部の角部）で停止させることができる。
特に、本例では、溝部２６の、透明部材２１の中心側に位置する側面２６−１が、撮像領域２９の外縁と同じ位置又は外側に位置するように溝部２６は形成されているため、クラック２７が、透明部材２１のうち、撮像領域２９が形成されている部分に対応する部分にまで進行することを回避することができる。従って、透明部材２１の光の屈折率に影響を与えることがなく、レンズ効果が大幅に低下して画像の品質が低下することを防止することができる。また、ガラス等の透明部材２１の破壊を防止することができる。よって、固体撮像装置２０の信頼性を向上させることができる。
なお、上述の例では、溝部２６は、板状の透明部材２１の主面の四辺近傍において、当該四辺に沿って１本ずつ形成されている例を説明したが、本発明はこれに限定されない。溝部２６を、前記四辺に沿って複数本形成してもよい。
２．本発明の第２の実施形態に係る固体撮像装置
次に、本発明の第２の実施形態に係る固体撮像装置について、図７及び図８を参照して説明する。ここで、図７は、本発明の第２の実施形態に係る固体撮像装置の断面図であり、図８は、図７に示す固体撮像装置において、透明部材のクラックの進行が溝部により阻害されている状態を示す断面図である。なお、以下の説明に於いて、図４乃至図６を参照して説明した部分と同じ部分には同じ符号を付し、その説明を省略する。
上述の第１の実施形態では、溝部２６の断面は、底面が平面で側面が前記底面から略垂直の方向に形成された形状を有し、また、溝部２６の、透明部材２１の中心側に位置する側面２６−１が、撮像領域２９の外縁と同じ位置又は外側に位置するように溝部２６は形成されている。しかしながら、本発明はこの例に限られず、図７に示す構造であってもよい。
図７を参照するに、本発明の第２の実施形態に係る固体撮像装置３０では、板状の透明部材３１の主面の四辺近傍において、当該四辺に沿って形成されている溝部３６の断面は、Ｖ字形状を有する。当該Ｖ字形状を形成する側面３６−１と透明部材３１の主面とが接している部分（図７において矢印で示す部分）が、撮像領域２９の外縁と同じ位置又は外側に位置するように溝部３６は形成されている。
従って、本例においても、図８に示すように、クラック３７が発生しても、当該クラック３７の進行を溝部３６、より具体的には、溝部３６の断面のＶ字形状を形成する側面同士が接触する部分で停止させることができる。
本例においても、当該Ｖ字形状を形成する側面のうち、透明部材３１の中心側に位置する側面３６−１と透明部材３１の主面とが接している部分が、撮像領域２９の外縁と同じ位置又は外側に位置するように溝部３６は形成されているため、クラック３７が、透明部材３１のうち、撮像領域２９が形成されている部分に対応する部分にまで進行することを回避することができる。従って、透明部材３１の光の屈折率に影響を与えることがなく、レンズ効果が大幅に低下して画像の品質が低下することを防止することができる。また、ガラス等の透明部材３１の破壊を防止することができる。よって、固体撮像装置３０の信頼性を向上させることができる。
なお、本例においても、溝部３６は、板状の透明部材２１の主面の四辺近傍において、当該四辺に沿って複数本形成されていてもよい。
３．本発明の第３の実施形態に係る固体撮像装置
次に、本発明の第３の実施形態に係る固体撮像装置について、図９及び図１０を参照して説明する。ここで、図９は、本発明の第３の実施形態に係る固体撮像装置の断面図であり、図１０は、図９に示す固体撮像装置において、透明部材のクラックの進行が溝部により阻害されている状態を示す断面図である。なお、以下の説明に於いて、図４乃至図６を参照して説明した部分と同じ部分には同じ符号を付し、その説明を省略する。
上述の第１の実施形態では、溝部２６の断面は、底面が平面で側面が前記底面から略垂直の方向に形成された形状を有し、また、溝部２６の、透明部材２１の中心側に位置する側面２６−１が、撮像領域２９の外縁と同じ位置又は外側に位置するように溝部２６は形成されており、第２の実施形態では、溝部３６の断面は、Ｖ字形状を有し、当該Ｖ字形状を形成する側面３６−１と透明部材３１の主面とが接している部分が、撮像領域２９の外縁と同じ位置又は外側に位置するように溝部３６は形成されている。しかしながら、本発明はこの例に限られず、図９に示す構造であってもよい。
図９を参照するに、本発明の第３の実施形態に係る固体撮像装置４０では、板状の透明部材３１の主面の四辺近傍において、当該四辺に沿って形成されている溝部４６の断面は、Ｕ字形状、即ち、底面部分が湾曲面で側面が前記底面から略垂直の方向に形成された形状を有する。更に、前記側面のうち、透明部材４１の中心側に位置する側面４６−１と透明部材４１の主面とが接している部分（図９において矢印で示す部分）が、撮像領域２９の外縁と同じ位置又は外側に位置するように溝部４６は形成されている。
従って、本例においても、図１０に示すように、クラック４７が発生しても、当該クラック４７の進行を溝部４６、より具体的には、溝部４６の断面の前記側面と前記底面部分とが接触する部分で停止させることができる。
本例においても、前記側面４６−１と透明部材４１の主面とが接している部分が、撮像領域２９の外縁と同じ位置又は外側に位置するように溝部４６は形成されているため、クラック４７が、透明部材４１のうち、撮像領域２９が形成されている部分に対応する部分にまで進行することを回避することができる。従って、透明部材４１の光の屈折率に影響を与えることがなく、レンズ効果が大幅に低下して画像の品質が低下することを防止することができる。また、ガラス等の透明部材４１の破壊を防止することができる。よって、固体撮像装置４０の信頼性を向上させることができる。
なお、本例においても、溝部４６は、板状の透明部材４１の主面の四辺近傍において、当該四辺に沿って複数本形成されていてもよい。
［半導体装置の製造方法］
次に、上述の固体撮像装置の製造方法を説明する。
１．固体撮像装置の製造方法の第１例
上述の固体撮像装置２０、３０及び４０の製造方法の第１例について、図１１乃至図１４を参照して説明する。ここで、図１１乃至図１４は、本発明の実施の形態に係る固体撮像装置の製造方法の第１の例を説明するための図（その１）乃至（その４）である。以下では、固体撮像装置２０の製造方法の例を説明する。
図１１（ａ）を参照するに、まず、矩形状のガラス板からなる透明基板２１０を、幅（刃厚）が例えば、約０．０５乃至０．２ｍｍである切削ブレード５０を用いて切り込み、溝部２６を形成する。ここで用いる切削ブレード５０は、後述する図１１（ｂ）に示す透明基板２１０の切断処理に用いる切削ブレードと同じものである。
溝部２６は、図１１（ｂ）に示す透明基板２１０の切断処理により個片化された透明部材２１の主面の四辺近傍において当該四辺に沿って配設されるように、形成される（図５参照）。
透明基板２１０の厚さ（図４における上下方向の長さ）は固体撮像素子２８（図４参照）及び透明部材２１（図４参照）の特性にも因るが、メガピクセル・タイプのものでは通常は約０．３乃至１．５ｍｍであり、溝部２６を形成するための切削ブレード５０による切り込み深さは、当該透明基板２１０の厚さの略５０乃至９０％に設定してもよい。
また、切削ブレード５０の断面は、底面が平面で側面が前記底面から略垂直の方向に形成された形状を有し、これに対応した断面形状を有する溝部２６が形成される。
更に、透明基板２１０における溝部２６の形成箇所は、図４を参照して説明したように、溝部２６の、透明部材２１の中心側に位置する側面２６−１が、撮像領域２９の外縁と同じ位置又は外側に位置するように選択される。
なお、上述のように、固定撮像装置３０の場合は、溝部３６の断面はＶ字形状であり、この場合は、断面がＶ字形状の切削ブレードを用いて溝部３６を形成すればよい。また、固定撮像装置４０の場合は、溝部４６の断面はＵ字形状であり、この場合は、断面がＵ字形状の切削ブレードを用いて溝部４６を形成すればよい。
次いで、図１１（ｂ）に示すように、図１１（ａ）に示す処理において用いた切削ブレード５０を用いて、隣り合う溝部２６の間を貫通するように透明基板２１０を切断し、後述する工程において固体撮像素子２８に固着できる大きさに個片化し、両側部に当該溝部２６が形成された透明部材２１を複数形成する。
次いで、図１２（ｃ）に示すように、配線基板２４上に、ダイボンディング材１９を介して固体撮像素子２８を載置・固着する。
その上で、図１２（ｄ）に示すように、図１１（ｂ）に示す工程において形成された透明部材２１を、配線基板２４上に搭載された固体撮像素子２８の受光面上に、エポキシ系樹脂からなる接着剤層２３を介して当該固体撮像素子２８から所定の距離離間して載置し固着する。なお、接着剤層２３にあっては勿論かかる材料に限定されず、例えば紫外線硬化接着剤を用いることができる。接着剤層２３は、予めガラス側に形成されていてもよい。
次いで、図１３（ｅ）に示すように、ボンディングワイヤ２７により、固体撮像素子２８の電極と配線基板２４上の電極とを接続する。
しかる後、図１３（ｆ）に示すように、固体撮像素子２８、透明部材２１、ボンディングワイヤ２７、配線基板２４を、封止樹脂２５により封止する。なお、このとき、透明部材２１の表面は露出する必要があるため、当該表面をリリースフィルム５１により押さえて周知の金型５２を用いたトランスファーモールド法により封止する。
次いで、図１４（ｇ）に示すように、配線基板２４の他方の主面に、半田ボール等、外部接続用端子２２を形成する。しかる後、図１４（ｈ）に示すように、ダイシングブレード５５を用いて個片化処理を施し、図４に示す固体撮像装置２０が完成する。
２．固体撮像措置の製造方法の第２の例
上述の固体撮像装置２０、３０及び４０の製造方法の第１の例では、切削ブレード５０を用いて透明基板２１０に溝部２６を形成していたが、第２の例ではエッチングにより溝部２６を形成する。これについて、図１５を参照して説明する。ここで、図１５は、本発明の実施の形態に係る固体撮像装置の製造方法の第２の例を説明するための図である。
図１５（ａ）を参照するに、先ず、透明基板２１０の表面にレジスト６０を塗布する。更に、後述する図１５（ｂ）及び図１５（ｃ）に示す工程を経て形成される溝部２６が形成されるべき箇所を露光し、開口する。
即ち、図１５（ｃ）に示す透明基板２１０の切断処理により個片化された透明部材２１の主面の四辺近傍において当該四辺に沿うように枠状に、また、図４を参照して説明したように溝部２６の、透明部材２１の中心側に位置する側面２６−１が、撮像領域２９の外縁と同じ位置又は外側に位置するように、幅が約０．０５乃至０．２ｍｍの溝部２６の位置を設定して、当該溝部２６に位置するレジストを露光し、開口する。
次いで、図１５（ｂ）に示すように、フッ化水素酸等のエッチング液を用いて、透明基板２１０をエッチングし、溝部２６を形成する。ここで、上述の通り、透明基板２１０の厚さ（図４における上下方向の長さ）は固体撮像素子２８（図４参照）及び透明部材２１（図４参照）の特性にも因るが、メガピクセル・タイプのものでは通常は約０．３乃至１．５ｍｍであり、溝部２６を形成するためのエッチング量は、当該透明基板２１０の厚さの略５０乃至９０％に設定してもよい。
しかる後、図１５（ｃ）に示すように、切削ブレード５０を用いて、隣り合う溝部２６の間を貫通するように透明基板２１０を切断し、後の工程において固体撮像素子２８に固着できる大きさに個片化し、両側部に当該溝部２６が形成された透明部材２１を複数形成する。
以後は、固体撮像措置の製造方法の第１の例の場合と同様の工程、即ち、図１２乃至図１４に示す工程と同様の工程が行われ、固体撮像装置２０が完成する。
図１６は、本発明の実施の形態に係る固体撮像装置の製造方法の第２の例により製造された固体撮像装置の平面図である。固体撮像装置の製造方法の第２の例では、切削ブレード５０を用いて透明基板２１０に溝部２６を形成する固体撮像装置の製造方法の第１の例と異なり、エッチングにより溝部２６を形成している。従って、透明部材２１の主面において、当該主面の四辺に沿って形成された４つの溝部２６が交差することなく、容易に枠状に溝部２６を形成することができる。
以上、本発明の実施の形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形及び変更が可能である。
例えば、上述の実施形態においては、透明部材における溝部を、切削ブレードを用いて形成する場合及びエッチングにより形成する場合を説明したが、溝部の形成の方法はこれに限られない。例えば、ガラス又はプラスチック等の透明部材の材料を、当該溝部に対応した形状を有する型に流し込み、モールド成形により、当該溝部を有する透明部材を形成してもよい。
また、上述の実施形態においては、本発明の半導体装置として固体撮像装置を、また、当該半導体装置の構成要素である半導体素子として固体撮像素子を例として説明したが、本発明はこれに限られるものではない。半導体素子は、イメージセンサの如き固体撮像素子に限られず、例えば、ガラスが用いられる指紋センサを半導体素子として用いてもよい。また、半導体装置としては、半導体素子を透明部材等で封止してパッケージ又はモジュール化した半導体装置であれば上記に限られず、例えば、光モジュールやＥＰＲＯＭ（Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等の半導体装置に本発明を適用することができる。
以上の説明に関し、更に以下の項を開示する。
（付記１） 上面に撮像領域が形成された半導体素子と、
前記半導体素子から所定長さ離間して対向して設けられた透明部材と、
前記半導体素子の端部と前記透明部材の端面を封止する封止部材と、
を備えた半導体装置において、
前記透明部材の、前記半導体素子の前記撮像領域の外縁に対応する箇所よりも端面側の箇所に、溝部が形成されていることを特徴とする半導体装置。
（付記２） 付記１記載の半導体装置であって、
前記溝部の断面は、底面が平面で側面が前記底面から略垂直の方向に形成された形状であることを特徴とする半導体装置。
（付記３） 付記２記載の半導体装置であって、
前記溝部の、前記透明部材の中心側に位置する側面が、前記半導体素子の前記撮像領域の外縁と同じ位置又は外側に位置していることを特徴とする半導体装置。
（付記４） 付記２又は３記載の半導体装置であって、
前記溝部の幅は、約０．０５乃至０．２ｍｍであることを特徴とする半導体装置。
（付記５） 付記１記載の半導体装置であって、
前記溝部の断面は、略V字形状を有することを特徴とする半導体装置。
（付記６） 付記５記載の半導体装置であって、
前記Ｖ字形状の断面を形成する前記溝部の側面のうち前記透明部材の中心側に位置する側面と前記透明部材の主面とが接している部分が、前記半導体素子の前記撮像領域の外縁と同じ位置又は外側に位置していることを特徴とする半導体装置。
（付記７） 付記１記載の半導体装置であって
前記溝部の断面は、底面部分が湾曲面を有し、側面が前記底面から略垂直の方向に形成された略Ｕ字形状を有することを特徴とする半導体装置。
（付記８） 付記７記載の半導体装置であって、
前記略Ｕ字形状の断面を形成する前記溝部の側面のうち前記透明部材の中心側に位置する側面と前記透明部材の主面とが接している部分が、前記半導体素子の前記撮像領域の外縁と同じ位置又は外側に位置していることを特徴とする半導体装置。
（付記９） 付記１乃至８いずれか一項記載の半導体装置であって、
前記溝部の深さは、前記透明部材の厚さの略５０乃至９０％であることを特徴とする半導体装置。
（付記１０） 付記１乃至９いずれか一項記載の半導体装置であって、
前記溝部は、前記透明部材の主面の四辺近傍において、当該四辺に沿って１本ずつ形成されていることを特徴とする半導体装置。
（付記１１） 付記１乃至９いずれか一項記載の半導体装置であって、
前記溝部は、前記透明部材の主面の四辺近傍において、当該四辺に沿って複数形成されていることを特徴とする半導体装置。
（付記１２） 付記１乃至１１いずれか一項記載の半導体装置であって、
前記溝部は切削ブレードを用いた切り込みにより形成され、前記溝部の断面は前記切削ブレードの断面形状に対応した形状であることを特徴とする半導体装置。
（付記１３） 付記１乃至１１いずれか一項記載の半導体装置であって、
前記溝部は、前記透明部材のエッチングにより形成されることを特徴とする半導体装置。
従来の固体撮像装置を示した断面図である。 図１に示す従来の固体撮像装置の平面図である。 図１に示す従来の固体撮像装置の問題点を説明するための断面図である。 本発明の第１の実施形態に係る固体撮像装置の断面図である。 図４に示す固体撮像装置の平面図である。 図４に示す固体撮像装置において、透明部材のクラックの進行が溝部により阻害されている状態を示す断面図である。 本発明の第２の実施形態に係る固体撮像装置の断面図である。 図７に示す固体撮像装置において、透明部材のクラックの進行が溝部により阻害されている状態を示す断面図である。 本発明の第３の実施形態に係る固体撮像装置の断面図である。 図９に示す固体撮像装置において、透明部材のクラックの進行が溝部により阻害されている状態を示す断面図である。 本発明の実施の形態に係る固体撮像装置の製造方法の第１の例を説明するための図（その１）である。 本発明の実施の形態に係る固体撮像装置の製造方法の第１の例を説明するための図（その２）である。 本発明の実施の形態に係る固体撮像装置の製造方法の第１の例を説明するための図（その３）である。 本発明の実施の形態に係る固体撮像装置の製造方法の第１の例を説明するための図（その４）である。 本発明の実施の形態に係る固体撮像装置の製造方法の第２の例を説明するための図である。 本発明の実施の形態に係る固体撮像装置の製造方法の第２の例により製造された固体撮像装置の平面図である。
符号の説明
２０、３０、４０ 固体撮像装置
２１、３１、４１ 透明部材
２５ 封止樹脂
２６、３６、４６ 溝部
２６−１、３６−１、４６−１ 溝部の側面
２８ 固体撮像素子
２９ 撮像領域
５０ 切削ブレード
６０ レジスト
６１ エッチング液

Claims (10)

  1. 上面に撮像領域が形成された半導体素子と、
    前記半導体素子から所定長さ離間して対向して設けられた透明部材と、
    前記半導体素子の端部と前記透明部材の端面を封止する封止樹脂と、
    を備えた半導体装置において、
    前記透明部材の、前記半導体素子の前記撮像領域の外縁に対応する箇所よりも端面側の箇所に、溝部が形成されていることを特徴とする半導体装置。
  2. 請求項１記載の半導体装置であって、
    前記溝部の断面は、底面が平面で側面が前記底面から略垂直の方向に形成された形状であることを特徴とする半導体装置。
  3. 請求項２記載の半導体装置であって、
    前記溝部の、前記透明部材の中心側に位置する側面が、前記半導体素子の前記撮像領域の外縁と同じ位置又は外側に位置していることを特徴とする半導体装置。
  4. 請求項２又は３記載の半導体装置であって、
    前記溝部の幅は、約０．０５乃至０．２ｍｍであることを特徴とする半導体装置。
  5. 請求項１記載の半導体装置であって、
    前記溝部の断面は、略V字形状を有することを特徴とする半導体装置。
  6. 請求項５記載の半導体装置であって、
    前記Ｖ字形状の断面を形成する前記溝部の側面のうち前記透明部材の中心側に位置する側面と前記透明部材の主面とが接している部分が、前記半導体素子の前記撮像領域の外縁と同じ位置又は外側に位置していることを特徴とする半導体装置。
  7. 請求項１記載の半導体装置であって
    前記溝部の断面は、底面部分が湾曲面を有し、側面が前記底面から略垂直の方向に形成された略Ｕ字形状を有することを特徴とする半導体装置。
  8. 請求項７記載の半導体装置であって、
    前記略Ｕ字形状の断面を形成する前記溝部の側面のうち前記透明部材の中心側に位置する側面と前記透明部材の主面とが接している部分が、前記半導体素子の前記撮像領域の外縁と同じ位置又は外側に位置していることを特徴とする半導体装置。
  9. 請求項１乃至８いずれか一項記載の半導体装置であって、
    前記溝部の深さは、前記透明部材の厚さの略５０乃至９０％であることを特徴とする半導体装置。
  10. 請求項１乃至９いずれか一項記載の半導体装置であって、
    前記溝部は、前記透明部材の主面の四辺近傍において、当該四辺に沿って１本ずつ形成されていることを特徴とする半導体装置。
JP2006079062A 2006-03-22 2006-03-22 半導体装置 Expired - Fee Related JP4838609B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006079062A JP4838609B2 (ja) 2006-03-22 2006-03-22 半導体装置
US11/500,439 US20070222875A1 (en) 2006-03-22 2006-08-08 Semiconductor device
TW095129196A TWI340462B (en) 2006-03-22 2006-08-09 Semiconductor device
CN2006101257314A CN101043042B (zh) 2006-03-22 2006-08-29 半导体装置
KR1020060085022A KR100824514B1 (ko) 2006-03-22 2006-09-05 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006079062A JP4838609B2 (ja) 2006-03-22 2006-03-22 半導体装置

Publications (2)

Publication Number Publication Date
JP2007258936A JP2007258936A (ja) 2007-10-04
JP4838609B2 true JP4838609B2 (ja) 2011-12-14

Family

ID=38532957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006079062A Expired - Fee Related JP4838609B2 (ja) 2006-03-22 2006-03-22 半導体装置

Country Status (5)

Country Link
US (1) US20070222875A1 (ja)
JP (1) JP4838609B2 (ja)
KR (1) KR100824514B1 (ja)
CN (1) CN101043042B (ja)
TW (1) TWI340462B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7873760B2 (en) * 2005-11-11 2011-01-18 Versteeg William C Expedited digital signal decoding
JP2013055160A (ja) * 2011-09-01 2013-03-21 Canon Inc 光透過性部材、光学装置およびそれらの製造方法
JP2013143520A (ja) * 2012-01-12 2013-07-22 Sony Corp 撮像装置および撮像装置の製造方法
JP2014045142A (ja) * 2012-08-28 2014-03-13 Sony Corp 半導体装置及び半導体装置の製造方法
US9608029B2 (en) * 2013-06-28 2017-03-28 Stmicroelectronics Pte Ltd. Optical package with recess in transparent cover
US10976205B2 (en) * 2015-09-30 2021-04-13 Hitachi Automotive Systems, Ltd. Dynamic quantity measuring apparatus having a strain sensor disposed in a groove
CN110337804A (zh) * 2017-04-12 2019-10-15 宁波舜宇光电信息有限公司 摄像模组及其模塑感光组件和制造方法以及电子设备
CN107968908A (zh) * 2017-12-19 2018-04-27 广东欧珀移动通信有限公司 摄像头及具有其的电子设备
US11011576B2 (en) * 2018-06-28 2021-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory device
US11601575B2 (en) 2018-09-14 2023-03-07 Gopro, Inc. Electrical connectivity between detachable components
CN111131663B (zh) * 2018-10-31 2021-12-24 中芯集成电路（宁波）有限公司 感光组件及其形成方法、镜头模组、电子设备
CN110797450A (zh) * 2019-10-29 2020-02-14 长春希龙显示技术有限公司 基于模压技术的表面一致性封装led显示单元
JP2022189647A (ja) * 2021-06-11 2022-12-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03203353A (ja) * 1989-12-29 1991-09-05 Nec Corp 半導体装置のパッケージ
US6492699B1 (en) * 2000-05-22 2002-12-10 Amkor Technology, Inc. Image sensor package having sealed cavity over active area
JP4313503B2 (ja) * 2000-06-29 2009-08-12 京セラ株式会社 半導体装置
WO2004032274A1 (ja) * 2002-10-03 2004-04-15 Fujikura Ltd. 電極基板、光電変換素子、導電性ガラス基板およびその製造方法、並びに色素増感太陽電池
JP2005109092A (ja) * 2003-09-30 2005-04-21 Konica Minolta Opto Inc 固体撮像装置及び該固体撮像装置を備えた撮像装置
US7476955B2 (en) * 2004-01-06 2009-01-13 Micron Technology, Inc. Die package having an adhesive flow restriction area
US7129149B1 (en) * 2004-06-07 2006-10-31 Integrated Device Technology, Inc. Method for forming shallow trench isolation structure with anti-reflective liner
JP4382030B2 (ja) * 2005-11-15 2009-12-09 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
TW200737504A (en) 2007-10-01
CN101043042A (zh) 2007-09-26
TWI340462B (en) 2011-04-11
KR100824514B1 (ko) 2008-04-22
CN101043042B (zh) 2012-08-22
JP2007258936A (ja) 2007-10-04
US20070222875A1 (en) 2007-09-27
KR20070095742A (ko) 2007-10-01

Similar Documents

Publication Publication Date Title
JP4838609B2 (ja) 半導体装置
JP4382030B2 (ja) 半導体装置及びその製造方法
US8411197B2 (en) Image pickup device and production method thereof
US7494292B2 (en) Image sensor module structure comprising wire bonding package and method of manufacturing the image sensor module structure
KR100730726B1 (ko) 카메라 모듈
US20080191334A1 (en) Glass dam structures for imaging devices chip scale package
KR100994845B1 (ko) 고체 촬상 장치 및 그 제조 방법
US7655505B2 (en) Manufacturing method of semiconductor device
JP2006228837A (ja) 半導体装置及びその製造方法
US20100155917A1 (en) Semiconductor device and method for fabricating the same
CN104078479A (zh) 图像传感器的晶圆级封装方法和图像传感器封装结构
US20090085139A1 (en) Solid-state image sensing device and method for manufacturing the same
KR101032061B1 (ko) 전자 장치 및 전자 장치의 제조 방법
JP2008277593A (ja) 回路基板、それを用いた光学デバイス、カメラモジュール、およびその製造方法
JP2011054794A (ja) 光学デバイス及びその製造方法
JP5331759B2 (ja) 赤外線撮像素子及びその製造方法
CN109103208B (zh) 一种影像传感芯片的封装方法及封装结构
JP2010135523A (ja) 電子装置および電子装置の製造方法
JP2009135263A (ja) 光学デバイス装置
JP4871690B2 (ja) 固体撮像装置の製造方法及び固体撮像装置
JP4219943B2 (ja) 固体撮像装置
JP2010087081A (ja) 固体撮像装置の製造方法
US8169793B2 (en) Electronic device and fabrication method thereof
CN203941902U (zh) 图像传感器封装结构
JP2007150266A (ja) 固体撮像装置の製造方法、及び固体撮像装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110906

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110930

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4838609

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees