KR20070015444A - 전자 부품, 적층 세라믹 콘덴서 및 그 제조 방법 - Google Patents

전자 부품, 적층 세라믹 콘덴서 및 그 제조 방법 Download PDF

Info

Publication number
KR20070015444A
KR20070015444A KR1020067025101A KR20067025101A KR20070015444A KR 20070015444 A KR20070015444 A KR 20070015444A KR 1020067025101 A KR1020067025101 A KR 1020067025101A KR 20067025101 A KR20067025101 A KR 20067025101A KR 20070015444 A KR20070015444 A KR 20070015444A
Authority
KR
South Korea
Prior art keywords
thin film
internal electrode
dielectric
firing
electronic component
Prior art date
Application number
KR1020067025101A
Other languages
English (en)
Inventor
가즈타카 스즈키
시게키 사토
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20070015444A publication Critical patent/KR20070015444A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics

Abstract

내부 전극층의 각각의 두께를 박층화한 경우라도, 소성 단계에서의 금속 입자의 입자 성장을 억제하고, 내부 전극층의 구형상화, 전극 도중 끊김을 유효하게 방지하고, 정전 용량의 저하를 효과적으로 억제할 수 있는 적층 세라믹 콘덴서 등의 전자 부품 및 그 제조 방법을 제공한다. 본 발명에서는, 내부 전극층(12)과 유전체층(10)을 갖는 전자 부품을 제조하는 방법으로서, 유전체 박막(42a, 42b) 및 금속 박막(40)을 갖는 소성전 내부 전극 박막(12a)을 형성하는 공정과, 소성후에 유전체층(10)이 되는 그린 시트(10a)와 상기 내부 전극 박막(12a)을 적층시키는 공정과, 상기 그린 시트(10a)와 상기 내부 전극 박막(12a)의 적층체를 소성하는 공정을 갖는 전자 부품의 제조 방법.

Description

전자 부품, 적층 세라믹 콘덴서 및 그 제조 방법{ELECTRONIC COMPONENT, MULTILAYER CERAMIC CAPACITOR, AND METHOD FOR FABRICATING SAME}
본 발명은, 전자 부품, 적층 세라믹 콘덴서 및 그 제조 방법에 관한 것으로, 특히, 박층화, 소형화 대응의 전자 부품 및 적층 세라믹 콘덴서에 관한 것이다.
전자 부품의 일례로서의 적층 세라믹 콘덴서는, 유전체층과 내부 전극층이 교대로 복수 배치된 적층 구조의 소자 본체와, 상기 소자 본체의 양단부에 형성된 한쌍의 외부 단자 전극으로 구성된다.
이 적층 세라믹 콘덴서는, 우선 소성전 유전체층과 소성전 내부 전극층을 필요 매수만큼 교대로 복수 적층시켜 소성전 소자 본체를 제조하고, 이어서, 이를 소성하고, 그 후, 소성후 소자 본체의 양 단부에 한쌍의 외부 단자 전극을 형성하여 제조된다.
소성전 유전체층에는, 시트법이나 연신법 등으로 제조되는 세라믹 그린 시트 등이 이용된다. 시트법이란, 유전체 분말, 바인더, 가소제 및 유기용제 등을 포함하는 유전체 도료를, 닥터 블레이드법 등을 이용해 PET 등의 캐리어 시트 상에 도포하고, 가열 건조시켜 제조하는 방법이다. 연신법이란, 유전체 분말과 바인더가 용매에 혼합된 유전체 현탁액을 압출 성형하여 얻어지는 필름상 성형체를 2축 연신 하여 제조하는 방법이다.
소성전 내부 전극층의 형성은, 상술한 세라믹 그린 시트상에, 금속 분말과 바인더를 포함하는 내부 전극 페이스트를 소정 패턴으로 인쇄하는 인쇄법이나, 도금이나 증착, 혹은 스퍼터링 등에 의해, 그린 시트상에 금속 박막을 소정 패턴으로 형성하는 박막 형성법에 의해 행해진다. 특히, 내부 전극층을, 박막 형성법에 의해 얻어지는 금속 박막에 의해 형성하면, 내부 전극층의 박층화를 할 수 있어, 적층 세라믹 콘덴서의 소형 박층화, 대용량화를 도모할 수 있다.
이와 같이, 적층 세라믹 콘덴서의 제조에 있어서는, 소성전 유전체층과 소성전 내부 전극층을 동시에 소성하게 된다. 이 때문에, 소성전 내부 전극층에 포함되는 도전재에는, 소성전 유전체층에 포함되는 유전체 분말의 소결 온도보다도 높은 융점을 가질 것, 유전체 분말과 반응하지 않을 것, 소성후 유전체층에 확산하지 않을 것이 요구된다.
그런데, 최근, 각종 전자 기기의 소형화에 의해, 전자 기기의 내부에 장착되는 적층 세라믹 콘덴서의 소형화 및 대용량화가 진행되고 있다. 이 적층 세라믹 콘덴서의 소형화 및 대용량화를 진행시키기 위해서, 유전체층은 원래 내부 전극층을 박층화하는 것이 요구되고 있다. 내부 전극층을 박층화하는 방법으로는, 소성전 내부 전극층을 박막 형성법에 의해 얻어지는 금속 박막에 의해 형성하는 방법이 예시된다(예를 들면, 특허문헌 1 : 특허 3491639호 공보).
이 특허문헌 1에는, 박막 형성법에 의해 형성된 제1의 금속층 상에, 세라믹 입자를 함유하는 제2의 금속층을 복합 도금법에 의해 형성하는 것을 특징으로 하는 적층 세라믹 콘덴서의 제조 방법이 개시되어 있다. 이 문헌 기재의 제조 방법에 의하면, 소성후에 내부 전극층이 되는 제1의 금속층 외에, 접착층으로서 기능하는 제2의 금속층을 형성함으로써, 소성후의 내부 전극층과 유전체층의 층간 분리(delamination)를 방지할 수 있다는 취지가 기재되어 있다. 그러나, 상기 제2의 금속층은, 유전체 입자를 함유하고 있기 때문에, 그 두께를 함유하는 유전체 입자의 입자 직경 이하로 할 수 없기 때문에, 이 문헌에 기재된 발명에서는, 적층 세라믹 콘덴서의 박층화에는 한계가 있었다.
또한, 소성전 내부 전극층에 포함되는 도전재로서는, 비교적 염가라는 이유 등에 의해 비금속(卑金屬)인 니켈이 적합하게 이용된다. 그러나, 이 니켈은, 소성전 유전체층에 포함되는 유전체 분말과 비교해 융점이 낮으므로, 소성전 유전체층과 소성전 내부 전극층을 동시 소성한 경우, 양자의 소결 온도의 차이가 생긴다. 이와 같이 소결 온도에 큰 차이가 있는 경우에, 소성을 높은 온도로 행하면, 도전재에 포함되는 니켈 입자가, 입자 성장에 의해 구형상화되어, 임의의 개소에 빈 구멍이 생기고, 그 결과, 소성후의 내부 전극층을 연속적으로 형성하는 것이 곤란해진다. 이와 같이 소성후의 내부 전극층이 연속하지 않는 경우, 적층 세라믹 콘덴서의 정전 용량이 저하해 버리는 경향이 있다. 특히, 이 경향은 소성전 내부 전극층을 박막 형성법에 의해 얻어지는 금속 박막에 의해 형성한 경우 등, 소성전 내부 전극층을 박층화한 경우에 현저해지는 경향이 있고, 적층 세라믹 콘덴서의 소형화, 대용량화가 곤란하였다.
(발명이 해결하고자 하는 과제)
본 발명은, 이러한 실상을 감안하여 이루어진 것으로, 특히 내부 전극층의 두께를 박층화한 경우라도, 소성 단계에서의 금속 입자의 입자 성장을 억제하고, 내부 전극층의 구형상화 및 전극 도중 끊김을 유효하게 방지하여, 정전 용량의 저하를 효과적으로 억제할 수 있는 적층 세라믹 콘덴서 등의 전자 부품 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명자 등은, 내부 전극층과 유전체층을 갖는 적층 세라믹 콘덴서등의 전자 부품의 제조 방법에 있어서, 소성전 내부 전극 박막으로서, 유전체 박막 및 금속 박막을 갖는 내부 전극 박막을 형성하고, 이 내부 전극 박막을 소성후에 유전체층이 되는 그린 시트와 적층시켜, 적층체를 형성하며, 이 적층체를 소성함으로써, 상기 목적을 달성할 수 있는 것을 발견하여 본 발명을 완성시키기에 이르렀다.
즉, 본 발명에 따른 전자 부품의 제조 방법은,
내부 전극층과 유전체층을 갖는 전자 부품을 제조하는 방법으로서,
유전체 박막 및 금속 박막을 갖는 소성전 내부 전극 박막을 형성하는 공정과,
소성후에 유전체층이 되는 그린 시트와, 상기 내부 전극 박막을 적층시키는 공정과,
상기 그린 시트와 상기 내부 전극 박막의 적층체를 소성하는 공정을 갖는다.
본 발명에 따른 적층 세라믹 콘덴서의 제조 방법은,
내부 전극층과 유전체층이 교대로 적층하여 있는 소자 본체를 갖는 적층 세라믹 콘덴서를 제조하는 방법으로서,
유전체 박막 및 금속 박막을 갖는 소성전 내부 전극 박막을 형성하는 공정과,
소성후에 유전체층이 되는 그린 시트와, 상기 내부 전극 박막을 교대로 적층시키는 공정과,
상기 그린 시트와 상기 내부 전극 박막의 적층체를 소성하는 공정을 갖는다.
한편, 본 발명에 있어서는, 상기 소성전 내부 전극 박막 내의 상기 유전체 박막이, 특별히 한정되지 않지만, BaTiO3, MgO, Al2O3, SiO2, CaO, TiO2, V2O3, MnO, SrO, Y2O3, ZrO2, Nb2O5, BaO, HfO2, La2O3, Gd2O3, Tb4O7, Dy2O3, Ho2O3, Er2O3, Tm2O3, Yb2O3, Lu2O3, CaTiO3 및 SrTiO3 중 적어도 1종을 포함한다.
본 발명에 있어서는, 소성후에 내부 전극층을 구성하게 되는 소성전 내부 전극 박막으로서, 유전체 박막 및 금속 박막을 갖는 내부 전극 박막을 형성한다. 이 때문에, 소성후의 내부 전극층을 박층화한 경우에, 특히 문제가 되었던 유전체 재료와 금속 재료의 소결 온도의 차에 기인하는 내부 전극층의 구형상화, 및 전극 도중 끊김을 방지하여, 정전 용량의 저하를 효과적으로 억제할 수 있다.
한편, 본 발명에 있어서, 상기 유전체 박막은 유전체 재료를 주성분으로서 함유하는 박막이고, 유전체 이외의 성분을 함유하고 있어도 좋다. 또한, 상기 금속 박막은 금속 재료 등의 도전성을 갖는 재료를 주성분으로서 함유하는 박막이고, 금속 재료 이외의 성분을 함유하고 있어도 좋다. 또한, 상기 내부 전극 박막에 함유되는 상기 유전체 박막 및 상기 금속 박막은 모두 소성 후에는 내부 전극층을 형성하게 되지만, 상기 유전체 박막의 일부에 대해서는, 소성 후에 유전체층을 형성하게 되어도 좋다.
상기 내부 전극 박막은, 예를 들면, 소성후에 유전체층이 되는 그린 시트 상에 직접 성막하는 방법이나, 혹은, 유전체 재료를 함유하는 박리층 상에 성막하는 방법 등에 의해 형성할 수 있다.
본 발명의 제조 방법에 있어서는, 상기 박리층상에, 상기 내부 전극 박막을 형성하고, 이어서, 이 내부 전극 박막 상에 접착층을 형성하여, 접착층을 통해, 내부 전극 박막과 그린 시트를 접착시키는 전사법을 채용하는 것이 바람직하다.
본 발명에서는, 적어도 상기 소성전 내부 전극 박막은 1층의 유전체 박막과 1층의 금속 박막을 갖고 있으면 좋지만, 바람직하게는 상기 금속 박막이 한 쌍의 상기 유전체 박막 사이에 끼워져 있고, 각각의 상기 소성전 내부 전극 박막이 3층 이상의 적층 구조로 되어 있다. 이렇게 함으로써, 함께 유전체를 주성분으로 하는 유전체 박막과 그린 시트가 직접 접촉하고, 접촉면의 밀착성을 향상시킬 수 있고, 본 발명의 작용 효과가 높아진다. 특히, 소성 후에서의 내부 전극층과 유전체층의 층간 분리를 유효하게 방지할 수 있다.
혹은, 본 발명에서는 상기 유전체 박막이 한 쌍의 상기 금속 박막 사이에 끼워져 있고, 각각의 상기 소성전 내부 전극 박막이 3층 이상의 적층 구조가 되도록 해도 좋다. 이렇게 함으로써, 소성후의 내부 전극층 중으로의 유전체 재료의 분산을 촉진할 수 있기 때문에, 유전체 재료의 첨가에 의한 내부 전극층의 구형상화 방지 효과를 보다 한층 높일 수 있다.
본 발명에 있어서는, 바람직하게는 상기 소성전 내부 전극 박막을 복수의 상기 유전체 박막 및 복수의 상기 금속 박막으로 이루어지는 적층 구조로 할 수 있다. 이 경우에 있어서는, 예컨대 상기 유전체 박막과 상기 금속 박막을 교대로 적층함으로써, 상기 소성전 내부 전극 박막을 다수층(예컨대, 3층~29층 정도)으로 이루어지는 적층체로 할 수 있다. 한편, 이 소성전 내부 전극 박막에 있어서, 상기 그린 시트와 직접 접촉하게 되는 외측층은, 상기 유전체 박막으로 형성해도 좋고, 혹은 상기 금속 박막으로 형성해도 좋다. 또한, 상기 외측층 중 한 쪽의 외측층과 다른 쪽의 외측층을 동일한 종류의 박막으로 형성해도 좋고, 혹은 상이한 종류의 박막으로 형성해도 좋지만, 특히 본 발명에 있어서는 모든 외측층을 유전체 박막으로 형성하는 것이 바람직하다.
이렇게 상기 소성전 내부 전극 박막을 복수의 상기 유전체 박막 및 복수의 상기 금속 박막으로 이루어지는 다수층의 적층체로 하고, 또한 상기 외측층을 유전체 박막으로 함으로써, 특히 본 발명의 작용 효과를 높일 수 있다. 즉, 이 경우에 있어서는, 복수의 상기 유전체 박막 및 상기 금속 박막을 적층함으로써, 소성후의 내부 전극층에 금속 재료 및 유전체 재료를 균일하게 분산할 수 있기 때문에, 내부 전극층의 구형상화을 유효하게 방지할 수 있다. 더구나, 상기 외측층을 유전체 박막으로 형성하기 때문에, 유전체 박막(외측층)과 그린 시트의 접촉면의 밀착성을 향상시킬 수 있고, 소성후에서의 내부 전극층과 유전체층의 층간 분리를 유효하게 방지할 수 있다.
본 발명에 있어서, 바람직하게는, 각각의 상기 내부 전극 박막 중에서의 상기 금속 박막의 합계의 두께(t1)를, 0.1∼1.0㎛, 보다 바람직하게는 0.1∼0.5㎛로 한다. 상기 내부 전극 박막의 두께를, 이러한 범위로 함으로써, 소성전 내부 전극 박막을 박층화할 수 있고, 나아가서는 소성후의 내부 전극층의 박층화를 도모할 수 있다.
본 발명에 있어서, 바람직하게는 각각의 상기 내부 전극 박막 중에서의 상기 유전체 박막의 합계의 두께(t2)를 0.02~0.2㎛로 한다. 상기 유전체 박막의 두께가 너무 얇으면, 상술한 본 발명의 효과가 얻어지지 않게 되는 경향이 있고, 너무 두꺼우면, 내부 전극 박막 중의 유전체 재료의 함유 비율이 너무 높아져, 내부 전극층의 전극 도중 끊김이 증대하는 경향이 있다.
본 발명에 있어서, 바람직하게는 각각의 상기 내부 전극 박막 중에서의 상기 금속 박막의 합계의 두께(t1)와, 각각의 상기 내부 전극 박막 중에서의 상기 유전체 박막의 합계의 두께(t2)의 비(t2/t1)를 0.05~1, 보다 바람직하게는 0.05~0.5로 한다.
본 발명에 있어서, 상기 금속 박막의 두께(t1) 및 상기 유전체 박막의 두께(t2)는 각각의 내부 전극 박막 중에서의 합계의 두께를 의미한다. 따라서, 예컨대 내부 전극 박막 중에 2층의 유전체 박막이 형성되어 있는 경우에는, 이 2층의 합계의 두께가 상기 유전체 박막의 두께(t2)가 된다.
본 발명에 있어서, 상기 유전체 박막은 박막 형성법에 의해 소정 패턴으로 형성하는 것이 바람직하다. 박막 형성법으로서는, 예컨대 도금법, 증착법, 스퍼터링법 등을 들 수 있고, 특히 스퍼터링법으로 하는 것이 바람직하다.
또한, 상기 금속 박막을 형성하는 방법으로서는, 특별히 한정되지 않고, 형성하는 박막의 두께에 맞추어 적절하게 선택하면 좋지만, 예컨대 도전성 페이스트를 소정의 패턴으로 인쇄하는 인쇄법이나, 도금법, 증착법, 스퍼터링법 등의 박막 형성법 등을 들 수 있다. 본 발명에 있어서는, 상기 금속 박막의 형성은, 상기 박막 형성법에 의해 행하는 것이 바람직하고, 보다 바람직하게는 스퍼터링법에 의해 행한다.
상기 유전체 박막 및 상기 금속 박막을, 박막 형성법, 특히, 스퍼터링법에 의해 형성함으로써, 유전체 박막 및 금속 박막의 박층화를 도모할 수 있다. 특히, 상기 유전체 박막 및 상기 금속 박막을 동시에, 상기 박막 형성법에 의해 성막함으로써, 유전체 박막과 금속 박막을 치밀하게 접찹할 수 있기 때문에, 양 박막의 밀착성을 향상시키고, 또한 양 박막의 접착면에서의 틈새의 발생을 유효하게 방지할 수 있다.
본 발명에 있어서는, 상기 유전체 박막과 상기 그린 시트가 실질적으로 동일한 조성의 유전체를 각각 함유하는 것이 바람직하다. 이렇게 함으로써, 유전에 박막과 그린 시트의 밀착성을, 더욱 향상시킬 수 있고, 본 발명의 작용 효과가 높아진다. 한편, 본 발명에 있어서, 상기 유전체 박막 및 상기 그린 시트에 함유되는 상기 유전체는, 반드시 완전히 동일한 조성으로 할 필요는 없고, 실질적으로 동일한 조성을 갖고 있으면 좋다. 또한, 상기 유전체 박막 및/또는 상기 그린 시트에는 필요에 따라 각각 상이한 부성분을 첨가해도 좋다.
상기 유전체 박막 및 상기 그린 시트에 함유되는 상기 유전체로서는, 예컨대 티탄산칼슘, 티탄산스트론튬, 티탄산바륨 등을 들 수 있고, 그 중에서도 티탄산바륨을 이용하는 것이 바람직하다.
또한, 상기 소성전 내부 전극 박막 및/또는 상기 그린 시트에 함유되는 첨가 부성분으로서는, 예컨대 MgO, Al2O3, SiO2, CaO, TiO2, V2O3, MnO, SrO, Y2O3, ZrO2, Nb2O5, BaO, HfO2, La2O3, Gd2O3, Tb4O7, Dy2O3, Ho2O3, Er2O3, Tm2O3, Yb2O3, Lu2O3, CaTiO3, SrTiO3 등을 들 수 있다.
본 발명에 있어서, 바람직하게는 상기 금속 박막이 니켈 및/또는 니켈 합금을 주성분으로 하는 금속 박막이다. 니켈 합금으로서는, 루테늄(Ru), 로듐(Rh), 레늄(Re) 및 백금(Pt)에서 선택되는 1종 이상의 원소와 니켈의 합금이 바람직하고, 합금 중의 니켈 함유량은 87mol% 이상인 것이 바람직하다.
본 발명에 있어서, 바람직하게는, 상기 적층체를, 10-10∼10-2Pa의 산소 분압을 가지는 분위기 중에서, 1000℃∼1300℃의 온도로 소성한다. 본 발명에 의하면, 금속 재료의 소결 온도 이상으로 소성했을 시에, 특히 문제가 되는 내부 전극층의 구형상화 및 전극 도중 끊김을 효율적으로 방지할 수 있으므로, 상기 온도에서의 소성이 가능해진다.
바람직하게는, 상기 적층체를 소성한 후에, 10-2∼100Pa의 산소 분압을 가지는 분위기 중에서, 1200℃ 이하의 온도로 어닐링한다. 상기의 소성 후에, 특정한 어닐링 조건으로 어닐링시킴으로써, 유전체층의 재산화(再酸化)가 도모되고, 유전체층의 반도체화를 저지하여, 높은 절연 저항을 취득할 수 있다.
본 발명에 관한 전자 부품은, 상기 어느 하나의 방법에 의해 제조된다.
전자 부품으로는, 특별히 한정되지 않지만, 적층 세라믹 콘덴서, 압전소자, 칩 인덕터, 칩 배리스터, 칩 서미스터, 칩 저항, 그 밖의 표면 실장(SMD) 칩형 전자 부품이 예시된다.
(발명의 효과)
본 발명에 의하면, 적층형 세라믹 콘덴서 등의 전자 부품의 제조 방법에 있어서, 소성전 내부 전극 박막으로서, 유전체 박막 및 금속 박막을 갖는 내부 전극 박막을 형성하고, 이 내부 전극 박막을 소성후에 유전체층이 되는 그린 시트와 적층시켜, 적층체를 형성하고, 이 적층체를 소성하기 때문에, 소성 단계에서의 금속 입자의 입자 성장을 억제하고, 내부 전극층의 구형상화, 전극 도중 끊김을 유효하게 방지하여 정전 용량의 저하를 효과적으로 억제할 수 있다.
도 1은 본 발명의 일실시 형태에 따른 적층 세라믹 콘덴서의 개략 단면도이다.
도 2는 본 발명의 제조 방법에 따른 소성전 내부 전극 박막의 주요부 단면도이다.
도 3a는 본 발명의 소성전 내부 전극 박막의 형성 방법을 도시하는 주요부 단면도이다.
도 3b는 본 발명의 소성전 내부 전극 박막의 형성 방법을 도시하는 주요부 단면도이다.
도 3c는 본 발명의 소성전 내부 전극 박막의 형성 방법을 도시하는 주요부 단면도이다.
도 4a는 소성전 내부 전극 박막의 전사 방법을 도시하는 주요부 단면도이다.
도 4b는 소성전 내부 전극 박막의 전사 방법을 도시하는 주요부 단면도이다.
도 4c는 소성전 내부 전극 박막의 전사 방법을 도시하는 주요부 단면도이다.
도 5a는 소성전 내부 전극 박막의 전사 방법을 도시하는 주요부 단면도이다.
도 5b는 소성전 내부 전극 박막의 전사 방법을 도시하는 주요부 단면도이다.
도 5c는 소성전 내부 전극 박막의 전사 방법을 도시하는 주요부 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 소성전 내부 전극 박막의 주요부 단면도이다.
도 7은 본 발명의 다른 실시예에 따른 소성전 내부 전극 박막의 주요부 단면도이다.
도 8은 본 발명의 실시예에 따른 적층체 시료의 주요부 단면도이다.
도 9a는 본 발명의 실시예에 따른 소성후의 내부 전극층의 SEM 사진이다.
도 9b는 본 발명의 비교예에 따른 소성후의 내부 전극층의 SEM 사진이다.
(발명을 실시하기 위한 최선의 형태)
이하, 본 발명을, 도면에 도시하는 실시 형태에 의거하여 설명한다.
우선, 본 발명에 관한 방법에 의해 제조되는 전자 부품의 일실시 형태로서, 적층 세라믹 콘덴서의 전체 구성에 대해서 설명한다.
도 1에 도시하는 바와같이, 본 실시 형태에 관한 적층 세라믹 콘덴서(2)는, 콘덴서 소체(4)와, 제1 단자 전극(6)과, 제2 단자 전극(8)을 가진다. 콘덴서 소체(4)는, 유전체층(10)과 내부 전극층(12)을 가지고, 유전체층(10)의 사이에, 이들 내부 전극층(12)이 교대로 적층되어 있다. 교대로 적층되는 한쪽의 내부 전극층(12)은, 콘덴서 소체(4)의 제1 단부(4a)의 외측에 형성되어 있는 제1 단자 전극(6)의 내측에 대해 전기적으로 접속되어 있다. 또한, 교대로 적층되는 다른쪽의 내부 전극층(12)은, 콘덴서 소체(4)의 제2 단부(4b)의 외측에 형성되어 있는 제2 단자 전극(8)의 내측에 대해 전기적으로 접속되어 있다.
본 실시 형태에서, 내부 전극층(12)은, 후에 상세히 설명하는 바와같이, 도 2에 도시하는 유전체 박막(42a, 42b) 및 금속 박막(40)으로 구성되는 소성전 내부 전극 박막(12a)을 소성함으로써 형성된다.
상기 소성전 내부 전극 박막 내의 상기 유전체 박막(42a, 42b)의 재질은, 특별히 한정되지 않고, 예를 들면 BaTiO3, MgO, Al2O3, SiO2, CaO, TiO2, V2O3, MnO, SrO, Y2O3, ZrO2, Nb2O5, BaO, HfO2, La2O3, Gd2O3, Tb4O7, Dy2O3, Ho2O3, Er2O3, Tm2O3, Yb2O3, Lu2O3, CaTiO3, SrTiO3 등을 바람직하게 사용할 수 있다.
또한, 유전체층(10)의 재질은 특별히 한정되지 않고, 예를 들면 티탄산칼슘, 티탄산스트론튬, 티탄산바륨 등의 유전체 재료로 구성되고, 그중에서도, 티탄산바 륨을 적합하게 사용할 수 있다. 또한, 유전체층(10)에는, 필요에 따라 각종 부성분을 첨가하는 것이 가능하다. 각 유전체층(10)의 두께는 특별히 한정되지 않지만, 수㎛∼수백㎛인 것이 일반적이다. 특히 본 실시 형태에서는, 바람직하게는 5㎛이하, 보다 바람직하게는 3㎛이하로 박층화되어 있다.
단자 전극(6, 8)의 재질도 특별히 한정되지 않지만, 통상, 구리나 구리합금, 니켈이나 니켈 합금 등이 이용되는데, 은이나 은과 팔라듐의 합금 등도 사용할 수 있다. 단자 전극(6, 8)의 두께도 특별히 한정되지 않지만, 통상 10∼50㎛ 정도이다.
적층 세라믹 콘덴서(2)의 형상이나 사이즈는, 목적이나 용도에 따라 적절히 결정하면 된다. 적층 세라믹 콘덴서(2)가 직육면체 형상인 경우는, 통상, 세로(0.6∼5.6㎜, 바람직하게는 0.6∼3.2㎜)×가로(0.3∼5.0㎜, 바람직하게는 0.3∼1.6㎜)×두께(0.1∼1.9㎜, 바람직하게는 0.3∼1.6㎜) 정도이다.
다음에, 본 실시 형태에 관한 적층 세라믹 콘덴서(2)의 제조 방법의 일례를 설명한다.
우선, 소성후에 도 1에 도시하는 유전체층(10)을 구성하게 되는 세라믹 그린 시트를 제조하기 위해서, 유전체 페이스트를 준비한다.
유전체 페이스트는 통상, 유전체 원료와 유기 비히클을 혼련하여 얻어진 유기 용제계 페이스트, 또는 수계(水系) 페이스트로 구성된다.
유전체 원료로는, 복합 산화물이나, 소성에 의해 산화물이 되는 각종 화합물, 예를 들면, 탄산염, 질산염, 수산화물, 유기금속화합물 등에서 적절히 선택되 고, 혼합하여 이용할 수 있다. 유전체 원료는, 통상, 평균 입자 직경이 0.1∼3.0㎛ 정도인 분말로 이용된다. 또한, 매우 얇은 그린 시트를 형성하기 위해서는, 그린 시트 두께보다도 미세한 분말을 사용하는 것이 바람직하다.
유기 비히클이란, 바인더를 유기 용제 중에 용해한 것이다. 유기 비히클에 이용되는 바인더로는, 특별히 한정되지 않고, 에틸셀룰로오스, 폴리비닐부티랄, 아크릴수지 등의 통상의 각종 바인더가 이용되는데, 바람직하게는 폴리비닐부티랄 등의 부티랄계 수지가 이용된다.
또한, 유기 비히클에 이용되는 유기 용제도 특별히 한정되지 않고, 테르피네올, 부틸카르비톨, 아세톤, 톨루엔 등의 유기 용제가 이용된다. 또한, 수계 페이스트에 있어서의 비히클은, 물에 수용성 바인더를 용해시킨 것이다. 수용성 바인더로는 특별히 한정되지 않고, 폴리비닐알콜, 메틸셀룰로오스, 히드록시에틸셀룰로오스, 수용성 아크릴 수지, 에멀젼 등이 이용된다. 유전체 페이스트 중의 각 성분의 함유량은 특별히 한정되지 않고, 통상의 함유량, 예를 들면 바인더는 1∼5질량%정도, 용제(또는 물)는 10∼50질량% 정도로 하면 된다.
유전체 페이스트 중에는, 필요에 따라 각종 분산제, 가소제, 유전체, 유리 플릿, 절연체 등에서 선택되는 첨가물이 함유되어도 된다. 단, 이들 총 함유량은, 10질량% 이하로 하는 것이 바람직하다. 바인더 수지로서, 부티랄계 수지를 이용하는 경우에, 가소제는, 바인더 수지 100질량부에 대해, 25∼100질량부의 함유량인 것이 바람직하다. 가소제가 너무 적으면, 그린 시트가 약해지는 경향이 있고, 너무 많으면, 가소제가 스며나와 취급이 곤란하다.
다음에, 상기 유전체 페이스트를 이용해, 닥터 블레이드법 등에 의해, 도 5a에 도시하는 바와같이, 제2 지지 시트로서의 캐리어 시트(30) 상에, 바람직하게는 0.5∼30㎛, 보다 바람직하게는 0.5∼10㎛ 정도의 두께로, 그린 시트(10a)를 형성한다. 그린 시트(10a)는, 캐리어 시트(30)에 형성된 후에 건조된다. 그린 시트(10a)의 건조 온도는, 바람직하게는 50∼100℃이고, 건조 시간은, 바람직하게는 1∼5분이다.
다음에, 상기의 캐리어 시트(30)와는 별도로, 도 4a에 도시하는 바와 같이, 제1 지지 시트로서의 캐리어 시트(20)를 준비하고, 그 위에, 박리층(22)을 형성한다. 다음에, 박리층(22)의 표면에, 소성후에 내부 전극층(12)을 구성하게 되는 소성전 내부 전극 박막(12a)을 소정 패턴으로 형성한다.
캐리어 시트(20, 30)으로는, 예를 들면 PET 필름 등이 이용되고, 박리성을 개선하기 위해서, 실리콘 등이 코팅되어 있는 것이 바람직하다. 이들 캐리어 시트(20, 30)의 두께는, 특별히 한정되지 않지만, 바람직하게는, 5∼100㎛이다. 이들 캐리어 시트(20, 30)의 두께는, 동일하거나 달라도 된다.
박리층(22)은, 바람직하게는 도 5a에 도시하는 그린 시트(10a)를 구성하는 유전체와 동일한 유전체 입자를 포함한다. 또한, 이 박리층(22)은, 유전체 입자 이외에, 바인더와, 가소제와, 임의 성분으로서 박리제를 포함한다. 유전체 입자의 입경은, 그린 시트에 포함되는 유전체 입자의 입경과 같아도 되지만, 보다 작은 것이 바람직하다. 박리층(22)의 형성 방법으로는, 특별히 한정되지 않지만, 매우 얇게 형성할 필요가 있으므로, 예를 들면, 와이어 바 코터 또는 다이 코터를 이용해, 도포하는 방법이 바람직하다.
소성전 내부 전극 박막(12a)은, 도 2에 도시하는 바와같이, 금속 박막(40) 및 한 쌍의 유전체 박막(42a, 42b)로 구성된다. 한 쌍의 유전체 박막(42a, 42b)은 금속 박막(40)을 사이에 끼우도록 형성되어 있고, 내부 전극 박막(12a)은 3층 구조를 갖고 있다.
금속 박막(40)은 금속 재료 등의 도전성을 갖는 재료를 주성분으로서 함유하는 박막이다. 금속 박막(40)에 함유되는 도전성 재료로서는 특별히 한정되지 않지만, 예컨대 유전체층(10)의 구성 재료로서, 내환원성을 갖는 재료를 사용한 경우에는, 비금속을 이용할 수 있다. 이러한 비금속으로서는, 니켈을 주성분으로 하는 금속, 또는 니켈과 다른 금속과의 합금이 바람직하다. 니켈 합금으로는, 루테늄(Ru), 로듐(Rh), 레늄(Re) 및 백금(Pt)에서 선택되는 1종 이상의 원소와 니켈의 합금이 바람직하고, 합금 중의 니켈 함유량은 87mol% 이상인 것이 바람직하다. 또한, 니켈 또는 니켈 합금중에는, S, C, P 등의 각종 미량 성분이 0.1중량% 정도 이하 포함되어 있어도 된다.
유전체 박막(42a, 42b)은 유전체 재료를 주성분으로서 함유하는 박막이다. 유전체 박막(42a, 42b)에 함유되는 유전체 재료로서는, 각종 유전체 재료를 사용할 수 있고, 특별히 한정되지 않지만, 박리층(22)이나 그린 시트(10a)에 함유되는 유전체 재료와, 실질적으로 같은 조성의 유전체 재료를 함유하는 것이 바람직하다. 이와 같이 함으로써, 유전체 박막(42a, 42b)과 박리층(22)이나 그린 시트(10a)와의 사이에 형성되는 접촉면의 밀착성의 향상을 한층 더 도모할 수 있다.
금속 박막(40)의, 내부 전극 박막(12a) 중에서의 두께(t1)는 0.1~1.0㎛로 하는 것이 바람직하고, 보다 바람직하게는 0.1∼0.5㎛로 한다. 금속 박막(40)의 두께(t1)가 너무 두꺼우면, 콘덴서의 소형화, 대용량화가 곤란해지는 경향이 있고, 너무 얇으면 소성시에서의 내부 전극층의 구형상화 및 전극 도중 끊김을 억제하는 효과가 불충분해지는 경향이 있다.
유전체 박막(42a, 42b)의 내부 전극 박막(12a) 중에서의 합계의 두께(t2 ; t2=t2a+t2b)는 0.02㎛~0.2㎛로 하는 것이 바람직하다. 유전체 박막(42)의 두께(t2)가 너무 두꺼우면, 내부 전극층의 전극 도중 끊김이 증대하는 경향이 있고, 너무 얇으면 내부 전극 박막 중에 유전체 박막을 형성한 효과가 작아지고, 소성시에 내부 전극층의 구형상화가 발생하며, 전극 도중 끊김이 증대하는 경향이 있다. 한편, 유전체 박막(42a, 42b)의 두께의 비(t2a/t2b)에 대해서는 특별히 한정되지 않지만, 각 두께는 통상 동일한 정도로 한다.
또한, 금속 박막(40)의 두께(t1)와, 유전체 박막(42a, 42b)의 합계의 두께(t2)의 비(t2/t1)는 바람직하게는 0.05~1, 보다 바람직하게는 0.05~0.5로 한다. t2/t1이 너무 작으면, 내부 전극 박막 중에 유전체 박막을 형성한 효과가 작아지고, 소성 시에 내부 전극층의 구형성화가 발생하고, 전극 도중 끊김이 증대하는 경향이 있다. 한편, t2/t1가 너무 크면 내부 전극 박막 중의 유전체 재료의 함유량이 금속 재료에 비해 너무 많아지고, 내부 전극층의 전극 도중 끊김이 증대하는 경향이 있다.
소성전 내부 전극 박막(12a)을 구성하는 유전체 박막(42a, 42b) 및 금속 박 막(40)을 형성하는 방법으로서는, 도금법, 증착법, 스퍼터링법 등의 박막 형성법을 들 수 있다.
예컨대, 스퍼터링법에 의해 소성전 내부 전극 박막(12a)을 형성하는 경우에는, 이하와 같이 하여 행한다.
우선, 도 3a에 도시하는 바와 같이, 캐리어 시트(20) 상의 박리층(22)의 표면에 차폐 마스크로서, 소정 패턴을 갖는 메탈 마스크(44)를 형성한다. 이어서, 스퍼터링 타겟 재료로서, 유전체 박막(42a, 42b)을 형성하기 위한 유전체 박막용 타겟 및 금속 박막(40)을 형성하기 위한 금속 박막용 타겟을 사용하여, 스퍼터링을 행하고, 도 3b에 도시하는 바와 같이, 박리층(22) 상에 유전체 박막(42a), 금속 박막(40), 유전체 박막(42b)의 순서로 3층의 막을 형성한다. 이들 스퍼터링은 동일 챔버 내에서 연속하여 행하는 것이 바람직하지만, 다른 챔버에서 행해도 좋다.
유전체 박막(42a, 42b)을 형성하기 위한 유전체 박막용 타겟으로서는, 유전체 박막(42a, 42b)을 구성하게 되는 각종 유전체 재료를 사용하면 좋고, 예컨대 복합 산화물이나 소성에 의해 산화물이 되는 각종 화합물 등으로, 구체적으로는 BaTiO3, MgO, Al2O3, SiO2, CaO, TiO2, V2O3, MnO, SrO, Y2O3, ZrO2, Nb2O5, BaO, HfO2, La2O3, Gd2O3, Tb4O7, Dy2O3, Ho2O3, Er2O3, Tm2O3, Yb2O3, Lu2O3, CaTiO3, SrTiO3 등을 들 수 있다.
또한, 금속 박막(40)을 형성하기 위한 금속 박막용 타겟으로서는, 금속 박막(40)을 구성하게 되는 각종 금속 재료를 사용하면 좋고, 예컨대 니켈을 주성분으로 하는 금속, 또는 니켈과 다른 금속의 합금 등을 사용할 수 있다.
스터퍼링의 조건으로서는, 도달 진공도가 바람직하게는 10-2Pa 이하, 보다 바람직하게는 10-3Pa 이하, 출력이 바람직하게는 50~400W, 보다 바람직하게는 100~300W, 스퍼터링 온도가 바람직하게는 20~150℃, 보다 바람직하게는 20∼120℃이다. 또한, 스퍼터링시의 분위기로서는, 유전체 박막(42a, 42b)을 성막할 때에는 Ar/O2 가스 또는 Ar 가스만을, 금속 박막(40)을 성막할 때에는 Ar 가스를, 각각 바람직하게는 0.1~2Pa, 보다 바람직하게는 0.3~0.8Pa의 압력으로 도입한다.
유전체 박막(42a, 42b) 및 금속 박막(40)의 두께의 제어는, 상기 각 스퍼터링 조건 및 성막 시간을 조정함으로써 행하는 것이 가능하다.
이어서, 메탈 마스크(44)를 제거함으로써, 도 3c에 도시하는 바와같이 소정 패턴을 가지고, 유전체 박막(42a, 42b) 및 금속 박막(40)으로 구성되는 내부 전극 박막(12a)을, 박리층(22)의 표면에 형성할 수 있다.
다음에, 상기의 캐리어 시트(20, 30)와는 별도로, 도 4a에 도시하는 바와같이, 제3 지지 시트로서의 캐리어 시트(26)의 표면에 접착층(28)이 형성되어 있는 접착층 전사용 시트를 준비한다. 캐리어 시트(26)는, 캐리어 시트(20, 30)와 동일한 시트로 구성된다. 접착층(28)의 조성은, 이형제를 포함하지 않는 이외는, 박리층(22)과 동일하다. 즉, 접착층(28)은, 바인더와, 가소제와, 이형제를 포함한다. 접착층(28)에는, 그린 시트(10a)를 구성하는 유전체와 동일한 유전체 입자를 포함시켜도 되는데, 유전체 입자의 입경보다도 두께가 얇은 접착층을 형성하는 경우에 는, 유전체 입자를 포함시키지 않는 쪽이 좋다.
다음에, 도 4a에 도시하는 내부 전극 박막(12a)의 표면에, 접착층을 형성하기 위해서, 본 실시형태에서는 전사법을 채용하고 있다. 즉, 도 4b에 도시하는 바와같이, 캐리어 시트(26)의 접착층(28)을, 내부 전극 박막(12a)의 표면에 대고 눌러, 가열 가압하여, 그 후 캐리어 시트(26)를 벗김으로써, 도 4c에 도시하는 바와같이, 접착층(28)을, 내부 전극 박막(12a)의 표면에 전사한다.
이 때의 가열 온도는, 40∼100℃가 바람직하고, 또한, 가압력은, 0.2∼15MPa가 바람직하다. 가압은, 프레스에 의한 가압이거나, 카렌더 롤에 의한 가압이어도 되지만, 한쌍의 롤에 의해 행하는 것이 바람직하다.
그 후에, 내부 전극 박막(12a)을, 도 5a에 도시하는 캐리어 시트(30)의 표면에 형성되어 있는 그린 시트(10a)의 표면에 접착한다. 이를 위해, 도 5b에 도시하는 바와같이, 캐리어 시트(20)의 내부 전극 박막(12a)을, 접착층(28)을 통해, 그린 시트(10a)의 표면에 캐리어 시트(20)와 함께 대고 눌러, 가열 가압하여, 도 5c에 도시하는 바와같이, 내부 전극 박막(12a)을, 그린 시트(10a)의 표면에 전사한다. 단, 그린 시트측의 캐리어 시트(30)가 당겨 벗겨지므로, 그린 시트(10a)측에서 보면, 그린 시트(10a)가 내부 전극 박막(12a)에 접착층(28)을 통해 전사된다.
이 전사 시의 가열 및 가압은 프레스에 의한 가압·가열이거나, 카렌더 롤에 의한 가압·가열이어도 되지만, 한쌍의 롤에 의해 행하는 것이 바람직하다. 그 가열 온도 및 가압력은 접착층(28)을 전사할 때와 동일하다.
이러한 도 4a∼도 5c에 도시하는 공정에 의해, 단일 그린 시트(10a) 상에, 소정 패턴을 가지고, 유전체 박막(42a, 42b) 및 금속 박막(40)으로 구성되는 내부 전극 박막(12a)이 형성된다. 이를 이용해, 내부 전극 박막(12a) 및 그린 시트(10a)가 교대로 다수 적층된 적층체를 얻는다.
그 후, 이 적층체를 최종 가압한 후, 캐리어 시트(20)를 당겨 벗긴다. 최종 가압 시의 압력은, 바람직하게는 10∼200MPa이다. 또한, 가열 온도는, 40∼100℃가 바람직하다. 그 후에, 적층체를 소정 사이즈로 절단하고, 그린 칩을 형성한다. 그리고, 그린 칩을 탈 바인더 처리 및 소성한다.
탈 바인더 처리는, 본 발명과 같이 내부 전극 박막의 금속 박막에 비금속으로서 니켈을 이용하는 경우, 탈 바인더 분위기 중의 Air 중 또는 N2 중에 하는 것이 바람직하다. 또한, 그 이외의 탈 바인더 조건으로는, 승온 속도를 바람직하게는 5∼300℃/시간, 보다 바람직하게는 10∼50℃/시간, 유지 온도를 바람직하게는 200∼400℃, 보다 바람직하게는 250∼350℃, 온도 유지 시간을 바람직하게는 0.5∼20시간, 보다 바람직하게는 1∼10시간으로 한다.
그린 칩 소성은, 산소 분압이 바람직하게는 10-10∼10-2Pa, 보다 바람직하게는 10-10∼10-5Pa의 분위기에서 행한다. 소성 시의 산소 분압이 너무 낮으면, 내부 전극층의 금속 재료가 이상 소결을 일으켜, 도중에서 끊어지는 경우가 있고, 반대로 산소 분압이 너무 높으면, 내부 전극층이 산화되는 경향이 있다.
그린 칩의 소성은, 1300℃ 이하, 보다 바람직하게는 1000∼1300℃, 특히 바람직하게는 1150∼1250℃의 저온으로 행한다. 소성 온도가 너무 낮으면, 그린 칩 이 치밀화되지 않고, 반대로 소성 온도가 너무 높으면, 내부 전극층의 전극 도중 끊김이 생기거나, 유전체의 환원이 생겨 버리기 때문이다.
이외의 소성 조건으로는, 승온 속도를 바람직하게는 50∼500℃/시간, 보다 바람직하게는 200∼300℃/시간, 온도 유지 시간을 바람직하게는 0.5∼8시간, 보다 바람직하게는 1∼3시간, 냉각 속도를 바람직하게는 50∼500℃/시간, 보다 바람직하게는 200∼300℃/시간으로 한다. 또한, 소성 분위기는 환원성 분위기로 하는 것이 바람직하고, 분위기 가스로는 예를 들면, N2와 H2의 혼합 가스를 웨트(가습) 상태에서 이용하는 것이 바람직하다.
이어서, 소성후의 콘덴서 칩체에는 어닐링을 실시한다. 어닐링은, 유전체층을 재산화하기 위한 처리이고, 이에 따라 절연 저항(IR)의 가속 수명을 현저하게 길게 할 수 있어, 신뢰성이 향상한다.
소성후의 콘덴서 칩체의 어닐링은 소성 시의 환원 분위기보다도 높은 산소 분압하에서 행하는 것이 바람직하고, 구체적으로는, 산소 분압이 바람직하게는 10-2∼100Pa, 보다 바람직하게는 10-2∼10Pa의 분위기로 행한다. 어닐링 시의 산소 분압이 너무 낮으면, 유전체층(10)의 재산화가 곤란해지고, 반대로 너무 높으면, 내부 전극층(12)이 산화하는 경향이 있다.
본 실시 형태에 있어서는, 어닐링 시의 유지 온도 또는 최고 온도를, 바람직하게는 1200℃ 이하, 보다 바람직하게는 900∼1150℃, 특히 바람직하게는 1000∼1100℃로 한다. 또한, 본 발명에서는, 이들 온도의 유지 시간을, 바람직하게는 0.5∼4시간, 보다 바람직하게는 1∼3시간으로 한다. 어닐링 시의 유지 온도 또는 최고 온도가, 상기 범위 미만에서는 유전체 재료의 산화가 불충분하므로 절연 저항 수명이 짧아지는 경향이 있고, 상기 범위를 넘으면, 내부 전극층의 니켈이 산화하여, 용량이 저하할뿐 아니라, 유전체 바탕과 반응하여, 수명도 짧아지는 경향이 있다. 또한, 어닐링은 승온 과정 및 강온 과정만으로 구성해도 된다. 즉, 온도 유지 시간을 제로로 해도 된다. 이 경우, 유지 온도는 최고 온도와 같은 뜻이다.
이외의 어닐링 조건으로는, 냉각 속도를 바람직하게는 50∼500℃/시간, 보다 바람직하게는 100∼300℃/시간으로 한다. 또한, 어닐링의 분위기 가스로는, 예를 들면, 가습한 N2 가스 등을 이용하는 것이 바람직하다.
또한, N2 가스를 가습하기 위해서는, 예를 들면, 웨터 등을 사용하면 된다. 이 경우, 수온은 0∼75℃ 정도가 바람직하다.
탈 바인더 처리, 소성 및 어닐링은, 연속하여 행하거나, 독립으로 행해도 된다. 이들을 연속하여 행하는 경우, 탈 바인더 처리후, 냉각하지 않고서 분위기를 변경하고, 계속해서 소성 시의 유지 온도까지 승온하여 소성을 행하고, 이어서 냉각하여, 어닐링의 유지 온도에 도달했을 시에 분위기를 변경하여 어닐링을 행하는 것이 바람직하다. 한편, 이들을 독립하여 행하는 경우, 소성 시에 있어서는, 탈 바인더 처리 시의 유지 온도까지 N2 가스 혹은 가습한 N2 가스 분위기하에서 승온시킨 후, 분위기를 변경하여 승온을 계속하는 것이 바람직하고, 어닐링 시의 유지 온도까지 냉각한 후는, 다시 N2 가스 혹은 가습한 N2 가스 분위기로 변경하여 냉각을 계속하는 것이 바람직하다. 또한, 어닐링 시에 있어서는, N2 가스 분위기 하에서 유지 온도까지 승온한 후, 분위기를 변경해도 되고, 어닐링의 전과정을 가습한 N2 가스 분위기로 해도 된다.
이렇게 하여 얻어진 소결체(소자 본체(4))에는, 예를 들면, 배럴 연마, 샌드블러스트 등으로 단면 연마를 실시하고, 단자 전극용 페이스트를 소성하여 단자 전극(6, 8)이 형성된다. 단자 전극용 페이스트의 소성 조건은, 예를 들면, 가습한 N2와 H2의 혼합 가스 중에서 600∼800℃로 10분간∼1시간 정도로 하는 것이 바람직하다. 그리고, 필요에 따라, 단자 전극(6, 8) 상에 도금 등을 행함으로써 패드층을 형성한다. 또한, 단자 전극용 페이스트는 상기한 전극 페이스트와 동일하게 하여 조제하면 된다.
이렇게 하여 제조된 본 발명의 적층 세라믹 콘덴서는, 납땜 등에 의해 프린트 기판상 등에 실장되어, 각종 전자 기기 등에 사용된다.
본 실시 형태에 있어서는, 소성후에 내부 전극층(12)을 구성하게 되는 소성전 내부 전극 박막(12a)으로서, 유전체 박막(42a, 42b) 및 금속 박막(40)을 갖는 내부 전극 박막(12a)을 형성한다. 그 때문에, 종래에 있어서, 소성후의 내부 전극층(12)을 박층화한 경우에, 특히 문제가 되었던 유전체 재료와 금속 재료의 소결 온도의 차이에 기인하는 내부 전극층(12)의 구형상화 및 전극 도중 끊김을 유효하게 방지하여, 정전 용량의 저하를 효과적으로 억제할 수 있다.
또한, 본 실시 형태에 있어서는, 소성전 내부 전극 박막(12a)을, 도 2에 도 시하는 바와 같이, 금속 박막(40)이 한 쌍의 유전체 박막(42a, 42b) 사이에 끼워져 있는 3층 구조로 한다. 그 때문에, 함께 유전체를 주성분으로 하는 유전체 박막(42a, 42b)과 그린 시트(10a)가 직접 접촉하고, 접촉면을 형성하게 되기 때문에, 접촉면의 밀착성을 향상시킬 수 있고, 본 발명의 작용 효과가 높아진다. 특히, 소성후에서의 내부 전극층과 유전체층의 층간 분리를 유효하게 방지할 수 있다.
또한, 본 실시 형태에 있어서는, 유전체 박막(42a, 42b) 및 금속 박막(40)의 성막을 박막 형성법에 의해 행하기 때문에, 유전체 박막(42a, 42b)과 금속 박막(40)을 치밀하게 접합할 수 있고, 양 박막의 밀착성을 향상시키며, 또한 양 박막의 접착면에서의 틈새의 발생을 유효하게 방지할 수 있다. 한편, 상기 박막 형성법으로서는, 스퍼터링법, 증착법 및 분산 도금법 등이 예시되고, 바람직하게는 스퍼터링법이 이용된다.
이상, 본 발명의 실시 형태에 대해서 설명했는데, 본 발명은 이러한 실시 형태에 전혀 한정되지 않고, 본 발명의 요지를 일탈하지 않는 범위 내에서 다양한 양태로 실시할 수 있는 것은 물론이다.
예를 들면, 상술한 실시 형태에서는, 본 발명에 관한 전자 부품으로서 적층 세라믹 콘덴서를 예시했는데, 본 발명에 관한 전자 부품으로는, 적층 세라믹 콘덴서에 한정되지 않고, 그 밖의 전자 부품에 적용하는 것이 가능하다.
또한, 상술한 실시 형태에 있어서는, 소성전 내부 전극 박막(12a)은 유전체 박막(42a, 42b) 및 금속 박막(40)으로 구성되는 3층 구조로 하였지만, 내부 전극 박막(12a)은 1층의 유전체 박막과 1층의 금속 박막으로 이루어지는 2층 구조로 하 는 것도 가능하다.
또한, 도 6에 도시하는 바와 같이, 소성전 내부 전극 박막(12a)은 한 쌍의 금속 박막(40a, 40b)에 유전체 박막(42)이 사이에 끼워지는 3층 구조로 해도 좋다. 혹은, 소성전 내부 전극 박막(12a)은 도 7에 도시하는 바와 같이, 복수의 금속 박막(40) 및 복수의 유전체 박막(42)을 교대로 적층하여 이루어지는 다수층의 적층체로 해도 좋다. 한편, 도 7에 있어서는, 소성전 내부 전극 박막(12a)을 3층의 금속 박막(40) 및 4층의 유전체 박막(42)으로 이루어지는 합계 7층의 적층체로 하였다.
또한, 전술한 실시 형태에서는 소성전 내부 전극 박막(12a) 중의 금속 박막(40)을 박막 형성법에 의해 성막하였지만, 금속 재료를 함유하는 도전성 페이스트를 소정 패턴으로 인쇄하는 인쇄법에 의해 형성하는 것도 가능하다.
또한, 소성 전 내부 전극 박막(12a)의 표면에 접착층(28)을 형성하는 공정 전에, 내부 전극 박막(12a)이 형성되어 있지 않은 박리층(22)의 표면에 내부 전극 박막(12a)과 실질적으로 동일한 두께를 갖고, 그린 시트(10a)와 실질적으로 동일한 재질로 이루어지는 여백 패턴층을 형성해도 좋다.
실시예
이하, 본 발명을, 더욱 상세한 실시예에 의거하여 설명하지만, 본 발명은, 이들 실시예에 한정되지 않는다.
실시예 1
각 페이스트의 제작
우선, BaTiO3 분말(BT-02/사카이화학공업(주))과, MgCO3, MnCO3, Ba0.6Ca0.4)SiO3 및 희토류(Gd2O3, Tb4O7, Dy2O3, Ho2O3, Er2O3, Tm2O3, Yb2O3, Lu2O3, Y2O3)에서 선택된 분말을, 볼 밀에 의해 16시간, 습식 혼합하여, 건조시킴으로써 유전체 재료로 했다. 이들 원료 분말의 평균 입경은 0.1∼1㎛이었다. (Ba0.6Ca0.4)SiO3는, BaCO3, CaCO3 및 SiO2를 볼 밀에 의해 16시간, 습식 혼합하여, 건조 후에 1150℃로 공기 중에서 소성한 것을 볼 밀에 의해 100시간 습식 분쇄하여 제작했다.
얻어진 유전체 재료를 페이스트화하기 위해서, 유기 비히클을 유전체 재료에 가하여, 볼 밀로 혼합하고, 유전체 그린 시트용 페이스트를 얻었다. 유기 비히클은, 유전체 재료 100질량부에 대해, 바인더로서 폴리비닐 부티랄:6질량부, 가소제로서 프탈산비스(2에틸헥실)(DOP):3질량부, 아세트산에틸:55질량부, 톨루엔:10 질량부, 박리제로서 파라핀:0.5질량부의 배합비이다.
다음에, 상기 유전체 그린 시트용 페이스트를 에탄올/톨루엔(55/10)에 의해서 중량비로 2배로 희석한 것을 박리층용 페이스트로 했다.
다음에, 유전체 입자 및 박리제를 넣지 않은 이외는 동일한 상기 유전체 그린 시트용 페이스트를, 톨루엔에 의해서 중량비로 4배로 희석한 것을 접착층용 페이스트로 했다.
그린 시트(10a)의 형성
우선, 상기의 유전체 그린 시트용 페이스트를, 와이어 바 코터를 사용하여, PET 필름(제2 지지 시트) 상에 도포하고, 이어서, 건조시킴으로써, 두께 1.0㎛의 그린 시트를 형성했다.
소성전 내부 전극 박막(12a)의 형성
상기의 박리층용 페이스트를, 와이어 바 코터를 사용하여, 별도의 PET 필름(제1 지지 시트) 상에 도포하고, 이어서, 건조시킴으로써, 두께 0.3㎛의 박리층을 형성했다.
다음에, 박리층의 표면에, 내부 전극 박막(12a)을 형성하기 위한 소정 패턴을 갖는 메탈 마스크를 사용하여, 스퍼터링법에 의해, 도 2에 도시하는 유전체 박막(42a, 42b) 및 금속 박막(40)으로 구성되고, 소정 두께(표 1 참조)를 갖는 소성전 내부 전극 박막(12a)을 형성하였다. 본 실시예에 있어서, 유전체 박막(42a, 42b) 및 금속 박막(40)의 두께의 제어는 성막 시간을 조정함으로써 행하였다. 한편, 시료 1에 대해서는, 유전체 박막(42a, 42b)은 형성하지 않았다.
스퍼터링 시에 있어서의, 유전체 박막(42a, 42b)을 형성하기 위한 유전체 박막용 타겟으로서는 BaTiO3를, 금속 박막(40)을 형성하기 위한 금속 박막용 타겟으로서는 Ni를 사용하였다. BaTiO3 및 Ni 타겟으로서는, 직경 약 4인치, 두께 3 ㎜의 형상으로 잘라내어 얻어진 스퍼터링 타겟을 사용하였다.
그 밖의 스퍼터링의 조건으로서는, 도달 진공도:10-3Pa 이하, 출력:200W, 온도:실온(20℃)으로 했다. 또한, 스퍼터링 시의 분위기로서는, 유전체 박막(42a, 42b)을 성막할 때에는 Ar/O2 가스를, 금속 박막(40)을 성막할 때에는 Ar 가스를, 각각 0.5Pa의 압력으로 도입하였다.
스퍼터링에 의해 형성된 유전체 박막(42a, 42b) 및 금속 박막(40)의 두께는 각 박막(42a, 42b, 40)을 형성할 때에 글래스 기판에도 동시에 스퍼터에 의한 성막을 행해 두고, 이 각 박막의 형성된 글래스 기판을 나누고, 그 파단면을 SEM 관찰함으로써 측정하였다.
접착층의 형성
상기의 접착층용 페이스트를, 와이어 바 코터를 사용하여, 별도의 PET 필름(제3 지지 시트) 상에 도포하고, 이어서, 건조시킴으로써, 두께 0.2㎛의 접착층을 형성했다.
또한, 본 실시예에서는, PET 필름(제1 지지 시트, 제2 지지 시트 및 제3 지지 시트)은 어느것이나 표면에 실리콘계 수지에 의해 박리 처리를 실시한 PET 필름을 사용했다.
최종 적층체(소성전 소자 본체)의 형성
우선, 내부 전극 박막(12a)의 표면에, 도 4에 도시하는 방법으로 접착층(28)을 전사했다. 전사 시에는, 한쌍의 롤을 이용하고, 그 가압력은 1MPa, 온도는 80℃로 했다.
다음에, 도 5에 도시하는 방법으로, 접착층(28)을 통해 그린 시트(10a)의 표면에 내부 전극 박막(12a)을 접착(전사)했다. 전사 시에는, 한쌍의 롤을 이용하고, 그 가압력은 1MPa, 온도는 80℃로 했다.
다음에, 연속해 내부 전극 박막(12a) 및 그린 시트(10a)를 적층하고, 최종적으로, 21층의 내부 전극 박막(12a)이 적층된 최종 적층체를 얻었다. 적층 조건은, 가압력은 50MPa, 온도는 120℃로 했다.
소결체의 제작
이어서, 최종 적층체를 소정 사이즈로 절단하여, 탈 바인더 처리, 소성 및 어닐링(열처리)을 행하여, 칩 형상의 소결체를 제작했다.
탈 바인더는,
승온 속도: 15∼50℃/시간,
유지 온도: 400℃,
유지 시간: 2시간,
분위기 가스: 가습한 N2 가스로 행했다.
소성은,
승온 속도: 200∼300℃/시간,
유지 온도: 1200℃,
유지 시간: 2시간,
냉각 속도: 300℃/시간,
분위기 가스: 가습한 N2와 H2의 혼합 가스,
산소 분압: 10-7Pa로 행했다.
어닐링(재산화)은,
승온 속도: 200∼300℃/시간,
유지 온도: 1050℃,
유지 시간: 2시간,
냉각 속도: 300℃/시간,
분위기 가스: 가습한 N2 가스,
산소 분압:10-1Pa로 행했다. 또한, 탈 바인더, 소성 및 어닐링 시의 분위기 가스의 가습에는, 웨터를 이용해, 수온 0∼75℃로 행했다.
이어서, 칩 형상의 소결체의 단면을 샌드 블러스트로 연마한 후, 외부 전극용 페이스트를 단면에 전사하고, 가습한 N2+H2 분위기 중에서, 800℃로 10분간 소성하여 외부 전극을 형성하고, 도 1에 도시하는 구성의 적층 세라믹 콘덴서의 샘플을 얻었다.
이렇게 하여 얻어진 각 샘플의 사이즈는, 3.2㎜×1.6㎜×0.6㎜이고, 내부 전극층에 끼워진 유전체층의 수는 21, 그 두께는 1㎛이고, 내부 전극층의 두께는 0.5㎛이었다. 각 샘플에 대해서, 전기 특성(정전 용량(C), 유전 손실(tanδ))의 특성 평가를 행했다. 결과를 표 1에 표시한다. 전기 특성(정전 용량(C), 유전 손실(tanδ))은, 다음과 같이 하여 평가했다.
정전 용량(C)(단위는 μF)은, 샘플에 대해, 기준 온도 25℃에서 디지털 LCR 미터(YHP사 제 4274A)로, 주파수 1kHz, 입력 신호 레벨(측정 전압) 1Vrms의 조건 하에서 측정했다. 정전 용량(C)은, 바람직하게는 0.9μF 이상을 양호로 했다.
유전 손실(tanδ)은, 25℃에서, 디지털 LCR 미터(YHP사 제 4274A)로, 주파수 lkHz, 입력 신호 레벨(측정 전압) 1Vrms의 조건 하에서 측정했다. 유전 손실(tan δ)은, 바람직하게는 0.1 미만을 양호로 했다.
또한, 이들 특성값은, 샘플수 n=10개를 이용해 측정한 값의 평균치로 구했다. 표 1에 있어서, 평가 기준란의 ○는, 상기의 모든 특성에 있어서 양호한 결과를 나타내는 것을 표시하고, ×는 이들 중의 1개라도 양호한 결과가 얻어지지 않은 것을 나타낸다.
Figure 112006088322788-PCT00001
표 1에 도시하는 바와 같이, 금속 박막(40)의 두께(t1)를 0.4㎛로 하고, 유전체 박막(42a, 42b)의 두께(t2a, t2b)를 각각 0.01~0.1㎛, 즉 유전체 박막(42a, 42b)의 합계의 두께(t2(t2=t2a+t2b))를 0.02~0.2㎛로 한 실시예의 시료 2~4는, 모두 정전 용량이 0.9μF 이상이 되고, 또한 유전 손실(tanδ)이, 0.1 미만이 되어 양호한 결과로 되었다. 한편, 실시예의 시료 2~4의 t2/t1은 0.05~0.5로 하였다.
한편, 내부 전극 박막(12a)으로서, 유전체 박막(42a, 42b)을 형성하지 않은 비교예의 시료 1은, 내부 전극층의 구형상화가 일어나고, 전극 도중 끊김이 발생하고, 정전 용량이, 0.83μF로 낮아지는 결과로 되었다.
또한, 금속 박막(40)의 두께(t1)를 0.4㎛로 하고, 유전체 박막(42a, 42b)의 두께(t2a, t2b)를 각각 0.2㎛로 한 참고예의 시료 5는, 내부 전극층의 전극 도중 끊김이 발생하고, 정전 용량이 0.76μF로 낮아지는 결과로 되었다. 한편, 참고예의 시료 5의 t2/t1은 1로 하였다.
이 결과에서, 소성전 내부 전극 박막(12a)으로서, 유전체 박막(42a, 42b) 및 금속 박막(40)을 갖는 내부 전극 박막(12a)을 형성함으로써, 소성후의 내부 전극층을 박층화했을 때에 있어서도, 내부 전극층의 구형상화 및 전극 도중 끊김을 방지하고, 정전 용량의 저하를 억제할 수 있는 것을 확인할 수 있었다. 또한, 금속 박막(40)의 두께(t1), 유전체 박막(42a, 42b)의 합계의 두께(t2) 및 이들의 비(t2/t1)를 본 발명의 바람직한 범위로 함으로써, 특히 본 발명의 작용 효과가 얻어지는 것을 확인할 수 있었다.
실시예 2
실시예 1에서 제작한 유전체 그린 시트용 페이스트를, 와이어 바 코터를 사용하여, PET 필름(캐리어 시트) 상에 도포하고, 이어서 이를 건조하여, 그린 시트(10a)로 하고, 이 그린 시트(10a) 상에, 실시예 1과 동일한 방법으로, 소성전 내부 전극 박막(12a)을 형성하고, 도 8에 도시하는 것 같은 적층체를 제작했다. 이어서, 이 적층체로부터, PET 필름을 박리하고, 그린 시트(10a) 및 내부 전극 박막(12a)으로 구성되는 소성전 시료를 제작하고, 이 소성전 시료에 대해서, 실시예 1과 동일한 방법으로, 탈 바인더, 소성, 어닐링을 행하여, 유전체층(10) 및 내부 전극층(12)으로 이루어지는 소성후의 표면 관찰용 시료를 제작했다.
이어서, 얻어진 표면 관찰용의 시료에 대해서, 내부 전극층(12)이 형성된 면과 수직인 방향에서, SEM 관찰을 행하고, 소성후의 내부 전극층의 관찰 및 평가를 행했다. 얻어진 SEM 사진을 도 9a, 도 9b에 도시한다. 여기에 있어서, 도 9a는 실시예 1의 시료 3에, 도 9b는 실시예 1의 시료 1에, 각각 상당한다. 즉, 도 9a, 도 9b는, 각각, 실시예 1의 각 콘덴서 시료와 같은 조건으로 내부 전극 박막을 형성한 시료에 대한 SEM 사진이다.
도 9a는, 금속 박막(40)의 두께(t1)를 0.4㎛로 하고, 유전체 박막(42a, 42b)의 합계의 두께(t2)를 0.1㎛로 한 시료의 SEM 사진이고, 도면에서 알 수 있듯이, 내부 전극층(SEM 사진 중의 백색의 부분)의 도중 끊김은 관찰되지 않고, 양호한 결과였다.
한편, 도 9b에서, 유전체 박막(42a, 42b)을 형성하지 않은 시료는, 니켈의 구형상화가 일어나, 전극 도중 끊김이 현저해지는 결과로 되었다. 특히, 도 9a와 도 9b를 비교함으로써, 유전체 박막(42a, 42b)의 형성에 의해, 니켈의 구형상화를 억제할 수 있어, 내부 전극의 도중 끊김을 유효하게 방지하는 것이 가능해지는 것을 확인할 수 있었다.
실시예 3
스퍼터링 시에서의, 유전체 박막(42a, 42b)을 형성하기 위한 유전체 박막용 타겟으로서, BaTiO3 대신에 MgO, Al2O3, SiO2, CaO, TiO2, V2O3, MnO, SrO, Y2O3, ZrO2, Nb2O5, BaO, HfO2, La2O3, Gd2O3, Tb4O7, Dy2O3, Ho2O3, Er2O3, Tm2O3, Yb2O3, Lu2O3, CaTiO3 또는 SrTiO3를 이용한 이외는, 실시예 1과 동일하게 하여, 샘플을 얻었다. 한편, 상기 각 샘플의 금속 박막(40)의 두께(t1)는 0.4㎛로 하고, 유전체 박막(42a, 42b)의 두께(t2a, t2b)는 각각 0.05㎛, 즉 유전체 박막(42a, 42b)의 합계의 두께(t2(t2=t2a+t2b))는 0.1㎛로 하였다. 각 샘플에 대해서, 전기 특성(정전용량(C), 유전 손실(tanδ))의 특성 평가를 실시예 1과 동일하게 행했다. 결과를 표 2에 나타낸다.
Figure 112006088322788-PCT00002
표 2에 도시하는 바와 같이, 본 실시예의 시료 6~29는, 모두 정전 용량이 1.04μF 이상이 되고, 또한 유전 손실(tanδ)이 모두 0.01이 되어 양호한 결과가 되었다.
이 결과에서, 유전체 박막(42a, 42b)을 형성하기 위한 유전체 박막용 타겟으로서, BaTiO3 이외에도 MgO, Al2O3, SiO2, CaO, TiO2, V2O3, MnO, SrO, Y2O3, ZrO2, Nb2O5, BaO, HfO2, La2O3, Gd2O3, Tb4O7, Dy2O3, Ho2O3, Er2O3, Tm2O3, Yb2O3, Lu2O3, CaTiO3 또는 SrTiO3의 적어도 1종을 이용함으로써, 소성후의 내부 전극층을 박층화했을 때에 있어서도, 내부 전극층의 구형상화 및 전극 도중 끊김을 방지하고, 정전 용량의 저하를 억제할 수 있는 것을 확인할 수 있었다. 또한, 이들의 결과로부터, BaTiO3 이외의 유전체 성분에 있어서도, 유전체 박막(42a, 42b)의 합계의 두께(t2) 및 금속 박막(40)과의 비(t2/t1)를, 본 발명의 바람직한 범위로 함으로써, BaTiO3 와 동일한 작용 효과가 얻어지는 것을 예측할 수 있다.
실시예 4
소성전 내부 전극 박막(12a)의 형성시에 유전체 박막(42b)을 형성하지 않는 것 이외에는, 실시예 1과 동일하게 하여 샘플을 얻었다. 한편, 상기 각 샘플의 금속 박막(40)의 두께(t1)는 0.4㎛로 하고, 유전체 박막(42a)의 두께(t2a)는 0.05 또는 0.1㎛, 즉 유전체 박막(42a, 42b)의 합계의 두께(t2(t2=t2a+t2b))는 0.05 또는 0.1㎛로 하고, 시료 30 및 31을 얻었다. 각 시료에 대해서, 전기 특성(정전용량(C), 유전 손실(tanδ))의 특성 평가를 실시예 1과 동일하게 행했다. 결과를 표 3에 나타낸다.
실시예 5
소성전 내부 전극 박막(12a)의 형성시에 유전체 박막(42a)을 형성하지 않는 것 이외에는, 실시예 1과 동일하게 하여 샘플을 얻었다. 한편, 상기 각 샘플의 금속 박막(40)의 두께(t1)는 0.4㎛로 하고, 유전체 박막(42b)의 두께(t2b)는 0.05 또는 0.1㎛, 즉 유전체 박막(42a, 42b)의 합계의 두께(t2(t2=t2a+t2b))는 0.05 또는 0.1㎛로 하여, 시료 32 및 33을 얻었다. 각 시료에 대해서, 전기 특성(정전용량(C), 유전 손실(tanδ))의 특성 평가를 실시예 1과 동일하게 행했다. 결과를 표 3에 나타낸다.
Figure 112006088322788-PCT00003
표 3에 도시하는 바와 같이, 본 실시예의 시료 30~33은, 모두 정전 용량이 0.93μF 이상이 되고, 또한 유전 손실(tanδ)이 모두 0.02가 되어, 양호한 결과가 되었다.
이들 결과에서, 상기 소성전 내부 전극 박막은 적어도 1층의 상기 유전체 박막과 1층의 상기 금속 박막을 갖고 있으면 좋은 것을 확인할 수 있었다.

Claims (20)

  1. 내부 전극층과 유전체층을 갖는 전자 부품을 제조하는 방법으로서,
    유전체 박막 및 금속 박막을 갖는 소성전 내부 전극 박막을 형성하는 공정과,
    소성후에 유전체층이 되는 그린 시트와, 상기 내부 전극 박막을, 적층시키는 공정과,
    상기 그린 시트와 상기 내부 전극 박막의 적층체를 소성하는 공정을 갖는 전자 부품의 제조 방법.
  2. 청구항 1에 있어서, 상기 소성전 내부 전극 박막 내의 상기 유전체 박막이 BaTiO3, MgO, Al2O3, SiO2, CaO, TiO2, V2O3, MnO, SrO, Y2O3, ZrO2, Nb2O5, BaO, HfO2, La2O3, Gd2O3, Tb4O7, Dy2O3, Ho2O3, Er2O3, Tm2O3, Yb2O3, Lu2O3, CaTiO3 및 SrTiO3 중 적어도 1종을 포함하는 전자 부품의 제조 방법.
  3. 청구항 1 또는 청구항 2에 있어서, 상기 소성전 내부 전극 박막이 적어도 1층의 상기 유전체 박막과, 1층의 상기 금속 박막을 갖는 2층 이상의 적층 구조인 전자 부품의 제조 방법.
  4. 청구항 1 또는 청구항 2에 있어서, 상기 금속 박막이 한 쌍의 상기 유전체 박막 사이에 끼워지고, 각각의 상기 소성전 내부 전극 박막이 3층 이상의 적층 구조인 전자 부품의 제조 방법.
  5. 청구항 1 또는 청구항 2에 있어서, 상기 유전체 박막이 한 쌍의 상기 금속 박막 사이에 끼워지고, 각각의 상기 소성전 내부 전극 박막이 3층 이상의 적층 구조인 전자 부품의 제조 방법.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서, 상기 소성전 내부 전극 박막이 복수의 상기 유전체 박막 및 복수의 상기 금속 박막으로 이루어지는 적층 구조로 되어 있는 전자 부품의 제조 방법.
  7. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서, 각각의 상기 내부 전극 박막 중에서의 상기 금속 박막의 합계의 두께(t1)를 0.1~1.0㎛로 하는 전자 부품의 제조 방법.
  8. 청구항 1 내지 청구항 7 중 어느 한 항에 있어서, 각각의 상기 내부 전극 박막 중에서의 상기 유전체 박막의 합계의 두께(t2)를 0.02~0.2㎛로 하는 전자 부품의 제조 방법.
  9. 청구항 1 내지 청구항 8 중 어느 한 항에 있어서, 각각의 상기 내부 전극 박막 중에서의 상기 금속 박막의 합계의 두께(t1)와, 각각의 상기 내부 전극 박막 중에서의 상기 유전체 박막의 합계의 두께(t2)의 비(t2/t1)를 0.05~1로 하는 전자 부품의 제조 방법.
  10. 청구항 1 내지 청구항 9 중 어느 한 항에 있어서, 상기 유전체 박막을 박막 형성법으로 형성하는 전자 부품의 제조 방법.
  11. 청구항 1 내지 청구항 10 중 어느 한 항에 있어서, 상기 금속 박막을 박막 형성법으로 형성하는 전자 부품의 제조 방법.
  12. 청구항 10 또는 청구항 11에 있어서, 상기 박막 형성법이 스퍼터링법, 증착법, 또는 분산 도금법인 전자 부품의 제조 방법.
  13. 청구항 1 내지 청구항 12 중 어느 한 항에 있어서, 상기 유전체 박막과 상기 그린 시트가 실질적으로 동일한 조성의 유전체를 각각 함유하는 전자 부품의 제조 방법.
  14. 청구항 1 내지 청구항 13 중 어느 한 항에 있어서, 상기 금속 박막이 니켈 및/또는 니켈 합금을 주성분으로 하는 금속 박막인 전자 부품의 제조 방법.
  15. 청구항 1 내지 청구항 14 중 어느 한 항에 있어서, 상기 적층체를 10-10∼10-2Pa의 산소 분압을 가지는 분위기 중에서, 1000℃∼1300℃의 온도로 소성하는 전자 부품의 제조 방법.
  16. 청구항 1 내지 청구항 15 중 어느 한 항에 있어서, 상기 적층체를 소성한 후에, 10-2∼100Pa의 산소분압을 가지는 분위기 중에서, 1200℃ 이하의 온도로 어닐링하는 전자 부품의 제조 방법.
  17. 청구항 1 내지 청구항 16 중 어느 한 항에 기재된 방법에 의해 제조되는 전자 부품.
  18. 내부 전극층과 유전체층이 교대로 적층되어 있는 소자 본체를 갖는 적층 세라믹 콘덴서를 제조하는 방법으로서,
    유전체 박막 및 금속 박막을 갖는 소성전 내부 전극 박막을 형성하는 공정과,
    소성후에 유전체층이 되는 그린 시트와, 상기 내부 전극 박막을, 교대로 적층시키는 공정과,
    상기 그린 시트와 상기 내부 전극 박막의 적층체를 소성하는 공정을 갖는 적 층 세라믹 콘덴서의 제조 방법.
  19. 청구항 18에 있어서, 상기 소성전 내부 전극 박막 내의 상기 유전체 박막이 BaTiO3, MgO, Al2O3, SiO2, CaO, TiO2, V2O3, MnO, SrO, Y2O3, ZrO2, Nb2O5, BaO, HfO2, La2O3, Gd2O3, Tb4O7, Dy2O3, Ho2O3, Er2O3, Tm2O3, Yb2O3, Lu2O3, CaTiO3 및 SrTiO3 중 적어도 1종을 포함하는 적층 세라믹 콘덴서의 제조 방법.
  20. 청구항 18 또는 청구항 19에 기재된 방법에 의해 제조되는 적층 세라믹 콘덴서.
KR1020067025101A 2004-05-31 2005-04-22 전자 부품, 적층 세라믹 콘덴서 및 그 제조 방법 KR20070015444A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00161344 2004-05-31
JP2004161344 2004-05-31

Publications (1)

Publication Number Publication Date
KR20070015444A true KR20070015444A (ko) 2007-02-02

Family

ID=35451116

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067025101A KR20070015444A (ko) 2004-05-31 2005-04-22 전자 부품, 적층 세라믹 콘덴서 및 그 제조 방법

Country Status (6)

Country Link
US (1) US20080137264A1 (ko)
JP (1) JPWO2005117040A1 (ko)
KR (1) KR20070015444A (ko)
CN (1) CN101076871A (ko)
TW (1) TW200608425A (ko)
WO (1) WO2005117040A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170078317A (ko) * 2015-12-29 2017-07-07 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 제조방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8623737B2 (en) * 2006-03-31 2014-01-07 Intel Corporation Sol-gel and mask patterning for thin-film capacitor fabrication, thin-film capacitors fabricated thereby, and systems containing same
JP2008027982A (ja) * 2006-07-18 2008-02-07 Tdk Corp Ｌｃ複合部品
JP4752691B2 (ja) * 2006-09-08 2011-08-17 パナソニック株式会社 セラミックグリーンシートとそれを用いた積層セラミック電子部品及びその製造方法
JP2014504800A (ja) * 2011-01-04 2014-02-24 オーツェー・エリコン・バルザース・アーゲー 高性能マルチレイヤセラミックコンデンサの製造方法
US8846543B2 (en) * 2012-05-24 2014-09-30 Jinhong Tong Methods of atomic layer deposition of hafnium oxide / erbium oxide bi-layer as advanced gate dielectrics
CN104695278A (zh) * 2015-03-05 2015-06-10 深圳市坤弘科技有限公司 一种烫印离型剂及其制备方法与应用
US11519086B2 (en) 2019-05-02 2022-12-06 King Fahd University Of Petroleum And Minerals Fabrication of photoactive CaTiO3—TiO2 composite thin film electrodes via single step AACVD

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69635566T2 (de) * 1995-03-16 2006-06-14 Murata Manufacturing Co Monolithisches Keramikbauelement und seine Herstellung
JPH1027726A (ja) * 1996-07-12 1998-01-27 Matsushita Electric Ind Co Ltd 積層セラミック電子部品の製造方法
US6442813B1 (en) * 1996-07-25 2002-09-03 Murata Manufacturing Co., Ltd. Method of producing a monolithic ceramic capacitor
JP3760364B2 (ja) * 1999-07-21 2006-03-29 Ｔｄｋ株式会社 誘電体磁器組成物および電子部品
JP4100874B2 (ja) * 2001-03-02 2008-06-11 Ｔｄｋ株式会社 セラミックグリーン体およびセラミック電子部品の製造方法
JP2004128328A (ja) * 2002-10-04 2004-04-22 Tdk Corp 電子部品およびその製造方法
JP2004183048A (ja) * 2002-12-03 2004-07-02 Murata Mfg Co Ltd 薄膜形成方法、及び積層セラミック電子部品の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170078317A (ko) * 2015-12-29 2017-07-07 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 제조방법

Also Published As

Publication number Publication date
TW200608425A (en) 2006-03-01
US20080137264A1 (en) 2008-06-12
WO2005117040A1 (ja) 2005-12-08
CN101076871A (zh) 2007-11-21
JPWO2005117040A1 (ja) 2008-04-03

Similar Documents

Publication Publication Date Title
JP4098329B2 (ja) 電子部品およびその製造方法
WO2005117041A1 (ja) 電子部品、積層セラミックコンデンサおよびその製造方法
JP2010153485A (ja) 電子部品
KR20070015444A (ko) 전자 부품, 적층 세라믹 콘덴서 및 그 제조 방법
JP5293951B2 (ja) 電子部品
JP4182009B2 (ja) 導電性粒子、導電性ペースト、電子部品、積層セラミックコンデンサおよびその製造方法
JP2008053488A (ja) 導電性ペースト、電子部品、積層セラミックコンデンサおよびその製造方法
JP2006324637A (ja) 共材粒子、その製造方法、電極ペースト、電子部品の製造方法
JP2007234588A (ja) 導電性ペースト、電子部品、積層セラミックコンデンサおよびその製造方法
TWI634092B (zh) 與鎳電極倂用之ｃｏｇ介電組成物及形成電子組件之方法
JP4867948B2 (ja) 導電性粒子、導電性ペースト、電子部品、積層セラミックコンデンサおよびその製造方法
JP4548392B2 (ja) 電子部品の内部電極層形成用合金粉、導電性粒子、導電性ペーストおよびそれを用いた電子部品の製造方法
JP3520075B2 (ja) 積層セラミック電子部品の製造方法
JP4163637B2 (ja) 電子部品、積層セラミックコンデンサおよびその製造方法
JP2004221304A (ja) 内部電極を持つ電子部品の製造方法
JP2002343669A (ja) 積層セラミック電子部品
JP4626455B2 (ja) 積層型電子部品の製造方法
JP2007142118A (ja) 積層型電子部品およびその製造方法
JP2007242599A (ja) 導電性ペースト、電子部品、積層セラミックコンデンサおよびその製造方法
JP3586258B2 (ja) 積層セラミック電子部品の製造方法
JP2008186933A (ja) 積層型電子部品の製造方法
JP2005294318A (ja) 電子部品の製造方法および電子部品
JP2005101547A (ja) 電子部品の製造方法および電子部品
JP2005093993A (ja) 電子部品の製造方法および電子部品
JP2002141244A (ja) 積層セラミック電子部品の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B701 Decision to grant
NORF Unpaid initial registration fee