JP2008186933A - 積層型電子部品の製造方法 - Google Patents

Abstract

【課題】内部電極層の厚みが薄層化した場合でも、焼成段階での導電体粒子の粒成長を抑制し、球状化、電極途切れを有効に防止しつつ、しかも、製品のクラック発生率の改善された信頼性の高い積層型電子部品の製造方法を提供すること。
【解決手段】内部電極層と誘電体層とが交互に積層してある素子本体と、前記素子本体の両端部に形成された一対の端子電極と、を有する積層型電子部品を製造する方法において、焼成後に前記内部電極層となる電極パターン膜を形成するための電極ペーストとして、ニッケルを主成分とする第１導電材と、レニウム（Ｒｅ）を主成分とする第２導電材と、を所定の比率で含有するペーストを用い、かつ、焼成後に前記誘電体層となるグリーンシートと、焼成後に前記内部電極層となる電極パターン膜とを交互に積層してなる積層体の脱脂処理温度を８５０〜１０００℃とする。
【選択図】なし

Description

本発明は、たとえば積層セラミックコンデンサなどの積層型電子部品の製造方法に関する。

積層型電子部品の一例としての積層セラミックコンデンサは、誘電体層と内部電極層とが交互に複数配置された積層構造の素子本体と、この素子本体の両端部に形成された一対の外部端子電極とで構成される。

この積層セラミックコンデンサを製造するには、まず、焼成前誘電体層と焼成前内部電極層とを必要枚数だけ交互に複数積層させて焼成前素子本体とし、これを焼成することにより製造される。すなわち、積層セラミックコンデンサの製造に際しては、焼成前誘電体層と焼成前内部電極層とを同時に焼成することになる。

そのため、焼成前内部電極層に含まれる導電材には、焼成前誘電体層に含まれる誘電体粉末の焼結温度よりも高い融点を持つこと、誘電体粉末と反応しないこと、焼成後誘電体層に拡散しないこと、などが要求される。従来は、これらの要求を満足させるために、焼成前内部電極層に含まれる導電材としては、ＰｔやＰｄなどの貴金属が使用されている。しかしながら、貴金属は、それ自体が高価であり、結果として最終的に得られる積層セラミックコンデンサがコスト高になるという欠点がある。そこで、従来では、誘電体粉末の焼結温度を９００〜１１００℃に低下させ、焼成前内部電極層に含まれる導電材としてＡｇ−Ｐｄ合金を用いたり、Ｎｉなどの安価な卑金属を用いている。

しかしながら、焼成前内部電極層に含まれる導電材にＮｉを用いた場合には、次のような問題が発生していた。すなわち、Ｎｉは、焼成前誘電体層に含まれる誘電体粉末と比較して融点が低いため、これらを同時焼成した場合、両者の焼結温度の間で大きな差が生じる。焼結温度に大きな差がある場合に高い温度で焼結させると、内部電極層の割れや剥離が生じ、一方、低い温度で焼結させると、誘電体粉末の焼成不良を生じることがある。

また、積層セラミックコンデンサの小型化および大容量化を図るために、焼成前内部電極層の厚みを薄くしていくと、還元雰囲気での焼成中に、導電材に含まれるＮｉ粒子は粒成長により球状化してしまうことがあった。そして、その結果、焼成前には連結していた隣接するＮｉ粒子同士の間隔が開いて任意の箇所に空孔を生じ、その結果、焼成後内部電極層を連続的に形成することが困難となってしまう。焼成後の内部電極層が連続していない場合、積層セラミックコンデンサの静電容量が低下するという問題がある。

これに対して、本出願人は、上記問題を解決するために、積層セラミックコンデンサにおいて、内部電極層を、Ｎｉと、Ｒｕ等の貴金属と、の合金で形成することを提案している（特許文献１）。内部電極を、このようなＮｉとＲｕ等の貴金属との合金で構成することにより、特に内部電極層の厚みを薄層化した場合でも、焼成段階でのＮｉ粒子の粒成長を抑制し、球状化、電極途切れを有効に防止し、静電容量の低下を効果的に抑制することが可能となった。

一方で、近年、各種電子機器の小型化が進んでおり、電子機器の内部に装着される積層セラミックコンデンサについても、更なる小型化および大容量化が求められている。そして、小型化および大容量化を図るために、たとえば特許文献１において、内部電極層の厚みを１μｍ以下とし、誘電体層および内部電極層の積層数を増加させると、信頼性が低下してしまうという新たな課題が発生していた。

国際公開第２００４／０７０７４８号パンフレット

本発明は、このような実状に鑑みてなされ、その目的は、特に内部電極層の厚みが薄層化した場合でも、焼成段階での導電体粒子の粒成長を抑制し、球状化、電極途切れを有効に防止しつつ、しかも、製品のクラック発生率の改善された信頼性の高い積層型電子部品の製造方法を提供することを目的とする。

上記目的を達成するために、本発明者等は、焼成時における、焼成後に誘電体層となるグリーンシートおよび焼成後に内部電極層となる電極パターン膜に含有される残留溶剤および残留バインダの影響に着目し、焼成前に、残留溶剤および残留バインダを効果的に除去することにより、上記目的を達成できることを見出し、本発明を完成させるに至った。

すなわち、本発明によれば、内部電極層と誘電体層とが交互に積層してある素子本体と、前記素子本体の両端部に形成された一対の端子電極と、を有する積層型電子部品を製造する方法であって、
焼成後に前記誘電体層となるグリーンシートを形成する工程と、
電極ペーストを用いて、焼成後に前記内部電極層となる電極パターン膜を形成する工程と、
前記グリーンシートと前記電極パターン膜とを交互に積層し、積層体を得る工程と、
前記積層体の脱脂処理を行う脱バインダ工程と、
脱脂処理を行った前記積層体の両端部に一対の端子電極を形成する工程と、
端子電極を形成した前記積層体を焼成する工程と、を有し、
前記脱バインダ工程における脱脂処理の温度を８５０〜１０００℃とし、かつ、
前記電極パターン膜を形成するための電極ペーストとして、
ニッケルを主成分とする第１導電材と、
レニウム（Ｒｅ）を主成分とする第２導電材と、を含有し、
前記第１導電材と前記第２導電材との合計を１００重量％とした場合に、これらの比率が、
第１導電材：８０重量％以上、１００重量％未満、
第２導電材：０重量％より多く、２０重量％以下、
である電極ペーストを用いる積層型電子部品の製造方法が提供される。

本発明においては、前記脱バインダ工程の後に、前記積層体の端面の研磨を行い、端面の研磨を行った後に、前記端子電極を形成することが好ましい。

好ましくは、前記端子電極を構成する導電材が、ＮｉまたはＮｉ合金である。なお、Ｎｉ合金を用いる場合における、合金中のＮｉ量は、好ましくは９５重量％以上とする。

好ましくは、前記内部電極層の厚みが、１μｍ以下であり、より好ましくは０．６μｍ以下である。内部電極層を薄層化することにより、積層型電子部品の小型、大容量化が可能となる。

前記電極ペーストに含有される第１導電材および第２導電材としては、たとえば、第１導電材と第２導電材とからなる合金粉末としてペースト中に含有させても良いし、あるいは、別々の粉末、すなわち、第１導電材粉末と第２導電材粉末とを、混合して用いても良い。

本発明に係る積層型電子部品としては、特に限定されないが、積層セラミックコンデンサ、圧電素子、チップインダクタ、チップバリスタ、チップサーミスタ、チップ抵抗、その他の表面実装（ＳＭＤ）チップ型電子部品が例示される。

本発明によれば、焼成後に内部電極層となる電極パターン膜を、Ｎｉを主成分として含む第１導電材と、レニウム（Ｒｅ）を主成分とする第２導電材と、を含有する電極ペーストを用いて形成する。そのため、内部電極層の厚みを薄層化した場合でも、Ｎｉ等の卑金属を単独で用いていた場合において問題となっていた焼成段階での導電粒子の粒成長を抑制することができ、これにより、球状化、電極途切れを有効に防止し、静電容量の低下を有効に防止することができる。

しかも、本発明においては、焼成前の積層体に対して、焼成後に誘電体層となるグリーンシートおよび焼成後に内部電極層となる電極パターン膜に含有される残留溶剤およびバインダを除去するための脱バインダ処理を８５０〜１０００℃と比較的に高い温度で行っている。そのため、脱バインダ処理後の残留溶剤および残留バインダの量を低減することができ、その結果、脱バインダ後に焼成を行った際に、残留溶剤および残留バインダに含有されている残留炭素分が酸化され二酸化炭素ガスとなることにより、素子内に気泡が生成し、これによりクラックが発生してしまうという不具合を有効に防止できる。すなわち、クラック発生率を低減でき、信頼性の高い積層型電子部品を提供できる。

なお、本発明においては、焼成後に内部電極層となる電極パターン膜を、上述した第１導電材と第２導電材とを用いて形成し、これらの比率を所定の範囲としているため、電極パターン膜の耐酸化性を向上させることができ、その結果、脱バインダ処理の温度を８５０〜１０００℃と比較的に高い温度とした場合でも、内部電極層の酸化を有効に防止することができ、そのため、このような温度での脱バインダ処理が可能となる。

以下、本発明を、図面に示す実施形態に基づき説明する。
図１は本発明の一実施形態に係る積層セラミックコンデンサの概略断面図、
図２（Ａ）〜図２（Ｃ）は内部電極層用膜の転写方法を示す要部断面図、
図３（Ａ）〜図３（Ｃ）は図２の続きの工程を示す要部断面図である。

まず、本発明に係る積層型電子部品の一実施形態として、積層セラミックコンデンサの全体構成について説明する。

図１に示すように、本実施形態に係る積層セラミックコンデンサ２は、コンデンサ素体（素子本体）４と、第１端子電極６と、第２端子電極８とを有する。コンデンサ素体４は、誘電体層１０と、内部電極層１２とを有し、誘電体層１０の間に、これらの内部電極層１２が交互に積層してある。交互に積層される一方の内部電極層１２は、コンデンサ素体４の一方の端部の外側に形成してある第１端子電極６の内側に対して電気的に接続してある。また、交互に積層される他方の内部電極層１２は、コンデンサ素体４の他方の端部の外側に形成してある第２端子電極８の内側に対して電気的に接続してある。

内部電極層１２は、導電材として、卑金属としてのニッケルを主成分とする第１導電材と、レニウム（Ｒｅ）を主成分とする第２導電材と、を含んでなるものである。内部電極層１２においては、第１導電材と第２導電材とは、これらの合金の形で存在すると考えられる。

内部電極層１２における第１導電材の含有比率は、第１導電材と第２導電材との合計を１００重量％とした場合に、８０重量％以上、１００重量％未満であり、好ましくは、９０重量％以上、９５重量％以下である。また、第２導電材の含有比率は、０重量％より多く、２０重量％以下であり、好ましくは５重量％以上、２０重量％以下である。第２導電材を含有させないと、脱バインダ処理時に、内部電極の端部酸化が発生してしまい、得られる積層セラミックコンデンサの容量バラツキが大きくなり、製品としての信頼性が低下してしまう。一方、第２導電材の含有比率が多すぎると、誘電損失や抵抗率が上昇するなどの不都合を生じる傾向にある。

内部電極層１２は、後で詳細に説明するように、図２〜図３に示すように、電極パターン膜１２ａをセラミックグリーンシート１０ａに転写して形成される。内部電極層１２は、電極パターン膜１２ａと同じ材質で構成されるが、その厚みは、焼成による水平方向の収縮分だけ電極パターン膜１２ａよりも厚くなる。内部電極層１２の厚みは、好ましくは１μｍ以下であり、より好ましくは０．６μｍ以下、さらに好ましくは０．３μｍ以下である。内部電極層を薄層化することにより、積層セラミックコンデンサ２の小型・大容量化を図ることができる。特に、本実施形態では、内部電極層１２を、上述した第１導電材および第２導電材を所定の比率で含有させた構成とするため、焼成段階での導電粒子の粒成長を抑制することができ、その結果、内部電極層をこのように薄層化することができる。

誘電体層１０の材質は、特に限定されず、たとえばチタン酸カルシウム、チタン酸ストロンチウムおよび／またはチタン酸バリウムなどの誘電体材料で構成される。また、これらの誘電体材料に加えて、必要に応じて各種副成分をさらに添加しても良い。たとえば、焼成温度の低下を図るための副成分として、ＳｉＯ_２ 、Ｂ_２ Ｏ_３ 、Ｌｉ_２ Ｏ_３ などを主成分とするガラス成分が挙げられる。また、耐還元性や温度特性を調整するための副成分として、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕなどの希土類元素を含む酸化物や、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉなどの遷移金属を含む酸化物などが挙げられる。

誘電体層１０の厚みは、特に限定されないが、数μｍ〜数百μｍのものが一般的である。特に本実施形態では、好ましくは５μｍ以下、より好ましくは３μｍ以下に薄層化されている。

端子電極６および８を構成する導電材としては、本実施形態では、ＮｉまたはＮｉ合金が好ましく用いられる。Ｎｉ合金を用いる場合における、合金中のＮｉ量は、９５重量％以上とすることが好ましい。また、端子電極６および８の厚みも特に限定されないが、通常１０〜５０μｍ程度である。これらの導電性材料の形状は特に限定されるものではなく、球状、鱗片状などであってもよく、またこれらの形状の混合物であってもよい。

積層セラミックコンデンサ２の形状やサイズは、目的や用途に応じて適宜決定すればよい。積層セラミックコンデンサ２が直方体形状の場合は、通常、縦（０．６〜５．６ｍｍ）×横（０．３〜５．０ｍｍ）×厚み（０．１〜３．２ｍｍ）程度である。

次に、積層セラミックコンデンサ２の製造方法の一例を説明する。
まず、焼成後に図１に示す誘電体層１０を構成することになるセラミックグリーンシートを製造するために、誘電体ペーストを準備する。
誘電体ペーストは、通常、誘電体原料と有機ビヒクルとを混練して得られた有機溶剤系ペースト、または水系ペーストで構成される。

誘電体原料としては、複合酸化物や酸化物となる各種化合物、たとえば炭酸塩、硝酸塩、水酸化物、有機金属化合物などから適宜選択され、混合して用いることができる。誘電体原料は、通常、平均粒子径が０．１〜３．０μｍ程度の粉末として用いられる。なお、きわめて薄いグリーンシートを形成するためには、グリーンシート厚みよりも細かい粉末を使用することが望ましい。

なお、誘電体原料としては、たとえば、誘電体層１０を構成することとなる原料の一部または全部を、ボールミル等により湿式混合し、次いで、スプレードライヤー等により乾燥させ、その後仮焼し、仮焼原料として用いても良い。仮焼は、通常８００〜１３００℃の条件で、２〜１０時間程度とする。また、仮焼原料は、ジェットミルあるいはボールミル等にて所定粒径となるまで粉砕して用いても良い。

有機ビヒクルとは、バインダを有機溶剤中に溶解したものである。有機ビヒクルに用いられるバインダとしては、特に限定されず、たとえば、アビチエン酸レジン、ポリビニルブチラール、エチルセルロース、アクリル樹脂などが用いられるが、なかでも、ポリビニルブチラールなどのブチラール系樹脂が好ましい。

また、有機ビヒクルに用いられる有機溶剤も特に限定されず、エタノール、テルピネオール、ブチルカルビトール、アセトン、トルエン、ケロシン、酢酸エチルなどの有機溶剤が用いられる。また、水系ペーストにおけるビヒクルは、水に水溶性バインダを溶解させたものである。水溶性バインダとしては特に限定されず、ポリビニルアルコール、メチルセルロース、ヒドロキシエチルセルロース、水溶性アクリル樹脂、エマルジョンなどが用いられる。誘電体ペースト中の各成分の含有量は特に限定されず、通常の含有量、たとえば、誘電体原料は３０〜８０重量％程度、バインダは２〜５重量％程度、溶剤（または水）は２０〜７０重量％程度とすればよい。

誘電体ペースト中には、必要に応じて各種分散剤、可塑剤、誘電体、ガラスフリット、絶縁体などから選択される添加物が含有されても良い。
たとえば、可塑剤としては、フタル酸エステル、アジピン酸、燐酸エステル、グリコール類などが挙げられる。また、分散剤としては、たとえば、マレイン酸系分散剤、ポリエチレングリコール系分散剤、アリルエーテルコポリマー分散剤などが挙げられる。可塑剤の含有量は０．１〜５重量％程度である。可塑剤が少なすぎるとグリーンシートが脆くなる傾向にあり、多すぎると可塑剤が滲み出し、取り扱いが困難である。また、分散剤の含有量は０．１〜５重量％程度である。

誘電体ペーストは、誘電体原料と、有機ビヒクルと、必要に応じて添加される各種添加物とをバスケットミル、ボールミル、ビーズミルなどを用いて調製することができる。

次に、上記誘電体ペーストを用いて、図３（Ａ）に示すように、第２支持シートとしてのキャリアシート３０上に、好ましくは０．５〜２０μｍ、より好ましくは１〜１０μｍ程度の厚みで、グリーンシート１０ａを形成する。グリーンシートは、たとえば、ドクターブレード、リップコーター、ダイコーター、リバースコーターなどを用いた塗布法により形成することができる。グリーンシート１０ａは、キャリアシート３０に形成された後に乾燥される。グリーンシート１０ａの乾燥温度は、好ましくは５０〜１００℃であり、乾燥時間は、好ましくは１〜５分である。

次に、上記のキャリアシート３０とは別に、図２（Ａ）に示すように、第１支持シートとしてのキャリアシート２０を準備し、その上に、剥離層２２を形成する。次に、剥離層２２の表面に、焼成後に内部電極層１２を構成することになる電極パターン膜１２ａを所定パターンで形成する。

形成される電極パターン膜１２ａの厚さは、好ましくは０．１〜１μｍ、より好ましくは０．１〜０．５μｍ程度である。電極パターン膜１２ａは、単一の層で構成してあってもよく、あるいは２以上の組成の異なる複数の層で構成してあってもよい。

電極パターン膜１２ａは、たとえば電極ペーストを用いたスクリーン印刷などの印刷法により形成される。印刷法の１種であるスクリーン印刷法により、剥離層２２の表面に電極パターン膜１２ａを形成する場合には、以下のようにして行う。

まず、電極パターン膜１２ａを形成するための電極ペーストを準備する。電極ペーストとしては、上記した第１導電材原料および第２導電材原料を、有機ビヒクルとともに混練してペースト化することにより製造することができる。第１導電材原料としては、Ｎｉ粉末、あるいは焼成後にＮｉとなる各種酸化物、有機金属化合物、またはレジネート等が挙げられる。また、同様に、第２導電材原料としては、Ｒｅ元素の粉末、またはＲｅを主成分とする合金、さらには焼成後にこれらの金属となる各種酸化物、有機金属化合物、またはレジネート等が挙げられる。

なお、第１導電材原料と第２導電材原料とは、それぞれ別々の原料粉末の状態で用いても良いし、あるいは第１導電材と第２導電材とを予め合金化した合金粉末を用いても良く、本実施形態では、合金粉末を用いることが好ましい。このような第１導電材と第２導電材とからなる合金粉末としては、所望の組成比を有する粉末を、適宜、用いれば良い。

得られた電極ペーストを、図２（Ａ）に示すように、たとえばスクリーン印刷により、剥離層２２の表面に所定パターンで形成することで、所定パターンの電極パターン膜１２ａを形成する。

本実施形態では、電極パターン膜１２ａを形成した後、あるいは形成前に、剥離層２２の電極パターン膜１２ａが形成されていない部分に、電極パターン膜１２ａと実質的に同じ厚みの余白パターン層１４を形成する。余白パターン層１４は、グリーンシート１０ａと同様な材質で構成される。余白パターン層１４は、電極パターン膜１２ａと同様に、印刷法により形成すれば良い。余白パターン層１４を形成することで、所定パターンの電極パターン膜１２ａによる表面の段差が解消され、段差に起因する積層時または焼成後の不都合を解消することができる。

次に、上記のキャリアシート２０および３０とは別に、図２（Ａ）に示すように、第３支持シートとしてのキャリアシート２６の表面に接着層２８が形成してある接着層転写用シートを準備する。キャリアシート２６は、キャリアシート２０および３０と同様なシートで構成される。

図２（Ａ）に示す電極パターン膜１２ａの表面に、接着層を形成するために、本実施形態では、転写法を採用している。すなわち、図２（Ｂ）に示すように、キャリアシート２６の接着層２８を、電極パターン膜１２ａの表面に押し付け、加熱加圧して、その後キャリアシート２６を剥がすことにより、図２（Ｃ）に示すように、接着層２８を、電極パターン膜１２ａの表面に転写する。

その時の加熱温度は、４０〜１００℃が好ましく、また、加圧力は、０．２〜１５ＭＰａが好ましい。加圧は、プレスによる加圧でも、カレンダロールによる加圧でも良いが、一対のロールにより行うことが好ましい。

その後に、電極パターン膜１２ａおよび余白パターン層１４を、図３（Ａ）に示すキャリアシート３０の表面に形成してあるグリーンシート１０ａの表面に転写する。本実施形態では、図３（Ｂ）に示すように、キャリアシート２０の電極パターン膜１２ａおよび余白パターン層１４を、接着層２８を介して、グリーンシート１０ａの表面にキャリアシート２０と共に押し付け、加熱加圧して、図３（Ｃ）に示すように、電極パターン膜１２ａおよび余白パターン層１４を、接着層２８を介して、グリーンシート１０ａの表面に転写する。ただし、グリーンシート１０ａ側のキャリアシート３０が引き剥がされることから、グリーンシート１０ａ側から見れば、グリーンシート１０ａが電極パターン膜１２ａおよび余白パターン層１４に接着層２８を介して転写される。

この転写時の加熱および加圧は、プレスによる加圧・加熱でも、カレンダロールによる加圧・加熱でも良いが、一対のロールにより行うことが好ましい。その加熱温度および加圧力は、接着層２８を転写するときと同様である。

このような図２（Ａ）〜図３（Ｃ）に示す工程により、単一のグリーンシート１０ａ上に、所定パターンの電極パターン膜１２ａおよび余白パターン層１４が形成される。これを用いて、電極パターン膜１２ａおよび余白パターン層１４と、グリーンシート１０ａと、が交互に多数積層された積層体を得る。

その後、この積層体を最終加圧した後、キャリアシート２０を引き剥がす。最終加圧時の圧力は、好ましくは１０〜２００ＭＰａである。また、加熱温度は、４０〜１００℃が好ましい。

その後に、積層体を所定サイズに切断し、グリーンチップを形成する。そして、グリーンチップに対し、まず、脱バインダ処理（脱脂処理）を施す。

本実施形態では、脱バインダ処理は、保持温度（脱脂処理温度）を８５０〜１０００℃、好ましくは９００〜９５０℃と、比較的に高い温度とする。本実施形態では、焼成後に内部電極層１２を構成することとなる、電極パターン膜１２ａを、上記した第１導電材および第２導電材で構成しているため、このように比較的に高い温度での脱脂処理が可能となる。すなわち、電極パターン膜１２ａを耐酸化性に優れたものとしているため、比較的に高い温度で脱脂処理を行った場合でも、内部電極層の酸化を有効に防止することができる。そして、これにより脱脂処理を十分に行うことができ、後の焼成の際における、チップ内の残留溶剤および残留バインダの量（残炭素量）を低減することができる。そのため、結果として、残留溶剤および残留バインダに含有されている残留炭素分が、焼成時に酸化され二酸化炭素ガスとなることにより、素子内に気泡が生成し、これによりクラックが発生してしまうという不具合を有効に防止できる。

上記以外の脱バインダ処理条件は下記の条件が好ましい。
昇温速度：５〜３００℃／時間、特に１０〜６０℃／時間、
保持時間：０．５〜２０時間、特に１〜１０時間、
雰囲気 ：加湿したＮ_２ 雰囲気等の不活性ガス雰囲気等。

次いで、脱バインダ処理を行ったチップの端面研磨を行う。端面研磨は、たとえば、バレル研磨、サンドブラスト等が挙げられる。端面研磨を行うことにより、脱バインダ処理後のチップに、コーナー部を形成できるとともに、電極端部（電極パターン膜の端部）をチップ表面に露出させることができる。電極端部を露出させることにより、焼成後に内部電極層１２となる電極パターン膜の端部と、後述する端子電極６，８との電気的な接続を良好なものとすることができる。

次いで、端面研磨を行ったチップに対し、端子電極６，８を形成するための端子電極用ペーストを塗布する。端子電極用ペーストに含有させる導電材としては、ＮｉまたはＮｉ合金を用いる。端子電極用ペーストは、上記した電極ペーストと同様にして調製すればよい。また、端子電極用ペーストを塗布した後に、端子電極用ペースト中に含有されている溶剤を除去するために、必要に応じて乾燥処理を行っても良い。

次いで、端子電極用ペーストを塗布したチップに対し、焼成およびアニール（熱処理）を行う。

焼成は、下記の条件で行うことが好ましい。
昇温速度：５０〜１０００℃／時間、特に２００〜３００℃／時間、
保持温度：１１００〜１３００℃、特に１１５０〜１２５０℃、
保持時間：０．５〜８時間、特に１〜３時間、
冷却速度：５０〜５００℃／時間、特に２００〜３００℃／時間、
雰囲気ガス：加湿したＮ_２ とＨ_２ との混合ガス等。

ただし、焼成時の空気雰囲気中の酸素分圧は、１Ｐａ以下、特に１０^−２〜１０^−８ Ｐａにて行うことが好ましい。前記範囲を超えると、内部電極層が酸化する傾向にあり、また、酸素分圧があまり低すぎると、内部電極層の電極材料が異常焼結を起こし、途切れてしまう傾向にある。

アニール（熱処理）は、誘電体層を再酸化するための処理であり、これにより絶縁抵抗（ＩＲ）の加速寿命を著しく長くすることができ、信頼性が向上する。
このような焼成を行った後のアニール（熱処理）は、保持温度または最高温度を、好ましくは８００℃以上として行うことが好ましい。熱処理時の保持温度または最高温度が、前記範囲未満では誘電体材料の酸化が不十分なために絶縁抵抗寿命が短くなる傾向にあり、前記範囲をこえると内部電極のＮｉが酸化し、容量が低下するだけでなく、誘電体素地と反応してしまい、寿命も短くなる傾向にある。熱処理の際の酸素分圧は、焼成時の還元雰囲気よりも高い酸素分圧であり、好ましくは１０^−３Ｐａ〜１０Ｐａ、より好ましくは１０^−２Ｐａ〜１０Ｐａである。前記範囲未満では、誘電体層２の再酸化が困難であり、前記範囲を超えると内部電極層１２が酸化する傾向にある。

なお、本実施形態においては、焼成およびアニールの前に、チップ端面に端子電極を形成するという工程を採用しているため、内部電極層が露出していない状態で、焼成およびアニールを行うことができる。そのため、比較的に高い温度あるいは比較的に高い酸素分圧で、焼成およびアニールを行うことができる。特に、アニールを比較的に高い温度や、高い酸素分圧で行うことにより、絶縁抵抗（ＩＲ）や、絶縁抵抗（ＩＲ）の加速寿命をより優れたものとすることができ、信頼性のさらなる向上を図ることができる。
本実施形態においては、焼成とアニール処理とは連続して行うことが好ましい。この場合においては、焼成の際の保持温度まで昇温して焼成を行ない、次いで冷却し、熱処理の保持温度に達したときに雰囲気を変更して熱処理を行なうことが好ましい。

焼成とアニール処理とを連続して行う場合における、上記以外のアニール条件は下記の条件が好ましい。
保持時間：０〜６時間、特に０．５〜５時間、
冷却速度：５０〜５００℃／時間、特に１００〜３００℃／時間、
雰囲気用ガス：加湿したＮ_２ ガス等。

なお、Ｎ_２ ガスを加湿するには、例えばウェッター等を使用すればよい。この場合、水温は０〜７５℃程度が好ましい。

そして、必要に応じて端子電極にＮｉめっきやＳｎめっきを施すことにより、図１に示す積層セラミックコンデンサを得ることができる。このようにして得られた本実施形態の積層セラミックコンデンサは、ハンダ付等によりプリント基板上などに実装され、各種電子機器等に使用される。

以上、本発明の実施形態について説明してきたが、本発明はこうした実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々なる態様で実施し得る。
たとえば、本発明は、積層セラミックコンデンサに限らず、その他の電子部品に適用することが可能である。

以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されない。

実施例１
誘電体ペーストの作製
まず、ＢａＴｉＯ_３ 粉末（ＢＴ−０２／堺化学工業（株））と、ＭｇＣＯ_３ 、ＭｎＣＯ_３ 、（Ｂａ_０．６Ｃａ_０．４）ＳｉＯ_３ および希土類酸化物（Ｇｄ_２ Ｏ_３ 、Ｔｂ_４ Ｏ_７ 、Ｄｙ_２ Ｏ_３ 、Ｈｏ_２ Ｏ_３ 、Ｅｒ_２ Ｏ_３ 、Ｔｍ_２ Ｏ_３ 、Ｙｂ_２ Ｏ_３ 、Ｌｕ_２ Ｏ_３ 、Ｙ_２ Ｏ_３ ）から選択された粉末とを、ボールミルにより１６時間、湿式混合し、乾燥させることにより誘電体材料とした。これら原料粉末の平均粒径は０．１〜１μｍであった。（Ｂａ_０．６Ｃａ_０．４）ＳｉＯ_３ は、ＢａＣＯ_３ 、ＣａＣＯ_３ およびＳｉＯ_２ をボールミルにより、１６時間、湿式混合し、乾燥後に１１５０℃にて空気中で焼成したものをボールミルにより、１００時間湿式粉砕して作製した。

得られた誘電体材料をペースト化するために、有機ビヒクルを誘電体材料に加え、ボールミルで混合し、誘電体ペーストを得た。有機ビヒクルは、誘電体材料１００重量部に対して、バインダとしてポリビニルブチラール：６重量部、可塑剤としてフタル酸ビス（２エチルヘキシル）（ＤＯＰ）：３重量部、酢酸エチル：５５重量部、トルエン：１０重量部、剥離剤としてパラフィン：０．５重量部の配合比である。

電極ペーストの作製
電極ペーストを形成するための導電材料として、Ｎｉ／Ｒｅ合金粉末を準備した。次いで、Ｎｉ／Ｒｅ合金粉末：１００重量部に対して、ＢａＴｉＯ_３：２０重量部、有機ビヒクル（エチルセルロース：ターピネオール＝５：２００（重量比））：２０５重量部を添加し、三本ロールで混練、分散することにより電極ペーストを調製した。

なお、本実施例では、表１に示すようにＮｉ／Ｒｅ比を変化させた複数の合金粉末を準備し、Ｎｉ／Ｒｅ比の異なる導電材料を用いた複数の電極ペーストを調製した。

端子電極用ペーストの作製
端子電極用ペーストを形成するための導電材料として、Ｎｉ粉末を準備した。次いで、Ｎｉ粉末：１００重量部に対して、ＢａＴｉＯ_３：２０重量部、有機バインダとしてのエチルセルロース：５重量部、溶剤としてのターピネオール：１５重量部を添加し、三本ロールで混練、分散することにより端子電極用ペーストを調製した。

グリーンシートの形成
上記にて得られた誘電体ペーストを用いて、ＰＥＴフィルム（第２支持シート）上に、ワイヤーバーコーターを用いて、厚み１．０μｍのグリーンシートを形成した。

電極パターン膜、余白パターン層の形成
まず、上記にて作製した誘電体ペーストをエタノール／トルエン（５５／１０）によって重量比で２倍に希釈し、これを剥離層用ペーストとした。そして、この剥離層用ペーストを、別のＰＥＴフィルム（第１支持シート）上に、ワイヤーバーコーターにより塗布乾燥させて、厚み０．３μｍの剥離層を形成した。

次いで、剥離層の上に、上記にて作製した電極ペーストをスクリーン印刷機により所定パターンで印刷し、乾燥することにより、電極パターン膜を形成した。なお、乾燥後の電極パターン膜の厚みは０．７μｍであった。

次いで、剥離層の電極パターン膜が形成されていない部分に、上記にて作製した誘電体ペーストを、スクリーン印刷機により印刷し、乾燥することにより、余白パターン層を形成した。余白パターンの印刷には、上記電極パターン膜を印刷する際に使用したパターンと、相補的なパターンとなっているスクリーン製版を使用した。余白パターンは、乾燥時の膜厚が内部電極層と同じ厚みとなるように形成した。

接着層の形成
誘電体粒子および剥離剤を入れない以外は、上記にて作製した誘電体ペーストと同様にして得られたペーストを、トルエンによって重量比で４倍に希釈し、これを接着層用ペーストとした。そして、この接着層用ペーストを、別の、表面にシリコーン系樹脂による剥離処理を施したＰＥＴフィルム（第３支持シート）の上に、ワイヤーバーコーターにより塗布乾燥させて、厚み０．２μｍの接着層２８を形成した。

グリーンチップの形成
まず、内部電極層用膜１２ａの表面に、図２に示す方法で接着層２８を転写した。転写時には、一対のロールを用い、その加圧力は０．１ＭＰａ、温度は８０℃とした。

次に、図３に示す方法で、接着層２８を介してグリーンシート１０ａの表面に電極パターン膜１２ａを接着（転写）した。転写時には、一対のロールを用い、その加圧力は０．１ＭＰａ、温度は８０℃とした。

次に、次々に電極パターン膜１２ａおよびグリーンシート１０ａを積層し、最終的に、４００層の電極パターン膜１２ａが積層されたグリーンチップを得た。積層条件は、加圧力は５０ＭＰａ、温度は１２０℃とした。

脱バインダ処理、バレル研磨、端子電極の形成、焼成およびアニール
得られたグリーンチップに対し、以下の条件で脱バインダ処理（脱脂処理）を行った。
昇温速度：６０℃／時間、
保持温度：９５０℃、
保持時間：１時間、
冷却速度：６０℃／時間、
雰囲気ガス：加湿したＮ_２ ガス、
で行った。なお、後述するように、脱バインダ処理を行ったチップのうちの一部を用いて、残留炭素量の測定を行った。

次に、脱バインダ処理を行ったチップに対して、バレル研磨を行った。そして、バレル研磨を行ったチップの電極端部の露出端面に端子電極用ペーストを転写し、溶剤を除去するために乾燥を行った。

次に、端子電極を形成したチップに対し、以下の条件で焼成およびアニール（熱処理）を行った。

すなわち、焼成は、
昇温速度：１００℃／時間、
保持温度：１２６０℃、
保持時間：２時間、
冷却速度：１００℃／時間、
雰囲気ガス：加湿したＮ_２ とＨ_２ の混合ガス、
酸素分圧：１０^−４Ｐａ
で行った。

アニール（熱処理）は、
保持温度：８００℃、
保持時間：０．５時間、
冷却速度：１００℃／時間、
雰囲気ガス：加湿したＮ_２ ガス、
酸素分圧：１０^−１Ｐａ、
で行った。
なお、本実施例では、焼成の保持温度（１２６０℃）で２時間保持した後、冷却速度１００℃／時間で、アニール（熱処理）の保持温度（８００℃）まで冷却し、次いで、雰囲気ガスおよび酸素分圧を変更して、アニール（熱処理）を行った。
また、焼成およびアニール（熱処理）における雰囲気ガスの加湿には、水温を０〜７５℃としたウェッターを用いた。

以上のようにして、図１に示す構成の積層セラミックコンデンサのサンプルを得た。このようにして得られた各サンプルのサイズは、２．０ｍｍ×１．２ｍｍ×０．８ｍｍであり、内部電極層に挟まれた誘電体層の数は４００、その厚さは０．７μｍであった。なお、本実施例では、内部電極層を形成する導電材として、Ｎｉ／Ｒｅ合金を用い、表１に示すように、それぞれＮｉとＲｅとの比率（重量比）の異なる複数のサンプルを作製した。

得られた各サンプルについて、残留炭素量、容量バラツキ、誘電損失ｔａｎδ、端部酸化率およびクラック発生率の各評価を以下に示す方法により行った。

残留炭素量
脱バインダ処理工程後のチップを粉砕し、酸素気流中において、燃焼−赤外吸収法（ＬＥＣＯ社製ＣＳ−６００）にて発生したＣＯ_２ の量を測定し、これにより、残留炭素量を測定した。結果を表１に示す。

容量バラツキ
まず、基準温度２５℃でデジタルＬＣＲメータ（ＹＨＰ社製４２８４Ａ）を用い、周波数１ｋＨｚ，入力信号レベル（測定電圧）１Ｖｒｍｓの条件下で、各コンデンササンプルの静電容量を測定した。この静電容量の測定を５０個のサンプルについて行い、５０個のサンプルの測定結果を標本とする標準偏差、および平均値を求めた。そして、測定結果より算出した標準偏差を平均値で除すことにより変動係数（％）を求めることにより、容量バラツキを評価した。変動係数（％）が低い程、容量バラツキが小さいものと評価できる。結果を表１に示す。

誘電損失ｔａｎδ
誘電損失ｔａｎδの測定は、得られたコンデンササンプルに対し、基準温度２５℃でデジタルＬＣＲメータ（ＨＰ社製 ＨＰ４２８４Ａ）を用い、周波数１ｋＨｚ、入力信号レベル（測定電圧）１Ｖｒｍｓの条件下で行った。

端部酸化率
得られたコンデンササンプルについて、電子線プローブマイクロアナライザ（日本電子（株）製 ＪＸＡ８５００Ｆ型ＦＥ−ＥＰＭＡ）を用い、端子電極と内部電極層との界面付近の元素マップデータの収集を行った。測定は５０層の内部電極層に対して行い、測定の結果、酸素原子の存在が確認できるものを「端部酸化」とし、端部酸化の発生割合を求め、これを端部酸化率（％）とした。結果を表１に示す。

クラック発生率
得られたコンデンササンプルについて、顕微鏡による概観検査を行い、クラックの発生の有無を測定した。測定は、２００，０００個のサンプルについて行い、２００，０００個のサンプルにおける、クラックの発生したサンプルの割合を求め、これをクラック発生率（ｐｐｍ）とした。結果を表１に示す。

表１中、試料番号１は、内部電極層を形成する導電材として、Ｎｉ／Ｒｅ合金の代わりに、Ｎｉを用いた。

評価１
表１より、内部電極層を形成する導電材として、Ｎｉ（第１導電材）とＲｅ（第２導電材）とを本発明所定の割合とし、脱バインダ処理を９５０℃で行うことにより、容量バラツキ、誘電損失および端部酸化率を低く保ちながら、脱バインダ処理工程後のチップ中における残留炭素量を低減でき、これによりクラック発生率の低減が可能となることが確認できる。

一方、内部電極層を形成する導電材として、Ｎｉ／Ｒｅ合金の代わりに、Ｎｉを用いた試料番号１においては、端部酸化率が高くなり、容量バラツキが大きくなる結果となった。この試料番号１においては、主に脱バインダ処理時に端部酸化が起こったものと考えられる。また、試料番号７の結果より、内部電極層中におけるＲｅ（第２導電材）の割合が多すぎると、誘電損失が悪化してしまうことが確認できる。

実施例２
脱バインダ処理時における保持温度（脱脂処理温度）を、表１に示すように変化させた以外は、実施例１の試料番号３と同様にしてコンデンササンプルを作製し、同様に評価を行った。結果を表２に示す。

表２中、試料番号１６は、実施例１の試料番号３と同じサンプルである。

評価２
表２より、Ｎｉ（第１導電材）とＲｅ（第２導電材）とを本発明所定の割合とし、脱バインダ処理を８５０〜１０００℃の範囲で変化させた場合においても、実施例１と同様に、容量バラツキ、誘電損失および端部酸化率を低く保ちながら、脱バインダ処理工程後のチップ中における残留炭素量を低減でき、これによりクラック発生率の低減が可能となることが確認できる。

一方、脱バインダ処理を８００℃以下の温度で行った場合には、脱バインダ処理後のチップ中における残留炭素量が多くなってしまい、結果としてクラック発生率が高くなる結果となった。また、脱バインダ処理を１０５０℃で行った場合には、端部酸化率が高くなり、容量バラツキが大きくなる結果となった。

実施例３
焼成後の内部電極層の厚みを表１に示すように変化させた以外は、実施例１の試料番号３と同様にしてコンデンササンプルを作製し、同様に評価を行った。結果を表３に示す。

比較例１
焼成後の内部電極層の厚みを０．９μｍとした以外は、実施例１の試料番号１と同様にしてコンデンササンプルを作製し、同様に評価を行った。結果を表３に示す。

比較例２
脱バインダ処理における保持温度（脱脂処理温度）を、６００℃とした以外は、実施例１の試料番号１と同様にしてコンデンササンプルを作製し、同様に評価を行った。結果を表３に示す。

表３中、試料番号２４，２５は、内部電極層を形成する導電材として、Ｎｉ／Ｒｅ合金の代わりに、Ｎｉを用いた。

評価３
表３の試料番号２１〜２３の結果より、内部電極層厚みを表３に示すように変化させた場合にも、同様の結果が得られることが確認できる。

一方、内部電極層を形成する導電材として、Ｎｉ／Ｒｅ合金の代わりに、Ｎｉを用いた試料番号２４においては、内部電極層厚みを０．９μｍと比較的に厚くした場合においても、同様に端部酸化率が高くなり、容量バラツキが大きくなる結果となった。また、内部電極層を形成する導電材として、Ｎｉ／Ｒｅ合金の代わりにＮｉを用い、かつ、脱バインダ処理を６００℃で行った試料番号２５においては、端部酸化率が高くなり、容量バラツキが大きくなることに加え、脱バインダ処理工程後のチップ中における残留炭素量も多くなり、クラック発生率も悪化する結果となった。

図１は本発明の一実施形態に係る積層セラミックコンデンサの概略断面図である。 図２（Ａ）〜図２（Ｃ）は内部電極層用膜の転写方法を示す要部断面図である。 図３（Ａ）〜図３（Ｃ）は図２の続きの工程を示す要部断面図である。

符号の説明

２… 積層セラミックコンデンサ
４… コンデンサ素体
６，８… 端子電極
１０… 誘電体層
１０ａ… グリーンシート
１２… 内部電極層
１２ａ… 電極パターン膜
１４… 余白パターン層
２０… キャリアシート（第１支持シート）
２２… 剥離層
２６… キャリアシート（第３支持シート）
２８… 接着層
３０… キャリアシート（第２支持シート）

Claims (4)

1. 内部電極層と誘電体層とが交互に積層してある素子本体と、前記素子本体の両端部に形成された一対の端子電極と、を有する積層型電子部品を製造する方法であって、
   焼成後に前記誘電体層となるグリーンシートを形成する工程と、
   電極ペーストを用いて、焼成後に前記内部電極層となる電極パターン膜を形成する工程と、
   前記グリーンシートと前記電極パターン膜とを交互に積層し、積層体を得る工程と、
   前記積層体の脱脂処理を行う脱バインダ工程と、
   脱脂処理を行った前記積層体の両端部に一対の端子電極を形成する工程と、
   端子電極を形成した前記積層体を焼成する工程と、を有し、
   前記脱バインダ工程における脱脂処理の温度を８５０〜１０００℃とし、かつ、
   前記電極パターン膜を形成するための電極ペーストとして、
   ニッケルを主成分とする第１導電材と、
   レニウム（Ｒｅ）を主成分とする第２導電材と、を含有し、
   前記第１導電材と前記第２導電材との合計を１００重量％とした場合に、これらの比率が、
   第１導電材：８０重量％以上、１００重量％未満、
   第２導電材：０重量％より多く、２０重量％以下、
   である電極ペーストを用いる積層型電子部品の製造方法。
2. 前記脱バインダ工程の後に、前記積層体の端面の研磨を行い、端面の研磨を行った後に、前記端子電極を形成する請求項１に記載の積層型電子部品の製造方法。
3. 前記端子電極を構成する導電材が、ＮｉまたはＮｉ合金である請求項１または２に記載の積層型電子部品の製造方法。
4. 前記内部電極層の厚みが、１μｍ以下である請求項１〜３のいずれかに記載の積層型電子部品の製造方法。

Images