KR20070007283A - 저장 소자들 간의 커플링을 보상하기 위한 nand메모리를 판독하는 방법 - Google Patents
저장 소자들 간의 커플링을 보상하기 위한 nand메모리를 판독하는 방법 Download PDFInfo
- Publication number
- KR20070007283A KR20070007283A KR1020067016786A KR20067016786A KR20070007283A KR 20070007283 A KR20070007283 A KR 20070007283A KR 1020067016786 A KR1020067016786 A KR 1020067016786A KR 20067016786 A KR20067016786 A KR 20067016786A KR 20070007283 A KR20070007283 A KR 20070007283A
- Authority
- KR
- South Korea
- Prior art keywords
- reading
- voltage
- bit
- word line
- selected bit
- Prior art date
Links
- 230000015654 memory Effects 0.000 title claims abstract description 113
- 238000000034 method Methods 0.000 title claims abstract description 63
- 230000008878 coupling Effects 0.000 title abstract description 12
- 238000010168 coupling process Methods 0.000 title abstract description 12
- 238000005859 coupling reaction Methods 0.000 title abstract description 12
- 238000003860 storage Methods 0.000 title description 8
- 238000009826 distribution Methods 0.000 claims description 42
- 230000001808 coupling effect Effects 0.000 claims description 7
- 230000000694 effects Effects 0.000 abstract description 19
- 238000007667 floating Methods 0.000 description 43
- 238000003491 array Methods 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000013500 data storage Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
- G11C16/3422—Circuits or methods to evaluate read or write disturbance in nonvolatile memory, without steps to mitigate the problem
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
Abstract
Description
Claims (32)
- 판독하기 위한 워드 라인(Word Line)(WLn)을 선택하는 단계와;워드 라인(WLn) 뒤에 기록된 인접한 워드 라인(WLn+1)을 판독하는 단계와; 그리고적어도 하나의 판독 파라미터(Read Parameter)를 선택적으로 조정함으로써 워드 라인(WLn)에서 선택된 비트를 판독하는 단계를 포함하는 것을 특징으로 하는 열들(Columns)과 행들(Rows)로 배열된 비휘발성 메모리(Non-volatile Memory)를 판독하기 위한 방법.
- 제1항에 있어서,상기 판독 파라미터는 감지 전압(Sense Voltage)인 것을 특징으로 하는 열들과 행들로 배열된 비휘발성 메모리(Non-volatile Memory)를 판독하기 위한 방법.
- 제2항에 있어서,상기 비트를 판독하는 단계는 상기 감지 전압을 증가시키는 것을 포함하는 것을 특징으로 하는 열들과 행들로 배열된 비휘발성 메모리를 판독하기 위한 방법.
- 제3항에 있어서,상기 감지 전압을 증가시키는 단계는 선택된 비트에 인접한 비트의 최대 커 플링 효과(Coupling Effect)의 일부분과 동일한 양만큼 상기 감지 전압을 증가시키는 것을 포함하는 것을 특징으로 하는 열들과 행들로 배열된 비휘발성 메모리를 판독하기 위한 방법.
- 제4항에 있어서,상기 일부분은 1/2인 것을 특징으로 하는 열들과 행들로 배열된 비휘발성 메모리를 판독하기 위한 방법.
- 제1항에 있어서,상기 판독 파라미터는 기충전 전압(Pre-charge Voltage)인 것을 특징으로 하는 열들과 행들로 배열된 비휘발성 메모리를 판독하기 위한 방법.
- 제1항에 있어서,상기 비트를 판독 단계는 기충전 전압을 감소시키는 것을 포함하는 것을 특징으로 하는 열들과 행들로 배열된 비휘발성 메모리를 판독하기 위한 방법.
- 제7항에 있어서,상기 기충전 전압을 감소시키는 단계는 상기 선택된 비트에 상기 인접한 비트의 최대 커플링 효과의 일부분과 동일한 양만큼 감지 전압을 감소시키는 것을 포함하는 것을 특징으로 하는 열들과 행들로 배열된 비휘발성 메모리를 판독하기 위 한 방법.
- 제1항에 있어서,상기 방법은, 인접한 워드 라인을 판독하는 단계 이후에, 상기 선택된 비트에 인접한 워드 라인(WLn+1)에서 비트가 검사 전압(Check Voltage) 이상인 임계 전압(Threshold Voltage)을 가지는지 결정하는 단계를 포함하는 것을 특징으로 하는 열들과 행들로 배열된 비휘발성 메모리를 판독하기 위한 방법.
- 제9항에 있어서,상기 선택된 비트를 판독하는 단계는 워드 라인(WLn+1)에서 상기 비트가 상기 검사 전압보다 클 경우에만 발생하는 것을 특징으로 하는 열들과 행들로 배열된 비휘발성 메모리를 판독하기 위한 방법.
- 제10항에 있어서,상기 검사 전압은 전압 임계 분포(Voltage Threshold Distribution)의 1/2인 것을 특징으로 하는 열들과 행들로 배열된 비휘발성 메모리를 판독하기 위한 방법.
- 제1항에 있어서,상기 비트들은 다중 상태(Multi-state) 메모리를 소유하며, 인접한 워드 라인을 판독하는 단계는 상기 비트의 임계 전압 상태를 결정하는 것을 포함하는 것을 특징으로 하는 열들과 행들로 배열된 비휘발성 메모리를 판독하기 위한 방법.
- 제12항에 있어서,상기 판독하는 단계는 적어도 3번 상기 비트를 판독하는 것을 포함하는 것을 특징으로 하는 열들과 행들로 배열된 비휘발성 메모리를 판독하기 위한 방법.
- 제13항에 있어서,상기 선택된 비트를 판독하는 단계는 상기 선택된 비트에 상기 인접한 비트의 상기 커플링 효과와 동일한 양만큼 감지 전압을 감소시키는 것을 포함하는 것을 특징으로 하는 열들과 행들로 배열된 비휘발성 메모리를 판독하기 위한 방법.
- 제13항에 있어서,상기 선택된 비트를 판독하는 단계는 상기 선택된 비트에 상기 인접한 비트의 상기 커플링 효과와 동일한 양만큼 기충전 전압을 증가시키는 것을 포함하는 것을 특징으로 하는 열들과 행들로 배열된 비휘발성 메모리를 판독하기 위한 방법.
- 제1항에 있어서,상기 적어도 하나의 판독 파라미터는 기충전 전압과 감지 전압 모두를 포함하는 것을 특징으로 하는 열들과 행들로 배열된 비휘발성 메모리를 판독하기 위한 방법.
- 제1 워드 라인에서 판독하기 위한 선택된 비트를 결정하는 단계와;상기 제1 워드 라인 뒤에 기록된 인접한 워드 라인을 판독하는 단계와;상기 선택된 비트에 인접한 비트가 검사 값(Check Value)보다 큰 임계 전압을 가지는지 결정하는 단계와; 그리고상기 선택된 비트가 상기 검사 값보다 큰 임계 전압을 가질 경우, 적어도 하나의 판독 파라미터를 선택적으로 조정함으로써 워드 라인에서 상기 선택된 비트를 판독하는 단계를 포함하는 것을 특징으로 하는 열들과 행들로 배열된 비휘발성 메모리를 판독하기 위한 방법.
- 제17항에 있어서,상기 판독 파라미터는 감지 전압인 것을 특징으로 하는 열들과 행들로 배열된 비휘발성 메모리를 판독하기 위한 방법.
- 제18항에 있어서,상기 비트를 판독하는 단계는 상기 감지 전압을 증가시키는 것을 포함하는 것을 특징으로 하는 열들과 행들로 배열된 비휘발성 메모리를 판독하기 위한 방법.
- 제19항에 있어서,상기 감지 전압을 증가시키는 단계는 상기 선택된 비트에 인접한 비트의 최 대 커플링 효과의 1/2과 동일한 양만큼 상기 감지 전압을 증가시키는 것을 포함하는 것을 특징으로 하는 열들과 행들로 배열된 비휘발성 메모리를 판독하기 위한 방법.
- 제17항에 있어서,상기 판독 파라미터는 기충전 전압인 것을 특징으로 하는 열들과 행들로 배열된 비휘발성 메모리를 판독하기 위한 방법.
- 제17항에 있어서,상기 비트를 판독하는 단계는 기충전 전압을 감소시키는 것을 포함하는 것을 특징으로 하는 열들과 행들로 배열된 비휘발성 메모리를 판독하기 위한 방법.
- 제22항에 있어서,상기 기충전 전압을 감소시키는 단계는 상기 선택된 비트에 상기 인접한 비트의 최대 커플링 효과의 1/2과 동일한 양만큼 감지 전압을 감소시키는 것을 포함하는 것을 특징으로 하는 열들과 행들로 배열된 비휘발성 메모리를 판독하기 위한 방법.
- 제17항에 있어서,상기 검사 전압은 다중 상태 셀 어레이(Multi-state Cell Array)의 전압 임 계 분포의 1/2인 것을 특징으로 하는 열들과 행들로 배열된 비휘발성 메모리를 판독하기 위한 방법.
- 행들과 열들로 배열된 다중 상태 메모리 셀들(Multi-state Memory Cells)의 어레이(Array)와;코드(Code)를 실행시키는 제어기(Controller)와, 상기 코드는 단계들을 수행하며:제1 행 라인(Row-line)에서 판독하기 위한 선택된 비트를 결정하는 단계와;제1 행 라인 뒤에 기록된 인접한 행 라인을 판독하는 단계와;상기 선택된 비트에 인접한 비트가 검사 값보다 큰 임계 전압을 가지는지 결정하는 단계와; 그리고상기 선택된 비트가 상기 검사 값보다 큰 임계 전압을 가질 경우, 적어도 하나의 판독 파라미터를 선택적으로 조정함으로써 행 라인에서 상기 선택된 비트를 판독하는 것을 특징으로 하는 시스템으로부터 데이터를 판독할 수 있는 코드를 포함하는 메모리 시스템.
- 제25항에 있어서,상기 판독 파라미터는 감지 전압인 것을 특징으로 하는 시스템으로부터 데이터를 판독할 수 있는 코드를 포함하는 메모리 시스템.
- 제26항에 있어서,상기 비트를 판독하는 단계는 상기 감지 전압을 증가시키는 것을 포함하는 것을 특징으로 하는 시스템으로부터 데이터를 판독할 수 있는 코드를 포함하는 메모리 시스템.
- 제25항에 있어서,상기 판독 파라미터는 기충전 전압인 것을 특징으로 하는 시스템으로부터 데이터를 판독할 수 있는 코드를 포함하는 메모리 시스템.
- 제25항에 있어서,상기 비트를 판독하는 단계는 기충전 전압을 감소시키는 것을 포함하는 것을 특징으로 하는 시스템으로부터 데이터를 판독할 수 있는 코드를 포함하는 메모리 시스템.
- 제25항에 있어서,상기 판독하는 단계는 기충전 전압과 감지 전압 모두를 조정하는 것을 포함하는 것을 특징으로 하는 시스템으로부터 데이터를 판독할 수 있는 코드를 포함하는 메모리 시스템.
- 제25항에 있어서,상기 검사 전압은 다중 상태 셀 어레이의 전압 임계 분포의 1/2인 것을 특징으로 하는 시스템으로부터 데이터를 판독할 수 있는 코드를 포함하는 메모리 시스템.
- 제1 워드 라인에서 판독하기 위한 선택된 비트를 결정하기 위한 수단과;제1 워드 라인 뒤에 기록된 인접한 워드 라인을 판독하기 위한 수단과;상기 선택된 비트에 인접한 비트가 검사 값보다 큰 임계 전압을 가지는지 결정하기 위한 수단과; 그리고상기 선택된 비트가 상기 검사 값보다 큰 임계 전압을 가질 경우, 적어도 하나의 판독 파라미터를 선택적으로 조정함으로써 워드 라인에서 상기 선택된 비트를 판독하기 위한 수단으로 구성된 것을 특징으로 하는 장치.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/765,693 US7372730B2 (en) | 2004-01-26 | 2004-01-26 | Method of reading NAND memory to compensate for coupling between storage elements |
US10/765,693 | 2004-01-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070007283A true KR20070007283A (ko) | 2007-01-15 |
KR100899193B1 KR100899193B1 (ko) | 2009-05-27 |
Family
ID=34795541
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020067016786A KR100899193B1 (ko) | 2004-01-26 | 2005-01-13 | 저장 소자들 간의 커플링을 보상하기 위한 nand메모리를 판독하는 방법 |
Country Status (7)
Country | Link |
---|---|
US (2) | US7372730B2 (ko) |
EP (1) | EP1711949A1 (ko) |
JP (1) | JP4855271B2 (ko) |
KR (1) | KR100899193B1 (ko) |
CN (1) | CN1926635B (ko) |
TW (1) | TWI266322B (ko) |
WO (1) | WO2005073978A1 (ko) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7898853B2 (en) | 2007-09-06 | 2011-03-01 | Samsung Electronics Co., Ltd. | Multi-bit data memory system and read operation |
US8023335B2 (en) | 2008-09-19 | 2011-09-20 | Samsung Electronics Co., Ltd. | Flash memory device and systems and reading methods thereof |
US8270227B2 (en) | 2009-03-10 | 2012-09-18 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and method of reading same |
US8503230B2 (en) | 2008-12-12 | 2013-08-06 | Samsung Electronics Co., Ltd. | Access method of non-volatile memory device |
US9183939B2 (en) | 2013-06-27 | 2015-11-10 | Samsung Electronics Co., Ltd. | Nonvolatile memory device, a memory system having the same, and a read method thereof, the read method applying a read pass voltage to a selected wordline after a sensing |
Families Citing this family (170)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7372730B2 (en) * | 2004-01-26 | 2008-05-13 | Sandisk Corporation | Method of reading NAND memory to compensate for coupling between storage elements |
US7490283B2 (en) * | 2004-05-13 | 2009-02-10 | Sandisk Corporation | Pipelined data relocation and improved chip architectures |
US7849381B2 (en) | 2004-12-21 | 2010-12-07 | Sandisk Corporation | Method for copying data in reprogrammable non-volatile memory |
US7463521B2 (en) * | 2005-04-01 | 2008-12-09 | Sandisk Corporation | Method for non-volatile memory with managed execution of cached data |
US7447078B2 (en) * | 2005-04-01 | 2008-11-04 | Sandisk Corporation | Method for non-volatile memory with background data latch caching during read operations |
US7206230B2 (en) * | 2005-04-01 | 2007-04-17 | Sandisk Corporation | Use of data latches in cache operations of non-volatile memories |
US7187585B2 (en) * | 2005-04-05 | 2007-03-06 | Sandisk Corporation | Read operation for non-volatile storage that includes compensation for coupling |
US7196928B2 (en) * | 2005-04-05 | 2007-03-27 | Sandisk Corporation | Compensating for coupling during read operations of non-volatile memory |
US7196946B2 (en) * | 2005-04-05 | 2007-03-27 | Sandisk Corporation | Compensating for coupling in non-volatile storage |
US7193898B2 (en) * | 2005-06-20 | 2007-03-20 | Sandisk Corporation | Compensation currents in non-volatile memory read operations |
JP4938020B2 (ja) * | 2005-11-10 | 2012-05-23 | サンディスク コーポレイション | タイミング情報による逆結合効果 |
US7289348B2 (en) * | 2005-11-10 | 2007-10-30 | Sandisk Corporation | Reverse coupling effect with timing information |
US7289344B2 (en) * | 2005-11-10 | 2007-10-30 | Sandisk Corporation | Reverse coupling effect with timing information for non-volatile memory |
JP4177847B2 (ja) | 2006-01-06 | 2008-11-05 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US7453723B2 (en) | 2006-03-01 | 2008-11-18 | Micron Technology, Inc. | Memory with weighted multi-page read |
US7499319B2 (en) | 2006-03-03 | 2009-03-03 | Sandisk Corporation | Read operation for non-volatile storage with compensation for coupling |
US7436733B2 (en) * | 2006-03-03 | 2008-10-14 | Sandisk Corporation | System for performing read operation on non-volatile storage with compensation for coupling |
ATE494614T1 (de) | 2006-03-03 | 2011-01-15 | Sandisk Corp | Leseoperation für nichtflüchtige speicherung mit floating-gate-kopplungskompensation |
EP2016590B1 (en) | 2006-05-05 | 2011-10-26 | SanDisk Corporation | Non-volatile memory with background data latch caching during read operations and methods therefor |
KR101375955B1 (ko) | 2006-05-12 | 2014-03-18 | 애플 인크. | 메모리 디바이스 내의 왜곡 추정 및 상쇄 |
US8239735B2 (en) | 2006-05-12 | 2012-08-07 | Apple Inc. | Memory Device with adaptive capacity |
WO2007132452A2 (en) | 2006-05-12 | 2007-11-22 | Anobit Technologies | Reducing programming error in memory devices |
KR101202537B1 (ko) | 2006-05-12 | 2012-11-19 | 애플 인크. | 메모리 디바이스를 위한 결합된 왜곡 추정 및 에러 보정 코딩 |
US7457163B2 (en) * | 2006-06-01 | 2008-11-25 | Sandisk Corporation | System for verifying non-volatile storage using different voltages |
US7440331B2 (en) * | 2006-06-01 | 2008-10-21 | Sandisk Corporation | Verify operation for non-volatile storage using different voltages |
US7310272B1 (en) * | 2006-06-02 | 2007-12-18 | Sandisk Corporation | System for performing data pattern sensitivity compensation using different voltage |
US7450421B2 (en) * | 2006-06-02 | 2008-11-11 | Sandisk Corporation | Data pattern sensitivity compensation using different voltage |
US7352628B2 (en) * | 2006-06-19 | 2008-04-01 | Sandisk Corporation | Systems for programming differently sized margins and sensing with compensations at select states for improved read operations in a non-volatile memory |
US7606084B2 (en) * | 2006-06-19 | 2009-10-20 | Sandisk Corporation | Programming differently sized margins and sensing with compensations at select states for improved read operations in non-volatile memory |
US7400535B2 (en) | 2006-07-20 | 2008-07-15 | Sandisk Corporation | System that compensates for coupling during programming |
US7443729B2 (en) | 2006-07-20 | 2008-10-28 | Sandisk Corporation | System that compensates for coupling based on sensing a neighbor using coupling |
US7522454B2 (en) * | 2006-07-20 | 2009-04-21 | Sandisk Corporation | Compensating for coupling based on sensing a neighbor using coupling |
US7885119B2 (en) | 2006-07-20 | 2011-02-08 | Sandisk Corporation | Compensating for coupling during programming |
US7506113B2 (en) * | 2006-07-20 | 2009-03-17 | Sandisk Corporation | Method for configuring compensation |
US7495953B2 (en) * | 2006-07-20 | 2009-02-24 | Sandisk Corporation | System for configuring compensation |
US7369434B2 (en) * | 2006-08-14 | 2008-05-06 | Micron Technology, Inc. | Flash memory with multi-bit read |
WO2008026203A2 (en) | 2006-08-27 | 2008-03-06 | Anobit Technologies | Estimation of non-linear distortion in memory devices |
JP4892307B2 (ja) * | 2006-09-08 | 2012-03-07 | 株式会社東芝 | 不揮発性半導体格納装置 |
US7684247B2 (en) * | 2006-09-29 | 2010-03-23 | Sandisk Corporation | Reverse reading in non-volatile memory with compensation for coupling |
US7447076B2 (en) * | 2006-09-29 | 2008-11-04 | Sandisk Corporation | Systems for reverse reading in non-volatile memory with compensation for coupling |
WO2008042605A1 (en) * | 2006-09-29 | 2008-04-10 | Sandisk Corporation | Reverse reading in non-volatile memory with compensation for coupling |
US7975192B2 (en) | 2006-10-30 | 2011-07-05 | Anobit Technologies Ltd. | Reading memory cells using multiple thresholds |
WO2008053473A2 (en) | 2006-10-30 | 2008-05-08 | Anobit Technologies Ltd. | Memory cell readout using successive approximation |
US7924648B2 (en) | 2006-11-28 | 2011-04-12 | Anobit Technologies Ltd. | Memory power and performance management |
WO2008068747A2 (en) | 2006-12-03 | 2008-06-12 | Anobit Technologies Ltd. | Automatic defect management in memory devices |
US7900102B2 (en) | 2006-12-17 | 2011-03-01 | Anobit Technologies Ltd. | High-speed programming of memory devices |
US7616506B2 (en) * | 2006-12-28 | 2009-11-10 | Sandisk Corporation | Systems for complete word line look ahead with efficient data latch assignment in non-volatile memory read operations |
US7616505B2 (en) * | 2006-12-28 | 2009-11-10 | Sandisk Corporation | Complete word line look ahead with efficient data latch assignment in non-volatile memory read operations |
WO2008083132A2 (en) * | 2006-12-28 | 2008-07-10 | Sandisk Corporation | Complete word line look ahead with efficient data latch assignment in non-volatile memory read operations |
US7518923B2 (en) * | 2006-12-29 | 2009-04-14 | Sandisk Corporation | Margined neighbor reading for non-volatile memory read operations including coupling compensation |
US7495962B2 (en) * | 2006-12-29 | 2009-02-24 | Sandisk Corporation | Alternating read mode |
US7440324B2 (en) * | 2006-12-29 | 2008-10-21 | Sandisk Corporation | Apparatus with alternating read mode |
US7606070B2 (en) * | 2006-12-29 | 2009-10-20 | Sandisk Corporation | Systems for margined neighbor reading for non-volatile memory read operations including coupling compensation |
KR101100359B1 (ko) | 2006-12-29 | 2011-12-30 | 샌디스크 코포레이션 | 인접 메모리 셀의 저장 상태를 고려하여 비휘발성 메모리 셀을 판독하는 방법 |
WO2008083136A2 (en) * | 2006-12-29 | 2008-07-10 | Sandisk Corporation | Resistance sensing and compensation for non-volatile storage |
TWI380311B (en) * | 2006-12-29 | 2012-12-21 | Sandisk Technologies Inc | Systems and methods for margined neighbor reading for non-volatile memory read operations including coupling compensation |
US7751240B2 (en) | 2007-01-24 | 2010-07-06 | Anobit Technologies Ltd. | Memory device with negative thresholds |
US8151166B2 (en) | 2007-01-24 | 2012-04-03 | Anobit Technologies Ltd. | Reduction of back pattern dependency effects in memory devices |
WO2008111058A2 (en) | 2007-03-12 | 2008-09-18 | Anobit Technologies Ltd. | Adaptive estimation of memory cell read thresholds |
KR100865821B1 (ko) * | 2007-03-14 | 2008-10-28 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치의 독출 방법 |
US8001320B2 (en) | 2007-04-22 | 2011-08-16 | Anobit Technologies Ltd. | Command interface for memory devices |
US8234545B2 (en) | 2007-05-12 | 2012-07-31 | Apple Inc. | Data storage with incremental redundancy |
US8429493B2 (en) | 2007-05-12 | 2013-04-23 | Apple Inc. | Memory device with internal signap processing unit |
ITRM20070273A1 (it) | 2007-05-16 | 2008-11-17 | Micron Technology Inc | Lettura di celle di memoria non volatile a livello mutiplo. |
KR100891005B1 (ko) * | 2007-06-28 | 2009-03-31 | 삼성전자주식회사 | 고온 스트레스로 인한 읽기 마진의 감소를 보상하기 위한플래시 메모리 장치 및 그것의 읽기 전압 조정 방법 |
KR100888842B1 (ko) * | 2007-06-28 | 2009-03-17 | 삼성전자주식회사 | 읽기 전압을 최적화할 수 있는 플래시 메모리 장치 및그것의 독출 전압 설정 방법 |
KR101411976B1 (ko) * | 2007-07-09 | 2014-06-27 | 삼성전자주식회사 | 플래시 메모리 시스템 및 그것의 에러 정정 방법 |
US7925936B1 (en) | 2007-07-13 | 2011-04-12 | Anobit Technologies Ltd. | Memory device with non-uniform programming levels |
US8259497B2 (en) | 2007-08-06 | 2012-09-04 | Apple Inc. | Programming schemes for multi-level analog memory cells |
JP4510060B2 (ja) * | 2007-09-14 | 2010-07-21 | 株式会社東芝 | 不揮発性半導体記憶装置の読み出し/書き込み制御方法 |
US8174905B2 (en) | 2007-09-19 | 2012-05-08 | Anobit Technologies Ltd. | Programming orders for reducing distortion in arrays of multi-level analog memory cells |
US7773413B2 (en) | 2007-10-08 | 2010-08-10 | Anobit Technologies Ltd. | Reliable data storage in analog memory cells in the presence of temperature variations |
US8527819B2 (en) | 2007-10-19 | 2013-09-03 | Apple Inc. | Data storage in analog memory cell arrays having erase failures |
US8000141B1 (en) | 2007-10-19 | 2011-08-16 | Anobit Technologies Ltd. | Compensation for voltage drifts in analog memory cells |
US8068360B2 (en) | 2007-10-19 | 2011-11-29 | Anobit Technologies Ltd. | Reading analog memory cells using built-in multi-threshold commands |
KR101509836B1 (ko) | 2007-11-13 | 2015-04-06 | 애플 인크. | 멀티 유닛 메모리 디바이스에서의 메모리 유닛의 최적화된 선택 |
US8225181B2 (en) | 2007-11-30 | 2012-07-17 | Apple Inc. | Efficient re-read operations from memory devices |
US8209588B2 (en) | 2007-12-12 | 2012-06-26 | Anobit Technologies Ltd. | Efficient interference cancellation in analog memory cell arrays |
US8456905B2 (en) | 2007-12-16 | 2013-06-04 | Apple Inc. | Efficient data storage in multi-plane memory devices |
US8085586B2 (en) | 2007-12-27 | 2011-12-27 | Anobit Technologies Ltd. | Wear level estimation in analog memory cells |
US8156398B2 (en) | 2008-02-05 | 2012-04-10 | Anobit Technologies Ltd. | Parameter estimation based on error correction code parity check equations |
US7924587B2 (en) | 2008-02-21 | 2011-04-12 | Anobit Technologies Ltd. | Programming of analog memory cells using a single programming pulse per state transition |
US7864573B2 (en) | 2008-02-24 | 2011-01-04 | Anobit Technologies Ltd. | Programming analog memory cells for reduced variance after retention |
US8230300B2 (en) | 2008-03-07 | 2012-07-24 | Apple Inc. | Efficient readout from analog memory cells using data compression |
US8400858B2 (en) | 2008-03-18 | 2013-03-19 | Apple Inc. | Memory device with reduced sense time readout |
US8059457B2 (en) | 2008-03-18 | 2011-11-15 | Anobit Technologies Ltd. | Memory device with multiple-accuracy read commands |
US7848144B2 (en) * | 2008-06-16 | 2010-12-07 | Sandisk Corporation | Reverse order page writing in flash memories |
US7808831B2 (en) * | 2008-06-30 | 2010-10-05 | Sandisk Corporation | Read disturb mitigation in non-volatile memory |
US7924613B1 (en) | 2008-08-05 | 2011-04-12 | Anobit Technologies Ltd. | Data storage in analog memory cells with protection against programming interruption |
US8498151B1 (en) | 2008-08-05 | 2013-07-30 | Apple Inc. | Data storage in analog memory cells using modified pass voltages |
US7876611B2 (en) * | 2008-08-08 | 2011-01-25 | Sandisk Corporation | Compensating for coupling during read operations in non-volatile storage |
US8949684B1 (en) | 2008-09-02 | 2015-02-03 | Apple Inc. | Segmented data storage |
US8169825B1 (en) | 2008-09-02 | 2012-05-01 | Anobit Technologies Ltd. | Reliable data storage in analog memory cells subjected to long retention periods |
US8000135B1 (en) | 2008-09-14 | 2011-08-16 | Anobit Technologies Ltd. | Estimation of memory cell read thresholds by sampling inside programming level distribution intervals |
US8482978B1 (en) | 2008-09-14 | 2013-07-09 | Apple Inc. | Estimation of memory cell read thresholds by sampling inside programming level distribution intervals |
ITRM20080543A1 (it) * | 2008-10-09 | 2010-04-10 | Micron Technology Inc | Architettura e metodo per la programmazione di memorie. |
US8239734B1 (en) | 2008-10-15 | 2012-08-07 | Apple Inc. | Efficient data storage in storage device arrays |
US8713330B1 (en) | 2008-10-30 | 2014-04-29 | Apple Inc. | Data scrambling in memory devices |
JP2010118123A (ja) * | 2008-11-14 | 2010-05-27 | Toshiba Corp | 半導体記憶装置 |
US8208304B2 (en) | 2008-11-16 | 2012-06-26 | Anobit Technologies Ltd. | Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N |
JP2010140521A (ja) * | 2008-12-09 | 2010-06-24 | Powerchip Semiconductor Corp | 不揮発性半導体記憶装置とその読み出し方法 |
US8174857B1 (en) | 2008-12-31 | 2012-05-08 | Anobit Technologies Ltd. | Efficient readout schemes for analog memory cell devices using multiple read threshold sets |
US8248831B2 (en) | 2008-12-31 | 2012-08-21 | Apple Inc. | Rejuvenation of analog memory cells |
US7813181B2 (en) * | 2008-12-31 | 2010-10-12 | Sandisk Corporation | Non-volatile memory and method for sensing with pipelined corrections for neighboring perturbations |
US7974133B2 (en) * | 2009-01-06 | 2011-07-05 | Sandisk Technologies Inc. | Robust sensing circuit and method |
US8924661B1 (en) | 2009-01-18 | 2014-12-30 | Apple Inc. | Memory system including a controller and processors associated with memory devices |
US8228701B2 (en) | 2009-03-01 | 2012-07-24 | Apple Inc. | Selective activation of programming schemes in analog memory cell arrays |
JP2010218637A (ja) * | 2009-03-17 | 2010-09-30 | Toshiba Corp | 半導体記憶装置およびその制御方法 |
US8832354B2 (en) | 2009-03-25 | 2014-09-09 | Apple Inc. | Use of host system resources by memory controller |
US8259506B1 (en) | 2009-03-25 | 2012-09-04 | Apple Inc. | Database of memory read thresholds |
US8238157B1 (en) | 2009-04-12 | 2012-08-07 | Apple Inc. | Selective re-programming of analog memory cells |
US7978511B2 (en) * | 2009-05-28 | 2011-07-12 | Micron Technology, Inc. | Data line management in a memory device |
US7898864B2 (en) * | 2009-06-24 | 2011-03-01 | Sandisk Corporation | Read operation for memory with compensation for coupling based on write-erase cycles |
US8479080B1 (en) | 2009-07-12 | 2013-07-02 | Apple Inc. | Adaptive over-provisioning in memory systems |
US8130544B2 (en) * | 2009-08-17 | 2012-03-06 | Skymedi Corporation | Method of reducing bit error rate for a flash memory |
US8495465B1 (en) | 2009-10-15 | 2013-07-23 | Apple Inc. | Error correction coding over multiple memory pages |
US8677054B1 (en) | 2009-12-16 | 2014-03-18 | Apple Inc. | Memory management schemes for non-volatile memory devices |
US8694814B1 (en) | 2010-01-10 | 2014-04-08 | Apple Inc. | Reuse of host hibernation storage space by memory controller |
US8572311B1 (en) | 2010-01-11 | 2013-10-29 | Apple Inc. | Redundant data storage in multi-die memory systems |
US8213255B2 (en) * | 2010-02-19 | 2012-07-03 | Sandisk Technologies Inc. | Non-volatile storage with temperature compensation based on neighbor state information |
US8233324B2 (en) | 2010-03-25 | 2012-07-31 | Sandisk Il Ltd. | Simultaneous multi-state read or verify in non-volatile storage |
US8189410B1 (en) | 2010-04-27 | 2012-05-29 | Bruce Lee Morton | Memory device and method thereof |
US9099169B1 (en) | 2010-04-27 | 2015-08-04 | Tagmatech, Llc | Memory device and method thereof |
US8339873B1 (en) | 2010-04-27 | 2012-12-25 | Bruce Lee Morton | Memory device and method thereof |
US8694853B1 (en) | 2010-05-04 | 2014-04-08 | Apple Inc. | Read commands for reading interfering memory cells |
US8208310B2 (en) * | 2010-05-04 | 2012-06-26 | Sandisk Technologies Inc. | Mitigating channel coupling effects during sensing of non-volatile storage elements |
US8572423B1 (en) | 2010-06-22 | 2013-10-29 | Apple Inc. | Reducing peak current in memory systems |
US8595591B1 (en) | 2010-07-11 | 2013-11-26 | Apple Inc. | Interference-aware assignment of programming levels in analog memory cells |
US9104580B1 (en) | 2010-07-27 | 2015-08-11 | Apple Inc. | Cache memory for hybrid disk drives |
US8645794B1 (en) | 2010-07-31 | 2014-02-04 | Apple Inc. | Data storage in analog memory cells using a non-integer number of bits per cell |
US8856475B1 (en) | 2010-08-01 | 2014-10-07 | Apple Inc. | Efficient selection of memory blocks for compaction |
US8310870B2 (en) | 2010-08-03 | 2012-11-13 | Sandisk Technologies Inc. | Natural threshold voltage distribution compaction in non-volatile memory |
US8694854B1 (en) | 2010-08-17 | 2014-04-08 | Apple Inc. | Read threshold setting based on soft readout statistics |
US8625343B2 (en) * | 2010-09-09 | 2014-01-07 | Macronix International Co., Ltd. | Method and apparatus for reducing read disturb in memory |
US9021181B1 (en) | 2010-09-27 | 2015-04-28 | Apple Inc. | Memory management for unifying memory cell conditions by using maximum time intervals |
CN102446556B (zh) * | 2010-10-08 | 2015-02-11 | 旺宏电子股份有限公司 | 一种存储器及使用该存储器的方法 |
US8472280B2 (en) | 2010-12-21 | 2013-06-25 | Sandisk Technologies Inc. | Alternate page by page programming scheme |
US8099652B1 (en) * | 2010-12-23 | 2012-01-17 | Sandisk Corporation | Non-volatile memory and methods with reading soft bits in non uniform schemes |
US8358542B2 (en) * | 2011-01-14 | 2013-01-22 | Micron Technology, Inc. | Methods, devices, and systems for adjusting sensing voltages in devices |
US8374028B2 (en) * | 2011-01-19 | 2013-02-12 | Micron Technology, Inc. | Sense operation in a memory device |
JP5426600B2 (ja) | 2011-03-30 | 2014-02-26 | 株式会社東芝 | 半導体メモリ |
KR101913291B1 (ko) | 2011-09-09 | 2018-12-28 | 삼성전자주식회사 | 비휘발성 메모리 장치, 그 데이터 판독 방법 및 기록 매체 |
JP5355667B2 (ja) * | 2011-11-21 | 2013-11-27 | 株式会社東芝 | メモリシステム |
US9754683B2 (en) | 2012-03-29 | 2017-09-05 | Intel Corporation | Method and system to obtain state confidence data using multistrobe read of a non-volatile memory |
US9171627B2 (en) | 2012-04-11 | 2015-10-27 | Aplus Flash Technology, Inc. | Non-boosting program inhibit scheme in NAND design |
US9087595B2 (en) | 2012-04-20 | 2015-07-21 | Aplus Flash Technology, Inc. | Shielding 2-cycle half-page read and program schemes for advanced NAND flash design |
KR101934892B1 (ko) | 2012-10-17 | 2019-01-04 | 삼성전자 주식회사 | 메모리 장치의 열화 상태 판정 방법 및 이를 이용한 메모리 시스템 |
KR102089532B1 (ko) | 2013-02-06 | 2020-03-16 | 삼성전자주식회사 | 메모리 컨트롤러, 메모리 시스템 및 메모리 시스템의 동작 방법 |
JP5814961B2 (ja) * | 2013-02-26 | 2015-11-17 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2014225310A (ja) * | 2013-05-16 | 2014-12-04 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US9183940B2 (en) | 2013-05-21 | 2015-11-10 | Aplus Flash Technology, Inc. | Low disturbance, power-consumption, and latency in NAND read and program-verify operations |
WO2014210424A2 (en) | 2013-06-27 | 2014-12-31 | Aplus Flash Technology, Inc. | Novel nand array architecture for multiple simultaneous program and read |
WO2015013689A2 (en) | 2013-07-25 | 2015-01-29 | Aplus Flash Technology, Inc. | Nand array hiarchical bl structures for multiple-wl and all -bl simultaneous erase, erase-verify, program, program-verify, and read operations |
WO2015037159A1 (ja) * | 2013-09-13 | 2015-03-19 | 株式会社 東芝 | 半導体記憶装置及びメモリシステム |
US9293205B2 (en) | 2013-09-14 | 2016-03-22 | Aplus Flash Technology, Inc | Multi-task concurrent/pipeline NAND operations on all planes |
KR102090677B1 (ko) | 2013-09-16 | 2020-03-18 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그것의 동작 방법 |
WO2015100434A2 (en) | 2013-12-25 | 2015-07-02 | Aplus Flash Technology, Inc | A HYBRID NAND WITH ALL-BL m-PAGE OPERATION SCHEME |
US20150262693A1 (en) * | 2014-03-13 | 2015-09-17 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
US9552251B2 (en) | 2014-04-22 | 2017-01-24 | Sandisk Technologies Llc | Neighboring word line program disturb countermeasure for charge-trapping memory |
US9659636B2 (en) | 2014-07-22 | 2017-05-23 | Peter Wung Lee | NAND memory array with BL-hierarchical structure for concurrent all-BL, all-threshold-state program, and alternative-WL program, odd/even read and verify operations |
KR102318561B1 (ko) | 2014-08-19 | 2021-11-01 | 삼성전자주식회사 | 스토리지 장치, 스토리지 장치의 동작 방법 |
US9847135B2 (en) * | 2015-01-30 | 2017-12-19 | Toshiba Memory Corporation | Memory device and method of reading data |
US9711211B2 (en) | 2015-10-29 | 2017-07-18 | Sandisk Technologies Llc | Dynamic threshold voltage compaction for non-volatile memory |
TWI693604B (zh) * | 2018-03-06 | 2020-05-11 | 深圳衡宇芯片科技有限公司 | 用於決定非揮發性記憶體中位元值的方法與系統 |
JP2021131919A (ja) | 2020-02-20 | 2021-09-09 | キオクシア株式会社 | 半導体記憶装置及びその読み出し方法 |
JP2021140847A (ja) | 2020-03-05 | 2021-09-16 | キオクシア株式会社 | 半導体記憶装置 |
KR20220010210A (ko) | 2020-07-17 | 2022-01-25 | 삼성전자주식회사 | 스토리지 장치 및 스토리지 장치의 읽기 동작 방법 |
US11393540B2 (en) * | 2020-10-26 | 2022-07-19 | Western Digital Technologies, Inc. | Adjacent memory cell interference mitigation |
US11556416B2 (en) | 2021-05-05 | 2023-01-17 | Apple Inc. | Controlling memory readout reliability and throughput by adjusting distance between read thresholds |
US11847342B2 (en) | 2021-07-28 | 2023-12-19 | Apple Inc. | Efficient transfer of hard data and confidence levels in reading a nonvolatile memory |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5120671A (en) * | 1990-11-29 | 1992-06-09 | Intel Corporation | Process for self aligning a source region with a field oxide region and a polysilicon gate |
US5467306A (en) * | 1993-10-04 | 1995-11-14 | Texas Instruments Incorporated | Method of using source bias to increase threshold voltages and/or to correct for over-erasure of flash eproms |
DE69421925T2 (de) * | 1994-09-30 | 2000-03-16 | Stmicroelectronics S.R.L. | Speichergerät mit Fehlerdetektion und -korrektur und Verfahren zum Schreiben und Löschen des Speichergeräts |
KR0157342B1 (ko) | 1995-06-09 | 1998-12-01 | 김광호 | 불휘발성 반도체 메모리의 전압 센싱 방법 |
JP3805867B2 (ja) * | 1997-09-18 | 2006-08-09 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US5867429A (en) * | 1997-11-19 | 1999-02-02 | Sandisk Corporation | High density non-volatile flash memory without adverse effects of electric field coupling between adjacent floating gates |
KR100297602B1 (ko) * | 1997-12-31 | 2001-08-07 | 윤종용 | 비휘발성메모리장치의프로그램방법 |
US5991202A (en) * | 1998-09-24 | 1999-11-23 | Advanced Micro Devices, Inc. | Method for reducing program disturb during self-boosting in a NAND flash memory |
US6490200B2 (en) * | 2000-03-27 | 2002-12-03 | Sandisk Corporation | Non-volatile memory with improved sensing and method therefor |
US6134141A (en) * | 1998-12-31 | 2000-10-17 | Sandisk Corporation | Dynamic write process for high bandwidth multi-bit-per-cell and analog/multi-level non-volatile memories |
US6314026B1 (en) * | 1999-02-08 | 2001-11-06 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor device using local self boost technique |
US6228782B1 (en) * | 1999-05-11 | 2001-05-08 | Advanced Micro Devices, Inc. | Core field isolation for a NAND flash memory |
US6380033B1 (en) * | 1999-09-20 | 2002-04-30 | Advanced Micro Devices, Inc. | Process to improve read disturb for NAND flash memory devices |
US6175522B1 (en) * | 1999-09-30 | 2001-01-16 | Advanced Micro Devices, Inc. | Read operation scheme for a high-density, low voltage, and superior reliability nand flash memory device |
US6240016B1 (en) * | 1999-12-17 | 2001-05-29 | Advanced Micro Devices, Inc. | Method to reduce read gate disturb for flash EEPROM application |
US6570785B1 (en) * | 2000-10-31 | 2003-05-27 | Sandisk Corporation | Method of reducing disturbs in non-volatile memory |
KR100385226B1 (ko) * | 2000-11-22 | 2003-05-27 | 삼성전자주식회사 | 프로그램 디스터브를 방지할 수 있는 플래시 메모리 장치및 그것을 프로그램하는 방법 |
US6424566B1 (en) * | 2001-02-08 | 2002-07-23 | Advanced Micro Devices, Inc. | Program reconnaissance to eliminate variations in vt distributions of multi-level cell flash memory designs |
US6738289B2 (en) * | 2001-02-26 | 2004-05-18 | Sandisk Corporation | Non-volatile memory with improved programming and method therefor |
US6522580B2 (en) | 2001-06-27 | 2003-02-18 | Sandisk Corporation | Operating techniques for reducing effects of coupling between storage elements of a non-volatile memory operated in multiple data states |
US6456528B1 (en) * | 2001-09-17 | 2002-09-24 | Sandisk Corporation | Selective operation of a multi-state non-volatile memory system in a binary mode |
US6529412B1 (en) * | 2002-01-16 | 2003-03-04 | Advanced Micro Devices, Inc. | Source side sensing scheme for virtual ground read of flash eprom array with adjacent bit precharge |
US6621739B2 (en) * | 2002-01-18 | 2003-09-16 | Sandisk Corporation | Reducing the effects of noise in non-volatile memories through multiple reads |
US6542407B1 (en) * | 2002-01-18 | 2003-04-01 | Sandisk Corporation | Techniques of recovering data from memory cells affected by field coupling with adjacent memory cells |
JP3913704B2 (ja) * | 2003-04-22 | 2007-05-09 | 株式会社東芝 | 不揮発性半導体記憶装置及びこれを用いた電子装置 |
US7372730B2 (en) * | 2004-01-26 | 2008-05-13 | Sandisk Corporation | Method of reading NAND memory to compensate for coupling between storage elements |
-
2004
- 2004-01-26 US US10/765,693 patent/US7372730B2/en not_active Expired - Fee Related
-
2005
- 2005-01-13 CN CN2005800065062A patent/CN1926635B/zh not_active Expired - Fee Related
- 2005-01-13 EP EP05705667A patent/EP1711949A1/en not_active Withdrawn
- 2005-01-13 JP JP2006551163A patent/JP4855271B2/ja not_active Expired - Fee Related
- 2005-01-13 KR KR1020067016786A patent/KR100899193B1/ko not_active IP Right Cessation
- 2005-01-13 WO PCT/US2005/001135 patent/WO2005073978A1/en active Application Filing
- 2005-01-26 TW TW094102239A patent/TWI266322B/zh not_active IP Right Cessation
-
2008
- 2008-04-02 US US12/061,545 patent/US20080180998A1/en not_active Abandoned
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7898853B2 (en) | 2007-09-06 | 2011-03-01 | Samsung Electronics Co., Ltd. | Multi-bit data memory system and read operation |
US8023335B2 (en) | 2008-09-19 | 2011-09-20 | Samsung Electronics Co., Ltd. | Flash memory device and systems and reading methods thereof |
US8248858B2 (en) | 2008-09-19 | 2012-08-21 | Samsung Electronics Co., Ltd. | Flash memory device and systems and reading methods thereof |
US8503230B2 (en) | 2008-12-12 | 2013-08-06 | Samsung Electronics Co., Ltd. | Access method of non-volatile memory device |
US8270227B2 (en) | 2009-03-10 | 2012-09-18 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and method of reading same |
US9183939B2 (en) | 2013-06-27 | 2015-11-10 | Samsung Electronics Co., Ltd. | Nonvolatile memory device, a memory system having the same, and a read method thereof, the read method applying a read pass voltage to a selected wordline after a sensing |
Also Published As
Publication number | Publication date |
---|---|
WO2005073978A1 (en) | 2005-08-11 |
US20080180998A1 (en) | 2008-07-31 |
KR100899193B1 (ko) | 2009-05-27 |
JP4855271B2 (ja) | 2012-01-18 |
EP1711949A1 (en) | 2006-10-18 |
CN1926635B (zh) | 2012-12-26 |
CN1926635A (zh) | 2007-03-07 |
US20050162913A1 (en) | 2005-07-28 |
US7372730B2 (en) | 2008-05-13 |
TWI266322B (en) | 2006-11-11 |
JP2007519162A (ja) | 2007-07-12 |
TW200605080A (en) | 2006-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100899193B1 (ko) | 저장 소자들 간의 커플링을 보상하기 위한 nand메모리를 판독하는 방법 | |
KR100467410B1 (ko) | 하나의 메모리 셀에 다중치 데이터를 기억시키는 불휘발성반도체 기억 장치 | |
US7590002B2 (en) | Resistance sensing and compensation for non-volatile storage | |
USRE46279E1 (en) | Read operation for non-volatile storage with compensation for coupling | |
US7843739B2 (en) | System for verifying non-volatile storage using different voltages | |
US7616498B2 (en) | Non-volatile storage system with resistance sensing and compensation | |
US7440331B2 (en) | Verify operation for non-volatile storage using different voltages | |
KR101015612B1 (ko) | 플로팅 게이트 커플링을 보상한 비휘발성 저장 소자의 판독 방법 | |
US7177199B2 (en) | Behavior based programming of non-volatile memory | |
US8743615B2 (en) | Read compensation for partially programmed blocks of non-volatile storage | |
KR101094422B1 (ko) | 결합 보상을 포함하는 비휘발성 메모리 판독 동작들에 대한 마지닝된 이웃 판독 | |
US10026492B2 (en) | Multi-die programming with die-jumping induced periodic delays | |
US20070103979A1 (en) | Reverse coupling effect with timing information for non-volatile memory | |
JP3977799B2 (ja) | 不揮発性半導体記憶装置 | |
US20070103981A1 (en) | Reverse coupling effect with timing information | |
TWI391934B (zh) | 非揮發記憶體系統及讀取非揮發儲存器之方法 | |
US11348649B2 (en) | Threshold voltage setting with boosting read scheme | |
EP2084710B1 (en) | Resistance sensing and compensation for non-volatile storage | |
KR20230070606A (ko) | 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 동작 제어 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130419 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20140418 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20150416 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20160419 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20170420 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20180417 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |