KR100297602B1

KR100297602B1 - 비휘발성메모리장치의프로그램방법

Info

Publication number: KR100297602B1
Application number: KR1019970080587A
Authority: KR
Inventors: 최정달
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1997-12-31
Filing date: 1997-12-31
Publication date: 2001-08-07
Also published as: US6061270A; JPH11219595A; JP3653186B2; KR19990060364A

Abstract

비휘발성 메모리 장치의 프로그램 방법이 개시되어 있다. 비트라인에 프로그램 금지를 위한 제1전압을 인가하고, 제1선택 트랜지스터의 게이트와 비선택된 워드라인 및 선택된 워드라인에 제1전압을 손실 없이 패스시킬 수 있는 제2전압을 인가한다. 이어서, 제1선택 트랜지스터의 게이트에 제1전압을 인가하여 비트라인으로의 전류 경로를 차단한다. 다음에, 선택된 워드라인에 종속된 메모리 셀의 소오스를 공유하는 비선택된 제1메모리 셀의 워드라인, 및 드레인을 공유하는 비선택된 제2 메모리 셀의 워드라인에 다른 비선택된 메모리 셀과 디커플시키기 위한 제3전압을 인가하고, 비선택된 제1 및 제2메모리 셀을 제외한 비선택된 워드라인에 제4전압을 인가하여 비선택된 제1 및 제2메모리 셀의 소오스 또는 드레인을 [그 게이트 전압 - 문턱 전압]의 값보다 높은 전압으로 용량성 커플링시킴으로써, 선택된 메모리 셀의 채널과 비선택된 메모리 셀의 채널과의 연결을 차단한다. 이후, 선택된 워드라인에 프로그램 전압을 인가한다. 비트라인에 인가된 프로그램 금지 전압을 제1선택 트랜지스터의 문턱 전압과 선택 및 비선택된 메모리 셀의 소거 전압과 무관하게 프리차아지시킬 수 있다.

Description

비휘발성 메모리 장치의 프로그램 방법{METHOD FOR PROGRAMMING A NON-VOLATILE MEMORY DEVICE}

본 발명은 반도체 메모리 장치에 관한 것으로, 보다 상세하게는 전기적으로 소거 및 프로그램 가능한(electrically erasable and programmable) 비휘발성 메모리 장치의 프로그램 방법에 관한 것이다.

반도체 메모리 장치는 DRAM(dynamic random access memory) 및 SRAM(static random access memory)과 같이 시간이 지남에 따라 데이터를 잃어버리는 휘발성(volatile)이면서 데이터의 입·출력이 빠른 RAM 제품과, 한번 데이터를 입력하면 그 상태를 유지할 수 있지만 데이터의 입·출력이 느린 ROM(read only memory) 제품으로 크게 구분할 수 있다. 이러한 ROM 제품 중에서, 전기적으로 데이터의 입·출력이 가능한 플래쉬(flash) EEPROM에 대한 수요가 늘고 있다. 플래쉬 EEPROM 소자는 회로 보드(board)로 부터 제거하지 않으면서 고속으로 전기적 소거가 가능한 소자로서, 메모리 셀 구조가 간단하여 단위 메모리당 제조 원가가 싸고 데이터를 보존하기 위한 리프레쉬(refresh) 기능이 불필요하다는 장점이 있다.

플래쉬 EEPROM의 셀 구조는 크게 NOR형과 NAND형으로 분류하는데, NOR형은 2셀당 1개의 콘택이 필요하여 고집적화에 불리하지만 셀 전류가 커서 고속화에 유리하다는 장점을 가지며, NAND형은 셀 전류가 적어 고속화에 불리하지만 다수의 셀이 하나의 콘택을 공유하여 고집적화에 유리하다는 장점을 갖는다. 따라서, NAND형 플래쉬 EEPROM 소자는 최근 디지털 스틸 카메라 등에 사용되는등 차세대 메모리 소자로 각광받고 있다.

통상적인 NAND형 플래쉬 EEPROM 장치의 셀 어레이의 구조가 1990년 초고집적 회로 심포지움(Symposium on VLSI circuits), pp.105∼106에 기술되어 있으며, 그 단면도 및 등가 회로도를 도 1 및 도 2에 도시하였다.

도 1 및 도 2를 참조하면, 통상적인 NAND형 플래쉬 EEPROM 셀 어레이는 단위 스트링(string)을 선택하기 위한 선택 트랜지스터(string select transistor; SST)와 그라운드를 선택하기 위한 선택 트랜지스터(ground select transistor; GST)의 사이에 플로팅 게이트(floating gate)(18)와 컨트롤 게이트(control gate)(22)가 적층된 구조의 메모리 셀 트랜지스터(MC1, …, MC16)들이 다수개 직렬로 연결되어 하나의 스트링을 구성한다. 상기 스트링은 비트라인(bit line; B/L1, B/L2, …)에 다수개 병렬로 연결되어 하나의 블록(block)을 구성하고, 상기 블록은 비트라인 콘택을 중심으로 대칭적으로 배치된다. 상기 트랜지스터들은 행과 열의 매트릭스 형태로 배열되고, 동일 열들에 배열된 스트링 선택 트랜지스터(SST) 및 그라운드 선택 트랜지스터(GST)의 게이트는 각각 스트링 선택 라인(string select line; SSL) 및 그라운드 선택 라인(ground select line; GSL)과 접속된다. 또한, 동일 열들에 배열된 메모리 셀 트랜지스터(MC1, …, MC16)의 게이트는 대응되는 다수의 워드라인(word line; W/L1, …, W/L16)에 접속된다. 그리고, 상기 스트링 선택 트랜지스터(SST)의 드레인에는 비트라인(B/L)이 연결되고, 그라운드 선택 트랜지스터(GST)의 소오스에는 공통 소오스 라인(common source line; CSL)이 연결된다.

메모리 셀 트랜지스터(MC1, …, MC16)는 반도체 기판(10)의 상부에 터널 산화막(16)을 개재하여 형성된 플로팅 게이트(18)와, 상기 플로팅 게이트(18)의 상부에 층간 유전막(20)을 개재하여 형성된 컨트롤 게이트(22)가 적층된 구조로 형성된다. 상기 플로팅 게이트(18)는 액티브 영역과 상기 액티브 영역 양측의 필드 영역 가장자리의 일부 영역에 걸쳐서 형성됨으로써 이웃한 셀 트랜지스터의 플로팅 게이트(18)와 격리된다. 상기 컨트롤 게이트(22)는 필드 영역을 사이에 두고 독립적으로 형성된 플로팅 게이트(18)를 포함하여 이웃한 셀 트랜지스터의 컨트롤 게이트(22)와 연결됨으로써 워드라인을 형성한다.

선택 트랜지스터(SST, GST)들은 데이터를 저장하는 플로팅 게이트가 필요 없는 트랜지스터이므로, 셀 어레이 내의 필드 영역 상부에서 버팅 콘택(butting contact)을 통해 상기 플로팅 게이트(18)와 컨트롤 게이트(22)를 금속선으로 연결한다. 따라서, 상기 선택 트랜지스터들은 전기적으로는 1층의 게이트를 갖는 모스 트랜지스터로서 동작하게 된다. 상술한 구조를 갖는 NAND형 플래쉬 EEPROM 장치의 셀 동작을 살펴보면 다음과 같다.

먼저, 프로그램 동작은 선택된 셀 트랜지스터와 연결되는 비트라인에 0V의 전압을 인가하고 선택된 셀 트랜지스터와 연결되는 워드라인에 프로그램 전압(Vpgm)을 인가하여 셀 트랜지스터의 채널 영역과 컨트롤 게이트 사이의 높은전압 차이에 의한 파울러 노드하임(Fowler-Nordheim; 이하 "F-N"이라 한다) 터널링(tunneling)에 의해 채널 영역의 전자를 플로팅 게이트 내로 주입하는 것이다. 이때, 비트라인과 그라운드 노드 사이에 위치하는 다수의 메모리 셀 중에서 비선택된 셀 트랜지스터에 연결되는 워드라인에는 선택된 비트라인에 인가되는 데이터(0V)를 선택된 셀 트랜지스터에 전달하기 위한 패스 전압(Vpass)을 인가한다. 이때, 선택된 셀 트랜지스터의 문턱 전압이 양의 전압으로 바뀌게 된다.

소거 동작은 플로팅 게이트 내에 저장된 전자를 제거하는 동작으로서, 벌크에 약 20V의 소거 전압(Verase)을 인가하고 선택된 셀 트랜지스터와 연결된 워드라인에 OV를 인가하면, 프로그램 동작과는 반대 방향의 소거 전압(Verase)에 의한 전계에 의해 플로팅 게이트 내에 저장된 전자가 소거되고 정공(hole)이 주입되게 된다. 상기한 소거 동작에 의해 셀 트랜지스터의 초기 상태가 약 -3V의 문턱 전압을 갖게 된다.

판독(read) 동작은 셀 트랜지스터 내에 전자가 저장되어 있을 경우에는 그 문턱 전압(Vth)이 +1V로 변하고 셀 트랜지스터 내에 정공이 저장되어 있을 경우에는 그 문턱 전압이 -3V로 변하는 것을 이용하여 선택된 워드라인에 0V를 인가하여 선택된 셀 트랜지스터를 통한 전류 경로의 형성 유·무에 따라 "0" 또는 "1"의 데이터를 판독하는 것이다.

여기서, 상기 프로그램 동작은 모든 셀 트랜지스터들의 소거 동작을 진행한 후에 실시되는데, 프로그램 동작시 선택된 워드라인의 비선택된 비트라인에 연결된 비선택된 셀 트랜지스터가 받는 프로그램 외란(program disturbance)을 방지하기위하여 비선택된 셀 트랜지스터가 프로그램되는 것을 금지하여야 한다. 종래의 셀프-부스팅(self-boosting)에 의한 프로그램 금지 방법이 1995년 JSSC(Journal of Solid state circuits), Vol.30, No.11, pp.1149∼1156에 기술되어 있으며, 이를 설명하기 위한 회로도를 도 3에 도시하였다.

도 3을 참조하면, 예를 들어 셀 트랜지스터-A를 프로그래밍할 때, 그라운드 선택 트랜지스터의 게이트(GSL)에 0V를 인가하여 메모리 셀 어레이의 그라운드 경로를 차단시키고, 선택된 비트라인에 0V를 인가하고 비선택된 비트라인에는 프로그램 금지 전압(program inhibition voltage; Vpi)을 공급한다. 이때, 상기 프로그램 금지 전압(Vpi)는 전원 전압인 Vcc(3.3V 또는 5V)를 인가한다. 이와 동시에, 스트링 선택 트랜지스터의 게이트(SSL)에 Vcc를 인가하여 스트링 선택 트랜지스터(SST)의 소오스를 [Vcc - 스트링 선택 트랜지스터의 문턱 전압(SST_Vth)]의 전압으로 차아징한 후, 상기 스트링 선택 트랜지스터(SST)가 가상적으로 차단되도록 한다. 그리고, 선택된 워드라인에 약 18V의 프로그램 전압(Vpgm)을 인가하고, 비선택된 워드라인에 약 10V의 패스 전압(Vpass)을 인가하여, 동일한 스트링에 종속된 셀 트랜지스터들의 채널 영역을 16단 NAND형의 경우, 차아지 공유(charge sharing)에 의해 (Vcc - SST_Vth)/17의 전압으로 차아징시킨다. 그리고, 선택된 워드라인에 인가된 전압들을 패스시키면, 선택된 워드라인에 인가된 높은 프로그램 전압(Vpgm)에 의한 용량성 커플링(capacitive coupling)으로 셀 트랜지스터들의 채널 전압 Vch는,

가 된다. 그리고,

이다. 여기서, Cch는 채널 아래에 형성되는 공핍 영역에 의해 발생되는 공핍 캐패시턴스를 나타내며, Cins는 컨트롤 게이트와 채널 사이의 전체 캐패시턴스이다. 예를 들어, 프로그램 전압(Vpgm)이 20V이고 패스 전압(Vpass)이 10V이면, 약 8V의 전압이 프로그램 금지되는 셀 트랜지스터의 채널 영역에 유기된다. 이 경우, 플로팅 게이트와 채널 사이에서 F-N 터널링이 발생할 수 없는 조건이 되므로, 프로그램 금지되는 셀 트랜지스터는 초기에 소거된 상태 (즉, -3V의 문턱 전압)로 유지된다.

그러나, 상술한 종래 방법에 의하면, Vcc가 낮아질 경우 [~ (Vcc - SST_Vth ) / 17 ~+~ Vboost ~]의 전압이 낮아져서 프로그램 금지되는 셀 트랜지스터의 채널 전압(Vch)과 선택된 워드라인에 인가된 프로그램 전압(Vpgm)과의 전위가 커지게 된다. 그 결과, 선택된 셀 트랜지스터의 컨트롤 게이트에 인가된 프로그램 전압(Vpgm)에 의한 소프트-프로그래밍(soft-programming) 현상(이하, "Vpgm 스트레스"라 한다)이 커지게 되어, 프로그램 금지되는 셀 트랜지스터가 초기에 소거된 상태를 유지하지 못하고 그 문턱 전압이 증가하는 문제가 발생한다. 또한, 비트라인에 0V가 인가된 단위 스트링에 종속된 비선택 셀 트랜지스터들은 패스 전압(Vpass)이 증가함에 따라 컨트롤 게이트와 채널과의 전압차가 증가하여 소프트-프로그래밍되는 현상(이하, "Vpass 스트레스"라 한다)이 유발됨으로써 그 문턱 전압이 증가하는 문제가 발생한다. 따라서, 상기 Vpgm스트레스 및 Vpass스트레스가 유발되지 않는 패스 전압 영역에서 최적의 패스 전압을 결정하여야 한다.

도 4는 상술한 종래 방법에 있어서, 프로그램 금지 전압을 2.8V/3.8V/5V로 각각 변화시키면서 프로그램 금지 셀의 패스 전압(Vpass)에 따른 문턱 전압(Vth)의 변동 특성을 도시한 그래프로서, 프로그램 전압(Vpgm)은 17V이고 총 프로그램 스트레스 시간(Tpgm)은 3ms이다. 도 4를 참조하면, 비트라인에 인가되는 프로그램 금지 전압(Vcc)이 낮아짐에 따라 Vpgm 스트레스 및 Vpass 스트레스가 유발되지 않는 패스 전압 영역의 윈도우가 점점 줄어듬을 알 수 있다. 또한, 상술한 종래 방법에 의하면, 셀당 2비트 이상의 정보를 기록하는 멀티-비트 NAND 플래쉬 동작시 3배 이상 길어진 프로그래밍 시간과 3V 이상 높아진 프로그램 전압으로 인하여 프로그램 외란 윈도우가 감소하는 문제가 있다.

상술한 종래 방법의 문제점을 해결하기 위한 또다른 종래 방법인 로컬 셀프-부스팅(local self-boosting; 이하 "LSB"라 한다)에 의한 프로그램 금지 방법이 1996년 ISSCC Digest of Technical Papers, pp.32∼33에 기술되어 있으며, 이를 설명하기 위한 회로도를 도 5에 도시하였다. 도 5를 참조하면, 선택된 워드라인과 인접한 두 개의 비선택된 워드라인에 디커플 전압(Vdecouple)으로 0V를 인가한다. 그리고, 나머지 비선택된 워드라인에 약 10V의 패스 전압(Vpass)을 인가한 후, 약 2μs의 시간 차이를 두고 선택된 워드라인에 약 18V의 프로그램 전압(Vpgm)을 인가한다. 그러면, 셀프-부스팅되는 셀 트랜지스터의 채널이 선택 워드라인으로만 국한되어 부스팅 전압(Vboost)이 증가됨으로써, Vpgm 스트레스가 개선된다. 상술한 LSB 방법에 의하면, 프로그램 금지되는 셀 트랜지스터의 채널 전압 Vch는

가 되고, 부스팅 전압(Vboost)은

이 되므로, 도 3에서 설명한 셀프-부스팅에 의한 프로그램 금지 방법보다 Vpgm 스트레스가 훨씬 개선된다.

도 6은 상기한 LSB 방법에 있어서, 디커플 전압이 인가되는 셀 트랜지스터의 문턱 전압을 -5V/-3V/-1V로 각각 변화시키면서 프로그램 금지 셀의 패스 전압(Vpass)에 따른 문턱 전압(Vth)의 변동 특성을 도시한 그래프로서, 프로그램 전압(Vpgm)은 20V이고 총 프로그램 스트레스 시간(Tpgm)은 2.4ms이며, 프로그램 금지 전압(Vpi)은 2.8V이다. 도 6을 참조하면, 프로그램 금지를 위해 비트라인에 인가되는 Vcc 전압이 낮아짐에 따라 Vpgm 스트레스 및 Vpass 스트레스가 유발되지 않는 패스 전압 영역의 윈도우가 도 4에 도시한 종래의 것에 비해 3V 이상 개선된다.

그러나, 디커플 전압(Vdecouple)이 인가되는 두 개의 셀 트랜지스터의 초기 문턱 전압이 과도 소거(over-erase)될 경우, 셀프-부스팅되는 셀 트랜지스터의 채널을 선택된 워드라인으로만 국한시키지 못하게 되어 도 6에 도시한 바와 같이, Vpgm스트레스가 증가하여 문턱 전압의 변동이 커지게 되는 문제가 발생한다. 또한, 디커플 전압(Vdecouple)이 인가되는 두 개의 비선택된 셀 트랜지스터의 초기 문턱전압이 충분히 소거되지 못하게 되면(under-erase), 스트링 선택 트랜지스터(SST)의 소오스에 프리차아지된 (Vcc - SST_Vth)의 전압이 프로그램 금지되어야 할 셀 트랜지스터의 채널에 충분히 전달되지 못하고, 선택된 워드라인에 종속된 셀 트랜지스터가 프로그램되는 최악의 경우, 프로그램 금지되어야 할 셀 트랜지스터의 채널이 [(Vdecouple(0V) - Vdecouple이 인가된 셀 트랜지스터의 Vth)/17]의 전압으로만 프리차아지된다. 이에 따라, 프로그램 금지되는 셀 트랜지스터의 채널 전압(Vch)과 선택된 워드라인에 인가된 프로그램 전압(Vpgm)과의 전위가 커지게 되어 도 6에 도시한 바와 같이 Vpgm 스트레스가 증가하여 문턱 전압의 변동이 커지게 된다.

따라서, 본 발명의 목적은 프로그램 동작시 프로그램 금지 셀에서 발생하는 소프트-프로그래밍 현상을 개선할 수 있는 비휘발성 메모리 장치의 프로그램 방법을 제공하는데 있다.

상기 목적을 달성하기 위하여 본 발명은, 매트릭스 형태로 배열된 다수의 메모리 셀과 메모리 셀을 선택하기 위한 제1 및 제2선택 트랜지스터를 구비하는 메모리 셀 어레이와, 상기 메모리 셀들의 드레인을 공통으로 하여 접속된 복수개의 비트라인과, 상기 메모리 셀들의 컨트롤 게이트와 접속된 복수개의 워드라인을 갖는 비휘발성 메모리 장치에 있어서, 상기 비트라인에 프로그램 금지를 위한 제1전압을 인가하고, 상기 제1선택 트랜지스터의 게이트와 비선택된 워드라인 및 선택된 워드라인에 상기 제1전압을 손실 없이 패스시킬 수 있는 제2전압을 인가하는 제1단계;상기 제1단계 후, 상기 제1선택 트랜지스터의 게이트에 상기 제1 전압을 인가하여 비트라인으로의 전류 경로를 차단하는 제2단계; 선택된 워드라인에 종속된 메모리 셀의 소오스를 공유하는 비선택된 제1메모리 셀의 워드라인, 및 상기 선택된 워드라인에 종속된 메모리 셀의 드레인을 공유하는 비선택된 제2메모리 셀의 워드라인에는 다른 비선택된 메모리 셀과 디커플시키기 위한 제3전압을 인가하고, 상기 비선택된 제1 및 제2메모리 셀을 제외한 비선택된 워드라인에는 제4전압을 인가하여 상기 비선택된 제1 및 제2메모리 셀의 소오스 또는 드레인을[그 게이트 전압 - 문턱 전압]의 값보다 높은 전압으로 용량성 커플링시킴으로써, 선택된 메모리 셀의 채널과 비선택된 메모리 셀의 채널과의 연결을 차단하는 제3단계; 그리고 상기 제3 단계 후, 선택된 워드라인에 프로그램 전압을 인가하는 제4단계를 구비하는 것을 특징으로 하는 비휘발성 메모리 장치의 프로그램 방법을 제공한다.

바람직하게는, 상기 제1전압은 전원 전압(Vcc)이다. 바람직하게는, 상기 제2전압은 상기 제1전압보다 높은 전압이다. 바람직하게는, 상기 제3전압은 상기 제1 및 제2전압보다 낮은 전압이며, 더 바람직하게는 0V 이하의 전압이다. 바람직하게는, 상기 제4전압은 상기 제1 및 제2전압보다 높은 전압이다.

상술한 바와 같이 본 발명에 따른 비휘발성 메모리 장치의 프로그램 방법에 의하면, 프로그램 전압을 인가하기 전에[전원 전압(Vcc) + 스트링 선택 트랜지스터의 문턱 전압] 이상의 전압을 스트링 선택 트랜지스터의 게이트와 동일 스트링 내의 모든 셀 트랜지스터의 게이트에 인가함으로써, 비트라인에 인가된 프로그램 금지 전압을 상기 스트링 선택 트랜지스터의 문턱 전압과 선택 및 비선택된 셀 트랜지스터의 소거 문턱 전압과 무관하게 프리차아지시킨다. 따라서, 공정 매개 변수의 변화 등에 의한 프로그램 외란 특성을 개선하여 균일한 셀 특성을 확보할 수 있으며, 수율(yield) 향상을 도모할 수 있다.

도 1은 통상적인 NAND형 플래쉬 EEPROM장치의 셀 어레이의 수직 구조를 도시한 단면도이다.

도 2는 도 1에 도시한 셀 어레이의 등가 회로도이다.

도 3은 종래 방법에 의한 NAND형 플래쉬 EEPROM 장치에 있어서, 셀의 프로그램 방법을 설명하기 위한 회로도이다.

도 4는 도 3의 장치에 있어서, 프로그램 금지 셀의 패스 전압에 따른 문턱 전압의 변동 특성을 도시한 그래프이다.

도 5는 종래의 다른 방법에 의한 NAND형 플래쉬 EEPROM 장치의 프로그램 방법을 설명하기 위한 회로도이다.

도 6은 도 5의 장치에 있어서, 프로그램 금지 셀의 패스 전압에 따른 문턱 전압의 변동 특성을 도시한 그래프이다.

도 7은 본 발명에 의한 NAND형 플래쉬 EEPROM 장치의 셀 어레이의 회로도이다.

도 8은 본 발명에 의한 NAND형 플래쉬 EEPROM 장치의 프로그램 방법을 설명하기 위한 회로도이다.

도 9는 도 8의 장치에 있어서, 프로그램 금지 셀의 패스 전압에 따른 문턱 전압의 변동 특성을 도시한 그래프이다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.

도 7은 본 발명에 의한 NAND형 플래쉬 EEPROM 장치의 셀 어레이의 등가 회로도이다. 도 7을 참조하면, 본 발명에 의한 NAND형 플래쉬 EEPROM 셀 어레이는 단위 스트링을 선택하기 위한 선택 트랜지스터(SST)와 그라운드를 선택하기 위한 선택 트랜지스터(GST)의 사이에 플로팅 게이트와 컨트롤 게이트가 적층된 구조의 메모리 셀 트랜지스터(MC1, …, MC16)들이 다수개 직렬로 연결되어 하나의 스트링을 구성한다. 상기 스트링은 비트라인(B/L1, B/L2, …)에 다수개 병렬로 연결되어 하나의 블록을 구성하고, 상기 블록은 비트라인 콘택을 중심으로 대칭적으로 배치된다. 상기 트랜지스터들은 행과 열의 매트릭스 형태로 배열되고, 동일 열들에 배열된 스트링 선택 트랜지스터(SST) 및 그라운드 선택 트랜지스터(GST)의 게이트는 각각 스트링 선택 라인(SSL) 및 그라운드 선택 라인(GSL)과 접속된다. 또한, 동일 열들에 배열된 메모리 셀 트랜지스터(MC1, …, MC16)의 게이트는 대응되는 다수의 워드라인(W/L1, …, W/L16)에 접속된다. 그리고, 상기 스트링 선택 트랜지스터(SST)의 드레인에는 비트라인(B/Lj)(여기서 "j"는 1,2,3등의 자연수이다)이 연결되고, 그라운드 선택 트랜지스터(GST)의 소오스에는 공통 소오스 라인(CSL)이 연결된다.

메모리 셀 트랜지스터(MC1, …, MC16)의 플로팅 게이트는 액티브 영역과 상기 액티브 영역 양측의 필드 영역 가장 자리의 일부 영역에 걸쳐서 형성됨으로써 이웃한 셀 트랜지스터의 플로팅 게이트와 격리된다. 상기 컨트롤 게이트는 필드 영역을 사이에 두고 독립적으로 형성된 플로팅 게이트를 포함하여 이웃한 셀 트랜지스터의 컨트롤 게이트와 연결됨으로써 워드라인을 형성한다.

상기 선택 트랜지스터(SST, GST)들은 데이터를 저장하는 플로팅 게이트가 필요 없는 트랜지스터이므로, 셀 어레이 내의 필드 영역 상부에서 버팅 콘택을 통해 상기 플로팅 게이트와 컨트롤 게이트를 금속선으로 연결한다. 따라서, 상기 선택 트랜지스터들은 전기적으로는 1층의 게이트를 갖는 모스 트랜지스터로서 동작하게 된다.

이하, 상술한 구조를 갖는 본 발명에 의한 NAND형 플래쉬 EEPROM 장치의 프로그램 동작을 도 8을 참조하여 설명하고자 한다.

본 발명의 프로그램 동작은 종래 방법과 마찬가지로 소거 동작을 실시한 후 진행하게 된다. 소거 동작은 플로팅 게이트 내에 저장된 전자를 제거하는 동작으로서, 벌크에 약 20V의 소거 전압(Verase)을 인가하고 선택된 셀 트랜지스터에 연결된 워드라인에 OV를 인가하므로써 실행된다. 상기와 같이 벌크와 선택된 셀 트랜지스터의 워드라라인에 0V를 공급하면, 프로그램 동작과는 반대 방향의 소거 전압(Verase)에 의한 전계에 의해 플로팅 게이트 내에 저장된 전자가 소거되고 정공이 주입되게 된다. 상기한 소거 동작에 의해 셀 트랜지스터의 초기 상태가 약 -3V의 문턱 전압을 갖게 된다.

상기한 소거 동작 후에 실시되는 프로그램 동작은 선택된 셀 트랜지스터와 연결되는 비트라인에 0V의 전압을 인가하고 선택된 셀 트랜지스터에 연결되는 워드라인에 프로그램 전압(Vpgm)을 인가하여 셀 트랜지스터의 채널과 컨트롤 게이트 사이의 높은 전압 차이에 의한 F-N터널링에 의해 채널 영역의 전자를 플로팅 게이트 내로 주입함으로써, 선택된 셀 트랜지스터의 문턱 전압을 양의 전압으로 바꾸는 동작이다. 상기한 프로그램 동작을 상세히 살펴보면 하기와 같다.

먼저, 그라운드 선택 트랜지스터(GST)의 게이트 혹은 그라운드 선택 라인(GSL)에 0V를 인가하여 메모리 셀 어레이의 그라운드 경로를 차단시키고, 공통 소오스 라인(CSL)에 Vcc를 인가한다. 이와 동시에, 선택된 비트라인, 예를 들면, 비트라인 B/L1에 0V를 인가하고 선택된 워드라인, 예를 들면, 워드라인(W/L2)에 종속된 셀 트랜지스터 중에서 비선택된 셀 트랜지스터들이 프로그램되는 것을 방지하기 위하여 도 8에 도시한 바와 같이, 제1전압, 즉, Vcc전압으로 설정되는 프로그램 금지 전압(Vpi)을 비선택된 비트라인, 예를 들면, 비트라인(B/L2)에 공급한다. 그리고, 스트링 선택 트랜지스터(SSL)의 게이트(SSL)와 비선택된 워드라인들(W/L1, W/L3 ~ W/L15, W/L16) 및 선택된 워드라인(W/L2)에 [Vcc + 스트링 선택 트랜지스터의 문턱 전압(SST_Vth)]의 값보다 높은 제2전압을 인가함으로써, 선택된 스트링 내에 종속된 모든 셀 트랜지스터들의 소오스/드레인 및 채널을 비트라인에 인가된 Vcc 전압으로 프리차아지시킨다.

따라서, 선택된 스트링 내에 종속된 모든 셀 트랜지스터들의 소오스/드레인 및 채널은 스트링 선택 트랜지스터의 게이트(SSL)와 비선택된 워드라인들(W/L1, W/L3 ~ W/L15, W/L16) 및 선택된 워드라인(W/L2)에 [Vcc + SST_Vth] 이상의 제2전압이 인가되기 때문에, 종래 방법에서와 같이 (Vcc - SST_Vth)/17의 전압으로 프리차아지되지 않을 뿐만 아니라 공정 매개 변수의 변화에 의한 비균일성 등에 의해 발생하는 불충분 소거(under-erase)에 의해 [디커플 전압(Vdecouple) - (셀 트랜지스터의 소거 문턱 전압)]의 값으로 프리차아지 되지 않는다. 즉, Vcc가 3V이고 스트링 선택 트랜지스터(SST)의 문턱 전압이 1V일 경우, 종래 방법에서는 프리차아지되는 전압이 0.118V 정도이지만 본 발명에서는 3V의 프리차아지 전압을 얻을 수 있다. 여기서, 스트링 선택 트랜지스터(SST)의 문턱 전압은 통상적으로 1V 정도이므로, 상기 스트링 선택 트랜지스터의 게이트(SSL)와 비선택된 워드라인들(W/L1, W/L3 ~ W/L15, W/L16) 및 선택된 워드라인(W/L2)에 인가되는 제2전압은 바람직하게는 5V∼7V의 전압이며, 상기 제2전압은 약 2㎲ 동안 인가된다. 이후, 상기 스트링 선택 트랜지스터(SST)의 게이트에 Vcc이하의 전압을 인가하여 비트라인으로의 전류 통로를 차단함과 동시에, 메모리 셀 트랜지스터의 소오스/드레인 및 채널을 플로팅시킨다.

상기와 같은 동작 후에, 선택된 워드라인(W/L2)에 종속된 셀 트랜지스터의 소오스를 공유하는 비선택된 제1 셀 트랜지스터의 워드라인(W/L3) 및 상기 선택된 워드라인(W/L2))에 종속된 셀 트랜지스터의 드레인을 공유하는 비선택된 제2 셀 트랜지스터의 워드라인(W/L1)에 다른 비선택된 셀 트랜지스터와 디커플시키기 위한 제3전압, 예컨대 0V를 인가한다. 이와 동시에, 상기 비선택된 제1 및 제2 셀 트랜지스터를 제외한 비선택된 워드라인들(W/L15~W/L16)에 상기 제1전압 및 제2전압보다 높은 제4전압, 즉 선택된 비트라인에 인가되는 데이터(0V)를 선택된 셀 트랜지스터에 전달하기 위한 패스 전압(Vpass)을 인가하여 상기 비선택된 제1 및 제2 셀 트랜지스터의 소오스 또는 드레인을 그 게이트 전압보다 높은 전압, 바람직하게는 [그 게이트 전압 - 문턱 전압]의 값보다 높은 전압으로 용량성 커플링시킴으로써, 워드라인(W/L2)에 접속되어 선택된 셀 트랜지스터의 채널과 워드라인(W/L15, W/L16)에 접속되어 비선택된 셀 트랜지스터들의 채널과의 연결을 차단하는 동작을 수행한다. 여기서, 상기 제3전압, 즉 디커플 전압(Vdecouple)은 제1전압 및 제2전압보다 낮아야 한다. 그리고, 상기 제4전압, 즉 패스 전압(Vpass)에 의해 용량성 커플링되는 부스팅 전압(Vboost)은

의 식으로 표현된다. 여기서, Cch는 채널 아래에 형성되는 공핍 영역에 의해 발생되는 공핍 캐패시턴스를 나타내며, Cins는 컨트롤 게이트와 채널 사이의 전체 캐패시턴스로서

의 식으로 표현된다.

상기와 같은 동작이 진행된 후, 선택된 워드라인(W/L2)에 [Vcc + SST_Vth] 레벨 이상의 전압에서 F-N 터널링이 가능한 프로그램 전압(Vpgm)을 인가한다. 이때, 프로그램 금지되는 셀 트랜지스터(Vpgm stress cell)의 채널은 [Vcc + Vboost]의 전압으로 부스팅되어 플로팅 게이트 내로의 전자 주입이 억제된다. 여기서, 부스팅 전압(Vboost)은

의 식으로 표현된다. 따라서, 본 발명에 의해 프로그램 금지되는 셀 트랜지스터(Vpgm stress cell)의 채널은 종래의 로컬 셀프-부스팅(LSB)에 의한 채널 전압이

의 값이 되는 것과 비교할 때 훨씬 증가되므로, 종래 방법보다 개선된 Vpgm 스트레스 특성을 나타낸다.

도 9는 본 발명에 의한 NAND형 플래쉬 EEPROM 장치에 있어서, 디커플 전압이 인가되는 셀 트랜지스터의 소거 문턱 전압을 변수로 하여 프로그램 금지 셀의 패스 전압(Vpass)에 따른 문턱 전압(Vth)의 변동 특성을 도시한 그래프로서, 프로그램 전압(Vpgm)은 20V이고 총 프로그램 스트레스 시간(Tpgm)은 2.4ms이며, 프로그램 금지 전압(Vpi)은 2.8V이다. 도 9를 참조하면, 디커플 전압이 인가되는 비선택된 워드라인(W/L1, W/L3)에 종속되는 셀 트랜지스터의 소거 문턱 전압이 -5V/-3V/-1V로 변하여도 종래의 LSB 방법보다 Vpgm 스트레스와 Vpass 스트레스가 유발되지 않는 패스 전압 영역의 윈도우가 3V 이상 개선됨을 알 수 있다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 본 발명의 내용을 이해한 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

상술한 바와 같이 본 발명에 따른 비휘발성 메모리 장치의 프로그램 방법에 의하면, 프로그램 전압을 인가하기 전에 [전원 전압(Vcc) + 스트링 선택 트랜지스터의 문턱 전압] 이상의 전압을 스트링 선택 트랜지스터의 게이트와 동일 스트링 내의 모든 셀 트랜지스터의 게이트에 인가함으로써, 비트라인에 인가된 프로그램 금지 전압을 상기 스트링 선택 트랜지스터의 문턱 전압과 선택 및 비선택된 셀 트랜지스터의 소거 문턱 전압과 무관하게 프리차아지시킨다. 따라서, 공정 매개 변수의 변화 등에 의한 프로그램 외란 특성을 개선하여 균일한 셀 특성을 확보할 수 있으며, 수율 향상을 도모할 수 있다.

Claims

매트릭스 형태로 배열된 다수의 메모리 셀 및 상기 메모리 셀을 선택하기 위한 제1 및 제2 선택 트랜지스터를 구비하는 메모리 셀 어레이와, 상기 메모리 셀들의 드레인을 공통으로 하여 접속된 복수개의 비트라인과, 상기 메모리 셀들의 컨트롤 게이트와 접속된 복수개의 워드라인을 갖는 비휘발성 메모리 장치에 있어서,

상기 비트라인에 프로그램 금지를 위한 제1전압을 인가하고, 상기 제1선택 트랜지스터의 게이트와 비선택된 워드라인 및 선택된 워드라인에 상기 제1전압을 손실 없이 패스시킬 수 있는 제2전압을 인가하는 제1단계;

상기 제1선택 트랜지스터의 게이트에 상기 제1전압을 인가하여 비트라인으로의 전류 경로를 차단하는 제2단계;

선택된 워드라인에 종속된 메모리 셀의 소오스를 공유하는 비선택된 제1메모리 셀의 워드라인 및 상기 선택된 워드라인에 종속된 메모리 셀의 드레인을 공유하는 비선택된 제2메모리 셀의 워드라인에는 다른 비선택된 메모리 셀과 디커플시키기 위한 제3전압을 인가하고, 상기 비선택된 제1 및 제2메모리 셀을 제외한 비선택된 워드라인에는 제4전압을 인가하여 상기 비선택된 제1 및 제2메모리 셀의 소오스 또는 드레인을 [그 게이트 전압 - 문턱 전압]의 값보다 높은 전압으로 용량성 커플링시킴으로써 선택된 메모리 셀의 채널과 비선택된 메모리 셀의 채널과의 연결을 차단하는 제3단계; 및

상기 선택된 워드라인에 프로그램 전압을 인가하는 제4단계로 이루어짐을 특징으로 하는 비휘발성 메모리 장치의 프로그램 방법.
제1항에 있어서, 상기 제1전압은 전원 전압(Vcc)인 것을 특징으로 하는 비휘발성 메모리 장치의 프로그램 방법.
제1항에 있어서, 상기 제2전압은 상기 제1전압보다 높은 전압인 것을 특징으로 하는 비휘발성 메모리 장치의 프로그램 방법.
제1항에 있어서, 상기 제3전압은 상기 제1 및 제2 전압보다 낮은 전압인 것을 특징으로 하는 비휘발성 메모리 장치의 프로그램 방법.
제4항에 있어서, 상기 제3전압은 0V 이하의 전압인 것을 특징으로 하는 비휘발성 메모리 장치의 프로그램 방법.
제1항에 있어서, 상기 제4 전압은 상기 제1 및 제2전압보다 높은 전압인 것을 특징으로 하는 비휘발성 메모리 장치의 프로그램 방법.