KR20060061380A - 도전성 페이스트 및 다층 세라믹 기판 - Google Patents

도전성 페이스트 및 다층 세라믹 기판 Download PDF

Info

Publication number
KR20060061380A
KR20060061380A KR1020067006464A KR20067006464A KR20060061380A KR 20060061380 A KR20060061380 A KR 20060061380A KR 1020067006464 A KR1020067006464 A KR 1020067006464A KR 20067006464 A KR20067006464 A KR 20067006464A KR 20060061380 A KR20060061380 A KR 20060061380A
Authority
KR
South Korea
Prior art keywords
conductive paste
ceramic substrate
multilayer ceramic
sintering
glass
Prior art date
Application number
KR1020067006464A
Other languages
English (en)
Inventor
마사토 노미야
준 우라카와
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20060061380A publication Critical patent/KR20060061380A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/14—Conductive material dispersed in non-conductive inorganic material
    • H01B1/16—Conductive material dispersed in non-conductive inorganic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Abstract

다층 세라믹 기판(11)에 구비하는 비아홀 도체(15)와 같은 배선도체를 형성하기 위해서 이용되는 도전성 페이스트로서, 소성공정에 있어서 소결이 발생하는 온도 영역을 비교적 임의로 제어할 수 있는 도전성 페이스트를 제공한다. 금속분말과 유리프리트와 유기 비히클을 함유하고, 금속분말의 입자표면상에는, 소성공정에 있어서, 다층 세라믹 기판(11)에 구비하는 세라믹층(12)을 소결시킬 수 있는 소결온도에서는 소결되지 않는 무기성분이 배치되어, 유리프리트는, 상기 소결온도보다 150~300℃ 낮은 연화점을 갖는다.

Description

도전성 페이스트 및 다층 세라믹 기판{CONDUCTIVE PASTE AND MULTILAYER CERAMIC SUBSTRATE}
이 발명은, 다층 세라믹 기판에 구비하는 배선도체를 형성하기 위해서 이용되는 도전성 페이스트 및 다층 세라믹 기판에 관한 것으로, 특히, 다층 세라믹 기판을 제조함에 있어서 실시되는, 세라믹층을 소결시키기 위한 소성공정에 있어서 공소성(co-fire)되는 도전성 페이스트, 및 이 도전성 페이스트를 이용하여 형성된 배선도체를 구비하는 다층 세라믹 기판에 관한 것이다.
도전성 페이스트는, 적어도 금속분말 및 유기 비히클을 함유하는 것이다. 도전성 페이스트는, 이것에 대하여 예를 들면 인쇄 등을 적용하여, 소망의 패턴 또는 소망의 형태의 도체를 용이하게 형성할 수 있으므로, 전자부품의 분야에 있어서 널리 이용되고 있다. 보다 구체적으로는, 다층 세라믹 기판에 구비하는 도체막이나 비아홀(via hole) 도체라는 배선도체를 형성하기 위해서, 도전성 페이스트가 널리 이용되고 있다.
상술한 바와 같이, 다층 세라믹 기판에 구비하는 배선도체를 형성하기 위해서 이용되는 도전성 페이스트, 특히, 다층 세라믹 기판 내부에 위치하는 내부 도체막이나 비아홀 도체를 형성하기 위해서 이용되는 도전성 페이스트는, 다층 세라믹 기판을 제조함에 있어서, 그것에 구비하는 세라믹층을 소결시키기 위한 소성공정에 있어서 공소성되게 된다. 이 경우, 소성시의 수축거동에 관하여, 세라믹층측의 수축거동과 배선도체측의 수축거동을 가능한 한 맞추는 것이 바람직하다.
그렇지만, 일반적으로, 배선도체를 형성하기 위한 도전성 페이스트는, 세라믹층을 소결시킬 수 있는 소결온도보다 저온 영역에서 수축을 개시하기 때문에, 세라믹층과 배선도체 사이에서 수축거동에 차가 발생한다. 그 때문에, 이 수축거동의 차에 의해 초래되는 응력이 원인이 되어, 얻어진 다층 세라믹 기판에 있어서, 크랙이나 디라미네이션 등의 구조결함이 발생하는 일이 있다.
상술한 바와 같은 문제의 해결을 꾀하기 위해서, 도전성 페이스트의 조성에 개량을 추가하고, 그것에 의해, 도전성 페이스트에 있어서 발생하는 소결을 억제하고자 하는 것이, 예를 들면, 일본 특허공개평 10-95686호 공보(특허문헌1), 일본 특허공개평 9-295883호 공보(특허문헌2) 및 일본 특허공개평 5-217421호 공보(특허문헌3)에 기재되어 있다.
특허문헌1에서는, 유리 세라믹 기판과 공소성되는 것으로서, 도전성분으로서의 Cu, Cu2O, Cu-Cu2O 혼합물 또는 Cu-CuO 혼합물에 대하여, 특정의 금속 산화물 또는 특정의 금속을 소결 억제제로서 첨가한, 도전성 페이스트가 기재되어 있다.
특허문헌2에서는, 유리 세라믹 기판과 공소성되는 것으로서, 구리를 주성분으로 하는 도전성분을 함유하는, 도전성 페이스트가 기재되어 있다. 이 도전성 페이스트는, 유리 세라믹 기판 중의 유리성분의 점성을 저하시키는 금속 산화물로서, 알칼리 금속, 알칼리토류 금속 및 붕소의 적어도 1종의 산화물을 함유하고, 또한, 구리의 소결을 늦추는 무기물을 함유하고 있다.
특허문헌3에서는, 구리분말과 유리분말을 함유하는 도전성 페이스트가 기재되어 있다.
그렇지만, 상술한 특허문헌1 내지 3의 각각에 기재된 도전성 페이스트에는, 이하와 같은 해결되어야 할 과제가 있다.
우선, 특허문헌1에 기재된 것에서는, 도전성분의 소결 억제제로서, 특정의 금속 산화물 또는 특정의 금속이 분말의 상태로 도전성 페이스트에 첨가되어 있지만, 이러한 소결 억제제는, 도전성분끼리의 고상 소결에 관해서는, 이것을 완전히 억제할 수 없고, 그 때문에, 소결의 억제를 보다 충분한 것으로 하기 위해서는, 상응량의 소결 억제제의 첨가가 필요하게 된다. 또한, 도전성 페이스트의 소결은, 유리 세라믹 기판으로부터 확산되어 오는 유리에 의한 것이기 때문에, 유리의 확산 거리에 비해서, 도전성 페이스트에 의해 형성되어야 하는 도체의 사이즈가 큰 경우나, 유리 세라믹 기판으로부터 확산되는 유리성분의 양이 충분하지 않은 경우에는, 도체 내에 미소결 영역이 잔존하는 일이 있다.
다음에, 특허문헌2에 기재된 것에서는, 유리 세라믹 기판 중의 유리성분의 확산을 촉진시키기 위해서, 알칼리금속, 알칼리토류 금속 및 붕소 중 적어도 1종의 산화물이 도전성 페이스트 중에 첨가되어 있다. 그러나, 이 특허문헌2에 기재된 것에 있어서도, 상기 특허문헌 1에 기재된 것과 마찬가지로, 도전성분끼리의 소결을 완전히 억제할 수 없고, 그 때문에, 소결 억제 성분이 되는 무기물의 첨가량이나 분산 상태에 따라, 그 수축거동은 크게 변화된다. 또한, 알칼리금속 등의 첨가에 의해, 유리 세라믹 기판 중의 유리성분의 확산 거리는 보다 길어질 수 있지만, 유리 확산의 기점은, 어디까지나, 도체와 유리 세라믹 기판의 계면에 있고, 유리의 점성을 저하시키는 금속 산화물도, 이 계면부분으로부터의 유리의 확산에 기여할 뿐이기 때문에, 도체의 사이즈가 큰 경우나, 유리 세라믹 기판으로부터 확산될 수 있는 유리성분이 적은 경우에는, 효과는 저감되어, 미소결 영역이 남는 일이 있다.
다음에, 특허문헌3에 기재된 것에서는, 유리분말이 첨가되어 있지만, 이것은, 상기 특허문헌1 및 2에 기재된 것의 경우와 마찬가지로, 구리의 소결을 완전히 억제할 수 있는 것은 아니다. 또한, 유리분말을 구성하는 유리성분의 연화점이, 세라믹 기판을 얻기 위한 소성공정에 있어서 적용되는 소성온도보다 300℃이상 낮은 경우에는, 도전성 페이스트의 소결거동이 변화되지 않을 뿐만 아니라, 연화된 유리가 미소결의 세라믹 기판 내에 확산됨으로써, 소정의 소결온도보다 낮은 온도에서 세라믹 기판의 소결이 발생하여, 세라믹 기판 내에서 소결온도가 서로 다른 복수의 영역이 형성되어, 이것이, 크랙 등의 발생원인이 되는 일이 있다. 또한, 본래, 구리분말의 표면은, 일반적인 유리에 대한 습윤성이 양호하지 않기 때문에, 연화된 유리는, 구리분말끼리가 소결될 때에 입계부분으로 밀려나와, 결과적으로, 도체의 표면에 다량의 유리성분이 떠오르는 일이 있다. 이렇게 떠오른 유리성분은, 예를 들면 도금과 같은 표면 처리를 실시하는 경우, 악영향을 끼쳐 버린다.
한편, 다층 세라믹 기판의 제조방법으로서, 이른바 무수축 프로세스를 적용하는 것이 주목되고 있다. 이것은, 다층 세라믹 기판에 대한 소형화, 고기능화, 고 정밀도화 및 고밀도화라는 요구에 응할 수 있는 것으로, 다층 세라믹 기판을 제조함에 있어서 실시되는 소성공정에서의 소결에 의한 변형이나 수축 편차를 억제하는 동시에, 다층 세라믹 기판에 있어서의 이종 재료의 내장을 가능하게 한다.
무수축 프로세스에는, 몇개의 종류가 있다. 예를 들면, 다층 세라믹 기판에 구비하는 복수의 세라믹층이 되도록 기재용 세라믹 그린시트의 각각을 따라, 이 기재용 세라믹 그린시트와는 소결개시 온도 또는 소결종료 온도가 다른 무기재료 분말을 함유하는 구속층을 배치하고, 소성공정에 있어서, 구속층에 의한 수축 억제 효과를 기재용 세라믹 그린시트 즉 세라믹층에 미치도록 하여, 무수축 프로세스를 달성하도록 한 것이 있다. 이것은, 층간 구속법으로도 부를 수 있는 것이며, 다층 세라믹 기판의 두께방향의 변형을 억제하고, 또한, 다층 세라믹 기판에 캐비티가 형성되는 경우, 이 캐비티의 부분에서의 변형을 억제하는 데에 특히 효과적이다.
그 외, 무수축 프로세스에는, 생(生)의 상태의 다층 세라믹 기판의 양 주면을 따라, 소성 중에 수축하지 않는 구속층을 배치하여, 소성공정에서의 다층 세라믹 기판의 수축을 억제하는 방법도 있다. 이 방법에서는, 구속층으로서는, 다층 세라믹 기판의 소성온도에서는 소결되지 않는 다공질 세라믹층이나, 금속박 등의 도체막이 이용된다. 또한, 구속층은, 소성공정의 후, 필요에 따라, 제거된다.
그런데, 특정의 세라믹층을 관통하도록 형성된 비아홀 도체를 구비하는 다층 세라믹 기판을 제조하고자 하는 경우, 비아홀 도체의 형성을 위한 도전성 페이스트는, 상술한 바와 같이, 세라믹층을 소결시키기 위한 소성공정에 있어서 공소성된다.
이러한 다층 세라믹 기판의 제조에 있어서, 상술한 바와 같은 무수축 프로세스가 적용되는 경우, 소성공정에 있어서, 세라믹층은, 그 주면 방향으로의 수축이 억제되어 있으므로, 두께방향으로만 실질적으로 수축거동을 나타낸다. 이 두께방향으로의 수축 정도는, 무수축 프로세스를 적용하지 않는 경우의 수축 정도에 비해 커진다. 한편, 비아홀 도체를 위한 도전성 페이스트는, 등방향적으로 수축거동을 나타낸다. 그 결과, 도 4에 나타내는 문제가 초래되는 일이 있다.
도 4에는, 소성 후의 다층 세라믹 기판(1)의 일부가 확대된 단면도로 나타내어지고 있다. 이 다층 세라믹 기판(1)은, 상술한 층간 구속법에 의한 무수축 프로세스를 적용해서 제조된 것의 일례이며, 복수의 세라믹층(2)의 각각을 따라, 구속층(3)이 형성되어 있다. 또한, 특정의 세라믹층(2)을 관통하도록, 비아홀 도체(4)가 형성되어 있다.
상술한 바와 같이, 소성공정에 있어서, 세라믹층(2)이 두께방향으로만 실질적인 수축거동을 나타내고, 한편, 비아홀 도체(4)에 대해서는 등방향적으로 수축거동을 나타내기 때문에, 비아홀 도체(4)의 외주부에 있어서, 세라믹층(2)이 비아홀 도체(4)로부터 박리되어, 그것에 간극(5)이 발생하는 일이 있다. 또한, 비아홀 도체(4)의 단부가 다층 세라믹 기판(1)의 주면(6)으로부터 융기되어, 비아홀 도체(4)의 주위에 있어서 비교적 큰 융기부(7)가 형성되어 버리는 일이 있다.
또한, 통상, 비아홀 도체(4)가 되는 도전성 페이스트는, 세라믹층(2)의 소결에 의한 수축개시 온도보다 저온 영역에서 수축을 개시하기 때문에, 세라믹층(2)과 비아홀 도체(4) 사이에서 수축거동이 일치하지 않아, 이것도, 상술한 간극(5)의 발 생원인이 되는 동시에, 다층 세라믹 기판(1)에 있어서의 크랙이나 디라미네이션 등의 구조결함의 발생원인이 된다.
이상과 같은 무수축 프로세스에 의한 다층 세라믹 기판의 제조방법에 있어서 발생되는 문제는, 비아홀 도체(4)의 형성을 위해서 이용하는 도전성 페이스트의 소성시의 수축거동을 임의로 제어할 수 있는 기술이 실현되면, 어느 정도, 해소될 수 있는 것으로 생각된다. 이것에 관해서, 상술한 특허문헌1 내지 3의 각각에 기재된 기술에서는, 상술한 문제를, 만족할 수 있는 정도로 해결하는 것에는 이르지 않는다.
특허문헌1: 일본 특허공개평 10-95686호 공보
특허문헌2: 일본 특허공개평 9-295883호 공보
특허문헌3: 일본 특허공개평 5-217421호 공보
그래서, 이 발명의 목적은, 다층 세라믹 기판에 구비하는 배선도체를 형성하기 위해서 이용되는 도전성 페이스트로서, 소성공정에 있어서 소결이 발생하는 온도 영역을 비교적 임의로 제어할 수 있는 도전성 페이스트를 제공하고자 하는 것이다.
이 발명의 다른 목적은, 상술한 도전성 페이스트를 이용하여 형성된 배선도체를 구비하는 다층 세라믹 기판을 제공하고자 하는 것이다.
이 발명은, 적층된 복수의 세라믹층과 세라믹층에 관련하여 형성된 배선도체를 구비하는, 다층 세라믹 기판에 있어서, 배선도체를 형성하기 위해서 이용되고, 또한 세라믹층을 소결시키기 위한 소성공정에 있어서 공소성되는, 도전성 페이스트에 우선 적용되는 것으로서, 다음과 같은 구성을 구비하는 것을 특징으로 하고 있다.
즉, 이 발명에 따른 도전성 페이스트는, 금속분말과 유리프리트와 유기 비히클을 함유하고, 금속분말의 입자표면상에는, 소성공정에 있어서 세라믹층을 소결시킬 수 있는 소결온도에서는 소결되지 않는 무기성분이 배치되고, 유리프리트는, 상기 소결온도보다 150~300℃ 낮은 연화점을 갖고 있는 것을 특징으로 하고 있다.
이 발명에 따른 도전성 페이스트에 있어서, 상기 소결온도는 800~1000℃일 때, 유리프리트의 연화점은 650~850℃인 것이 바람직하다.
또한, 이 발명에 따른 도전성 페이스트에 있어서, 유리프리트의 점도에 관해서, log(η/Pa·s)= 4를 나타내는 온도가 800~950℃의 범위 내에 존재하는 것이 바람직하다.
또한, 이 발명에 따른 도전성 페이스트에 있어서, 상기 무기성분의 함유량은, 금속분말 및 무기성분의 합계중량에 대하여, 0.5~8중량%인 것이 바람직하다.
이 발명은, 또한, 적층된 복수의 세라믹층과 세라믹층에 관련하여 형성된 배선도체를 구비하는, 다층 세라믹 기판에도 적용된다. 이 발명에 따른 다층 세라믹 기판은, 상기 배선도체가, 이 발명에 따른 도전성 페이스트의 소결체로 이루어지는 것을 특징으로 하고 있다.
이 발명에 따른 도전성 페이스트는, 상술한 다층 세라믹 기판에 있어서, 특정의 세라믹층을 관통하도록 형성된 비아홀 도체를 형성하기 위해서 특히 유리하게 이용된다.
이 발명에 따른 도전성 페이스트에 의하면, 이것을 이용하여 배선도체가 형성되는 다층 세라믹 기판을 제조하기 위한 소성공정에 있어서, 세라믹층을 소결시킬 수 있는 소결온도에서는 소결되지 않는 무기성분이 금속분말의 입자표면상에 배치되어 있으므로, 소성공정에 있어서, 금속분말은 소결거동을 나타내기 어려워진다.
한편, 이 발명에 따른 도전성 페이스트에 의하면, 상기 소결온도보다 150~300℃ 낮은 연화점을 갖는 유리프리트를 함유하고 있으므로, 상기 소성공정에 있어서, 유리프리트를 구성하는 유리가 연화된 시점으로부터 유리와 무기성분의 액상소결이 개시되어, 금속분말의 입자표면상에 배치되어 있던 무기성분이 제거됨으로써, 금속분말을 소결시키는 것이 가능해진다.
이 때의 금속분말의 소결거동은, 무기성분과 유리프리트의 상호작용에 의해,보다 구체적으로는, 유리의 연화 경향 및 무기성분의 양에 따라 변화된다. 따라서, 이들 유리의 연화 경향 및 무기성분의 양을 제어함으로써, 금속분말의 소결개시 온도를 제어할 수 있고, 그 결과, 금속분말의 소결거동을 세라믹층의 소결거동에 가깝게 되도록 제어할 수 있다. 그 결과, 다층 세라믹 기판의, 예를 들면 비아홀 도체 주변에 있어서의 융기가 비교적 크게 발생하거나, 크랙, 디라미네이션 등의 구조결함이 발생하거나 하는 것을 억제할 수 있다.
세라믹층을 소결시킬 수 있는 소결온도가 800~1000℃일 때, 금속분말의 입자표면상에 배치되는 무기성분의 선택의 폭을 넓힐 수 있는 동시에, 무수축 프로세스를 적용하는 경우에는, 구속층을 구성하는 재료의 선택의 폭을 넓힐 수 있다. 이 경우에 있어서, 유리프리트의 연화점이 650~850℃로 선택됨으로써, 이 발명에 의한 효과를 보다 확실하게 나타나게 할 수 있다.
또한, 유리프리트의 점도에 관해서, log(η/Pa·s)= 4를 나타내는 온도가 800~950℃의 범위에 존재한다는 조건을 만족하면, 이 발명에 의한 효과를 보다 확실하게 나타나게 할 수 있다.
또한, 이 발명에 따른 도전성 페이스트에 있어서, 금속분말의 표면상에 배치되는 무기성분의 함유량이, 금속분말 및 무기성분의 합계중량에 대하여, 상술한 바와 같이, 0.5~8중량%인 것이 바람직하고, 1~7중량%인 것이 보다 바람직하다. 이러한 무기성분의 함유량은, 금속분말의 표면에의 무기성분의 부착상태나 금속분말의 표면적에도 따르지만, 예를 들면 평균 입경이 0.5㎛이하로 한 평균 입경이 작은 금속분말에서는, 비표면적이 비교적 크기 때문에, 0.5중량% 미만의 무기성분으로는, 소결 억제 효과가 불충분하게 된다. 한편, 예를 들면 평균 입경이 10㎛이상이라는 평균 입경이 큰 금속분말에서는, 비표면적이 비교적 작기 때문에, 무기성분이 8중량%를 넘으면, 무기성분에 의한 막이 과잉한 두께가 되어, 유리프리트에 의한 소결개시 효과가 얻어지지 않게 된다. 또한, 과잉한 무기성분의 존재는, 도전성의 저하에도 연결되기 때문에 바람직하지 않다.
도 1은, 이 발명의 일실시형태에 의한 도전성 페이스트를 이용하여 배선도체가 형성된 다층 세라믹 기판(11)을 도해적으로 나타내는 단면도이다.
도 2는, 도 1에 나타낸 다층 세라믹 기판(11)의, 비아홀 도체(15)가 형성된 부분(16)을 확대해서 나타내는 단면도이다.
도 3은, 이 발명에 의한 효과를 확인하기 위해서 실시된 실험예에 있어서, 도전성 페이스트에 포함되는 유리프리트를 구성하는 유리로서 이용된 4종류의 유리(A~D)의 연화 곡선을 나타내는 도이다.
도 4는, 이 발명이 해결하고자 하는 과제를 설명하기 위한 것으로, 다층 세라믹 기판(1)의 일부를 확대해서 나타내는 단면도이다.
[부호의 설명]
11 다층 세라믹 기판
12 세라믹층
14 도체막
15 비아홀 도체
도 1은, 이 발명의 일실시형태에 의한, 도전성 페이스트를 이용하여 배선도체가 형성된 다층 세라믹 기판(11)을 도해적으로 나타내는 단면도이다.
다층 세라믹 기판(11)은, 적층된 복수의 세라믹층(12)을 구비하고 있다. 또한, 다층 세라믹 기판(11)은, 상술한 층간 구속법에 의한 무수축 프로세스를 적용해서 제조된 것이며, 따라서, 복수의 세라믹층(12)의 각각을 따라, 구속층(13)이 형성되어 있다.
또한, 다층 세라믹 기판(11)은, 세라믹층(12)에 관련하여 형성되는 배선도체 를 구비하고 있다. 배선도체로서는, 세라믹층(12) 또는 구속층(13) 위에 형성되는 몇개의 도체막(14), 및 특정의 세라믹층(12)을 관통하도록 형성되는 몇개의 비아홀 도체(15)가 있다.
이러한 다층 세라믹 기판(11)을 제조하기 위해서, 예를 들면, 다음과 같은 공정이 실시된다.
우선, 세라믹층(12)이 되는 기재용 세라믹 그린시트가 준비된다. 기재용 세라믹 그린시트는, 예를 들면 800~1000℃의 온도에서 소결시킬 수 있는 재료조성으로 된다. 일례로서, 기재용 세라믹 그린시트는, 산화바륨, 산화규소, 알루미나, 산화붕소 및 / 또는 산화칼슘의 각 분말을 주성분으로 하는 세라믹 재료 분말에, 유기 바인더 및 유기용제 등을 첨가하여 얻어진 슬러리를 시트상으로 성형함으로써 얻어진다.
또한, 후술하는 도전성 페이스트를 구성하는 재료의 특성 때문에, 소성공정에 있어서 환원성 분위기를 필요로 하는 경우에는, 기재용 세라믹 그린시트에 함유되는 세라믹 재료 분말로서는, 환원성 분위기 중에서의 소성에 있어서도 환원되지 않는 것을 고를 필요가 있다.
상술한 기재용 세라믹 그린시트 위에는, 구속층(13)이 형성된다. 구속층(13)은, 기재용 세라믹 그린시트에 함유되는 세라믹 재료 분말을 소결시킬 수 있는 소결온도에서는 실질적으로 소결되지 않는 무기재료 분말에, 유기 바인더 및 유기용제 등을 첨가하고, 이들을 혼합함으로써, 슬러리를 제작하고, 이 슬러리를, 기재용 세라믹 그린시트 위에 인쇄 등에 의해 박층상으로 부여함으로써 형성된다.
상술한 바와 같이, 기재용 세라믹 그린시트에 함유되는 세라믹 재료 분말이 1000℃이하의 온도에서 소결 가능한 경우, 구속층(13)에 함유되는 무기재료 분말로서는, 예를 들면, 알루미나 분말, 지르코니아 분말 등을 주성분으로 해서 이용할 수 있고, 필요에 따라, 소결 조제로서의 유리성분이 첨가되어도 좋다.
또한, 구속층(13)은, 도 1에 나타내는 것처럼, 세라믹층(12)이 되는 기재용 세라믹 그린시트의 모두에 형성될 필요는 없다.
한편, 도체막(14) 및 비아홀 도체(15)를 형성하기 위한 도전성 페이스트가 제작된다. 도전성 페이스트는, 금속분말과 유리프리트와 유기 비히클을 함유하는 것이다.
도전성 페이스트에 함유되는 금속분말을 구성하는 금속으로서는, 예를 들면, Ag, Au, Cu, Ni, Ag-Pd합금, Ag-Pt합금 등의 전기전도성이 뛰어난 금속을 주성분으로 하는 것이 바람직하다. 또한, 세라믹층(12)을 소결시키기 위한 소성공정에 있어서,세라믹층(12)과의 사이에서 무용한 반응을 일으키거나, 소성 중에 용융되거나 하는 일이 없는한, 다른 금속분말 또는 금속 산화물 분말이, 첨가량이 역전되지 않는 범위에서 첨가되어도 좋다. 금속분말의 입자상, 평균 입경 및 입도 분포에 대해서는, 특별히 한정되는 것은 아니지만, 평균 입경이 0.5~10㎛정도이며, 입자가 큰 분말이나 극단적인 응집분말이 없는 것이 바람직하다.
이 발명에서는, 상술의 금속분말로서, 소성공정에 있어서 세라믹층(12)을 소결시킬 수 있는 소결온도에서는 소결되지 않는 무기성분이, 그 입자표면상에 배치된 것이 이용된다. 이 무기성분으로서는, 예를 들면, Al, Si, Zr, Ni, Ti, Nb, Mn 및 Mg 중 적어도 1종을 함유하는 산화물을 이용하는 것이 가능하다. 이러한 무기성분은, 소성공정에 있어서의 세라믹층(12)의 수축 조건이나 유리프리트와의 친화성 등의 관점으로부터 고려하여 선택될 필요가 있지만, 특히, Al, Si 또는 Zr을 함유하는 산화물을 이용하는 것이 바람직하다.
상술한 무기성분의 함유량, 보다 특정적으로는 무기성분에 의한 금속분말 입자표면에서의 코트량은, 금속분말 입자표면에의 무기성분의 부착상태나 금속분말의 표면적에도 따르지만, 예를 들면, 상술한 0.5~10㎛정도의 평균 입경의 금속분말에 대해서 말하면, 금속분말 및 무기성분의 합계중량에 대하여, 0.5~8중량%인 것이 바람직하고, 1~7중량%인 것이 보다 바람직하다.
0.5중량% 미만의 코트량에서는, 0.5㎛이하라는 평균 입경이 비교적 작은 금속분말에서는, 비표면적이 비교적 크기 때문에, 무기성분에 의한 소결 억제 효과가 불충분하게 된다. 한편, 코트량이 8중량%를 넘으면, 예를 들면 10㎛이상이라는 비교적 큰 평균 입경의 금속분말에서는, 비표면적이 비교적 작기 때문에, 무기성분에 의한 코트막이 과잉한 두께가 되어, 유리프리트에 의한 소결개시 효과가 얻어지기 어려워진다. 또한, 과잉한 두께의 코트막의 존재는, 도전성의 저하에도 연결된다.
금속분말의 입자표면상에 무기성분을 배치하는 방법으로서는, 예를 들면, 다음과 같은 방법을 채용할 수 있다.
즉, 무기성분이 알루미나인 경우에 대해서 설명하면, 예를 들면, 금속분말을 알킬알루미네이트 등의 유기 알루미네이트에 의해 피복한 후에 열처리하는 방법, 금속분말을 알루미늄염 용액 중에 침지시킨 후에, 건조, 열처리하는 방법, 혹은, 미세한 알루미나 분말을 마이크로캡슐법에 의해 처리하는 방법 등을 적용할 수 있다.
도전성 페이스트에 함유되는 유리프리트는, 세라믹층(12)을 소결시킬 수 있는 소결온도보다 150~300℃ 낮은 연화점을 갖고 있다. 예를 들면, 소결온도가 800~1000℃일 때, 유리프리트의 연화점은 650~850℃인 것이 바람직하다. 또한, 상술한 유리프리트의 연화점은, log(η/Pa·s)= 6.65가 되는 온도로서 정의되는 것이다.
유리프리트의 연화점이, 세라믹층(12)의 소결온도보다, 300℃를 넘는 온도차를 가져서 낮은 경우에는, 소성공정에서의 비교적 빠른 단계에서 도전성 페이스트의 소결이 개시되어 버리기 때문에, 도전성 페이스트와 세라믹층(12)의 수축거동을 일치시킬 수 없어지기 때문에 바람직하지 않다. 한편, 유리프리트의 연화점이, 소결온도에 비해서, 150℃미만의 온도차밖에 없는 경우에는, 유리프리트의 충분한 연화가 발생하지 않고, 그 결과, 유리성분의 도전성 페이스트 중에서의 확산이 불충분하게 되어, 배선도체에 미소결 부분이 남겨지는 일이 있어 바람직하지 않다.
또한, 유리프리트의 점도에 대해서 말하면, log(η/Pa·s)= 4를 나타내는 온도가 800~950℃의 범위 내에 존재하는 것이 바람직하다.
이러한 유리프리트를 구성하는 유리로서는, 바람직하게는, Si-B계 유리가 이용된다. 보다 바람직하게는, 40~55중량%의 SiO2와, 10~20중량%의 B2O3와, 20~30중량%의 BaO 및 / 또는 SrO를 함유하는 혼합물을 소정의 온도에서 용융시킨 후에 유리 화한 것이 이용된다. 세라믹층(12)과의 사이에서 과잉한 반응을 나타내지 않는 것이면, 유리프리트로서, 공지의 조성의 것을 이용할 수 있다.
유리프리트의 입경은, 금속분말의 입경에 따라 선택되는 것이 바람직하지만, 평균 입경이 0.5~3㎛정도로 되는 것이, 양호한 분산성을 가능하게 하는 점에서 바람직하고, 또한, 입자가 큰 분말이나 극단적인 응집분말이 없는 것이 바람직하다.
도전성 페이스트에 함유되는 유기 비히클은, 바인더 수지와 유기용제를 혼합한 것이다. 특별히 한정되는 것은 아니지만, 유기용제로서는, 예를 들면, 테르피네올, 이소프로필알코올, 부틸카르비톨, 부틸카르비톨아세테이트 등의 알코올류를 이용할 수 있고, 한편, 바인더 수지로서는, 예를 들면, 아크릴수지, 알키드수지, 부티랄수지, 에틸셀룰로오스 등을 이용할 수 있다. 또한, 유기 비히클에는, 필요에 따라서, 분산제, 가소제, 활성제 등이 첨가되어도 좋다.
또한, 도전성 페이스트에는, 유기 비히클 중의 유기용제에 용해되지 않는 수지분말 또는 산화구리 분말이 함유되어 있어도 좋다. 이들 수지분말 및 산화구리 분말은, 소성공정에 있어서 발생하는 응력을 완화하도록 작용하는 것이다. 수지분말 및 산화구리 분말은, 그 평균 입경이 3~7㎛정도이며, 입자가 큰 분말이나 극단적인 응집분말이 없는 것이 바람직하다. 또한, 수지분말로서는, 예를 들면, 폴리프로필렌, 폴리에틸렌, 폴리스티렌, 아크릴수지, 셀룰로오스수지 등으로 이루어지는 분말을 이용할 수 있다.
도전성 페이스트에 있어서, 이상과 같은 각 성분의 함유 비율은, 예를 들면, 무기성분이 표면에 배치된 금속분말이 60~85중량%, 유리프리트가 1~10중량%, 산화 구리 분말이 0~40중량%, 유기 비히클이 10~25중량%, 및 유기 비히클 중의 용제에 용해되지 않는 수지분말이 0~7중량%이 되도록 선택되는 것이 바람직하다.
상술한 바와 같이, 유리프리트의 바람직한 함유 비율이 1~10중량%으로 되는 것은, 다음의 이유에 의한다. 유리프리트의 함유 비율이 10중량%를 넘으면, 도전성 페이스트에 의해 형성된 배선도체의 도통 저항이 증가하는 동시에, 유리가 배선도체의 표면에 떠오르기 쉬워져, 예를 들면 도금의 석출을 저해하기 때문에 바람직하지 않다. 한편, 유리프리트의 함유 비율의 하한은, 유기 비히클 중의 용제성분에 용해되지 않는 수지성분의 양이나, 유리프리트의 연화 경향에도 의존하지만, 전자의 수지성분이 최대한 첨가되어 있어, 결과로서 금속의 함유량이 소량이었다고 해도, 유리프리트의 함유 비율이 1중량% 미만에서는, 금속분말의 입자표면상의 무기성분을 제거할 수 있는 것에 충분한 양에 이르지 않아, 결과로서, 배선도체에 미소결 부분이 남는 일이 있다.
도전성 페이스트를 제작함에 있어서, 상술한 바와 같은 각 성분을, 예를 들면 교반 분쇄기나 3개 롤 등에 의해 교반 또는 혼련하는 것이 행해진다.
다음에, 상술한 기재용 세라믹 그린시트의 특정의 것에, 비아홀 도체(15)를 형성하기 위한 관통구멍이 형성된다. 이 경우, 기재용 세라믹 그린시트 위에 구속층(13)이 형성되어 있는 경우에는, 구속층(13)도 관통하도록 관통구멍이 형성된다.
다음에, 관통구멍에, 상술한 도전성 페이스트가 충전되고, 그것에 의해, 미소성의 비아홀 도체(15)이 형성된다. 또한, 기재용 세라믹 그린시트 위 또는 구속층(13) 위에, 도전성 페이스트가 스크린 인쇄법, 전사법 등에 의해 부여되고, 그것 에 의해, 미소성의 도체막(14)이 형성된다. 또한, 본 발명에 따른 도전성 페이스트는, 도전막(14) 및 비아홀 도체(15) 중 어느쪽에도 이용할 수 있지만, 구속층(14)의 구속력이 미치기 어려운 비아홀 도체(15)에 이용하는 것이 특히 바람직하다.
다음에, 도 1에 나타낸 다층 세라믹 기판(11)의 생의 상태의 것을 얻기 위해서, 상술한 기재용 세라믹 그린시트가 구속층(13)과 함께 적층되고, 압착된다.
다음에, 소성공정이 실시되고, 세라믹층(12)이 소결되는 동시에, 도전성 페이스트가 공소성되어, 도전성 페이스트의 소결체로 각각 이루어지는 도체막(14) 및 비아홀 도체(15)가 형성된다.
상술의 소성공정에 있어서, 구속층(13)은, 실질적으로 소결되지 않기 때문에, 구속층(13)에는 실질적인 수축이 발생하지 않는다. 그 때문에, 구속층(13)에 의한 수축 억제 작용이, 세라믹층(12)에 미치게 되고, 세라믹층(12)은, 두께방향으로만 실질적으로 수축하고, 그 주면과 평행한 방향으로의 수축이 억제된다.
상술한 바와 같은 구속층(13)은, 또한, 소성공정을 마친 시점에서는, 세라믹층(12)에 함유되어 있던 재료의 침투에 의해 치밀화되고 동시에 고화되어, 제품으로서의 다층 세라믹 기판(11)에 남겨진다.
이상과 같이 하여, 도 1에 나타내는 다층 세라믹 기판(11)이 얻어진다.
도 2는, 도 1에 나타낸 다층 세라믹 기판(11)의, 비아홀 도체(15)가 형성된 부분(16)을 확대해서 나타내는 단면도이다. 또한, 도 2는, 상술한 도 4에 대응하는 도이기도 하다.
비아홀 도체(15)의 형성을 위해서, 이 발명에 따른 도전성 페이스트를 이용 하면, 그 소성공정에서의 수축거동을 세라믹층(12)측의 수축거동에 근접시키는 것이 가능해진다. 따라서, 도 2에 나타내는 것처럼, 비아홀 도체(15)의 외주부에 있어서 간극이 발생하거나, 또한, 비아홀 도체(15)의 단부가 크게 융기되거나 하는 것을 방지할 수 있다. 또한, 다층 세라믹 기판(11)에 있어서 크랙이나 디라미네이션 등의 구조결함도 발생하기 어렵게 할 수 있다.
다음에, 이 발명에 따른 도전성 페이스트의 효과를 확인하기 위해서 실시한 실험예에 대해서 설명한다.
1. 유리프리트
도전성 페이스트에 함유되는 유리프리트로서, 도 3에 나타내는 연화 곡선을 각각 갖는 유리(A, B, C 및 D)의 각각으로 이루어지는 것을 준비했다. 이들 유리 (A~C)는, 40~55중량%의 SiO2와, 10~20중량%의 B2O3와, 20~30중량%의 BaO 및 / 또는 SrO를 함유하는 혼합물로 이루어지는 것으로, 그 조성비율 등을 바꿈으로써, 도 3에 나타내는 연화 곡선을 얻도록 했다. 또한, 유리(D)는, 58중량%의 SiO2와, 29중량%의 BaO와, 14중량%의 Al2O3를 함유하는 것이다.
도 3에 나타내는 것처럼, 유리(A)는, log(η/Pa·s)= 6.65가 되는 온도로서 정의되는 연화점이 610℃이며, log(η/Pa·s)= 4를 나타내는 온도가 690℃였다. 유리(B)는, 연화점이 720℃이며, log(η/Pa·s)= 4를 나타내는 온도가 820℃였다. 유리(C)는, 연화점이 780℃이며, log(η/Pa·s)= 4를 나타내는 온도가 945℃였다. 유리(D)는, 연화점이 875℃이며, log(η/Pa·s)= 4를 나타내는 온도가 1000℃를 넘었 다.
이들 유리(A~D) 중, 유리(B) 및 (C)에 대해서만, 연화점이 650~850℃의 범위에 있고, 또한 log(η/Pa·s)= 4를 나타내는 온도가 800~950℃의 범위 내에 존재하고 있다.
2. 도전성 페이스트
다음에, 상기 유리(A~D)의 각각으로 이루어지는 각 유리프리트와, 평균 입경 3㎛의 대략 구형의 구리분말과, 테르피네올에 아크릴수지를 용해시킨 유기 비히클과, 필요에 따라서, 유기 비히클 중의 용제성분에 용해되지 않는 수지분말로서, 평균 입경이 3~7㎛정도의 폴리프로필렌 분말 및 산화구리 분말을 이용하고, 이하와 같은 실시예 1~4 및 비교예 1~5의 각각에 따른 도전성 페이스트를 제작했다. 또한, 금속분말로서의 구리분말의 입자표면상에 무기성분을 배치하는 경우에는, 이 무기성분으로서 알루미나를 이용하고, 이 알루미나 피복 구리분말에 있어서의 알루미나의 코트량은, 구리분말 및 알루미나의 합계중량에 대하여, 1중량%로 했다.
(실시예 1)
82.0중량%의 알루미나 피복 구리분말과, 유리(B)로 이루어지는 4.5중량%의 유리프리트와, 13.5중량%의 유기 비히클로 이루어지는 도전성 페이스트를 제작했다.
(실시예 2)
82.0중량%의 알루미나 피복 구리분말과, 유리(C)로 이루어지는 4.5중량%의 유리프리트와, 13.5중량%의 유기 비히클로 이루어지는 도전성 페이스트를 제작했 다.
(실시예 3)
76.0중량%의 알루미나 피복 구리분말과, 유리(C)로 이루어지는 4.0중량%의 유리프리트와, 3.0중량%의 폴리프로필렌 분말과, 17.0중량%의 유기 비히클로 이루어지는 도전성 페이스트를 제작했다.
(실시예 4)
60.0중량%의 알루미나 피복 구리분말과, 유리(C)로 이루어지는 4.0중량%의 유리프리트와, 5.0중량%의 폴리프로필렌 분말과, 14.0중량%의 산화구리 분말과, 17.0중량%의 유기 비히클로 이루어지는 도전성 페이스트를 제작했다.
(비교예 1)
82.0중량%의 알루미나 피복 구리분말과, 유리(A)로 이루어지는 4.5중량%의 유리프리트와, 13.5중량%의 유기 비히클로 이루어지는 도전성 페이스트를 제작했다.
(비교예 2)
82.0중량%의 알루미나 피복 구리분말과, 유리(D)로 이루어지는 4.5중량%의 유리프리트와, 13.5중량%의 유기 비히클로 이루어지는 도전성 페이스트를 제작했다.
(비교예 3)
87.5중량%의 무기성분에 의한 피복이 없는 구리분말과, 12.5중량%의 유기 비히클로 이루어지는 도전성 페이스트를 제작했다.
(비교예 4)
84.9중량%의 무기성분에 의한 피복이 없는 구리분말과, 2.6중량%의 알루미나 분말과, 12.5중량%의 유기 비히클로 이루어지는 도전성 페이스트를 제작했다.
(비교예 5)
82.0중량%의 무기성분에 의한 피복이 없는 구리분말과, 유리(A)로 이루어지는 4.5중량%의 유리프리트와, 13.5중량%의 유기 비히클로 이루어지는 도전성 페이스트를 제작했다.
3. 다층 세라믹 기판
상술한 각 시료에 따른 도전성 페이스트를, 비아홀 도체의 형성을 위해서 이용하여, 다층 세라믹 기판을 제작했다.
여기에서, 세라믹층을 구성하기 위한 세라믹 재료로서, 산화바륨, 산화규소, 알루미나 및 산화붕소를 주성분으로 하는 것으로서, 1000℃의 온도에서 소결 가능한 것을 이용하고, 소성공정에서는, 1000℃의 소성온도를 적용했다. 또한, 구속층을 구성하기 위한 무기재료로서, 알루미나을 이용했다.
4. 평가
이렇게 해서 얻어진 각 시료에 따른 다층 세라믹 기판에 대해서, 크랙 발생의 유무 및 융기량을 평가했다. 이들의 결과가, 표 1의 「크랙」 및 「융기량」으로 각각 나타내어지고 있다. 또한, 「융기량」에 대해서는, 각 시료에 따른 다층 세라믹 기판에 있어서의 도 2 또는 도 4에 나타낸 비아홀 도체의 주변부에서의 융기부의 높이(H)(도 4 참조)의 평균값을 구한 것으로, 이 측정의 대상이 된 비아홀 도체는, 소성 후에 50㎛가 되는 시트를 10층 쌓아, 소결 후에 있어서 0.5㎜의 축선방향 길이를 갖는 것이였다.
Figure 112006023283200-PCT00001
표 1에 나타내는 것처럼, 이 발명의 범위 내에 있는 실시예 1~4에 의하면, 크랙의 발생이 없고, 또한, 융기량에 대해서는, 30㎛이하로 작은 값을 나타내고 있다. 이것에 대하여, 이 발명의 범위 외에 있는 비교예 1~5에서는, 융기량이 30㎛를 넘고, 또한, 크랙이 발생하는 일도 있다.
특히, 실시예 1~4 사이에서 비교하면, 실시예 3 및 4에서는, 유기 비히클 중의 용제성분에 용해되지 않는 폴리프로필렌 분말을 함유하고, 또한, 실시예 4에서는, 또한 산화구리 분말을 함유하고 있으므로, 이들 실시예 3 및 4의 각각의 융기량은, 마이너스의 값을 나타내고 있다.
실시예 1과 비교예 1을 비교하면, 실시예 1에서는, 유리프리트로서 유리(B)로 이루어지는 것을 이용하고, 비교예 1에서는, 유리프리트로서 유리(A)로 이루어지는 것을 이용한 점에서 다르다. 그 결과, 비교예 1에서는, 이용한 유리(A)의 연화 경향이 너무 저온측이기 때문에, 소결 과정의 빠른 단계로부터 도전성 페이스트의 소결수축이 개시되어 버려, 세라믹층의 소결수축과의 사이에서 타이밍이 어긋나고, 그 결과, 융기량이 증가하고 있다.
실시예 2와 비교예 2를 비교하면, 실시예2에서는, 유리(C)로 이루어지는 유리프리트를 이용하고, 비교예 2에서는, 유리(D)로 이루어지는 유리프리트를 이용한 점에서 다르다. 그 결과, 비교예 2에서는, 유리(D)의 연화 경향이 너무 고온측이기 때문에, 소결 과정을 제외하고 도전성 페이스트가 소결수축을 나타내지 않게 되어, 이것에 의해서도, 융기량이 증가하고 있다.
비교예 3에서는, 도전성 페이스트에 있어서 소결 억제에 기여하는 재료가 함유되어 있지 않으므로, 융기량이 상당히 커지고 있다. 또한, 유리프리트가 첨가되어 있지 않고, 비아홀 도체와 세라믹 기판 사이의 적당한 접합을 형성할 수 있는 재료가 함유되어 있지 않기 때문에, 도 4에 나타낸 간극(5)이 발생하고 있었다.
비교예 4에서는, 표 1에는 나타내어져 있지 않지만, 도전성 페이스트에 있어서 일부 미소결 부분이 잔존하고 있었다. 또한, 비교예 3과 마찬가지로, 비아홀 도체와 세라믹 기판 사이의 적당한 접합을 형성할 수 있는 재료가 함유되어 있지 않기 때문에, 도 4에 나타낸 간극(5)이 발생하고 있었다.
비교예 5에서는, 표 1에는 나타내어져 있지 않지만, 도전성 페이스트의 소결체의 표면에 유리가 풍부한 부분이 형성되어, 도금막의 석출이 저해되었다.
이상, 이 발명을, 무수축 프로세스를 적용하여 제조되는 다층 세라믹 기판에 관련하여 설명했지만, 무수축 프로세스에 의하지 않는 제조방법에 의해 제조되는 다층 세라믹 기판에 대해서도, 이 발명에 따른 도전성 페이스트를 적용할 수 있다.

Claims (6)

  1. 적층된 복수의 세라믹층과 상기 세라믹층에 관련하여 형성된 배선도체를 구비하는 다층 세라믹 기판에 있어서, 상기 배선도체를 형성하기 위해서 이용되고, 또한 상기 세라믹층을 소결시키기 위한 소성공정에 있어서 공소성되는 도전성 페이스트로서,
    금속분말과 유리프리트와 유기 비히클을 함유하고,
    상기 금속분말의 입자표면상에는 상기 소성공정에 있어서 상기 세라믹층을 소결시킬 수 있는 소결온도에서는 소결되지 않는 무기성분이 배치되고,
    상기 유리프리트는 상기 소결온도보다 150~300℃ 낮은 연화점을 갖고 있는 것을 특징으로 하는 도전성 페이스트.
  2. 제 1항에 있어서, 상기 소결온도는 800~1000℃이며, 상기 유리프리트의 연화점은 650~850℃인 것을 특징으로 하는 도전성 페이스트.
  3. 제 1항에 있어서, 상기 유리프리트의 점도에 대해서, log(η/Pa·s)= 4를 나타내는 온도가 800~950℃의 범위 내에 존재하는 것을 특징으로 하는 도전성 페이스트.
  4. 제 1항에 있어서, 상기 무기성분의 함유량은 상기 금속분말 및 상기 무기성 분의 합계중량에 대하여, 0.5~8중량%인 것을 특징으로 하는 도전성 페이스트.
  5. 적층된 복수의 세라믹층과 상기 세라믹층에 관련하여 형성되는 배선도체를 구비하는 다층 세라믹 기판으로서, 상기 배선도체는 제 1항 내지 제 4항 중 어느 한 항에 기재된 도전성 페이스트의 소결체로 이루어지는 것을 특징으로 하는 다층 세라믹 기판.
  6. 제 5항에 있어서, 상기 배선도체는 특정의 상기 세라믹층을 관통하도록 형성된 비아홀 도체를 포함하는 것을 특징으로 하는 다층 세라믹 기판.
KR1020067006464A 2003-11-14 2004-11-10 도전성 페이스트 및 다층 세라믹 기판 KR20060061380A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00384739 2003-11-14
JP2003384739 2003-11-14

Publications (1)

Publication Number Publication Date
KR20060061380A true KR20060061380A (ko) 2006-06-07

Family

ID=34587334

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067006464A KR20060061380A (ko) 2003-11-14 2004-11-10 도전성 페이스트 및 다층 세라믹 기판

Country Status (6)

Country Link
US (2) US7569162B2 (ko)
EP (1) EP1684559A4 (ko)
JP (2) JPWO2005048667A1 (ko)
KR (1) KR20060061380A (ko)
CN (1) CN100589680C (ko)
WO (1) WO2005048667A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017183741A1 (ko) * 2016-04-18 2017-10-26 (주)창성 가소성수지를 적용한 내압착용 전극 페이스트 조성물 및 이를 이용한 칩부품 제조 방법
WO2019004609A1 (ko) * 2017-06-29 2019-01-03 주식회사 디아이티 다층 세라믹 기판 및 그의 제조 방법

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100589680C (zh) * 2003-11-14 2010-02-10 株式会社村田制作所 导电糊及多层陶瓷基板
JP4934993B2 (ja) * 2005-05-25 2012-05-23 住友電気工業株式会社 導電性ペーストおよびそれを用いた配線基板
US8063315B2 (en) 2005-10-06 2011-11-22 Endicott Interconnect Technologies, Inc. Circuitized substrate with conductive paste, electrical assembly including said circuitized substrate and method of making said substrate
JP2007214427A (ja) * 2006-02-10 2007-08-23 Shinko Electric Ind Co Ltd 配線基板の製造方法
CN101246871B (zh) * 2007-02-15 2010-09-01 Tdk株式会社 多层陶瓷衬底及其制造方法
US7736544B2 (en) * 2007-04-26 2010-06-15 E. I. Du Pont De Nemours And Company Electrically conductive composition for via-holes
JP5133047B2 (ja) * 2007-12-28 2013-01-30 太陽誘電株式会社 電子部品の製造方法
JP5383363B2 (ja) * 2008-07-29 2014-01-08 京セラ株式会社 配線基板およびその製造方法
WO2012014692A1 (ja) * 2010-07-29 2012-02-02 株式会社村田製作所 セラミック多層基板およびその製造方法
JP5606268B2 (ja) * 2010-10-27 2014-10-15 日本特殊陶業株式会社 多層配線基板の製造方法
CN102176434A (zh) * 2010-12-24 2011-09-07 苏州达方电子有限公司 气密陶瓷层结构与制造方法
JP5994641B2 (ja) * 2011-02-15 2016-09-21 日本電気株式会社 携帯型電子機器及び携帯型電子機器の製造方法
ES2390427B1 (es) 2011-04-14 2013-07-04 Roca Sanitario, S. A. Composición de una pasta conductora eléctrica co-sinterizable a altas temperaturas y su integración en materiales cerámicos en base porcelana, gres, gres porcelánico o similares
JP5662361B2 (ja) * 2012-02-09 2015-01-28 京都エレックス株式会社 セラミック基板ヒータ用抵抗体ペーストおよびセラミック基板ヒータ
CN103517577A (zh) * 2012-06-26 2014-01-15 位速科技股份有限公司 陶瓷封装基板的导电柱制造方法
US8785784B1 (en) 2013-03-13 2014-07-22 Boulder Wind Power, Inc. Methods and apparatus for optimizing structural layout of multi-circuit laminated composite assembly
US8867322B1 (en) 2013-05-07 2014-10-21 WD Media, LLC Systems and methods for providing thermal barrier bilayers for heat assisted magnetic recording media
US9793775B2 (en) 2013-12-31 2017-10-17 Boulder Wind Power, Inc. Methods and apparatus for reducing machine winding circulating current losses
DE112017001270T5 (de) * 2016-03-11 2018-11-29 Ngk Insulators, Ltd. Japan Verfahren zur Herstellung eines Verbindungssubstrat
JP6801705B2 (ja) * 2016-03-11 2020-12-16 株式会社村田製作所 複合基板及び複合基板の製造方法
WO2017159055A1 (ja) * 2016-03-18 2017-09-21 株式会社村田製作所 導電性ペースト、導電パターンの形成方法、及びガラス物品
JP6828673B2 (ja) * 2017-12-15 2021-02-10 株式会社村田製作所 積層型インダクタ部品及び積層型インダクタ部品の製造方法
JP7332128B2 (ja) * 2019-01-10 2023-08-23 株式会社マテリアル・コンセプト 電子部品及びその製造方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2102026B (en) * 1981-06-05 1985-07-10 Matsushita Electric Ind Co Ltd Conductive pastes
US4381945A (en) 1981-08-03 1983-05-03 E. I. Du Pont De Nemours And Company Thick film conductor compositions
US4594181A (en) * 1984-09-17 1986-06-10 E. I. Du Pont De Nemours And Company Metal oxide-coated copper powder
JPS6222868A (ja) * 1985-07-22 1987-01-31 Copal Co Ltd 導伝性組成物
JPS6355807A (ja) * 1986-08-27 1988-03-10 古河電気工業株式会社 導電性ペ−スト
US5298330A (en) * 1987-08-31 1994-03-29 Ferro Corporation Thick film paste compositions for use with an aluminum nitride substrate
US5126915A (en) * 1989-07-28 1992-06-30 E. I. Du Pont De Nemours And Company Metal oxide-coated electrically conductive powders and compositions thereof
US5283104A (en) * 1991-03-20 1994-02-01 International Business Machines Corporation Via paste compositions and use thereof to form conductive vias in circuitized ceramic substrates
US5312648A (en) * 1991-09-05 1994-05-17 Technalum Research, Inc. Method for coating particles using counter-rotating disks
JPH05217421A (ja) 1992-02-07 1993-08-27 Nippon Steel Corp メタライズ用組成物
JP3328783B2 (ja) * 1992-05-25 2002-09-30 ホソカワミクロン株式会社 複合粒子の製造方法、並びにその方法により得られた複合粒子
JPH06203626A (ja) * 1993-01-06 1994-07-22 Asahi Chem Ind Co Ltd 低温焼成可能な導電性ペースト
JP3420426B2 (ja) 1996-04-26 2003-06-23 京セラ株式会社 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板
JPH1051088A (ja) * 1996-05-28 1998-02-20 Ngk Spark Plug Co Ltd セラミック配線基板およびその製造方法
US5716552A (en) * 1996-06-24 1998-02-10 Delco Electronics Corp. Thick-film conductor compostions comprising silver or palladium particles coated with alumina or zirconia
JP3517062B2 (ja) 1996-09-20 2004-04-05 京セラ株式会社 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板
JP3642648B2 (ja) 1997-01-30 2005-04-27 京セラ株式会社 回路基板
JP3756283B2 (ja) * 1997-03-31 2006-03-15 三ツ星ベルト株式会社 窒化アルミ基板用銅導体ペースト及び窒化アルミ基板
JP3419321B2 (ja) * 1998-09-24 2003-06-23 株式会社村田製作所 セラミック電子部品およびその製造方法
JP3656484B2 (ja) * 1999-03-03 2005-06-08 株式会社村田製作所 セラミック多層基板の製造方法
EP1184882A4 (en) * 2000-01-28 2007-12-12 Tdk Corp DRIVER NETWORK INTEGRATED WITH MULTILAYER CARD, MULTILAYER CARD WITH INTEGRATED CONDUCTOR NETWORK AND METHOD FOR MANUFACTURING MULTILAYER CARD
TW507484B (en) * 2000-03-15 2002-10-21 Matsushita Electric Ind Co Ltd Method of manufacturing multi-layer ceramic circuit board and conductive paste used for the same
JP4121236B2 (ja) * 2000-03-29 2008-07-23 株式会社巴川製紙所 回路形成用荷電性粉末
JP3915387B2 (ja) * 2000-08-29 2007-05-16 昭栄化学工業株式会社 導体ペースト
JP2002076638A (ja) * 2000-08-31 2002-03-15 Kyocera Corp 低温焼成セラミック回路基板
JP2002198626A (ja) 2000-12-27 2002-07-12 Kyocera Corp 低温焼成セラミック回路基板の製造方法
JP3564089B2 (ja) * 2001-01-24 2004-09-08 株式会社ノリタケカンパニーリミテド 導体ペースト及びその製造方法
US7157023B2 (en) * 2001-04-09 2007-01-02 E. I. Du Pont De Nemours And Company Conductor compositions and the use thereof
JP3734731B2 (ja) * 2001-09-06 2006-01-11 株式会社ノリタケカンパニーリミテド セラミック電子部品及びその製造方法
JP3743406B2 (ja) 2001-10-05 2006-02-08 株式会社村田製作所 導電性ペースト、積層セラミック電子部品の製造方法および積層セラミック電子部品
US6762369B2 (en) * 2001-10-29 2004-07-13 Matsushita Electric Industrial Co., Ltd. Multilayer ceramic substrate and method for manufacturing the same
JP2003179320A (ja) 2001-12-11 2003-06-27 Kyocera Corp セラミック配線基板
JP3744439B2 (ja) * 2002-02-27 2006-02-08 株式会社村田製作所 導電性ペーストおよび積層セラミック電子部品
US7147804B2 (en) * 2003-01-24 2006-12-12 E. I. Du Pont De Nemours And Company Terminal electrode compositions for multilayer ceramic capacitors
US7030048B2 (en) * 2003-08-05 2006-04-18 E. I. Du Pont De Nemours And Company Thick film dielectric compositions for use on aluminum nitride substrates
CN100589680C (zh) * 2003-11-14 2010-02-10 株式会社村田制作所 导电糊及多层陶瓷基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017183741A1 (ko) * 2016-04-18 2017-10-26 (주)창성 가소성수지를 적용한 내압착용 전극 페이스트 조성물 및 이를 이용한 칩부품 제조 방법
WO2019004609A1 (ko) * 2017-06-29 2019-01-03 주식회사 디아이티 다층 세라믹 기판 및 그의 제조 방법
US11419218B2 (en) 2017-06-29 2022-08-16 Dit Co., Ltd. Multilayered ceramic substrate and method for manufacturing same

Also Published As

Publication number Publication date
JPWO2005048667A1 (ja) 2007-11-29
US7569162B2 (en) 2009-08-04
EP1684559A4 (en) 2009-08-19
CN1868242A (zh) 2006-11-22
US20070080329A1 (en) 2007-04-12
JP2011023762A (ja) 2011-02-03
US20090272566A1 (en) 2009-11-05
JP5077418B2 (ja) 2012-11-21
EP1684559A1 (en) 2006-07-26
CN100589680C (zh) 2010-02-10
WO2005048667A1 (ja) 2005-05-26

Similar Documents

Publication Publication Date Title
JP5077418B2 (ja) 多層セラミック基板の製造方法
JP3350949B2 (ja) 導電性ペースト
JP4107437B2 (ja) 多層セラミックス基板及びその製造方法
JP4059148B2 (ja) 導電性ペーストおよびセラミック多層基板
US8231961B2 (en) Low temperature co-fired ceramic material, low temperature co-fired ceramic body, and multilayer ceramic substrate
JP4420136B2 (ja) セラミック成形体の製造方法
JP4385484B2 (ja) 多層セラミック基板の製造方法および銅系導電性ペースト
JP4385726B2 (ja) 導体ペーストおよびそれを用いた積層セラミックコンデンサの製造方法
JP4844317B2 (ja) セラミック電子部品およびその製造方法
JP2501492B2 (ja) セラミックス基板およびその製造方法
JP2004228410A (ja) 配線基板
JP3162539B2 (ja) 導体ペーストによって導体を形成したセラミック配線基板の製造方法
JP2004356347A (ja) 樹脂シートおよびそれを用いたセラミック多層配線基板の製造方法
JP3216260B2 (ja) 低温焼成セラミックス多層基板及びその製造方法
WO2023058497A1 (ja) 電子部品
JP2002197922A (ja) 導電性ペーストおよびセラミック回路基板の製法
JP2010153554A (ja) セラミック基板及びその製造方法
JP2008037675A (ja) 低温焼結セラミック組成物、セラミック基板およびその製造方法、ならびに電子部品
WO2013089128A1 (ja) 導電性組成物、多層セラミック基板およびその製造方法
JP2004256358A (ja) ガラスセラミック基板の製造方法
JP3811381B2 (ja) ガラスセラミック基板の製造方法
JPH11157945A (ja) セラミック電子部品の製造方法及びそれに用いるダミー用グリーンシート
JP4804110B2 (ja) 配線基板の製造方法
JP3811378B2 (ja) ガラスセラミック基板の製造方法
JP3872325B2 (ja) ガラスセラミック基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
E801 Decision on dismissal of amendment
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
E801 Decision on dismissal of amendment
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20090113

Effective date: 20100412