WO2023058497A1 - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
WO2023058497A1
WO2023058497A1 PCT/JP2022/035862 JP2022035862W WO2023058497A1 WO 2023058497 A1 WO2023058497 A1 WO 2023058497A1 JP 2022035862 W JP2022035862 W JP 2022035862W WO 2023058497 A1 WO2023058497 A1 WO 2023058497A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductive
plated film
electrolytic plated
electronic component
land
Prior art date
Application number
PCT/JP2022/035862
Other languages
English (en)
French (fr)
Inventor
怜志 和泉
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2023058497A1 publication Critical patent/WO2023058497A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Definitions

  • the present invention relates to electronic components.
  • conductive lands that serve as ends of conductive lines are formed. If the conductive lands are unevenly formed on a part of the LGA surface, the semiconductor chip tends to tilt during mounting. In order to prevent the semiconductor chip from tilting in this way, it is common practice to form dummy lands having no electrical connection function in areas where no conductive lands are formed. In addition, a plating film is formed on the surfaces of these lands to protect the surfaces of the conductive lands and dummy lands and to improve the conductivity between the conductive lands and external members connected to the conductive lands. .
  • Patent Document 1 discloses a method of forming a plating layer by simultaneously performing electrolytic plating on a wiring pattern (conducting land) and a dummy pattern (dummy land).
  • Electroplating is useful because it is inexpensive and less aggressive to the electronic components produced.
  • the electrolytic plated film formed on the conductive lands tends to be thicker than the electrolytic plated film formed on the dummy lands. This is because the conductive land has a higher probability of transferring electrons during electroplating.
  • the present invention was made to solve the above problems, and the object of the present invention is to provide an electronic component in which the thickness difference between the electroplating films formed on the conductive lands and the dummy lands is small.
  • the electronic component of the present invention comprises a base material, a plurality of conductive lands formed on the surface of the base material and serving as ends of conductive lines, dummy lands formed on the surface of the base material, and the conductive lands.
  • FIG. 1 is a plan view schematically showing an example of the electronic component of the present invention.
  • FIG. 2 is a cross-sectional view taken along line AA of FIG. 3 is an enlarged view of the dashed line portion of FIG. 2.
  • FIG. 1 is a plan view schematically showing an example of the electronic component of the present invention.
  • FIG. 2 is a cross-sectional view taken along line AA of FIG. 3 is an enlarged view of the dashed line portion of FIG. 2.
  • FIG. 1 is a plan view schematically showing an example of the electronic component of the present invention.
  • FIG. 2 is a cross-sectional view taken along line AA of FIG. 3 is an enlarged view of the dashed line portion of FIG. 2.
  • the present invention is not limited to the following configurations, and can be appropriately modified and applied without changing the gist of the present invention. Combinations of two or more of the individual preferred configurations of the invention described below are also the invention.
  • the electronic component of the present invention comprises a base material, a plurality of conductive lands formed on the surface of the base material and serving as ends of conductive lines, dummy lands formed on the surface of the base material, and the conductive lands.
  • electronic components include, for example, LC composite components such as multilayer filters, multilayer ceramic electronic components such as multilayer ceramic capacitors, and multilayer inductors. Further, the electronic component may be various electronic components other than the electronic components described above as long as it has conductive lands and dummy lands.
  • FIG. 1 is a plan view schematically showing an example of the electronic component of the present invention.
  • FIG. 2 is a cross-sectional view taken along line AA of FIG. 3 is an enlarged view of the dashed line portion of FIG. 2.
  • FIG. 1 is a plan view schematically showing an example of the electronic component of the present invention.
  • FIG. 2 is a cross-sectional view taken along line AA of FIG. 3 is an enlarged view of the dashed line portion of FIG. 2.
  • the electronic component 1 shown in FIGS. 1 and 2 includes a base material 10, a plurality of conductive lands 21 formed on the surface of the base material 10 and serving as ends of the conductive lines 11, and formed on the surface of the base material 10. and a dummy land 22 .
  • a first electrolytic plated film 31 is formed on the surfaces of the conductive lands 21
  • a second electrolytic plated film 32 is formed on the surfaces of the dummy lands 22 .
  • the surface of the conductive land 21 is composed of a contact portion 21a that contacts the first electrolytic plated film 31 and a non-contact portion 21b that does not contact the first electrolytic plated film 31.
  • a non-conductive material 40 covers the surface of the non-contact portion 21b.
  • the dummy land 22 is not connected to the conductive line 11 and has no electrical connection function.
  • the non-conductive material 40 covers the surface of the non-contact portion 21b.
  • the non-conducting material 40 can be formed by applying slurry for non-conducting material to the surfaces of the conductive lands 21 in a predetermined range and by a method during the manufacture of the electronic component 1 . Thereby, the contact portion 21a whose surface is exposed on the conductive land 21 and the non-contact portion 21b on which the non-conductive material 40 is formed can be provided. If the first electroplating film 31 is formed by electroplating in such a state, the electroplating medium cannot contact the non-contact portion 21b.
  • the formation speed of the first electrolytic plated film 31 becomes slower, and the difference between the formation speeds of the first electrolytic plated film 31 and the second electrolytic plated film 32 becomes smaller.
  • This action reduces the difference between the thickness of the first electrolytic plated film 31 after electrolytic plating and the thickness of the second electrolytic plated film 32 . Therefore, in the electronic component 1, problems such as variation in size, defective mounting, and deviation from dimensional standards are less likely to occur.
  • the substrate 10 may be of any type as long as it has the conductive lands 21 and the dummy lands 22, but is preferably the substrate of the laminated ceramic electronic component.
  • the base material of the electronic component is preferably formed by laminating a plurality of ceramic green sheets.
  • a ceramic green sheet can be formed, for example, by applying a doctor blade method or the like to a ceramic slurry on a carrier film.
  • the ceramic slurry may contain, for example, ceramic materials, binders, plasticizers, and the like.
  • ceramic materials include aluminum-based ceramic materials, silicon-based ceramic materials, zirconium-based ceramic materials, and magnesium-based ceramic materials.
  • LTCC low temperature co-fired ceramic
  • a low-temperature sintering ceramic material is a ceramic material that can be sintered at a temperature of 1000° C. or less and can be co-fired with Au, Ag, Cu, or the like having a low specific resistance.
  • low-temperature sintering ceramic materials include glass composite low-temperature sintering ceramic materials obtained by mixing ceramic powders such as alumina, zirconia, magnesia, and forsterite with borosilicate glass, and ZnO—MgO—Al 2 Crystallized glass-based low-temperature sintered ceramic materials using O 3 —SiO 2 -based crystallized glass, BaO—Al 2 O 3 —SiO 2 based ceramic powders and Al 2 O 3 —CaO—SiO 2 —MgO—B 2 Non-glass-based low-temperature sintered ceramic materials using O 3 -based ceramic powder and the like are included.
  • ceramic powders such as alumina, zirconia, magnesia, and forsterite with borosilicate glass
  • ZnO—MgO—Al 2 Crystallized glass-based low-temperature sintered ceramic materials using O 3 —SiO 2 -based crystallized glass BaO—Al 2 O 3 —
  • the thickness of the ceramic green sheet is preferably, for example, 5 ⁇ m or more and 100 ⁇ m or less.
  • Conductive lines such as electrode patterns and vias are formed on the ceramic green sheets, and the ends of the conductive lines become conductive lands in the laminate of ceramic green sheets.
  • the conductive land 21 is the end of the conductive line 11, and the material thereof is not particularly limited as long as it can be used for connection with an external member, but it is preferably made of copper, copper alloy, silver, or the like. . Among these, copper is more preferred, and pure copper is even more preferred.
  • the surface area of the conductive land 21 is not particularly limited, but is preferably 400 ⁇ m 2 or more and 250000 ⁇ m 2 or less, more preferably 1000 ⁇ m 2 or more and 150000 ⁇ m 2 or less.
  • the thickness of the conductive land 21 (the distance indicated by symbol “T 21 ” in FIG. 2) is not particularly limited, but is preferably 5 ⁇ m or more and 500 ⁇ m or less, more preferably 10 ⁇ m or more and 100 ⁇ m or less.
  • the surface of the conductive land 21 is composed of a contact portion 21 a that contacts the first electrolytic plated film 31 and a non-contact portion 21 b that does not contact the first electrolytic plated film 31 .
  • the ratio of the area of the contact portion 21a to the area of the surface of the conductive land 21 is preferably less than 50%, more preferably 5% or more and 30% or less. If the ratio of the area of the contact portion to the area of the surface of the conductive land is 50% or more, the formation speed of the first electrolytic plated film is too low, and the first electrolytic plated film tends to become thin. As a result, the first electrolytic plated film becomes thinner than the second electrolytic plated film, and the difference in thickness between the first electrolytic plated film and the second electrolytic plated film tends to increase.
  • the non-contact portion 21b is not continuous and the contact portions 21a are located here and there. That is, in the conductive land 21, the contact portions 21a are preferably distributed like islands. If the contact portions 21a are dispersed like islands, the first electrolytic plated film 31 can be prevented from being partially thickened, and the surface of the first electrolytic plated film 31 can be easily flattened.
  • the non-conductive material 40 is not particularly limited as long as it has insulating properties and can be formed on the conductive land 21, but is preferably made of a ceramic material. Moreover, it is more preferable that the non-conductive material 40 contains the same common base material as the material constituting the base material 10 .
  • the substrate 10 of the electronic component 1 is formed by laminating ceramic green sheets, the ceramic green sheets are laminated and fired when the substrate 10 is manufactured. At this time, the surface of the conductive land 21 is coated with the slurry for non-conductive material and simultaneously baked. If the non-conductive material 40 contains the same co-base material as the material forming the substrate 10, it can be fired at the same time under the same conditions as the substrate 10.
  • the substrate 10 and the non-conductive material 40 can be sintered in one sintering, the thermal shock to them can be reduced. Furthermore, the adhesion between the conductive land 21 and the non-conductive material 40 is also improved. Therefore, defects such as cracks due to firing are less likely to occur in the manufactured electronic component 1 . Also, the adhesion with the conductive land 21 is improved.
  • the non-conductive material 40 may be formed so as to sink into the vicinity of the surface of the conductive land 21 . That is, the non-conductive material 40 may be unevenly distributed near the surface of the conductive land 21 in the thickness direction of the conductive land 21 . If the non-conductive material 40 is formed by firing a ceramic material, the non-conductive material may dent near the surface of the conductive land 21 during firing. Even in such a case, the effect of slowing down the formation speed of the first electrolytic plated film 31 can be obtained. In addition, if the non-conductive material exists uniformly throughout the interior of the conductive land, the conductivity of the conductive land 21 is lowered and it becomes difficult to function as a land.
  • the thickness of the non-conductive material 40 is preferably 0.1 ⁇ m or more and 1 ⁇ m or less. If the thickness of the non-conductive material is less than 0.1 ⁇ m, the non-conductive material is too thin and the surfaces of the conductive lands are likely to be exposed. Therefore, it becomes difficult to obtain the effect of slowing down the formation speed of the first electrolytic plated film. If the thickness of the non-conductive material exceeds 1 ⁇ m, the formation rate of the first electrolytic plated film becomes too slow, and the first electrolytic plated film tends to be thinner than the second electrolytic plated film.
  • the non-conductive material 40 preferably covers 50% or more of the surface area of the conductive land 21, and more preferably covers 70% or more and 90% or less. If the non-conductive material 40 exists so as to cover 50% or more of the surface area of the conductive land 21, the formation speed of the first electrolytic plated film 31 moderately decreases. Therefore, the difference in thickness between the first electrolytic plated film 31 and the second electrolytic plated film 32 is reduced.
  • the non-conductive material 40 is not continuous with the surface of the conductive land 21 and has breaks here and there.
  • the dummy land 22 preferably has the same configuration as the conductive land 21 except that it is not connected to the conductive line 11 and the non-conductive material 40 is not formed on the surface. In particular, it is more preferable that the dummy land 22 has the same shape as the conductive land 21 .
  • first electroplating film 31 In the electronic component 1, if the first electrolytic plated film 31 can protect the conductive land 21 and improve the conductivity between the conductive land 21 and an external member connected to the conductive land 21,
  • the material is not particularly limited, it is preferably made of nickel, gold, tin, or the like.
  • the thickness of the first electrolytic plated film 31 (the distance indicated by symbol “T 31 ” in FIG. 2) is not particularly limited, but is preferably 0.1 ⁇ m or more and 30 ⁇ m or less, and more preferably 0.5 ⁇ m or more and 10 ⁇ m or less. It is more preferable to have
  • the second electrolytic plated film 32 is preferably made of the same material as the first electrolytic plated film 31 .
  • the thickness of the second electrolytic plated film 32 (the distance indicated by symbol “T 32 ” in FIG. 2) is not particularly limited, but is preferably 0.1 ⁇ m or more and 30 ⁇ m or less, and more preferably 0.5 ⁇ m or more and 10 ⁇ m or less. It is more preferable to have
  • the absolute value of the difference between the average thickness of the first electrolytic plated film 31 and the average thickness of the second electrolytic plated film 32 is preferably 5 ⁇ m or less, more preferably 1 ⁇ m or less. It is more preferable that there is no difference between them.
  • the absolute value of the difference between the average thickness of the first electrolytic plated film 31 and the average thickness of the second electrolytic plated film 32 is 5 ⁇ m or less, it is possible to prevent the electronic component 1 from tilting when the electronic component 1 is mounted. can.
  • the average thickness of the first electrolytic plated film and the average thickness of the second electrolytic plated film mean values measured by the following method.
  • the electronic component of the present invention is cut in a direction perpendicular to the surface of the first electrolytic plated film and the surface of the second electrolytic plated film.
  • the electronic component of the present invention is cut so as to pass through the first electrolytic plated film or the second electrolytic plated film.
  • a cross section of the electronic component of the present invention is photographed with a scanning electron microscope (SEM).
  • the thickness direction of the first electrolytic plated film or the second electrolytic plated film is set as the Y axis, and the thickness of the first electrolytic plated film or the second electrolytic plated film is measured for each pixel on the X axis.
  • Count the number of pixels (the number of pixels in the Y-axis direction).
  • the average number of pixels in the thickness of the obtained first electrolytic plated film or second electrolytic plated film is calculated.
  • the distance converted from the average number of pixels is the average thickness of the first electrolytic plated film or the average thickness of the second electrolytic plated film.
  • the method for manufacturing an electronic component of the present invention includes, for example, (1) a ceramic green sheet laminate preparation step, (2) a non-conductive slurry application step, (3) a singulation step, (4) a firing step and ( 4) It may include an electrolytic plating step. Each step will be described below.
  • Ceramic Green Sheet Laminate Preparing Step First, a ceramic material for LTCC green sheets, a binder, and a plasticizer are mixed in arbitrary amounts to prepare a slurry. Next, the slurry is applied onto a carrier film to form a sheet. A lip coater or a doctor blade can be used to apply the slurry. It is preferable to mold the slurry with a thickness of 5 to 100 ⁇ m.
  • an LTCC green sheet (hereinafter simply referred to as "ceramic green sheet") made of a ceramic material can be formed.
  • via holes for vertical conduction are formed in the ceramic green sheets.
  • Via holes can be formed by mechanical punch, CO2 laser, UV laser, or the like.
  • the diameter of the via hole is preferably 20 to 200 ⁇ m.
  • a conductive powder, a plasticizer, and a binder are mixed to prepare a via hole-filling conductive paste, and the via hole is filled with the via hole-filling conductive paste.
  • a conductive paste for filling via holes one known in this field can be used.
  • a common base (ceramic material) for adjusting the shrinkage rate may be added to the conductive paste.
  • a conductive powder, a plasticizer and a binder are mixed to prepare a circuit-forming conductive paste, and an electrode pattern is formed by printing the circuit-forming conductive paste on the surface of the ceramic green sheet.
  • the electrode pattern may include a resonator-forming electrode and may include a capacitance-forming electrode. Screen printing, inkjet printing, gravure printing and the like can be used as printing methods.
  • the ceramic green sheets are stacked, and when forming the electrode pattern, conductive lands and dummy lands are formed on the surface of the ceramic green sheet located in the outermost layer. Note that the dummy land is formed so as not to be electrically connected to other electrode patterns. Moreover, the electrode pattern of the ceramic green sheets laminated inside becomes the conduction line of the electronic component to be manufactured.
  • a plurality of ceramic green sheets on which such electrode patterns are formed are laminated, and the laminate of ceramic green sheets is placed in a mold and crimped.
  • the pressure and temperature are preferably set arbitrarily according to the type and shape of the ceramic green sheet laminate.
  • the slurry for non-conductive object is applied to the surface of the conductive land.
  • the thickness of the slurry for non-conductive material is preferably 1 ⁇ m or more and 200 ⁇ m or less, more preferably 10 ⁇ m or more and 100 ⁇ m or less.
  • the surfaces of the conductive lands on which the non-conductive material slurry exists become non-contact portions in the manufactured electronic component that are not in contact with the first electroplated film, and the surfaces of the conductive lands on which the non-conductive material slurry exists are manufactured. It becomes a contact portion with which the first electroplating film contacts in the electronic component. By doing so, it is possible to disperse the contact portions in the form of islands in the manufactured electronic component.
  • the method of applying the slurry for non-conductive material is not particularly limited, and conventional methods using a lip coater, doctor blade or the like can be employed.
  • the step of applying slurry for non-conductive material it is also possible to determine in advance the part to be applied and the part not to be applied on the surface of the conductive land, and apply the slurry for non-conductive material to the part to be applied.
  • the portion to which the slurry for non-conductive material is not applied becomes the contact portion, and the portion to which the slurry for non-conductive material is applied becomes the non-contact portion.
  • the non-conductive material slurry may be made of any material as long as it can form a non-conductive material after the subsequent firing step, but it is preferably the same slurry as the slurry used to form the ceramic green sheets. . If the slurry for the non-conductive material is the same as the slurry for forming the ceramic green sheets, the base material and the non-conductive material can be fired in one firing step in the subsequent firing process, so that the thermal shock to them can be reduced. . Therefore, defects such as cracks due to firing are less likely to occur in the electronic component to be manufactured. Also, the adhesion with the conductive land is improved.
  • the laminate of ceramic green sheets is cut into individual pieces.
  • the cutting method include a method using a dicer, a guillotine cut, a laser, and the like. Moreover, you may barrel-process after cutting as needed.
  • a laminated body of individualized ceramic green sheets can be prepared through the above steps.
  • the laminate of ceramic green sheets and the slurry for non-conductive material are fired.
  • the firing conditions are not particularly limited, and are preferably set appropriately according to the materials and shapes of the laminate of ceramic green sheets and slurry for non-conductive material. For example, it is preferable to perform the firing under the conditions of 200° C. or higher and 1000° C. or lower for 1 hour or longer and 24 hours or shorter in an oxidizing or reducing atmosphere.
  • a batch furnace or a belt furnace can be used as a firing furnace for firing.
  • the laminate of ceramic green sheets is fired as a ceramic substrate, and the non-conductive material slurry is fired as a non-conductive material.
  • a plated film is formed by general electrolytic barrel plating using a conductive medium.
  • the first electrolytic plated film can be formed on the surfaces of the conductive lands
  • the second electrolytic plated film can be formed on the surfaces of the dummy lands.
  • a non-conductive material is formed on the surface of the conductive land. Therefore, the formation speed of the first electrolytic plated film formed on the surfaces of the conductive lands becomes slow, and the difference between the formation speed of the second electrolytic plated films formed on the surfaces of the dummy lands becomes small. Therefore, the difference between the thickness of the formed first electrolytic plated film and the thickness of the second electrolytic plated film can be reduced. As a result, problems such as size variation, poor mounting, and deviation from dimensional standards are less likely to occur in manufactured electronic components.
  • electrolytic plating can be processed at a lower cost than electroless plating. Furthermore, electrolytic plating is less corrosive to manufactured electronic components than electroless plating. Therefore, problems such as breakage of electronic components during manufacturing and use are less likely to occur.
  • the electronic component of the present invention can be manufactured through the above steps.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

電子部品（１）は、基材（１０）と、上記基材（１０）の表面に形成され、導通線路（１１）の端部となる複数の導通ランド（２１）と、上記基材（１０）の表面に形成されたダミーランド（２２）と、上記導通ランド（２１）の表面に形成された第１電解めっき膜（３１）と、上記ダミーランド（２２）の表面に形成された第２電解めっき膜（３２）とからなり、上記導通ランド（２１）の表面は、上記第１電解めっき膜（３１）と接触する接触部（２１ａ）と、上記第１電解めっき膜（３１）と接触しない非接触部（２１ｂ）とからなり、上記非接触部（２１ｂ）の表面を非導電物（４０）が覆っている。

Description

電子部品
　本発明は、電子部品に関する。
　半導体チップのＬＧＡ（Ｌａｎｄ　Ｇｒｉｄ　Ａｒｒａｙ）面には、導通線路の端部となる導通ランドが形成されている。ＬＧＡ面の一部に導通ランドが偏って形成されると、実装時に半導体チップが傾きやすくなる。このように半導体チップが傾くことを防止する目的で、導通ランドが形成されていない部分に、電気的な接続機能を有さないダミーランドを形成することが一般的に行われている。
　また、導通ランド及びダミーランドの表面の保護のため、また、導通ランドと導通ランドに接続する外部部材との間の導電性の向上のため、これらのランドの表面にはめっき膜が形成される。
　特許文献１には、配線パターン（導通ランド）及びダミーパターン（ダミーランド）に同時に電解めっきを行うことによりめっき層を形成する方法が開示されている。
特開２００４－１０３７８４号公報
　電解めっきは、費用が安く、また、製造される電子部品への浸食性が低いので有用である。
　しかし、導通ランド及びダミーランドに電解めっきにより電解めっき膜を形成すると、導通ランドに形成される電解めっき膜の方が、ダミーランドに形成される電解めっき膜より厚くなる傾向がある。
　これは、電解めっきを行う際に、導通ランドの方が電子を授受する確率が高いためである。
　このように、導通ランド及びダミーランドに形成された電解めっき膜の厚さに差が生じると、製造される電子部品の大きさのばらつき、実装不良、寸法規格逸脱といった問題が生じる。
　本発明は、上記問題を解決するためになされた発明であり、本発明の目的は、導通ランド及びダミーランドに形成する電解めっき膜の厚さの差が小さい電子部品を提供することである。
　本発明の電子部品は、基材と、上記基材の表面に形成され、導通線路の端部となる複数の導通ランドと、上記基材の表面に形成されたダミーランドと、上記導通ランドの表面に形成された第１電解めっき膜と、上記ダミーランドの表面に形成された第２電解めっき膜とからなり、上記導通ランドの表面は、上記第１電解めっき膜と接触する接触部と、上記第１電解めっき膜と接触しない非接触部とからなり、上記非接触部の表面を非導電物が覆っている。
　本発明によれば、導通ランド及びダミーランドに形成する電解めっき膜の厚さの差が小さい電子部品を提供することができる。
図１は、本発明の電子部品の一例を模式的に示す平面図である。 図２は、図１のＡ－Ａ線断面図である。 図３は、図２の破線部の拡大図である。
　以下、本発明の電子部品について説明する。
　しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。
　以下において記載する本発明の個々の好ましい構成を２つ以上組み合わせたものもまた本発明である。
　本発明の電子部品は、基材と、上記基材の表面に形成され、導通線路の端部となる複数の導通ランドと、上記基材の表面に形成されたダミーランドと、上記導通ランドの表面に形成された第１電解めっき膜と、上記ダミーランドの表面に形成された第２電解めっき膜とからなり、上記導通ランドの表面は、上記第１電解めっき膜と接触する接触部と、上記第１電解めっき膜と接触しない非接触部とからなり、上記非接触部の表面を非導電物が覆っている。
　本発明の電子部品は、上記構成を有していれば、本発明の効果を奏する範囲で他の構成を有していてもよい。
　本明細書において「電子部品」とは、例えば、積層フィルタ等のＬＣ複合部品、積層セラミックコンデンサ、積層インダクタといった積層セラミック電子部品が挙げられる。また、電子部品は、導通ランドとダミーランドとを有するものであれば、上記電子部品以外の種々の電子部品であってもよい。
　本発明の電子部品について、図面を用いて詳述する。
　図１は、本発明の電子部品の一例を模式的に示す平面図である。
　図２は、図１のＡ－Ａ線断面図である。
　図３は、図２の破線部の拡大図である。
　図１及び図２に示す電子部品１は、基材１０と、基材１０の表面に形成され、導通線路１１の端部となる複数の導通ランド２１と、基材１０の表面に形成されたダミーランド２２とを有する。
　電子部品１では、導通ランド２１の表面には第１電解めっき膜３１が形成されており、ダミーランド２２の表面には、第２電解めっき膜３２が形成されている。
　図３に示すように、電子部品１では、導通ランド２１の表面は、第１電解めっき膜３１と接触する接触部２１ａと、第１電解めっき膜３１と接触しない非接触部２１ｂとからなり、非接触部２１ｂの表面を非導電物４０が覆っている。
　なお、ダミーランド２２は、導通線路１１とは接続されておらず、電気的な接続機能を有さない。
　電子部品１では、非接触部２１ｂの表面を非導電物４０が覆っている。非導電物４０は、電子部品１の製造時に、導通ランド２１の表面に非導電物用スラリーを所定の範囲及び方法で塗布することにより形成することができる。
　これにより、導通ランド２１に表面が露出する接触部２１ａと、非導電物４０が形成された非接触部２１ｂを設けることができる。
　このような状態で電解めっきにより第１電解めっき膜３１を形成すると、電解めっきのメディアが非接触部２１ｂにおいて接触できない。その結果、第１電解めっき膜３１の形成速度が遅くなり、第１電解めっき膜３１と、第２電解めっき膜３２の形成速度の差が小さくなる。
　このような作用により、電解めっき後の第１電解めっき膜３１の厚さと、第２電解めっき膜３２の厚さの差が小さくなる。
　そのため、電子部品１では、大きさのばらつき、実装不良、寸法規格逸脱といった問題が生じにくくなる。
　以下、電子部品１の各構成について詳述する。
（基材）
　電子部品１において、基材１０は、導通ランド２１とダミーランド２２とを有するものであればどのようなものであってもよいが、積層セラミック電子部品の基材であることが好ましい。
　電子部品の基材としては、複数のセラミックグリーンシートが積層されて形成されることが好ましい。
　セラミックグリーンシートは、例えば、キャリアフィルム上でセラミックスラリーに対してドクターブレード法等を適用することによって成形することができる。
　セラミックスラリーには、例えば、セラミック材料、バインダー及び可塑剤等が含まれていてもよい。セラミック材料としては、アルミニウム系セラミック材料、ケイ素系セラミック材料、ジルコニウム系セラミック材料、マグネシウム系セラミック材料が挙げられる。
　このようなセラミック材料として、例えば、低温焼結セラミック（ＬＴＣＣ）材料を用いることができる。低温焼結セラミック材料とは、１０００℃以下の温度で焼結可能であって、比抵抗の小さなＡｕ、Ａｇ、Ｃｕ等と同時焼成が可能なセラミック材料である。低温焼結セラミック材料としては、具体的には、アルミナ、ジルコニア、マグネシア、フォルステライト等のセラミック粉末にホウ珪酸系ガラスを混合してなるガラス複合系低温焼結セラミック材料、ＺｎＯ－ＭｇＯ－Ａｌ２Ｏ３－ＳｉＯ２系の結晶化ガラスを用いた結晶化ガラス系低温焼結セラミック材料、ＢａＯ－Ａｌ２Ｏ３－ＳｉＯ２系セラミック粉末やＡｌ２Ｏ３－ＣａＯ－ＳｉＯ２－ＭｇＯ－Ｂ２Ｏ３系セラミック粉末等を用いた非ガラス系低温焼結セラミック材料等が挙げられる。
　セラミックグリーンシートの厚みは、例えば５μｍ以上、１００μｍ以下であることが好ましい。
　なお、セラミックグリーンシートには、電極パターンやビア等の導通線路が形成されており、セラミックグリーンシートの積層体において、導通線路の端部が導通ランドとなる。
（導通ランド）
　電子部品１において、導通ランド２１は、導通線路１１の端部であり、外部部材との接続に用いることができれば、その材料は特に限定されないが、銅、銅合金、銀等からなることが好ましい。これらの中では、銅であることがより好ましく、純銅であることがさらに好ましい。
　導通ランド２１の表面の面積は、特に限定されないが、４００μｍ２以上、２５００００μｍ２以下であることが好ましく、１０００μｍ２以上、１５００００μｍ２以下であることがより好ましい。
　導通ランド２１の厚さ（図２中、符号「Ｔ２１」で示す距離）は、特に限定されないが、５μｍ以上、５００μｍ以下であることが好ましく、１０μｍ以上、１００μｍ以下であることがより好ましい。
　導通ランド２１の表面は、第１電解めっき膜３１と接触する接触部２１ａと、第１電解めっき膜３１と接触しない非接触部２１ｂとからなる。
　導通ランド２１の表面の面積に対する接触部２１ａの面積の割合は５０％未満であることが好ましく、５％以上、３０％以下であることがより好ましい。
　導通ランドの表面の面積に対する接触部の面積の割合が５０％以上であると、第１電解めっき膜の形成速度が下がりすぎ、第１電解めっき膜が薄くなりやすい。その結果、第１電解めっき膜の方が第２電解めっき膜よりも薄くなり、第１電解めっき膜と、第２電解めっき膜との厚さの差が大きくなりやすくなる。
　導通ランド２１では、非接触部２１ｂは連続しておらず、ところどころに接触部２１ａが位置していることが好ましい。つまり、導通ランド２１では、接触部２１ａが島状に分散していることが好ましい。
　接触部２１ａが島状に分散していると、第１電解めっき膜３１が部分的に厚くなることを防ぐことができ、第１電解めっき膜３１の表面が平坦になりやすくなる。
（非導電物）
　電子部品１において、非導電物４０は、絶縁性を有し、導通ランド２１の上に形成することができれば特に限定されないが、セラミック材料からなることが好ましい。
　また、非導電物４０は、基材１０を構成する材料と同じ共素地を含むことがより好ましい。
　電子部品１の基材１０が、セラミックグリーンシートが積層されて形成されている場合、基材１０の作製時にセラミックグリーンシートを積層して焼成することになる。
　この際、導通ランド２１の表面に、非導電物用スラリーが塗布されて、同時に焼成されることになる。
　非導電物４０が、基材１０を構成する材料と同じ共素地を含むと、基材１０と同じ条件で一度に焼成することができる。そのため、非導電物４０を形成するために別途焼成を行う必要がない。
　また、一度の焼成で基材１０及び非導電物４０が焼成できるので、これらに与える熱衝撃が少なくてすむ。さらに、導通ランド２１と非導電物４０との密着性も向上する。
　そのため、製造される電子部品１において、焼成が原因のクラック等の不具合が生じにくくなる。また、導通ランド２１との密着性も向上する。
　電子部品１において、非導電物４０は、導通ランド２１の表面近傍にめり込むように形成されていてもよい。つまり、非導電物４０は、導通ランド２１の厚さ方向において、導通ランド２１の表面近傍に偏在して形成されていてもよい。
　非導電物４０が、セラミック材料を焼成させて形成されたものである場合、焼成時に非導電物が、導通ランド２１の表面近傍にめり込むことがある。
　このような場合であったとしても、第１電解めっき膜３１の形成速度を遅くする効果を得ることができる。
　なお、非導電物が、導通ランドの内部の全体に均一に存在していると、導通ランド２１の導電性が低下し、ランドとして機能しにくくなる。
　非導電物４０の厚さは、０．１μｍ以上、１μｍ以下であることが好ましい。
　非導電物の厚さが０．１μｍ未満であると、非導電物が薄すぎ、導通ランドの表面が露出しやすくなる。そのため、第１電解めっき膜の形成速度を遅くする効果が得られにくくなる。
　非導電物の厚さが１μｍを超えると、第１電解めっき膜の形成速度が遅くなりすぎ、第１電解めっき膜の方が、第２電解めっき膜よりも薄くなりやすい。
　非導電物４０は、導通ランド２１の表面の面積の５０％以上を覆うように存在していることが好ましく、７０％以上、９０％以下を覆うように存在していることがより好ましい。
　非導電物４０が、導通ランド２１の表面の面積の５０％以上を覆うように存在していると、第１電解めっき膜３１の形成速度が適度に低下する。そのため、第１電解めっき膜３１と、第２電解めっき膜３２との厚さの差が小さくなる。
　なお、非導電物４０は、導通ランド２１の表面に連続しておらず、ところどころに切れ目があることが好ましい。
（ダミーランド）
　電子部品１において、ダミーランド２２は、導通線路１１に接続しておらず、表面に非導電物４０が形成されていない以外、上記導通ランド２１と同じ構成であることが好ましい。
　特に、ダミーランド２２の形状は、導通ランド２１と同じ形状であることがより好ましい。
（第１電解めっき膜）
　電子部品１において、第１電解めっき膜３１は、導通ランド２１を保護することができ、また、導通ランド２１と導通ランド２１に接続する外部部材との間の導電性を向上させることができれば、その材料は特に限定されないが、ニッケル、金、スズ等からなることが好ましい。
　第１電解めっき膜３１の厚さ（図２中、符号「Ｔ３１」で示す距離）は、特に限定されないが０．１μｍ以上、３０μｍ以下であることが好ましく、０．５μｍ以上、１０μｍ以下であることがより好ましい。
（第２電解めっき膜）
　電子部品１において、第２電解めっき膜３２は、第１電解めっき膜３１と同じ材料から構成されることが好ましい。
　第２電解めっき膜３２の厚さ（図２中、符号「Ｔ３２」で示す距離）は、特に限定されないが０．１μｍ以上、３０μｍ以下であることが好ましく、０．５μｍ以上、１０μｍ以下であることがより好ましい。
　電子部品１において、第１電解めっき膜３１の平均厚さと、第２電解めっき膜３２の平均厚さとの差の絶対値は５μｍ以下であることが好ましく、１μｍ以下であることがより好ましく、計測上これらに差がないことがさらに好ましい。
　第１電解めっき膜３１の平均厚さと、第２電解めっき膜３２の平均厚さとの差の絶対値が５μｍ以下であると、電子部品１の実装時に電子部品１が傾くことを防止することができる。
　なお、本明細書において、第１電解めっき膜の平均厚さ及び第２電解めっき膜の平均厚さは以下の方法で測定した値を意味する。
　まず本発明の電子部品を、第１電解めっき膜の表面及び第２電解めっき膜の表面と垂直な方向に電子部品を切断する。この際、第１電解めっき膜又は第２電解めっき膜を通るように本発明の電子部品を切断する。
　次に、当該本発明の電子部品の断面を走査電子顕微鏡（ＳＥＭ）により撮影する。
　得られたＳＥＭ画像において、第１電解めっき膜又は第２電解めっき膜の厚さ方向をＹ軸とし、Ｘ軸の１ピクセル毎に、第１電解めっき膜又は第２電解めっき膜の厚さのピクセル数（Ｙ軸方向のピクセル数）をカウントする。得られた第１電解めっき膜又は第２電解めっき膜の厚さのピクセル数の平均値を算出する。
　当該ピクセル数の平均値から換算した距離が第１電解めっき膜の平均厚さ又は第２電解めっき膜の平均厚さである。
　次に、本発明の電子部品の製造方法の一例について説明する。
　本発明の電子部品の製造方法は、例えば、（１）セラミックグリーンシートの積層体準備工程、（２）非導電物用スラリー塗布工程、（３）個片化工程、（４）焼成工程及び（４）電解めっき工程を含んでいてもよい。
　以下、各工程について説明する。
（１）セラミックグリーンシートの積層体準備工程
　まず、ＬＴＣＣグリーンシート用のセラミック材料、バインダー、可塑剤を任意の量で混合しスラリーを作製する。
　次に、当該スラリーをキャリアフィルム上に塗布してシート成形する。スラリーの塗布はリップコーター、ドクターブレードを用いることができる。スラリーの厚み５～１００μｍで成形することが好ましい。
　以上の方法により、セラミック材料からなるＬＴＣＣグリーンシート（以下、単に「セラミックグリーンシート」と記載する）を形成することができる。
　次に、セラミックグリーンシートに上下導通用のビア穴を形成する。
　ビア穴は、メカパンチ、ＣＯ２レーザー、ＵＶレーザー等により形成することができる。また、ビア穴の穴径は直径２０～２００μｍとすることが好ましい。
　次に、導電性粉末、可塑剤及びバインダーを混合し、ビア穴充填用導電性ペーストを作製し、当該ビア穴充填用導電性ペーストをビア穴に充填する。
　ビア穴充填用導電性ペーストの組成は、本分野で公知のものを用いることができる。
　なお、導電性ペーストには収縮率調整用の共素地（セラミック材料）を添加しても良い。
　次に、導電性粉末、可塑剤及びバインダーを混合し、回路形成用導電性ペーストを作製し、回路形成用導電性ペーストをセラミックグリーンシートの表面に印刷することにより電極パターンを形成する。
　電極パターンは、共振器形成用電極を含んでいてもよく、容量形成用電極を含んでいてもよい。
　印刷の方法としては、スクリーン印刷、インクジェット印刷、グラビア印刷等が挙げられる。
　後述するようにセラミックグリーンシートは積層されることになるが、上記電極パターンを形成する際に、最外層に位置するセラミックグリーンシートの表面に導通ランド及びダミーランドを形成するようにする。なお、ダミーランドは、他の電極パターンと電気的に接続しないように形成する。
　また、内側に積層されるセラミックグリーンシートの電極パターンは、製造される電子部品の導通線路となる。
　このような電極パターンが形成されたセラミックグリーンシートを複数枚積層し、セラミックグリーンシートの積層体を金型に入れて圧着する。圧力と温度はセラミックグリーンシートの積層体の種類や形状に合わせ任意に設定することが好ましい。
（２）非導電物用スラリー塗布工程
　次に、非導電物用スラリーを導通ランドの表面に塗布する。この際、非導電物用スラリーの厚さを、１μｍ以上、２００μｍ以下にすることが好ましく、１０μｍ以上、１００μｍ以下にすることがより好ましい。
　このような厚さで非導電物用スラリーを塗布すると、塗り斑が生じ、導通ランドの表面に非導電物用スラリーが存在する場所と、存在しない場所が生じる。
　非導電物用スラリーが存在する導通ランドの表面は、製造される電子部品において第１電解めっき膜が接触しない非接触部となり、非導電物用スラリーが存在する導通ランドの表面は、製造される電子部品において第１電解めっき膜が接触する接触部となる。
　このようにすることにより、製造される電子部品において接触部を島状に分散させることができる。
　非導電物用スラリーを塗布する方法は、特に限定されず、リップコーター、ドクターブレード等を用いた従来の方法を採用することができる。
　なお、非導電物用スラリー塗布工程では、あらかじめ導通ランドの表面に塗布する部分と、塗布しない部分を決定し、当該塗布する部分に非導電物用スラリーを塗布してもよい。
　製造される電子部品において、非導電物用スラリーを塗布しない部分が接触部となり、非導電物用スラリーを塗布する部分が非接触部となる。
　非導電物用スラリーは、後の焼成工程後において非導電物を形成することができれば、どのような材料からなっていてもよいが、セラミックグリーンシートを形成したスラリーと同じスラリーであることが好ましい。
　非導電物用スラリーが、セラミックグリーンシートを形成したスラリーと同じであると、後の焼成工程において、一度の焼成で基材及び非導電物を焼成できるので、これらに与える熱衝撃が少なくてすむ。
　そのため、製造される電子部品において、焼成が原因のクラック等の不具合が生じにくくなる。また、導通ランドとの密着性も向上する。
（３）個片化工程
　次に、セラミックグリーンシートの積層体をカットし個片化する。
　カット方法としては、ダイサーや、ギロチンカット、レーザー等を用いた方法を挙げることができる。
　また、必要に応じてカット後にバレル加工を行ってもよい。
　以上の工程を経て個片化されたセラミックグリーンシートの積層体を準備することができる。
（４）焼成工程
　次に、セラミックグリーンシートの積層体及び非導電物用スラリーを焼成する。焼成の条件は特に限定されず、セラミックグリーンシートの積層体及び非導電物用スラリーの材料や、形状により適宜設定することが好ましい。例えば、酸化又は還元雰囲気下で、２００℃以上、１０００℃以下で、１ｈ以上、２４ｈ以下の条件で焼成することが好ましい。
　焼成を行う焼成炉はバッチ炉、ベルト炉を用いることができる。
　本工程を経ることにより、セラミックグリーンシートの積層体がセラミック基材として焼成され、非導電物用スラリーが非導電物として焼成される。
（５）電解めっき工程
　次に、導電メディアを使用した一般的な電解バレルめっきにてめっき膜を形成する。
　これにより導通ランドの表面に第１電解めっき膜を形成することができ、ダミーランドの表面に第２電解めっき膜を形成することができる。
　導通ランドの表面には非導電物が形成されている。そのため、導通ランドの表面に形成される第１電解めっき膜の形成速度が遅くなり、ダミーランドの表面に形成される第２電解めっき膜の形成速度との差が小さくなる。
　そのため、形成される第１電解めっき膜の厚さと、第２電解めっき膜の厚さの差を小さくすることができる。
　その結果、製造される電子部品における、大きさのばらつき、実装不良、寸法規格逸脱といった問題が生じにくくなる。
　また、電解めっきは無電解めっきに比べ低コストでの加工が可能である。
　さらに、電解めっきは無電解めっきに比べ製造される電子部品への浸食性が低い。そのため、製造時及び使用時に電子部品が破損する等の不具合が生じにくくなる。
　以上の工程を経て、本発明の電子部品を製造することができる。
１　電子部品
１０　基材
１１　導通線路
２１　導通ランド
２１ａ　接触部
２１ｂ　非接触部
２２　ダミーランド
３１　第１電解めっき膜
３２　第２電解めっき膜
４０　非導電物

 

Claims (4)

  1. 基材と、
    前記基材の表面に形成され、導通線路の端部となる複数の導通ランドと、
    前記基材の表面に形成されたダミーランドと、
    前記導通ランドの表面に形成された第１電解めっき膜と、
    前記ダミーランドの表面に形成された第２電解めっき膜とからなり、
    前記導通ランドの表面は、前記第１電解めっき膜と接触する接触部と、前記第１電解めっき膜と接触しない非接触部とからなり、
    前記非接触部の表面を非導電物が覆っている電子部品。
  2. 前記第１電解めっき膜の平均厚さと、前記第２電解めっき膜の平均厚さとの差の絶対値が５μｍ以下である請求項１に記載の電子部品。
  3. 前記非導電物は、前記基材を構成する材料と同じ共素地を含む請求項１又は２に記載の電子部品。
  4. 前記非導電物は、前記導通ランドの表面の面積の５０％以上を覆うように存在している請求項１～３のいずれかに記載の電子部品。

     
PCT/JP2022/035862 2021-10-06 2022-09-27 電子部品 WO2023058497A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021164776 2021-10-06
JP2021-164776 2021-10-06

Publications (1)

Publication Number Publication Date
WO2023058497A1 true WO2023058497A1 (ja) 2023-04-13

Family

ID=85804260

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/035862 WO2023058497A1 (ja) 2021-10-06 2022-09-27 電子部品

Country Status (1)

Country Link
WO (1) WO2023058497A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09306914A (ja) * 1996-05-16 1997-11-28 Oki Electric Ind Co Ltd 半導体素子の配線形成方法
JPH11204372A (ja) * 1997-11-14 1999-07-30 Murata Mfg Co Ltd 積層コンデンサ
JP2001189234A (ja) * 1999-12-28 2001-07-10 Tdk Corp 積層コンデンサ
JP2004103784A (ja) * 2002-09-09 2004-04-02 Denso Corp 半導体ウェハのめっき方法
JP2005268559A (ja) * 2004-03-19 2005-09-29 Tdk Corp 積層コンデンサ
JP2012060122A (ja) * 2010-09-06 2012-03-22 Samsung Electro-Mechanics Co Ltd 基板メッキ方法及びこれを用いた回路基板の製造方法
JP2013004870A (ja) * 2011-06-20 2013-01-07 Ngk Spark Plug Co Ltd 電子部品の製造方法
JP2015019116A (ja) * 2014-10-29 2015-01-29 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09306914A (ja) * 1996-05-16 1997-11-28 Oki Electric Ind Co Ltd 半導体素子の配線形成方法
JPH11204372A (ja) * 1997-11-14 1999-07-30 Murata Mfg Co Ltd 積層コンデンサ
JP2001189234A (ja) * 1999-12-28 2001-07-10 Tdk Corp 積層コンデンサ
JP2004103784A (ja) * 2002-09-09 2004-04-02 Denso Corp 半導体ウェハのめっき方法
JP2005268559A (ja) * 2004-03-19 2005-09-29 Tdk Corp 積層コンデンサ
JP2012060122A (ja) * 2010-09-06 2012-03-22 Samsung Electro-Mechanics Co Ltd 基板メッキ方法及びこれを用いた回路基板の製造方法
JP2013004870A (ja) * 2011-06-20 2013-01-07 Ngk Spark Plug Co Ltd 電子部品の製造方法
JP2015019116A (ja) * 2014-10-29 2015-01-29 ルネサスエレクトロニクス株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US7736544B2 (en) Electrically conductive composition for via-holes
JP2007036003A (ja) 積層コンデンサ
KR20060061380A (ko) 도전성 페이스트 및 다층 세라믹 기판
KR20080092910A (ko) 메탈라이즈드 세라믹스 기판의 제조 방법, 그 방법에 의해제조된 메탈라이즈드 세라믹스 기판, 및 패키지
KR100922079B1 (ko) 다층 세라믹 기판
US11647581B2 (en) Ceramic electronic component
WO2023058497A1 (ja) 電子部品
JP5582069B2 (ja) セラミック多層基板
JP2005268204A (ja) 導電性ペースト及びセラミック電子部品
KR20130062898A (ko) 소자 탑재용 기판 및 그 제조 방법
JP2002026528A (ja) 導電性ペーストおよび多層セラミック基板
WO2018030192A1 (ja) セラミック電子部品
KR100800509B1 (ko) 도전성 페이스트 및 다층 세라믹 기판
US6846375B2 (en) Method of manufacturing multilayer ceramic wiring board and conductive paste for use
JPH0685466A (ja) 多層回路基板
JP4610185B2 (ja) 配線基板並びにその製造方法
JP4022102B2 (ja) 多層配線基板
WO2023068298A1 (ja) チップ型セラミック部品
JP2013118119A (ja) 導電ペースト及びそれを用いた低温焼成セラミック多層基板
JP5313526B2 (ja) 低温焼成多層基板用導電性ペースト
JP2008112786A (ja) 多層セラミックス基板及びその製造方法
KR102543291B1 (ko) 도체 형성용 조성물, 도체와 그 제조 방법, 및, 칩 저항기
JP3652184B2 (ja) 導体ペースト、ガラスセラミック配線基板並びにその製法
JPH11330696A (ja) セラミック多層基板およびその製造方法
JP2006164799A (ja) 導電性ペーストおよびその製造方法、ならびにセラミック多層基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22878367

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE