CN101246871B - 多层陶瓷衬底及其制造方法 - Google Patents
多层陶瓷衬底及其制造方法 Download PDFInfo
- Publication number
- CN101246871B CN101246871B CN2007100788062A CN200710078806A CN101246871B CN 101246871 B CN101246871 B CN 101246871B CN 2007100788062 A CN2007100788062 A CN 2007100788062A CN 200710078806 A CN200710078806 A CN 200710078806A CN 101246871 B CN101246871 B CN 101246871B
- Authority
- CN
- China
- Prior art keywords
- layer
- glass
- inner conductor
- green sheet
- diffuse elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明的目的是,在具有内部导体的多层陶瓷衬底中确实消除内部导体周围产生的缺陷。本发明提供了由多个玻璃陶瓷层叠层并具有内部导体的多层陶瓷衬底。内部导体周围的玻璃陶瓷层含有选自Ti、Zr、Mn中的至少1种作为扩散元素。内部导体以Ag作为导电材料。这样的多层陶瓷衬底的制造方法是,向导电糊中添加选自Ti、Zr、Mn中的至少1种作为扩散元素,烧成时使这些扩散元素扩散到周围的玻璃陶瓷生坯片中。
Description
技术领域
本发明涉及例如具有通路孔(ビアホ一ル)导体等内部导体的多层陶瓷衬底及其制造方法,特别涉及防止内部导体周围缺陷的技术。
背景技术
在电子仪器等领域中,组装电子器件用的衬底被广泛使用,近年来,适应电子仪器的小型、轻量化和多功能化等的需求,作为具有高度可靠性的衬底,提出了多层陶瓷衬底并已实用化。多层陶瓷衬底是将多个陶瓷层层叠构成,在各陶瓷层中形成配线导体或电子元件等,与之成为一体,从而能够进行高密度组装。
上述多层陶瓷衬底,是将多个生坯片(green sheet)层叠形成层叠体、然后烧成而形成的。所述的生坯片在该烧成工序的烧结时必定会收缩,这是导致多层陶瓷衬底的尺寸精度降低的主要原因。具体地说,伴随着上述收缩,发生收缩不均一,最终得到的多层陶瓷衬底中尺寸精度只能达到0.5%左右。
鉴于这种情况,有人提出了一种无收缩烧成方法,即,在多层陶瓷衬底的烧成工序中,抑制生坯片的面内方向的收缩,使其仅在厚度方向上收缩(例如,参照专利文献1等)。如专利文献1中的所述,将在上述烧成温度下不收缩的片料贴合到生坯片的叠层体上,在该状态下进行烧成时,所述面内方向的收缩被抑制,仅在厚度方向上收缩。采用这种方法,可以改善多层陶瓷衬底的面内方向的尺寸精度,例如达到0.05%左右。
但是,在多层陶瓷衬底中,必须形成用于层间连接的通路孔导体等内部导体,在制作上述多层陶瓷衬底时,例如形成通路孔,在该通路孔中填充导体糊后进行烧成。在这种场合,已经知道由于导体糊和生坯片的热收缩行为存在差异,在内部导体(例如通路孔导体)的周围产生空隙(缺陷)。这种缺陷的发生,在无收缩烧成方法中特别显著。
为此,人们对消除这种缺陷的技术进行了研究(例如,参照专利文献2~4等)。例如,在专利文献2记载的发明中,作为填充到通路孔中的导体组合物,使用了含有Ag等导电性粉末和Mo化合物或Mo金属的多层陶瓷衬底用导电组合物,从而可以制造烧成后的电极附近不产生缺陷的多层陶瓷衬底。同样,在专利文献3记载的发明中,由Ag和W构成通路孔导体,从而使通路孔导体和通路孔内壁之间不产生间隙。在专利文献4记载的发明中,使用以金属氧化物被覆的导电性粉末作为导电糊的导电成分,使导电糊的收缩开始温度升高,从而在陶瓷成形体的烧成引起收缩时,不会产生对其约束的应力。
[专利文献1]特开平10-75060号公报
[专利文献2]特开2003-133745号公报
[专利文献3]特许第2732171号公报
[专利文献4]特许第3589239号公报
发明内容
发明要解决的任务
但是,本发明人等反复进行了研究,结果发现,象上述各专利文献所公开的那样仅仅对用于形成内部导体的导电糊本身的收缩行为进行控制,未必能得到满意的结果,特别是采用所述无收缩烧成法制作多层陶瓷衬底的场合,不能充分抑制内部导体周围发生的缺陷。另外,例如按专利文献4中所述,用金属氧化物被覆导电性粉末表面的场合,内部导体的电阻有可能显著增大。
本发明是鉴于以往的这些情况而提出的,本发明的目的是,在具有内部导体的多层陶瓷衬底中,确实地消除内部导体周围产生的缺陷,从而提供可靠性高的多层陶瓷衬底,进而提供其制造方法。
解决任务的措施
为了达到上述目的,本发明人等长期、反复地进行了深入的研究,结果发现,通过使Ti或Zr、还有Mn扩散到内部导体周围,可以有效地抑制所述缺陷的发生。本发明就是基于这一发现而完成的。
也就是说,本发明的多层陶瓷衬底,是由多个玻璃陶瓷层叠层并且具有内部导体的多层陶瓷衬底,其特征在于,在所述内部导体的至少一部分中,至少内部导体周围的玻璃陶瓷层中含有选自Ti、Zr、Mn中的至少1种作为扩散元素,并且,所述玻璃陶瓷层的内部导体周围的所述扩散元素的含量大于其他部分的所述扩散元素的含量。
另外,本发明的多层陶瓷衬底的制造方法是,在多个玻璃陶瓷生坯片中的至少一部分中形成由导电糊构成的导体图案,然后将它们叠层、烧成,其特征在于,在所述的导电糊中添加选自Ti、Zr、Mn中的至少1种作为扩散元素,在所述的烧成时使这些扩散元素扩散到周围的玻璃陶瓷生坯片中。
以往人们认为,在具有内部导体的多层陶瓷衬底烧成时,由于内部导体与玻璃陶瓷层(玻璃陶瓷生坯片)的热收缩差异而产生缺陷,在上述的各种现有技术中,也主要是着眼于消除该内部导体与玻璃陶瓷层的热收缩差异。但是,本发明人经过仔细研究,结果得知,由于烧成时内部导体(例如银)向周围扩散,该部分玻璃陶瓷的烧结起始温度降低,与其他部分之间产生热收缩差异,因而产生所述缺陷。
在本发明中,使选自Ti、Zr、Mn中的至少1种扩散到内部导体周围的玻璃陶瓷层中,从而消除由于银等扩散引起的烧结起始温度下降。因此,本发明的多层陶瓷衬底中,在内部导体的周围,玻璃陶瓷层的烧结起始温度差异消失,抑制了由于内部导体附近玻璃陶瓷层的烧结比其他部分先开始而产生空隙。虽然如专利文献2、3中所述,向通路孔导体中添加Mo、W的场合,也考虑到Mo和W向内部导体周围的扩散,但即使Mo和W扩散到内部导体周围,也没能消除因Ag扩散引起的烧结起始温度的下降,不能充分抑制由此产生的空隙。
发明效果
根据本发明,可以抑制因内部电极附近的玻璃陶瓷层的烧结起始温度差异而引起产生空隙,能够确实消除内部导体周围产生的缺陷。因此,根据本发明,可以提供没有缺陷、可靠性高的多层陶瓷衬底。
附图说明
图1是表示多层陶瓷衬底的一个例子的截面示意图。
图2(a)~(c)是说明缺陷产生机理的图示。
图3是表示扩散元素扩散到通路孔导体周围的状态的示意图。
图4是表示多层陶瓷衬底制造工艺的示意性的截面图,其中,(a)表示玻璃陶瓷生坯片和内部导体形成工序,(b)表示暂时层叠工序,(c)表示压制工序,(d)表示烧成工序,(e)表示收缩抑制用生坯片的剥离工序。
图5是表示通路孔导体附近的缺陷发生状态的显微镜照片。
图6是表示由于Ag扩散引起的烧结起始温度变化的特性图。
符号说明
1 多层陶瓷衬底
2a~2d 玻璃陶瓷层
2A 扩散区域
3 通路孔导体
4 表面导体
11 玻璃陶瓷基体
12 导电糊
13 空隙(缺陷)
21a~21d 玻璃陶瓷生坯片
22 导电糊
23 表面导体图案
24 收缩抑制用生坯片
具体实施方式
以下,参照附图对适用本发明的多层陶瓷衬底及其制造方法进行详细说明。
如图1所示,本发明的多层陶瓷衬底1,是将多层玻璃陶瓷层2(这里为4层的玻璃陶瓷层2a~2d)层叠,设置了贯通这些玻璃陶瓷层2a~2d的通路孔导体3或在玻璃陶瓷层2a~2d的两面形成的表面导体4等内部导体而形成的。
各玻璃陶瓷层2a~2d,是在具有规定玻璃组成的复合氧化物中例如加入氧化铝(Al2O3)等进行烧成而形成的。这里,作为构成具有玻璃组成的复合氧化物的各种氧化物,可以举出SiO2或B2O3、CaO、SrO、BaO、La2O3、ZrO2、TiO2、MgO、ZnO、PbO、Li2O、Na2O、K2O等,这些氧化物可以适当组合使用。通过使构成多层陶瓷衬底1的各陶瓷层成为所述玻璃陶瓷层,能够进行低温烧成。
另一方面,内部导体中的通路孔导体3,是在各玻璃陶瓷层2a~2d中形成的通路孔中导电糊经过烧成而残留下来的导电材料填充形成的,借助该通路孔导体3,各陶瓷层2a~2d中形成的表面导体4之间形成电连接,发挥传导热等功能。通路孔导体3的截面形状通常为大致圆形,但不限于此,为了在限定的形状空间范围内得到大的截面面积,例如可以是椭圆形、长圆形、正方形等任意的形状。
所述的通路孔导体3或表面导体4等内部导体,都是将导电糊烧成而形成的,例如,在含有银(Ag)作为导体的情况下,其烧成时扩散到上述玻璃陶瓷层2a~2d中,在内部导体周围的玻璃陶瓷层和其他部分的玻璃陶瓷层,烧结起始温度产生差异。
因此,在本发明中,使选自Ti、Zr、Mn中的至少1种扩散到玻璃陶瓷层2a~2d的内部导体周围部分,消除上述烧结起始温度的差异。
图2是说明通路孔导体3附近的缺陷发生机制的图。在烧成后形成玻璃陶瓷层2a~2d的陶瓷基体11中形成的通路孔中填充导电糊12后进行烧成时,如图2(a)所示,随着温度上升,首先,导电糊12中的Ag扩散到周围的陶瓷基体11中。然后,该陶瓷基体11中,所述Ag扩散的区域11a中,烧结起始温度下降,在陶瓷基体11的其他部分11b之前开始烧结。这时,所述区域11a开始烧结、收缩,与此相对,在所述其他部分11b中还未开始烧结,因而没有收缩,由于它们的收缩差异而产生空隙13。
当温度进一步升高时,如图2(b)所示,在陶瓷基体11的其他部分11b中也开始烧结,与此相伴,如指向外侧的箭头所示开始引拉。这时,导电糊12也开始烧结,在导电糊12的周围,如指向内侧的箭头所示发生收缩,所述空隙13扩大。结果,如图2(c)所示,烧结结束时,在导电糊12烧成形成的通路孔导体3的周围形成了很大的空隙(缺陷)13。
考虑到这样的缺陷发生机制,认为抑制所述Ag扩散引起的导电糊周围的陶瓷基体11的烧结起始温度下降是有效的。上述Ti、Zr、Mn抑制该陶瓷基体11的烧结起始温度下降的控制效果比较高,例如使它们扩散到通路孔导体3或表面导体4周围,能够抑制上述缺陷的发生。
图3表示的是,将选自Ti、Zr、Mn中的至少1种作为扩散元素扩散到通路孔导体3周围的玻璃陶瓷层2中,形成扩散区域2A的状态。在扩散区域2A中,所述各元素作为扩散元素而扩散,起到抑制所述Ag扩散引起的烧结起始温度下降的作用。
据认为,在这种情况下,所述扩散元素例如以TiO2、ZrO2、MnO2等氧化物的形态存在,但不限于此,只要扩散元素能扩散到所述玻璃陶瓷层2中,任何形态均可。另外,这里以通路孔导体3周围为例进行了说明,但并不限于此,所述扩散元素也可以扩散到所述表面导体4周围,优选所述扩散元素扩散到包括通路孔导体3、表面导体4的全部内部导体的周围。
所述扩散元素的扩散范围,即从通路孔导体3开始的所述扩散区域2A的扩散距离L,如果过大的话反而可能损害效果,优选大约100μm以下。另外,所述扩散区域2A中的扩散元素的含量换算成氧化物优选0.1质量%~50质量%。扩散元素的含量小于0.1质量%时,不能充分提高烧结起始温度,有可能产生缺陷。反之,扩散元素的含量超过50质量%时,内部导体周围的陶瓷基体的烧结起始温度过高,远离内部导体的部分比内部导体周围先开始烧结,仍可能成为产生缺陷的原因。
上述扩散元素有时候也作为陶瓷基体的构成元素而被含有,这种情况下,只要在所述内部导体周围扩散元素的含量相对地高于其他部分即可。因而,在这种场合,所述扩散元素的含量规定(0.1质量%~50质量%)是指内部导体周围与其他部分的含量的差。
如上所述,为了使扩散元素扩散到内部导体周围的玻璃陶瓷层中,例如可以向形成内部导体用的导电糊中添加所述扩散元素,然后将其烧成。以下,对所述多层陶瓷衬底1的制造方法进行说明。
为了制作多层陶瓷衬底,首先,如图4(a)所示,制备烧成后成为各玻璃陶瓷层的玻璃陶瓷生坯片21a~21d。玻璃陶瓷生坯片21a~21d按以下所述形成:制作所述氧化物粉末与有机载体混合得到的淤浆状电介质膏,例如采用刮刀法等在聚对苯二甲酸乙二醇酯(PET)片等支承物上成膜。作为所述有机载体,所有公知物质都可以使用。
形成所述玻璃陶瓷生坯片21a~21d后,在规定的位置形成贯通孔(通路孔)。所述的通路孔通常是圆形的孔,通过向其中填充导电糊22而形成通路孔导体。进而,以规定的图案,在各玻璃陶瓷生坯片21a~21d的表面上印刷导电糊,形成表面导体图案23。
在所述通路孔中填充的导电糊22及用于形成表面导体图案23的导电糊,例如是通过将由Ag、Ag-Pd合金、Cu、Ni等各种导电性金属或合金形成的导电材料与有机载体混炼而制备的,特别是在使用Ag的场合,所述缺陷的问题十分显著,因而采用以Ag作为导电材料的导电糊时,应用本发明是非常有效的。
在所述导电糊中,有机载体是以粘合剂和溶剂作为主要的成分,它与导电材料的配比是任意的,通常,相对于导电材料,粘合剂为1~15质量%、溶剂为10~50质量%进行配合。在导电糊中,也可以根据需要添加选自各种分散剂或增塑剂等的添加物。
在本发明中,在所述导电糊中进一步添加扩散元素(Ti、Zr、Mn),烧成时使其扩散到玻璃陶瓷生坯片21a~21d中。这时,添加到导电糊中的扩散元素可以是各元素的氧化物(TiO2、ZrO2、MnO2),也可以以金属状态添加。导电糊中的扩散元素的添加量,优选设定成向玻璃陶瓷生坯片21a~21d的扩散量在上述范围内,可以考虑烧成条件来设定添加量。
另外,为了使所述扩散元素扩散到玻璃陶瓷生坯片21a~21d中,除了如上所述向导电糊中添加这些扩散元素外,例如,还可以在所述通路孔内壁上涂布含有扩散元素的膏糊,然后填充含有导电材料的导电糊。
向各玻璃陶瓷生坯片21a~21d中填充成为内部导体的导电糊22,形成表面导体图案23后,如图4(b)所示,将它们重叠成为叠层体,这时,在叠层体两侧(最外层)上配置收缩抑制用生坯片24作为约束层,进行烧成。
收缩抑制用生坯片24,可以使用在所述玻璃陶瓷生坯片21a~21d的烧成温度下不收缩的材料,例如含有鳞石英、方英石、进而石英、熔融石英、氧化铝、莫来石、锆石、氮化铝、氮化硼、氧化镁、碳化硅等的组合物,在这些收缩抑制用生坯片24之间夹入叠层体,进行烧成,可以抑制所述叠层体的面内方向的收缩。
图4(b)是所谓叠层体的暂时层叠的状态,接下来,如图4(c)所示进行压制,进而如图4(d)所示进行烧成。优选在烧成时控制烧成温度或烧成时间等,使所述扩散元素的扩散量、扩散距离是适宜的。烧成后,所述玻璃陶瓷生坯片21a~21d成为玻璃陶瓷层2a~2d,所述通路孔内的导电糊23成为通路孔导体3。同样地,表面导体图案24成为表面导体4。
在所述的烧成中,各玻璃陶瓷生坯片21a~21d伴随着烧成而收缩,但对于最外侧的玻璃陶瓷生坯片21a、21d,所述收缩抑制用生坯片24的约束力发挥强大的作用,几乎不发生收缩。与此相对,处于叠层方向的中央部分的玻璃陶瓷生坯片21b、21c,由于远离所述收缩抑制用生坯片24,其约束力较弱,发生一定程度的收缩。因此,在内部导体周围例如通路孔导体3的周围,容易产生空隙等缺陷,但扩散元素从所述导电糊23或表面导体图案24扩散到周围的玻璃陶瓷生坯片21a~21d,抑制作为导电材料的Ag扩散引起的烧结起始温度的降低,因此可以确实抑制所述空隙等缺陷的发生。
烧成之后,如图4(e)所示,由于热膨胀的差异,所述收缩抑制用生坯片24自然剥离,得到本发明的多层陶瓷衬底1。所得到的多层陶瓷衬底1中,内部导体(通路孔导体3和表面导体4)的周围不产生缺陷,能够实现可靠性高的多层陶瓷衬底。
其中,在配置了上述收缩抑制用生坯片24而进行烧成的无收缩烧成的情况下,所述扩散元素的扩散引起的缺陷防止效果是很大的,但不限于此,不使用收缩抑制用生坯片的情况下也可以得到同样的效果。
实施例
以下,基于实验结果,对适用本发明的具体实施例进行说明。
缺陷发生机制的阐明
在玻璃陶瓷生坯片中形成贯通孔,在其中填充成为通路孔导体的导电糊,进行烧成。玻璃陶瓷生坯片的材料组成是:SiO2 32.87质量%、B2O3 2.19质量%、Al2O3 44.53质量%、MgO 1.07质量%、CaO 1.98质量%、SrO 17.36质量%。另外,作为导电糊,使用含有Ag作为导电材料的导电糊。烧成是在配置了含有α石英和鳞石英的收缩抑制用生坯片(约束层)的情况下、采用无收缩烧成法进行的。
图5是表示烧成后通路孔导体附近状态的显微镜照片。在通路孔导体的周围形成了空隙,但该空隙并不是在通路孔导体和陶瓷基体的界面形成的,而是在通路孔导体和空隙之间存在着陶瓷基体。这里,对该通路孔导体和空隙之间存在的陶瓷基体组成进行分析后得知,含有从通路孔导体扩散来的Ag。
另一方面,在所述玻璃陶瓷材料组成中加入Ag,调查收缩率的差异。测定的是以下3种情况:所述玻璃陶瓷材料组成(不添加Ag);在所述玻璃陶瓷材料组成中添加了2质量%Ag的物质;以及,在所述玻璃陶瓷材料组成中添加了4质量%Ag的物质。测定收缩率时,一面使温度逐渐上升,一面调查收缩的情况。结果示于图6中。由图6可知,通过添加Ag,在低温下开始收缩,Ag扩散到玻璃陶瓷基体中,因此烧结起始温度下降。
由这些测定结果推测,在内部导体周围的玻璃陶瓷基体和其他部分的玻璃陶瓷基体中,烧结起始温度产生了的差异,按图2(a)~(c)表示的机制产生缺陷。
Ti、Zr、Mn扩散产生的效果的确认
在含有Ag作为导电材料的导电糊中添加TiO2、ZrO2、MnO2,将其填充到具有与上述相同的材料组成的玻璃陶瓷生坯片的贯通孔中。然后,在两侧配置含有α石英和鳞石英的收缩抑制用生坯片(约束层),采用无收缩烧成法进行烧成。测定烧成后的玻璃陶瓷层中所述扩散元素的扩散距离(距通路孔导体的距离L),同时,测定扩散区域中的扩散元素的含量,进一步查明有无缺陷。其中,关于ZrO2,由于它也包含在玻璃陶瓷层的材料组成中,所以测定的是所述扩散区域中的增加部分。另外,为了进行比较,对于在导电糊中添加MoO3或WO3的情况,也进行同样的测定。结果示于1中。
表1
试样 No | 扩散元素 | 含量 (质量%) | 距通路孔导 体的距离 (μm) | 有无缺陷 |
1 | TiO<sub>2</sub> | 0.1 | 1 | 无 |
2 | TiO<sub>2</sub> | 2 | 8 | 无 |
3 | TiO<sub>2</sub> | 30 | 79 | 无 |
4 | TiO<sub>2</sub> | 50 | 97 | 无 |
5 | TiO<sub>2</sub> | 61 | 98 | 有 |
6 | TiO<sub>2</sub> | 48 | 120 | 有 |
7 | ZrO<sub>2</sub> | 0.1 | 2 | 无 |
8 | ZrO<sub>2</sub> | 2 | 4 | 无 |
9 | ZrO<sub>2</sub> | 30 | 70 | 无 |
10 | MnO<sub>2</sub> | 0.1 | 1 | 无 |
11 | MnO<sub>2</sub> | 40 | 90 | 无 |
12 | TiO<sub>2</sub> ZrO<sub>2</sub> | 20 20 | 44 44 | 无 |
13 | MoO<sub>3</sub> | 2 | 7 | 有 |
14 | MoO<sub>3</sub> | 30 | 78 | 有 |
试样 No | 扩散元素 | 含量 (质量%) | 距通路孔导 体的距离 (μm) | 有无缺陷 |
15 | WO<sub>3</sub> | 2 | 19 | 有 |
16 | WO<sub>3</sub> | 30 | 55 | 有 |
17 | WO<sub>3</sub> | 42 | 93 | 有 |
由表1可知,使Ti或Zr、Mn扩散到玻璃陶瓷层中,可以有效抑制缺陷的发生。Mo或W的扩散不能得到这样的效果。但是,使Ti扩散时,如果扩散距离过大或扩散量过多,不能消除缺陷,因此需要对所述扩散距离或扩散量进行适当控制。
Claims (8)
1.多层陶瓷衬底,由多个玻璃陶瓷层叠层并具有内部导体,其特征在于,在所述内部导体的至少一部分中,至少内部导体周围的玻璃陶瓷层含有选自Ti、Zr、Mn中的至少1种作为扩散元素,所述扩散元素以氧化物的形态存在,
所述扩散元素存在的区域是距所述内部导体的距离为100μm以下的区域,
在所述扩散元素存在的区域中,玻璃陶瓷层中的所述扩散元素的含量换算成氧化物是0.1质量%~50质量%。
2.根据权利要求1所述的多层陶瓷衬底,其特征在于,所述的内部导体含有Ag作为导电材料。
3.根据权利要求1或2所述的多层陶瓷衬底,其特征在于,所述的内部导体是通路孔导体。
4.根据权利要求1或2所述的多层陶瓷衬底,其特征在于,是采用收缩抑制工艺制作的多层陶瓷衬底。
5.根据权利要求3所述的多层陶瓷衬底,其特征在于,是采用收缩抑制工艺制作的多层陶瓷衬底。
6.多层陶瓷衬底的制造方法,在多个玻璃陶瓷生坯片的至少一部分中形成由导电糊构成的内部导体,然后将它们叠层、烧成,其特征在于,在所述导电糊中添加选自Ti、Zr、Mn中的至少1种作为扩散元素,在所述烧成时使这些扩散元素扩散到周围的玻璃陶瓷生坯片中,在距所述内部导体的距离为100μm以下的区域中,所述扩散元素以氧化物的形态存在,玻璃陶瓷层中的所述扩散元素的含量换算成氧化物是0.1质量%~50质量%。
7.根据权利要求6所述的多层陶瓷衬底的制造方法,其特征在于,在叠层的玻璃陶瓷生坯片的最外层上配置收缩抑制用生坯片,进行所述的烧成。
8.根据权利要求6或7所述的多层陶瓷衬底的制造方法,其特征在于,在所述多个玻璃陶瓷生坯片的至少一部分中形成通路孔,在该通路孔内填充导电糊,形成所述的内部导体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007100788062A CN101246871B (zh) | 2007-02-15 | 2007-02-15 | 多层陶瓷衬底及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007100788062A CN101246871B (zh) | 2007-02-15 | 2007-02-15 | 多层陶瓷衬底及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101246871A CN101246871A (zh) | 2008-08-20 |
CN101246871B true CN101246871B (zh) | 2010-09-01 |
Family
ID=39947213
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007100788062A Expired - Fee Related CN101246871B (zh) | 2007-02-15 | 2007-02-15 | 多层陶瓷衬底及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101246871B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6613929B2 (ja) * | 2016-02-01 | 2019-12-04 | 三菱マテリアル株式会社 | Ag下地層付き金属部材、Ag下地層付き絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、Ag下地層付き金属部材の製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1163918C (zh) * | 1999-08-06 | 2004-08-25 | Tdk株式会社 | 多层感应元件及其制造方法 |
CN1868242A (zh) * | 2003-11-14 | 2006-11-22 | 株式会社村田制作所 | 导电糊及多层陶瓷基板 |
-
2007
- 2007-02-15 CN CN2007100788062A patent/CN101246871B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1163918C (zh) * | 1999-08-06 | 2004-08-25 | Tdk株式会社 | 多层感应元件及其制造方法 |
CN1868242A (zh) * | 2003-11-14 | 2006-11-22 | 株式会社村田制作所 | 导电糊及多层陶瓷基板 |
Non-Patent Citations (3)
Title |
---|
JP平2-82407A 1990.03.23 |
JP特开2000-169147A 2000.06.20 |
JP特开平9-52764A 1997.02.25 |
Also Published As
Publication number | Publication date |
---|---|
CN101246871A (zh) | 2008-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5903671B2 (ja) | コモンモードノイズフィルター | |
JP5012899B2 (ja) | 多層セラミック基板およびその製造方法 | |
JPH107435A (ja) | ガラスセラミック配線基板およびその製造方法 | |
JP4107437B2 (ja) | 多層セラミックス基板及びその製造方法 | |
CN101246871B (zh) | 多层陶瓷衬底及其制造方法 | |
US7749592B2 (en) | Multilayer ceramic substrate | |
JP2006237493A (ja) | 配線基板 | |
JP4097276B2 (ja) | 多層セラミックス基板及びその製造方法 | |
JP2004319706A (ja) | 導体ペースト並びに多層基板及びその製造方法 | |
JP2004362822A (ja) | 導電性ペーストおよびセラミック多層基板 | |
JP2002261443A (ja) | 回路基板の製造方法 | |
JP5015550B2 (ja) | ガラスセラミック回路基板およびその製造方法 | |
JP2009231414A (ja) | 多層配線基板およびその製造方法 | |
JP4699769B2 (ja) | セラミック多層基板の製造方法 | |
JP4508625B2 (ja) | 多層基板及びその製造方法 | |
JP4797534B2 (ja) | 多層セラミックス基板 | |
JP4167517B2 (ja) | 多層回路基板の製造方法 | |
JP2004281924A (ja) | セラミック多層基板 | |
JP2009181987A (ja) | セラミック多層基板の製造方法 | |
WO2003090987A1 (fr) | Procede de fabrication de corps stratifie ceramique | |
JP2008037675A (ja) | 低温焼結セラミック組成物、セラミック基板およびその製造方法、ならびに電子部品 | |
JP2004288915A (ja) | ビアホール充填用導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板 | |
JP2005191129A (ja) | セラミック多層複合基板 | |
JP2000114098A (ja) | 積層セラミック電子部品およびその製造方法 | |
JP4658465B2 (ja) | コンデンサ内蔵ガラスセラミック多層配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100901 Termination date: 20220215 |
|
CF01 | Termination of patent right due to non-payment of annual fee |