CN1868242A - 导电糊及多层陶瓷基板 - Google Patents

导电糊及多层陶瓷基板 Download PDF

Info

Publication number
CN1868242A
CN1868242A CNA2004800300693A CN200480030069A CN1868242A CN 1868242 A CN1868242 A CN 1868242A CN A2004800300693 A CNA2004800300693 A CN A2004800300693A CN 200480030069 A CN200480030069 A CN 200480030069A CN 1868242 A CN1868242 A CN 1868242A
Authority
CN
China
Prior art keywords
paste
conduction
ceramic substrate
stuck
multilayer ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800300693A
Other languages
English (en)
Other versions
CN100589680C (zh
Inventor
野宫正人
浦川淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN1868242A publication Critical patent/CN1868242A/zh
Application granted granted Critical
Publication of CN100589680C publication Critical patent/CN100589680C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/14—Conductive material dispersed in non-conductive inorganic material
    • H01B1/16—Conductive material dispersed in non-conductive inorganic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dispersion Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Conductive Materials (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

一种导电糊用于形成布线导体，比如布置在多层陶瓷基板(11)上的通孔(15)。这种导电糊能够在烧制步骤期间较为任意地控制导电糊发生烧结的温度范围。这种导电糊包含金属粉末、玻璃料和有机介质。在每个金属粉末颗粒的表面上布置有无机组分，在烧制过程中能够使所述多层陶瓷基板(11)的陶瓷层(12)被烧结的烧结温度下，这种组分不被烧结。所述玻璃料的软化点比上述烧结温度低150℃－300℃。

Description

导电糊及多层陶瓷基板
技术领域
本发明涉及为形成多层陶瓷基板中设置的布线导体所用的导电糊，以及所述多层基板，具体地说，涉及一种要在制造多层陶瓷基板过程中使各陶瓷层受到烧结的烧制步骤中受到共同煅烧的导电糊，以及带有使用这种导电糊而形成的布线导体的多层陶瓷基板。
背景技术
导电糊至少含有金属粉末和有机介质。由于通过对导电糊采用印制等方法能够很容易地形成带有所需图样或所需形式之导体，所以，导电糊已经广泛地用于各种电子部件的领域。具体地说，已将导电糊广泛用于形成布线导体，如在多层陶瓷基板中所形成的导体膜及通孔导体。
如上所述，制作多层陶瓷基板时，用来形成设置于多层陶瓷基板上之布线导体的导电糊，特别是用来形成内部导体膜及位于多层陶瓷基板内部之通孔导体的导电糊，要在烧结设置于多层陶瓷基板中的各陶瓷层的烧制步骤中受到共同煅烧。在这种情况下，对于烧制过程中的收缩行为，可以希望所述陶瓷层一侧的收缩行为与布线导体一侧的收缩行为尽可能地互相配合。
然而，一般地说，由于用来形成布线导体的导电糊在低于能够烧制陶瓷层的烧制温度的温度范围内就开始收缩，所以，在陶瓷层与布线导体之间存在收缩行为的差异。于是，由这种收缩行为方面的差异所引起的应力就可能会在制得的多层陶瓷基板中造成产生结构上的缺陷，比如，裂缝或者分层。
为了克服上述问题，比如，日本未审专利申请公开特开平10-95686(专利文献1)、日本未审专利申请公开特开平9-295883(专利文献2)，以及日本未审专利申请公开特开平5-217421(专利文献3)中的每一篇都描述了改进导电糊的组分，以使导电糊发生烧结受到抑制。
专利文献1述及一种导电糊，与玻璃陶瓷基板一起受到共同煅烧，其中给用作导电成分的Cu、Cu2O、Cu-Cu2O混合物，或Cu-CuO混合物加入特殊的金属氧化物或特殊金属，作为烧结抑制剂。
专利文献2描述了一种导电糊，与玻璃陶瓷基板一起受到共同煅烧，并且含有主要为铜的导电组成。这种导电糊含有碱金属、碱土以及硼当中至少一种金属的氧化物，作为金属氧化物，用以降低玻璃陶瓷基板中玻璃组分的粘滞性，还含有无机材料，用以延迟铜的烧结。
专利文献3描述一种含有铜粉末和玻璃粉末的导电糊。
但是，上述专利文献1-3中每一种导电糊都有如下有待克服的问题。
专利文献1描述的导电糊含有粉末状的特殊金属氧化物或者特殊金属，作为导电组成的烧结抑制剂。这种烧结抑制剂不能完全抑制导电成分的固相共生烧结。于是，为了充分抑制这种烧结，需要添加相应大量的烧结抑制剂。此外，导电糊的烧结与来自玻璃陶瓷基板的玻璃扩散有关，在与玻璃的扩散剂量相比拟由导电糊形成的所述导体尺寸较大的情况下，或者在从玻璃陶瓷基板扩散的玻璃组分并不充分的情况下，导体中可能会留有未烧结的区域。
专利文献2中所描述的导电糊含有碱金属、碱土以及硼当中至少一种的氧化物，用以促进玻璃陶瓷基板中玻璃组分的扩散。不过，专利文献2中描述的导电糊像专利文献1中所描述的导电糊情况一样，不能完全抑制导电糊的共生烧结。因而，其中的收缩行为就变得与作为抑制烧结组分的无机材料添加的量或分散状态有关。虽然通过添加碱金属等使玻璃陶瓷基板中玻璃组分的扩散距离变得较长，但玻璃扩散的起始点实质上是所述导体与玻璃陶瓷基板之间的分界面，而且用以降低玻璃粘滞性的金属氧化物只对玻璃从这种分界面的扩散有所贡献。因此，在导体尺寸较大或者能够从玻璃陶瓷基板扩散的玻璃组分的量较少的情况下，效果就降低，而且可能会留下未烧结的区域。
专利文献3中所描述的导电糊含有玻璃粉末。然而，正如上述专利文献1和2中导电糊的情况那样，也是不能完全地抑制铜的烧结。另外，在构成玻璃粉末的玻璃组分软化点为比制作陶瓷基板所采用的烧制步骤的烧制温度至少低300℃的情况下，导电糊的烧结行为不会改变，此外，由于软化的玻璃扩散到未被烧结的陶瓷基板中，在比预定烧结温度低的温度下发生陶瓷基板的烧结，而且陶瓷基板中形成多个烧结温度互不相同的区域，以致这可能会成为发生裂缝等的原因。由于铜粉末的表面表现出固有的与一般玻璃的可沾性较差，所以在铜粉末的共生烧结期间，会使软化的玻璃被挤出到颗粒的边界。结果，就可能使大量的玻璃组分浮在导体的表面上。这种浮出的玻璃组分会在比如进行电镀等表面处理时施加不利的影响。
另一方面，作为制作多层陶瓷基板的方法，已经注意到一种所谓适用无收缩过程的方法。这可以满足多层陶瓷基板的小型化、高性能、高精度、高密度等需求。相应地，会使得因制作多层陶瓷基板时进行的烧制步骤中的烧结所致收缩方面的畸变和改变受到抑制，并且，可将不同种类的材料结合到所述多层陶瓷基板中。
有几种类型的无收缩过程。比如，有一种过程，其中沿着每个基板陶瓷坯片设置含有无机材料的约束层，它的烧结起始温度或烧结终了温度与要成为多层陶瓷基板中所包含的多层陶瓷层的基板陶瓷坯片的不同，使这种约束层在烧制步骤中能够对基板陶瓷坯片，也即陶瓷层施加抑制收缩的效果，从而，实现无收缩过程。可以将此称为内层约束法，在抑制沿多层陶瓷基板厚度方向的畸变方面，以及在多层陶瓷基板中形成有空腔的情况下，在抑制空腔部分处的畸变方面都是特别有效的。
另外，所述无收缩过程还包括一种方法，其中，沿着坯片多层陶瓷基板的两个主表面设置在烧制过程中不收缩的多个约束层，从而，使多层陶瓷基板在烧制步骤中的收缩受到抑制。按照这种方法，把在多层陶瓷基板的烧制温度下不会被烧结的多孔陶瓷层，或者比如金属箔类的导体膜用作约束层。如果需要，在烧制步骤之后，可以除去这些约束层。
当制作带有以穿透特定陶瓷层方式而设置之通孔导体的多层陶瓷基板时，在烧制步骤中，用来形成所述通孔导体的导电糊受到共同烧制，以便有如上述那样烧结各陶瓷层。
当把上述无收缩过程应用于上述制作多层陶瓷基板时，在烧制步骤中，由于沿主表面方向的收缩受到抑制，所以，陶瓷层实际上只沿厚度方向表现出收缩行为。在厚度方向的收缩程度大于在不采用无收缩过程情况下的收缩程度。另一方面，用于通孔导体的导电糊表现出各向同性的收缩行为。于是可能存在图4所示的不便之处。
图4是在烧制之后部分多层陶瓷基板1的放大断面图。这一多层陶瓷基板1为通过使用上述内层约束法采用无收缩过程制成的那些多层陶瓷基板的一种示例，沿着多个陶瓷层2中每一层设置约束层3。贯穿特定的陶瓷层2设置通孔导体4。
如上所述，在烧制步骤中，各陶瓷层2实际上只沿厚度方向表现出收缩行为，但通孔导体4表现出各向同性的收缩行为。因此，陶瓷层2在通孔导体4的外周缘部分与通孔导体4剥离，这里可能会存在缝隙5。通孔导体4的端部可能会从多层陶瓷基板1的主表面6***，而且在通孔导体4的周围可能形成较大的突起7。
通常，在比陶瓷层2因烧结所致而开始收缩的温度低的温度范围内，要成为通孔导体4的导电糊就开始收缩。因此，陶瓷层2和通孔导体4的收缩行为并非彼此一致的。这也会造成发生上述缝隙5，另外，这还会引起在所述多层陶瓷基板1中产生比如裂缝或分层等结构缺陷。
显然，在烧制用来形成通孔导体4的导电糊的过程中，通过实行随意控制收缩行为的技术，可以克服采用上述无收缩过程制作多层陶瓷基板的方法中所遇到的不便之处。就这一点而言，上述专利文献1-3中每一件所公开的技术都不能充分克服上述不便之处。
专利文献1：日本未审专利申请公开特开平10-95686
专利文献2：日本未审专利申请公开特开平9-295883
专利文献3：日本未审专利申请公开特开平5-217421
发明内容
于是，本发明的目的在于提供一种用以形成设置在多层陶瓷基板中之布线导体的导电糊，其中，能够较为任意地控制烧制步骤中有效烧结的温度范围。
本发明的另一目的在于提供一种多层陶瓷基板，它包含用上述导电糊形成的布线导体。
本发明的一个方面述及一种导电糊，它被用于形成布线导体，并在烧结各陶瓷层的烧制步骤中被共同烧制，所述多层陶瓷基板设置有多层叠置的陶瓷层和与各陶瓷层相关联设置的多个布线导体，并具有给出如下结构的特征。
按照本发明一个方面的导电糊，其特征在于，它包含金属粉末、玻璃料和有机介质，其中，在金属粉末的颗粒界面上设置无机组分，这种组分在烧制步骤中能够烧结陶瓷层的烧结温度下不会被烧结；而且，所述玻璃料的软化点比上述烧结温度低150℃-300℃。
当关于本发明上述方面的导电糊的上述烧结温度为800℃-1000℃时，所述玻璃料的软化点最好为650℃-850℃。
关于本发明上述方面的导电糊，使玻璃料的粘滞性保持在log(η/Pa·s)＝4时的温度最好在800℃-950℃的范围内。
关于本发明上述方面的导电糊，相对于金属粉末和无机组分的总重量，上述无机组分的含量占0.5-8(重量)％。
本发明的另一方面涉及一种多层陶瓷基板，它包含多层叠置的陶瓷层和与各陶瓷层相关联设置的各布线导体。本发明这一方面的多层陶瓷基板的特点是，上述布线导体由本发明上述方面的导电糊的烧结体组成。
在上述多层陶瓷基板中，本发明上述方面导电糊的特别优点在于它对于形成通孔导体的稳定性，贯穿特定的陶瓷层而设置所述通孔导体。
由于在制作多层陶瓷基板的烧制步骤中，在能够烧结陶瓷层的烧结温度下，所述布置于金属粉末界面上的无机组分不被烧结，使用本发明的导电糊在所述基板中形成各布线导体，所述金属粉末变得在烧制步骤中难于表现出烧结行为。
另一方面，由于本发明这种方案的导电糊包含软化温度比上述烧结温度低150℃-300℃的玻璃料，所以，在上述烧制步骤中构成所述玻璃料的玻璃软化时的时间点，开始玻璃及无机组分的液相烧结，并且使得置于金属粉末颗粒表面上的无机组分被除去。由此，使金属粉末得以能够被烧结。
这时金属粉末的烧结行为随着所述无机组分和玻璃料之间的相互反应而变化，具体地说是随着玻璃的软化倾向和无机组分的量而变化。因此，通过控制玻璃的软化倾向和无机组分的量可以控制金属粉末的软化开始温度。于是，可以控制金属粉末的烧结行为，使之变得接近陶瓷层的烧结行为。相应地，就能抑制比如通孔导体周围发生相对较大的突起，或者发生结构缺陷，如裂缝或分层等。
当能够烧结陶瓷层的温度为800℃-1000℃时，就可以使置于金属粉末颗粒表面上的无机组分的选择宽度增大。另外，在采用无收缩过程的情况下，也使构成约束层的材料的选择宽度增大。在这种情况下，通过将玻璃料的软化点选择在650℃-850℃的范围内，可使本发明的效果表现得更为可靠。
当使玻璃料的粘滞性保持在log(η/Pa·s)＝4的温度满足处于800℃-950℃范围内的条件时，可使本发明的效果表现得更为可靠。
有如上述那样，本发明这一方案的导电糊中置于金属粉末表面上的无机组分含量最好为相对于金属粉末与无机组分总重量的0.5-8％的重量，而以1-7％的重量为尤好。上述无机组分的含量还与所述无机组分对金属粉末表面的附着状态或金属粉末的表面积有关。平均颗粒直径较小，比如为0.5μm或更小的金属粉末具有相对较大的比表面面积，因此，当无机组分的含量小于0.5％重量时，抑制烧结的效果就不够充分。另一方面，具有较大平均颗粒直径，如平均颗粒直径为10μm或更大的金属粉末，其比表面面积相对较小，因此，在无机组分的含量超过8％的重量时，由无机组分构成的膜的厚度变得过厚，就不能发挥玻璃料的烧结开始效果。过厚的无机组分的存在可能会导致使导电性下降，因此，这不是优选的。
附图说明
图1是说明因使用本发明导电糊而带有布线导体之多层陶瓷基板11的剖面图；
图2是表示图1所示多层陶瓷基板11中带有通孔导体15之放大部分16的剖面图；
图3是表示在用以确认本发明效果所做的实验举例中，四种玻璃A-D的软化曲线示意图，所述四种玻璃被用作构成导电糊中所含玻璃料的玻璃；
图4是说明本发明所要解决问题的示意图，它是多层陶瓷基板1的放大部分的剖面图。
参考标号
11多层陶瓷基板
12陶瓷层
14导体膜
15通孔导体
具体实施方式
图1是说明因使用本发明一种实施例导电糊而带有布线导体之多层陶瓷基板11的剖面图。
所述多层陶瓷基板11设置有多层被叠置的陶瓷层12。通过使用上述内层约束法应用无收缩过程制作所述多层陶瓷基板11，从而沿着多层陶瓷层12中每一层设置约束层13。
另外，该多层陶瓷基板11设置有与各陶瓷层12相关联的布线导体。这些布线导体包括一些设置于各陶瓷层12或约束层13上的导体膜14，以及一些贯穿特定陶瓷层12而设置的通孔导体15。
为了制作上述多层陶瓷基板11，实行比如下述过程。
准备要成为各陶瓷层12的基板陶瓷坯片。这些基板陶瓷坯片可以具有能够在比如800℃-1000℃温度条件下烧结的材料组分。作为举例，将有机粘结剂、有机溶剂等加入到陶瓷材料粉末中，所述陶瓷材料粉末包含氧化钡、氧化硅、氧化铝、氧化硼和/或氧化钙中的每一种粉末作为主要成分，将所得的浆模制成片的形状，从而制得所述基板陶瓷坯片。
在烧制步骤中，由于下面有述的构成导电糊的材料特性的缘故，而需要还原气氛的情况下，必须从那些即使在还原气氛中烧制也不会被还原的材料中，选择所述基板陶瓷坯片中所含的陶瓷材料粉末。
在上述基板陶瓷坯片上形成约束层13。将有机粘结剂、有机溶剂等加入到无机材料粉末中，随着它们的混合，在能够烧结基板陶瓷坯片中所含陶瓷材料粉末的烧结温度下，所述无机材料粉末基本上不会被烧结，从而制得一种糊剂。通过印制等过程，使具有薄膜形状，将所得的糊覆盖到基板陶瓷坯片上，从而形成约束层13。
如上所述，在基板陶瓷坯片中所含陶瓷材料粉末可以在1000℃或更低温度下受到烧结的情况下，可以将铝的粉末、氧化锆粉末等用作为约束层13中所含无机材料粉末的主要成分，而且，必要时，还可以加入玻璃组分用作烧结助剂。
如图1所示，为成为陶瓷层12，并非必须在每一片基板陶瓷坯片上形成约束层13。
另一方面，制备导电糊，以形成各导电膜14和通孔导体15。导电糊含有金属粉末、玻璃料，以及有机介质。
构成导电糊中所含金属粉末的金属最好主要包括比如具有优良导电性质的Ag、Au、Cu、Ni等金属、Ag-Pd合金或Ag-Pt合金。也可以将其它金属粉末或金属氧化物粉末加入到的粘合剂内，加入量的程度不要使粘合剂逆转，只要使所述粉末不与陶瓷层12发生不必要的反应，或者在烧结陶瓷层12的烧制步骤中，所述粉末在烧制过程中不会熔融即可。对于所述金属粉末的颗粒形状、平均颗粒直径以及颗粒大小的分布均无特别的限制。不过，所述平均颗粒直径最好约为0.5-10μm，并且最好既不包含粗大的粉末也不包含过于凝集的粉末。
按照本发明，在金属粉末的颗粒表面上布置有无机组分，在能使陶瓷层12在烧制步骤中被烧结的烧结温度下，这种无机组分不会被烧结，而且，将所得的金属粉末用作上述金属粉末。例如，可将包含Al、Si、Zr、Ni、Ti、Nb、Mn和Mg至少之一的氧化物用作这种无机组分。必须从陶瓷层12在烧制步骤中的收缩条件、玻璃料的亲和性之类视角选择上述无机组分。特别是，最好使用含有Al、Si或Zr的氧化物。
虽然是上述无机组分的含量，但具体地说是覆盖在金属粉末颗粒表面上的无机组分的量，与无机组分在金属粉末颗粒表面的附着状态或者金属粉末的表面面积有关。例如，对于上述平均颗粒直径约为0.5-10μm的金属粉末而言，相对于金属粉末和无机组分的总重量，所述覆盖的量最好是0.5-8％(重量)，而以1-7％(重量)为尤好。
如果所述覆盖的量小于0.5％(重量)，则由于平均颗粒直径为0.5μm或更小的金属粉末具有相对较大的比表面面积，所以，无机组分的烧结抑制效果就变得不充分。另一方面，如果所述覆盖的量超过8％(重量)，则由于具有相对较大平均颗粒直径，比如为10μm或更大的金属粉末具有相对较小的比表面面积，所以，无机组分覆盖膜层的厚度就会变得过厚，并且玻璃料变得难于发挥烧结开始的效果。另外，过于厚的覆盖膜的存在会导致导电性能的降低。
例如，下面的方法可以适用作为在金属粉末的颗粒表面上布置无机组分的方法。
以下将描述无机组分为铝的情况。比如，可以采用以有机铝酸盐，如烷基铝酸盐覆盖金属粉末然后实行热处理的方法；使金属粉末浸入铝盐溶液中，然后实行干燥及热处理的方法；用微囊体法处理微细铝粉末的方法等。
导电糊中所含玻璃料的软化点比能够烧结陶瓷层12的烧结温度低150℃-300℃。例如，当烧结温度为800℃-1000℃时，所述玻璃料的软化点最好为650℃-850℃。上述玻璃料的软化点被定义为保持log(η/Pa·s)＝6.65的温度。
如果玻璃料的软化点低于陶瓷层12的烧结温度，所差超过300℃，则在烧制步骤中在相对更早的阶段即开始导电糊的烧结。因此，所不希望有的是导电糊和陶瓷层12的收缩行为不能彼此一致。另一方面，如果玻璃料的软化点与所述烧结温度之间的温度差只是小于150℃，则玻璃料就不会充分地被软化。结果，玻璃组分在导电糊中的扩散变得不充分，而且，在布线导体中就可能会留下未烧结的部分。
使玻璃料的粘滞性保持log(η/Pa·s)＝4的温度最好在800℃-950℃的范围内。
最好将Si-B基玻璃用作构成上述玻璃料的玻璃。尤其优选的是，使含有40-55％(重量)的SiO2、10-20％(重量)的B2O3和20-30％(重量)的BaO和/或SrO的混合物在预定的温度下熔融，然后使所得混合物被玻璃化，再予使用。可以将具有公知组分的玻璃用作所述玻璃料，只要所述玻璃不会过分地与陶瓷层12发生反应即可。
最好根据金属粉末的颗粒直径选择所述玻璃料的颗粒直径。不过，由于能够形成良好的分散性，所以，平均颗粒直径约为0.5-3μm是首选的。所希望的是既不包含粗大的粉末也不包含极度凝集的粉末。
导电糊中所含的有机介质是粘结树脂和有机溶剂的混合物。虽然并无特别的限制，但可将比如多种酒精，如松油醇、异丙醇、丁基甲醇，以及丁基甲醇乙酸盐用作所述有机溶剂。另一方面，比如可将丙烯酸树脂、醇酸树脂、丁醛树脂、乙基纤维素等用作所述粘结树脂。如果必要，可给有机介质加入分散剂、可塑剂、催化剂等。
另外，所述导电糊中可以含有树脂粉末或氧化铜粉末，它们不会溶解到有机介质中的有机溶剂内。这种树脂粉末或氧化铜粉末具有缓解在所述树脂步骤中所产生的应力的功能。所述树脂粉末或氧化铜粉末的平均颗粒直径最好为约3-7μm，并且既不包含粗大的粉末也不包含过于凝集的粉末。比如，包含聚丙烯、聚乙烯、聚苯乙烯、丙烯酸树脂、纤维素树脂等的粉末用作所述树脂粉末。
选择上述每一种组分在导电糊中的含量的方式最好比如是，使表面上设置有无机组分的金属粉末构成60-85％的重量，玻璃料构成1-10％的重量、氧化铜粉末构成0-40％的重量、有机介质构成10-25％的重量，并且不扩散到有机介质中溶剂内的树脂粉末构成0-7％的重量。
如上所述，鉴于下述理由，所述玻璃料的最佳含量是在的1-10(重量)％的比率。如果玻璃料的含量超过10％的重量，则会使由导电糊形成的布线导体的导通电阻增大，所述玻璃趋于渗出到布线导体的表面上，而且，所不希望有的是比如会使电镀的沉积作用受到阻碍。另一方面，虽然所述玻璃料含量的下限与不会分散到有机介质中的溶剂组分内的树脂组分的量以及玻璃料的软化倾向有关，但即使在混合物中加入前述树脂组分而且结果使金属粉末的含量很少时，如果所述玻璃料的含量少于1％的重量，也不能达到足以除去金属粉末颗粒表面上的无机组分的量。因此，就可能会在布线导体上留下未被烧结的部分。
在制作所述导电糊中，用比如搅拌及粉碎机、三滚筒辗粉机等搅拌及拌和上述各组分。
在上述各基板陶瓷坯片的特定坯片中形成通孔，用以设置通孔导体15。在这种情况下，当把约束层13设置在基板陶瓷坯片上时，最好是在贯穿约束层13的同时形成所述通孔。
将上述导电糊填充到各通孔中，从而形成未经烧制的通孔导体15。另外，利用网板印刷、转印等方法把导电糊加到各基板陶瓷坯片上或各约束层13上，从而形成多个未经烧制的导电膜14。可将本发明的导电糊用于所述导电膜14以及通孔导体15任何之一。不过，用于通孔导体15对于不容易触及约束层13的约束力是特别有利的。
将上述各基板陶瓷坯片与约束层13叠置在一起，并受到压粘结，从而制得有如图1所示的坯片多层陶瓷基板11。
实行烧制步骤。相应地使各陶瓷层12受到烧结，另外，导电糊同时受到烧制，从而形成导电膜14和通孔导体15，他们中的每一个都是由导电糊的烧结体组成的。
在上述烧制步骤中，由于约束层13实际上并不被烧结，所以，约束层13实际上并不收缩。于是，就会关于陶瓷层12发挥出约束层13的收缩抑制效果，并且，陶瓷层12实际上只沿厚度方向收缩，而使沿与其主表面平行方向的收缩受到抑制。
在所述烧制步骤结束的时间点，通过陶瓷层12中所含材料的渗透，使上述约束层13致密化并被固化，并被留在作为制成品的多层陶瓷基板11中。
如上所述，制成有如入1所示的多层陶瓷基板11。
图2是表示图1所示多层陶瓷基板11中带有通孔导体15之放大部分16的剖面图。图2是与上述图4对应的图。
当把本发明的导电糊用于形成通孔导体15时，它在烧制步骤期间的收缩行为能够变得接近于陶瓷层12一侧的收缩行为。因此，就可以有如图2所示那样防止在通孔导体15的外周缘部分处发生缝隙，并能防止在通孔导体15的端部发生大的突起。另外，也能阻止在多层陶瓷基板11中发生诸如裂缝或分层等结构缺陷。
下面将描述为确认本发明导电糊各种效果所实施的几个实验举例。
1.玻璃料
准备由玻璃A，B，C，D构成的每一种玻璃料作为导电糊中所含的玻璃料，所示几种玻璃表现出有如图3所示的各自的软化曲线。玻璃A-C当中的每一种都由含40-55(重量)％SiO2、10-20(重量)％B2O3、20-30(重量)％BaO和/或SrO的混合物组成，并且通过改变它们的组成比率等而得到图3所示的软化曲线。玻璃D含有58(重量)％SiO2、29(重量)％B2O3和14(重量)％Al2O3。
如图3所示，玻璃A的软化点被定义保持log(η/Pa·s)＝6.65时的温度，它是610℃，而在保持log(η/Pa·s)＝4条件下的温度是690℃。玻璃B的软化点是720℃，而在保持log(η/Pa·s)＝4条件下的温度是820℃。玻璃C的软化点是780℃，而在保持log(η/Pa·s)＝4条件下的温度是945℃。玻璃D的软化点是875℃，而在保持log(η/Pa·s)＝4条件下的温度是1000℃。
在这些玻璃A-D中间，只有玻璃B和C的软化点在650℃-850℃的范围内，另外，它们在保持log(η/Pa·s)＝4条件下的温度存在于800℃-950℃的范围内。
2.导电糊
在接下去的实验例1-4和比较例1-5的每一种当中，由上述玻璃A-玻璃D中任何之一所组成的每一种玻璃料，都使用平均颗粒直径为3μm并且基本上呈球形形状的铜粉末，和要将丙烯酸树脂溶解在松油醇中的有机介质，而且如果必要，还使用聚丙烯粉末用作不溶解于有机介质中的溶剂组分内并且平均颗粒直径为3-7μm的树脂粉末，以及使用氧化铜粉末，并制得导电糊。在作为金属粉末之铜粉末的颗粒表面上布置有无机组分的情况下，将铝用作无机组分，并且在覆氧化铝的铜粉末中，铝的覆盖量指定为相对于铜粉末和氧化铝总重量的1％重量。
(例1)
制得一种导电糊，它由82.0(重量)％覆氧化铝的铜粉末、4.5(重量)％的含有玻璃B的玻璃料和13.5(重量)％有机介质组成。
(例2)
制得一种导电糊，它由82.0(重量)％覆氧化铝的铜粉末、4.5(重量)％的含有玻璃C的玻璃料和13.5(重量)％有机介质组成。
(例3)
制得一种导电糊，它由76.0(重量)％覆氧化铝的铜粉末、4.0(重量)％的含有玻璃C的玻璃料、3.0(重量)％聚丙烯粉末和17.0(重量)％有机介质组成。
(例4)
制得一种导电糊，它由60.0(重量)％覆氧化铝的铜粉末、4.0(重量)％的含有玻璃C的玻璃料、5.0(重量)％聚丙烯粉末、14.0(重量)％氧化铜粉末和17.0(重量)％有机介质组成。
(比较例1)
制得一种导电糊，它由82.0(重量)％覆氧化铝的铜粉末、4.5(重量)％的含有玻璃A的玻璃料和13.5(重量)％有机介质组成。
(比较例2)
制得一种导电糊，它由82.0(重量)％覆氧化铝的铜粉末、4.5(重量)％的含有玻璃D的玻璃料和13.5(重量)％有机介质组成。
(比较例3)
制得一种导电糊，它由87.5(重量)％未覆盖无机组分的铜粉末和12.5(重量)％有机介质组成。
(比较例4)
制得一种导电糊，它由84.9(重量)％未覆盖无机组分的铜粉末、2.6(重量)％氧化铝粉末和12.5(重量)％有机介质组成。
(比较例5)
制得一种导电糊，它由82.0(重量)％未覆盖无机组分的铜粉末、4.5(重量)％的含有玻璃A的玻璃料和13.5(重量)％有机介质组成。
3.多层陶瓷基板
采用上述每种试样的导电糊用以形成通孔导体，而制成多层陶瓷基板。
这里，把含氧化钡、氧化硅、氧化铝和氧化硼作为主要成分并在1000℃下可被烧结的陶瓷材料用于构成陶瓷层。在烧制步骤，采用1000℃的烧结温度。另外，将氧化铝用作构成约束层的无机材料。
4.评价
评价如此制得的每一种多层陶瓷基板试样存在或不存在裂缝的发生以及突起量。它们的结果分别表示在表1中的“裂缝”栏和“突起量”栏中。关于“突起量”，确定每种多层陶瓷基板试样中的图2或4中所示通孔导体周缘部分(见图4)突起高度H的平均值。通过叠置10层片子，这种片子经过烧制后变为50μm，并在烧结之后沿轴向的长度为0.5mm，以此制得这种测定目标的通孔导体。
表1
    裂缝     突起量(μm)
    例1     无     24.5
    例2     无     7.76
    例3     无     -4.92
    例4     无     -17.04
    比较例1     无     43.3
    比较例2     存在     63.7
    比较例3     存在     108.5
    比较例4     存在     55.6
    比较例5     存在     76.7
有如表1中所示者，对于在本发明范围内的例1-4而言，没有出现裂缝，而突起量为30μm或更小，以致表现出较小的值。另一方面，对于在本发明范围之外的比较例1-5而言，突起量超过30μm，并且有些试样中出现裂缝。
特别是在例1-4中间进行比较时，由于例3和4含有聚丙烯粉末，这种粉末并不溶解到有机介质的溶剂组分中去，并且例4中还含有氧化铜粉末，而使例3和4中每一个的突起量表现为负值。
在使例1与比较例1比较时，区别在于例1中使用由玻璃B组成的玻璃料，而比较例1中使用由玻璃A组成的玻璃料。结果，在比较例1中，由于所用的玻璃A的软化倾向过度地走向低温一侧，所以，在烧结过程的早期阶段就开始导电糊的烧结收缩，这一时间与陶瓷层的烧结收缩时间不一致，结果，使得突起量增大。
在使例2与比较例2比较时，区别在于例2中使用由玻璃C组成的玻璃料，而比较例2中使用由玻璃D组成玻璃料。结果，在比较例2中，由于所用的玻璃D的软化倾向过度地走向高温一侧，所以，在烧结过程中未表现出导电糊的烧结收缩，结果，也使得突起量增大。
在比较例3中，由于导电糊中不含促使抑制烧结的材料，所以使突起量明显地增大。另外，由于没有加入玻璃料，所以没有包括能够保证通孔导体与陶瓷基板之间适当连接的材料，以致存在图4中所示的缝隙5。
在比较例4中，虽然表1中没有示出，但在部分导电糊中留有未烧结的部分。另外，有如比较例3中那样，由于没有包括能够保证通孔导体与陶瓷基板之间适当连接的材料，所以存在图4中所示的缝隙5。
在比较例5中，虽然表1中没有示出，但在导电糊烧结体的表面上形成玻璃盈余的部分，致使阻碍电镀膜层的沉积。
在上面的描述中，关于应用无收缩过程制作多层陶瓷基板说明了本发明。但还可将本发明的导电糊应用于并非基于无收缩过程的制作方法所制得的多层陶瓷基板。

Claims (6)

1.一种导电糊，用于形成布线导体，并在烧结多层陶瓷基板中各陶瓷层的烧制步骤中被共同烧制，所述多层陶瓷基板设置有多层叠置的陶瓷层和与各陶瓷层相关联设置的多个布线导体，所述导电糊包括：
金属粉末、玻璃料和有机介质；
其中，在金属粉末的颗粒界面上设置无机组分，这种组分在烧制步骤中能够烧结陶瓷层的烧结温度下不被烧结；并且，
所述玻璃料的软化点比所述烧结温度低150℃-300℃。
2.如权利要求1所述的导电糊，其中，所述烧结温度为800℃-1000℃，并且所述玻璃料的软化点为650℃-850℃。
3.如权利要求1所述的导电糊，其中，使玻璃料的粘滞性保持在log(η/Pa·s)＝4时的温度在800℃-950℃的范围内。
4.如权利要求1所述的导电糊，其中，相对于金属粉末和无机组分的总重量，所述无机组分的含量占0.5-8(重量)％。
5.一种多层陶瓷基板，它包含多层叠置的陶瓷层和与各陶瓷层相关联设置的各布线导体，其中，所述布线导体由权利要求1-4任一种导电糊烧结体组成。
6.如权利要求5所述的多层陶瓷基板，其中，所述布线导体包括贯穿特定陶瓷层设置通孔导体。
CN200480030069A 2003-11-14 2004-11-10 导电糊及多层陶瓷基板 Active CN100589680C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP384739/2003 2003-11-14
JP2003384739 2003-11-14

Publications (2)

Publication Number Publication Date
CN1868242A true CN1868242A (zh) 2006-11-22
CN100589680C CN100589680C (zh) 2010-02-10

Family

ID=34587334

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200480030069A Active CN100589680C (zh) 2003-11-14 2004-11-10 导电糊及多层陶瓷基板

Country Status (6)

Country Link
US (2) US7569162B2 (zh)
EP (1) EP1684559A4 (zh)
JP (2) JPWO2005048667A1 (zh)
KR (1) KR20060061380A (zh)
CN (1) CN100589680C (zh)
WO (1) WO2005048667A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101246871B (zh) * 2007-02-15 2010-09-01 Tdk株式会社 多层陶瓷衬底及其制造方法
CN102176434A (zh) * 2010-12-24 2011-09-07 苏州达方电子有限公司 气密陶瓷层结构与制造方法
CN103517577A (zh) * 2012-06-26 2014-01-15 位速科技股份有限公司 陶瓷封装基板的导电柱制造方法
CN109935437A (zh) * 2017-12-15 2019-06-25 株式会社村田制作所 层叠型电感器部件以及层叠型电感器部件的制造方法
CN110678434A (zh) * 2017-06-29 2020-01-10 株式会社Ｄｉｔ 多层陶瓷基板及其制造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100589680C (zh) * 2003-11-14 2010-02-10 株式会社村田制作所 导电糊及多层陶瓷基板
JP4934993B2 (ja) * 2005-05-25 2012-05-23 住友電気工業株式会社 導電性ペーストおよびそれを用いた配線基板
US8063315B2 (en) 2005-10-06 2011-11-22 Endicott Interconnect Technologies, Inc. Circuitized substrate with conductive paste, electrical assembly including said circuitized substrate and method of making said substrate
JP2007214427A (ja) * 2006-02-10 2007-08-23 Shinko Electric Ind Co Ltd 配線基板の製造方法
US7736544B2 (en) * 2007-04-26 2010-06-15 E. I. Du Pont De Nemours And Company Electrically conductive composition for via-holes
JP5133047B2 (ja) * 2007-12-28 2013-01-30 太陽誘電株式会社 電子部品の製造方法
JP5383363B2 (ja) * 2008-07-29 2014-01-08 京セラ株式会社 配線基板およびその製造方法
CN103039132B (zh) * 2010-07-29 2016-01-20 株式会社村田制作所 陶瓷多层基板及其制造方法
JP5606268B2 (ja) * 2010-10-27 2014-10-15 日本特殊陶業株式会社 多層配線基板の製造方法
EP2677726A4 (en) * 2011-02-15 2014-08-06 Nec Casio Mobile Comm Ltd PORTABLE ELECTRONIC DEVICE AND METHOD FOR PROTECTING THE PORTABLE ELECTRONIC DEVICE
ES2390427B1 (es) 2011-04-14 2013-07-04 Roca Sanitario, S. A. Composición de una pasta conductora eléctrica co-sinterizable a altas temperaturas y su integración en materiales cerámicos en base porcelana, gres, gres porcelánico o similares
JP5662361B2 (ja) * 2012-02-09 2015-01-28 京都エレックス株式会社 セラミック基板ヒータ用抵抗体ペーストおよびセラミック基板ヒータ
US8785784B1 (en) 2013-03-13 2014-07-22 Boulder Wind Power, Inc. Methods and apparatus for optimizing structural layout of multi-circuit laminated composite assembly
US8867322B1 (en) 2013-05-07 2014-10-21 WD Media, LLC Systems and methods for providing thermal barrier bilayers for heat assisted magnetic recording media
US9793775B2 (en) 2013-12-31 2017-10-17 Boulder Wind Power, Inc. Methods and apparatus for reducing machine winding circulating current losses
JP6801705B2 (ja) * 2016-03-11 2020-12-16 株式会社村田製作所 複合基板及び複合基板の製造方法
KR20180121508A (ko) * 2016-03-11 2018-11-07 엔지케이 인슐레이터 엘티디 접속 기판의 제조 방법
WO2017159055A1 (ja) * 2016-03-18 2017-09-21 株式会社村田製作所 導電性ペースト、導電パターンの形成方法、及びガラス物品
KR101860745B1 (ko) * 2016-04-18 2018-05-24 (주)창성 가소성수지를 적용한 내압착용 전극 페이스트 조성물 및 이를 이용한 칩부품 제조 방법
JP7332128B2 (ja) * 2019-01-10 2023-08-23 株式会社マテリアル・コンセプト 電子部品及びその製造方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2102026B (en) * 1981-06-05 1985-07-10 Matsushita Electric Ind Co Ltd Conductive pastes
US4381945A (en) * 1981-08-03 1983-05-03 E. I. Du Pont De Nemours And Company Thick film conductor compositions
US4594181A (en) * 1984-09-17 1986-06-10 E. I. Du Pont De Nemours And Company Metal oxide-coated copper powder
JPS6222868A (ja) * 1985-07-22 1987-01-31 Copal Co Ltd 導伝性組成物
JPS6355807A (ja) * 1986-08-27 1988-03-10 古河電気工業株式会社 導電性ペ−スト
US5298330A (en) * 1987-08-31 1994-03-29 Ferro Corporation Thick film paste compositions for use with an aluminum nitride substrate
US5126915A (en) * 1989-07-28 1992-06-30 E. I. Du Pont De Nemours And Company Metal oxide-coated electrically conductive powders and compositions thereof
US5283104A (en) * 1991-03-20 1994-02-01 International Business Machines Corporation Via paste compositions and use thereof to form conductive vias in circuitized ceramic substrates
US5312648A (en) * 1991-09-05 1994-05-17 Technalum Research, Inc. Method for coating particles using counter-rotating disks
JPH05217421A (ja) 1992-02-07 1993-08-27 Nippon Steel Corp メタライズ用組成物
JP3328783B2 (ja) * 1992-05-25 2002-09-30 ホソカワミクロン株式会社 複合粒子の製造方法、並びにその方法により得られた複合粒子
JPH06203626A (ja) * 1993-01-06 1994-07-22 Asahi Chem Ind Co Ltd 低温焼成可能な導電性ペースト
JP3420426B2 (ja) 1996-04-26 2003-06-23 京セラ株式会社 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板
JPH1051088A (ja) * 1996-05-28 1998-02-20 Ngk Spark Plug Co Ltd セラミック配線基板およびその製造方法
US5716552A (en) * 1996-06-24 1998-02-10 Delco Electronics Corp. Thick-film conductor compostions comprising silver or palladium particles coated with alumina or zirconia
JP3517062B2 (ja) 1996-09-20 2004-04-05 京セラ株式会社 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板
JP3642648B2 (ja) * 1997-01-30 2005-04-27 京セラ株式会社 回路基板
JP3756283B2 (ja) * 1997-03-31 2006-03-15 三ツ星ベルト株式会社 窒化アルミ基板用銅導体ペースト及び窒化アルミ基板
JP3419321B2 (ja) * 1998-09-24 2003-06-23 株式会社村田製作所 セラミック電子部品およびその製造方法
JP3656484B2 (ja) * 1999-03-03 2005-06-08 株式会社村田製作所 セラミック多層基板の製造方法
JP3981270B2 (ja) * 2000-01-28 2007-09-26 Ｔｄｋ株式会社 多層基板に内蔵された導体パターン及び導体パターンが内蔵された多層基板、並びに、多層基板の製造方法
TW507484B (en) * 2000-03-15 2002-10-21 Matsushita Electric Ind Co Ltd Method of manufacturing multi-layer ceramic circuit board and conductive paste used for the same
JP4121236B2 (ja) * 2000-03-29 2008-07-23 株式会社巴川製紙所 回路形成用荷電性粉末
JP3915387B2 (ja) * 2000-08-29 2007-05-16 昭栄化学工業株式会社 導体ペースト
JP2002076638A (ja) * 2000-08-31 2002-03-15 Kyocera Corp 低温焼成セラミック回路基板
JP2002198626A (ja) * 2000-12-27 2002-07-12 Kyocera Corp 低温焼成セラミック回路基板の製造方法
JP3564089B2 (ja) * 2001-01-24 2004-09-08 株式会社ノリタケカンパニーリミテド 導体ペースト及びその製造方法
US7157023B2 (en) * 2001-04-09 2007-01-02 E. I. Du Pont De Nemours And Company Conductor compositions and the use thereof
JP3734731B2 (ja) * 2001-09-06 2006-01-11 株式会社ノリタケカンパニーリミテド セラミック電子部品及びその製造方法
JP3743406B2 (ja) 2001-10-05 2006-02-08 株式会社村田製作所 導電性ペースト、積層セラミック電子部品の製造方法および積層セラミック電子部品
US6762369B2 (en) * 2001-10-29 2004-07-13 Matsushita Electric Industrial Co., Ltd. Multilayer ceramic substrate and method for manufacturing the same
JP2003179320A (ja) * 2001-12-11 2003-06-27 Kyocera Corp セラミック配線基板
JP3744439B2 (ja) * 2002-02-27 2006-02-08 株式会社村田製作所 導電性ペーストおよび積層セラミック電子部品
US7147804B2 (en) * 2003-01-24 2006-12-12 E. I. Du Pont De Nemours And Company Terminal electrode compositions for multilayer ceramic capacitors
US7030048B2 (en) * 2003-08-05 2006-04-18 E. I. Du Pont De Nemours And Company Thick film dielectric compositions for use on aluminum nitride substrates
CN100589680C (zh) * 2003-11-14 2010-02-10 株式会社村田制作所 导电糊及多层陶瓷基板

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101246871B (zh) * 2007-02-15 2010-09-01 Tdk株式会社 多层陶瓷衬底及其制造方法
CN102176434A (zh) * 2010-12-24 2011-09-07 苏州达方电子有限公司 气密陶瓷层结构与制造方法
CN103517577A (zh) * 2012-06-26 2014-01-15 位速科技股份有限公司 陶瓷封装基板的导电柱制造方法
CN110678434A (zh) * 2017-06-29 2020-01-10 株式会社Ｄｉｔ 多层陶瓷基板及其制造方法
CN110678434B (zh) * 2017-06-29 2022-06-14 株式会社Dit 多层陶瓷基板及其制造方法
US11419218B2 (en) 2017-06-29 2022-08-16 Dit Co., Ltd. Multilayered ceramic substrate and method for manufacturing same
CN109935437A (zh) * 2017-12-15 2019-06-25 株式会社村田制作所 层叠型电感器部件以及层叠型电感器部件的制造方法
CN109935437B (zh) * 2017-12-15 2021-08-10 株式会社村田制作所 层叠型电感器部件以及层叠型电感器部件的制造方法

Also Published As

Publication number Publication date
WO2005048667A1 (ja) 2005-05-26
US20070080329A1 (en) 2007-04-12
EP1684559A1 (en) 2006-07-26
JP2011023762A (ja) 2011-02-03
KR20060061380A (ko) 2006-06-07
JP5077418B2 (ja) 2012-11-21
US20090272566A1 (en) 2009-11-05
JPWO2005048667A1 (ja) 2007-11-29
CN100589680C (zh) 2010-02-10
EP1684559A4 (en) 2009-08-19
US7569162B2 (en) 2009-08-04

Similar Documents

Publication Publication Date Title
CN1868242A (zh) 导电糊及多层陶瓷基板
CN1183815C (zh) 玻璃陶瓷多层基板的制造方法
CN1913044A (zh) 用于ltcc电路和器件的厚膜导电组合物
CN1841598A (zh) 叠层陶瓷电子部件及其制造方法
CN1941233A (zh) 叠层型陶瓷电子部件的制造方法
CN1069617C (zh) 大陶瓷制品及其制造方法
CN1629992A (zh) 通过旋涂法制造层压陶瓷电容器的方法及层压陶瓷电容器
CN1674175A (zh) 层叠型电子部件及其制造方法
CN1755849A (zh) 陶瓷电子零件及其制造方法
CN1444240A (zh) 陶瓷电子元件及其制造方法
CN1535101A (zh) 转移板和使用它的布线板及其制造方法
CN1716459A (zh) 低温共烧陶瓷材料和使用该材料的多层配线板
CN1314059C (zh) 多层陶瓷电子元器件的制造方法
CN1887594A (zh) 具有假对称构形的低温共焙烧陶瓷结构的约束烧结方法
CN1799109A (zh) 内部电极用糊料及电子部件的制造方法
CN1198495C (zh) 多层陶瓷基板的制造方法
CN1171243C (zh) 导电浆料和采用该浆料的层压的陶瓷电子部件
CN1655652A (zh) 电热膜ptc发热器件的制造方法
CN1250664C (zh) 导电性胶以及叠层陶瓷电子部件
CN1291418C (zh) 导电糊及其生产方法
CN1921032A (zh) 水基流延法制备多层片式ZnO压敏电阻器的方法
CN1754233A (zh) 具有内部电极的电子部件的制造方法
CN1313641A (zh) 多层压电器件及其制造方法
CN1604247A (zh) 电介质陶瓷组合物以及电子部件
CN87100572A (zh) 陶瓷布线基片及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant