KR20050001343A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20050001343A
KR20050001343A KR1020040046353A KR20040046353A KR20050001343A KR 20050001343 A KR20050001343 A KR 20050001343A KR 1020040046353 A KR1020040046353 A KR 1020040046353A KR 20040046353 A KR20040046353 A KR 20040046353A KR 20050001343 A KR20050001343 A KR 20050001343A
Authority
KR
South Korea
Prior art keywords
current
layer
electrode
pixel
selection period
Prior art date
Application number
KR1020040046353A
Other languages
English (en)
Other versions
KR100698349B1 (ko
Inventor
다나카유키카즈
시라사키도모유키
Original Assignee
가시오게산키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가시오게산키 가부시키가이샤 filed Critical 가시오게산키 가부시키가이샤
Publication of KR20050001343A publication Critical patent/KR20050001343A/ko
Application granted granted Critical
Publication of KR100698349B1 publication Critical patent/KR100698349B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/824—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80522—Cathodes combined with auxiliary electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/852—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/876—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 유기EL소자의 전극의 전압을 면내에서 한결같이 할 수 있도록 하는 표시장치에 관한 것으로서,
기판상에 배열된 복수의 화소전극과, 각각의 상기 화소전극상에 형성된 EL층과, 상기 EL층상에 형성된 대향전극과, 상기 복수의 화소전극간에 겹치도록 하여 상기 대향전극과 접속된 보조전극을 구비하고 있는 것을 특징으로 한다.

Description

표시장치{DISPLAY APPARATUS}
본 발명은 발광소자가 기판상에 배열되어 이루어지는 표시장치에 관한 것이다.
Electroluminescent소자(유기EL소자라 약칭한다)는 유리기판상에 제 1 전극, EL층, 제 2 전극의 차례로 적층한 적층구조로 되어 있으며, 제 1 전극과 제 2 전극의 사이에 전압이 인가되면 EL층에 정공 및 전자가 주입되고, EL층에서 전계발광한다. 일본 공개특허공보평6-151063호에 기재되어 있는 바와 같이, EL층에서 발한 표시광은 제 1 전극을 통하여 EL층이 적층된 유리기판으로부터 외부로 출사하게 되어 있다.
복수의 유기EL소자를 화소로서 매트릭스상으로 기판상에 배열함으로써 표시장치가 제공된다. 표시장치는 주로 액티브매트릭스구동방식과 패시브구동방식(단순매트릭스구동방식)의 2종류로 분류되는데, 액티브매트릭스구동방식의 표시장치는 유기EL소자에 인가되는 단위시간당의 인가전압이 낮기 때문에 유기EL소자로의 전압부담을 경감하여 장수명화할 수 있는 등의 우위성을 갖고 있다.
액티브매트릭스구동방식의 표시장치에서는 각 화소에 스위칭소자로서의 화소트랜지스터가 설치되어 있으며, 화소트랜지스터에 의하여 선택적으로 유기EL소자를 발광시킨다. 액티브매트릭스구동방식의 표시장치를 제조할 때에는 유기EL소자를 매트릭스상으로 패터닝형성하기 전에 트랜지스터를 기판상에 형성하는데, 이것은 트랜지스터를 형성할 때의 온도가 유기EL소자의 내열온도를 넘어 버리기 때문이다.
화소마다 트랜지스터가 형성되어 있기 때문에 복수의 유기EL소자를 매트릭스상으로 형성할 때에 트랜지스터에 접속하는 하층측의 제 1 전극을 유기EL소자마다독립하여 매트릭스상으로 형성한다. 한편 제 2 전극은 모든 유기EL소자에 공통한 공통전극으로서 표시부(7) 일면에 성막한다. 표시장치의 각 화소의 발광영역은 제 1 전극과 제 2 전극이 교차하는 영역으로 되는데, 액티브매트릭스구동방식의 표시장치에서는 제 1 전극을 포토리소그래피로 패터닝하는 것이 가능하기 때문에 포토리소그래피보다 해상도가 내려가는 메탈마스크로 제 2 전극을 패터닝하는 패시브구동방식의 표시장치와 비교하여 고세밀의 화소로 할 수 있다.
그런데 EL층으로부터의 빛을 유리기판을 통하여 출사하는 경우 유리기판에 입사된 빛이 유리기판의 굴절률과 두께 때문에 유리기판내에서 난반사하거나 흡수되어 버려서 EL층내에서 발광한 빛의 유리기판내에서의 손실이 크다는 문제가 발생했다. 여기에서 제 2 전극을 투명하게 하여 EL층으로부터의 빛을 유리기판을 통하지 않고 제 2 전극을 출사시키는 것도 생각된다. 그러나 투명전극으로서 이용되는 금속산화물은 일반적으로 고저항이기 때문에 불투명한 금속과 비교하여 전류를 흘리기 어렵고, 만일 제 2 전극을 각 화소의 공통전극으로서 단일하게 형성하면 제 2 전극에 있어서, 전원에 가까운 부분에서는 밝지만, 전원으로부터 먼 부분에서는 어두워진다는 식으로 면내의 발광강도가 한결같이 되지 않는다. 이 때문에 충분한 시트저항을 얻기 위해서는 제 2 전극의 막두께를 두껍게 하지 않으면 안되는데, 막두께를 두껍게 하면 제 2 전극에서의 투과율이 낮아져 버리고 있었다.
본 발명의 표시장치는, 기판상에 배열된 복수의 화소전극과, 각각의 상기 화소전극상에 형성된 EL층과, 상기 EL층상에 형성된 대향전극과, 상기 복수의 화소전극간에 겹치도록 하여 상기 대향전극과 접속된 보조전극을 갖는다.
본 발명에서는 대향전극을 투명하게 하여 표시장치가 EL층으로부터의 빛을 대향전극을 통해서 출사하는 구조로 하기 위해 대향전극에 비교적 저항률이 높은 재료를 적용했다고 해도 보조전극이 대향전극과 접속되고, 또한 복수의 화소전극간에 겹치도록 형성되어 있기 때문에 대향전극면상에서의 빛의 출사율을 내리는 일 없이 보조전극 및 대향전극 전체에서 시트저항을 내리는 것이 가능하게 되어 대향전극으로부터 EL층으로의 전류밀도의 흐트러짐을 개선할 수 있다. 따라서 대향전극을 흐르는 전류의 전류값이 대략 일정하게 되고, 동일화소내에서의 발광이 균일화되기 때문에 EL층의 일부만에 강한 전계가 걸리지 않아서 EL층의 전압부담이 경감되어 장수명화가 가능하게 된다. 또 일반의 EL패널의 구조에서는 대향전극을 보다 많은 화소에 공통된 공통전극으로 하고, 투명하게 하기 위해 예를 들면 ITO와 같은 고저항의 금속산화물로 한 경우 대향전극에 전압을 공급하는 배선 부근의 대향전극부분에 대하여 이 배선으로부터 떨어진 위치의 대향전극부분에서는 전압값이 달라 버린다. 즉 배선으로부터 멀어지는 부위에 따라서 전압값이 감쇠해 버려서 면내의 복수의 화소에서 발광휘도가 불균일해져 버릴 염려가 있었다. 이것은 대향전극의 면적이 증대함에 따라서 현저해지는데, 본 발명에서는 화소단위의 면적레벨에 보조전극을 둘러치는 것이 가능하기 때문에 배선과 화소의 상대적인 위치에 따라서 인가전압 또는 흐르는 전류의 전류값이 흐트러지는 것을 억제할 수 있으며, 만일 모든 화소전극 및 대향전극간에 서로 같은 전위의 신호를 출력한 경우에도 어느 EL층의 발광강도도 대략 동등해져서 면내의 발광강도를 한결같이 할 수 있다.
또 대향전극을 보다 박막화하는 것이 가능하기 때문에 EL층을 발한 빛이 대향전극에서의 투과율을 향상시킨다. 또한 보조전극이 화소전극과 화소전극의 사이에, 즉 어떤 화소의 EL층과 그 화소에 인접하는 화소의 EL층의 사이에 배치되어 있기 때문에 개구율의 감소를 최소한으로 억제할 수 있다.
상기 대향전극이 광투과성을 갖고, 상기 보조전극이 차광성을 가지면 EL층에서 발한 빛은 대향전극으로부터 외부로 출사한다. 일반적으로 광투과성 전극재료는 저항률이 높기 때문에 보조전극에 의한 시트저항의 저감이 보다 효과적으로 된다. 또 보조전극이 차광성을 갖기 때문에 보조전극이 화소간의 차광막으로서 기능하고, 콘트래스트 및 색순도의 저하 및 화소간(EL층간)의 누설광을 방지할 수 있다. 또한 EL층으로부터 보조전극까지의 사이에 개재하는 층이 대향전극뿐이며, 보조전극이 EL층에 가깝기 때문에 EL층에서 빛이 방사상으로 발해도 보조전극에 의한 콘트래스트비 저하, 색순도 저하 및 누설광의 방지효율이 매우 좋아서 빛이 대향전극으로부터 외부로 효율 좋게 출사한다.
상기 보조전극에 겹치도록 하여 상기 보조전극상에 형성된 차광성 마스크를 추가로 구비하면 콘트래스트 및 색순도의 저하의 방지 및 화소간(EL층간)의 누설광을 방지할 수 있다.
그리고 보조전극이 복수의 화소전극간의 영역 전체에 겹치도록 메시상으로 형성되어 있으면 대향전극의 전압을 면내에서 보다 한결같이 할 수 있다.
상기 EL층의 발광의 적어도 일부의 빛을 공진하는 공진기를 추가로 구비하는 것으로 EL층의 빛 중 소정의 색의 파장역의 출사율을 향상할 수 있기 때문에 색순도를 높게 할 수 있다.
상기 공진기는 상기 화소전극의 아래에 배치된 반(半)반사층과, 상기 반반사층과 접하도록 상기 반반사층의 아래에 형성된 투명층과, 상기 투명층과 접하도록 상기 투명층의 아래에 형성된 반사층을 구비하고, 광투과율이 상기 투명층, 상기 반반사층, 상기 반사층의 차례로 높으며, 광반사율이 상기 반사층, 상기 반반사층, 상기 투명층의 차례로 높고, 상기 화소전극이 투명하면 외부로부터 투명층내에 진입한 외광 중 파장이 투명층의 광학적 막두께의 1/2의 정수배가 아닌 성분은 반사를 반복하는 동안에 간섭을 일으켜도 공진기의 밖으로 출사되기 어렵기 때문에 표시장치로부터 반사하는 일이 거의 없다. 이 때문에 외광에 의한 번쩍임을 억제하고, 표시장치가 밝은 환경하에 있어도 콘트래스트비의 저하를 억제할 수 있어서 사용자에 있어서 보기 쉬운 표시장치를 제공할 수 있다.
상기 화소전극과 접하도록 상기 화소전극의 아래에 형성된 투명층과, 상기 투명층과 접하도록 상기 투명층의 아래에 형성된 반사층을 추가로 구비하고, 광투과율이 상기 투명층, 상기 화소전극, 상기 반사층의 차례로 높으며, 광반사율이 상기 반사층, 상기 화소전극, 상기 투명층의 차례로 높으면 화소전극이 공진기의 일부로서 구성하는 것으로 적은 구성으로 외광의 반사를 억제할 수 있다.
또 본 발명의 다른 표시장치는, 기판상에 배열된 복수의 화소전극과, 상기 화소전극에 접속하도록 해당 화소전극의 주위에 설치되고, 또한 해당 화소전극에 인접하는 화소전극과 이간한 보조전극과, 각각의 상기 화소전극상에 형성된 EL층과, 상기 EL층상에 형성된 대향전극을 갖는다.
본 발명에서는 보조전극 및 화소전극의 조합에 의해 시트저항을 내릴 수 있으며, 이 때문에 저전압으로 효율 좋게 EL층을 발광할 수 있다. 또한 보조전극이 화소전극과 화소전극의 사이에, 즉 어떤 화소의 EL층과 그 화소에 인접하는 화소의 EL층의 사이에 배치되어 있기 때문에 개구율의 감소를 최소한으로 억제할 수 있다.
그리고 본 발명의 또다른 표시장치는, 기판상에 배열된 복수의 화소전극과, 각각의 상기 화소전극상에 형성된 EL층과, 상기 EL층상에 형성된 대향전극과, 상기 복수의 화소전극간에 겹치도록 하여 상기 대향전극과 접속된 보조전극과, 전류선과, 선택기간 중에 상기 전류선에 소정의 전류값의 기억전류를 흘리고, 비선택기간 중에 상기 전류선에 전류를 흘리는 것을 정지하는 스위치회로와, 상기 선택기간 중에 상기 전류선을 통하여 흐르는 상기 기억전류의 전류값에 따른 전류데이터를 기억하고, 상기 선택기간 중에 기억된 상기 전류데이터에 따라서 상기 기억전류와 실질적으로 동등한 전류값의 표시전류를 상기 비선택기간 중에 상기 화소전극을 통하여 상기 EL층에 공급하는 복수의 전류기억회로를 갖는다.
이와 같은 기억전류와 같이 신호의 전류값에 따라서 표시휘도를 계조제어하는 경우이어도 보조전극이 대향전극과 조합됨으로써 시트저항을 저감할 수 있다. 또한 보조전극이 화소전극과 화소전극의 사이에, 즉 어떤 화소의 EL층과 그 화소에 인접하는 화소의 EL층의 사이에 배치되어 있기 때문에 개구율의 감소를 최소한으로 억제할 수 있다.
도 1은 본 발명을 적용한 표시장치를 나타낸 평면도.
도 2는 표시장치의 표시부에 있어서의 유기EL소자의 대향투명전극과 보조전극층을 나타내는 평면도.
도 3은 화소(Pi, j)에 있어서의 화소구동회로(Di, j)의 평면도.
도 4는 도 3의 (Ⅳ)-(Ⅳ)선을 따라서 두께방향으로 절단했을 때의 단면도.
도 5는 도 3의 (Ⅴ)-(Ⅴ)선을 따라서 두께방향으로 절단했을 때의 단면도.
도 6은 도 3의 (Ⅵ)-(Ⅵ)선을 따라서 두께방향으로 절단했을 때의 단면도.
도 7A는 상기 표시장치를 제조하기 위한 1공정을 나타낸 도면.
도 7B는 도 7A의 선(Ⅶ)-(Ⅶ)에 있어서의 단면도.
도 8A는 도 7A의 이어지는 공정을 나타낸 도면.
도 8B는 도 8A의 선(Ⅷ)-(Ⅷ)에 있어서의 단면도.
도 9A는 도 8A의 이어지는 공정을 나타낸 도면.
도 9B는 도 9A의 선(Ⅸ)-(Ⅸ)에 있어서의 단면도.
도 10A는 도 9A의 이어지는 공정을 나타낸 도면.
도 10B는 도 10A의 선(Ⅹ)-(Ⅹ)에 있어서의 단면도.
도 11A는 도 10A의 이어지는 공정을 나타낸 도면.
도 11B는 도 11A의 선(ⅩⅠ)-(ⅩⅠ)에 있어서의 단면도.
도 12A는 도 11A의 이어지는 공정을 나타낸 도면.
도 12B는 도 12A의 선(ⅩⅡ)-(ⅩⅡ)에 있어서의 단면도.
도 13A는 도 12A의 이어지는 공정을 나타낸 도면.
도 13B는 도 13A의 선(ⅩⅢ)-(ⅩⅢ)에 있어서의 단면도.
도 14A는 도 13A의 이어지는 공정을 나타낸 도면.
도 14B는 도 13A의 선(ⅩⅣ)-(ⅩⅣ)에 있어서의 단면도.
도 15A는 도 14A의 이어지는 공정을 나타낸 도면.
도 15B는 도 15A의 선(ⅩⅤ)-(ⅩⅤ)에 있어서의 단면도.
도 16은 변형예 1로서 본 발명을 적용한 다른 표시장치를 도 3의 (Ⅳ)-(Ⅳ)선을 따라서 두께방향으로 절단했을 때의 단면도.
도 17은 변형예 2로서 본 발명을 적용한 다른 표시장치를 도 3의 (Ⅳ)-(Ⅳ)선을 따라서 두께방향으로 절단했을 때의 단면도.
도 18은 변형예 3으로서 본 발명을 적용한 다른 표시장치의 표시부에 있어서의 유기EL소자의 대향투명전극과 보조전극층을 나타내는 평면도.
도 19는 변형예 4로서 본 발명을 적용한 다른 표시장치의 표시부에 있어서의 유기EL소자의 대향투명전극과 보조전극층을 나타내는 평면도.
도 20은 변형예 5로서 본 발명을 적용한 다른 표시장치의 표시부에 있어서의 유기EL소자의 대향투명전극과 보조전극층을 나타내는 평면도.
도 21은 변형예 6으로서 본 발명을 적용한 다른 표시장치를 도 3의 (Ⅳ)-(Ⅳ)선을 따라서 두께방향으로 절단했을 때의 단면도.
도 22는 선택기간의 구동원리가 나타내어진 표시장치의 화소의 등가회로도.
도 23은 선택기간의 구동원리가 나타내어진 표시장치의 화소의 등가회로도.
도 24는 표시장치의 발광소자에 직렬로 접속된 n채널형의 MOSFET에 흐르는 전류와, 해당 MOSFET에 인가되는 전압의 관계가 나타내어진 도면.
도 25는 구동회로의 동작이 나타내어진 타이밍챠트이다.
※도면의 주요부분에 대한 부호의 설명
2: 표시패널 3: 선택주사드라이버
4: 전압전원드라이버 5: 데이터드라이버
6: 컨트롤러 8: 제 1 트랜지스터
9: 제 2 트랜지스터 10: 제 3 트랜지스터
12: 기판 13: 대향투명전극
14: 발액성 막 15: EL층
16: 화소전극 17: 커패시터
19: 광학간섭층 24: 반도체막
42: 보조전극층
이하에 도면을 이용하여 본 발명의 구체적인 형태에 대해서 설명한다. 다만발명의 범위를 도시예에 한정하는 것은 아니다. 또 이하의 설명에 있어서, 『평면에서 보아』란 『표시면에 대하여 수직인 방향에서 보아』라는 의미이다.
도 1은 본 발명이 적용된 표시장치의 구체적인 구성이 나타내어진 블록도이다. 도 1에 나타내는 바와 같이, 표시장치(1)는 기본구성으로서 액티브매트릭스형의 표시패널(2)과, 발광디스플레이(1) 전체를 제어하는 컨트롤러(6)를 구비하고, 이른바 액티브매트릭스구동방식의 표시장치이다. 표시패널(2)은 붕규산유리, 석영유리, 그 밖의 유리 등이라는 후술하는 트랜지스터의 제조프로세스 속의 온도에 내성이 있는 기판(12)(도 4에 도시)과, 기판(12)상에 설치되어 복수의 화소를 구비하는 동시에, 컨트롤러(6)로부터의 화상데이터에 따른 화상을 표시하도록 발광하는 표시부(7)와, 기판(12)상에 설치되는 동시에, 표시부(7)의 각 화소를 구동하기 위한 선택주사드라이버(3), 전압전원드라이버(4) 및 데이터드라이버(5)를 구비한다. 선택주사드라이버(3), 전압전원드라이버(4) 및 데이터드라이버(5)는 각각 컨트롤러(6)로부터의 제어신호군(Øs, Øe, Ød)과 데이터입력 가능하게 접속되어 있다. 기판(12)상에 여러 가지의 배선이나 소자가 설치되고, 표시패널(2)이 구성된다. 기판(12)은 반드시 가시광의 투과율이 높지 않아도 좋다.
표시패널(2)에 있어서는, m개의 선택주사선(X1, X2, …, Xm)이 행방향을 따라서 서로 평행하게 배열되어 기판(12)상에 형성되어 있다. 또한 같은 m개의 전압전원주사선(Z1, Z2, …, Zm)이 각각 선택주사선(X1, X2, …, Xm)에 대하여 세트로 되도록 번갈아 배열되도록 기판(12)상에 행방향을 따라서 형성되어 있다. 전압전원주사선(Z1, Z2, …, Zm)은 선택주사선(X1, X2, …, Xm)과 서로 전기적으로 절연되어 있다. 그리고 전류선(Y1, Y2, …, Yn)이 행방향과 직교하는 열방향을 따라서 기판(12)상에 형성되어 있다. 또한 선택주사선(X1, X2, …, Xm) 및 전압전원주사선(Z1, Z2, …, Zm)은 동일도전막을 패터닝함으로써 일괄하여 형성할 수 있다. 그리고 선택주사선(X1, X2, …, Xm) 및 전압전원주사선(Z1, Z2, …, Zm)과 교차하도록 전류선(Y1, Y2, …, Yn)이 설치되어 있는데, 전류선(Y1, Y2, …, Yn)에 대하여 선택주사선(X1, X2, …, Xm) 및 전압전원주사선(Z1, Z2, …, Zm)은 후술하는 게이트절연막(23)이나 반도체막(24) 등에 의하여 절연되어 있다.
복수의 유기EL소자가 매트릭스상으로 기판(12)상에 배열되어 있으며, 전류선(Y1, Y2, …, Yn)과 선택주사선(X1, X2, …, Xm)에 둘러싸이는 각 영역에 1개의 유기EL소자가 설치되어 있다. 그리고 1개의 유기EL소자에 소정의 전류를 흘리기 위한 구동회로가 그 유기EL소자의 주위에 설치되어 있다. 1개의 유기EL소자와 그에 대응하여 설치된 구동회로가 표시패널(2)의 1화소에 대응한다. 즉 (m×n)개의 화소에 각각 1개의 유기EL소자가 설치되어 있다.
이하 표시패널(2)에 대하여 상세하게 설명한다.
표시패널(2)내의 표시부(7)에는 복수의 화소(P1. 1∼Pm, n)(m≥1, n≥2)가 매트릭스상으로 설치되어 있다. i행 j열째의 화소(Pi. j)(1≤i≤m, 1≤j≤n)에는 i행 j열째의 유기EL소자(Ei. j)와 유기EL소자(Ei, j)를 구동하는 i행 j열째의 화소구동회로(Di. j)가 형성되어 있다. 화소구동회로(Di, j)는 커패시터(17) 및 각각 n채널비정질실리콘박막트랜지스터인 제 1 트랜지스터(8), 제 2 트랜지스터(9), 제 3 트랜지스터(10)를 구비하고 있다.
화소구동회로(Di. j)의 제 1 트랜지스터(8)는 그 게이트전극(8G)이 i행째의 선택주사선(Xi)에 접속되고, 그 드레인전극(8D)이 i행째의 전압전원주사선(Z1)에 접속되며, 그 소스전극(8S)이 제 3 트랜지스터(10)의 게이트전극(10G)에 접속되어 있는 동시에, 커패시터(17)의 한쪽의 극에 접속되어 있다.
화소구동회로(Di. j)의 제 2 트랜지스터(9)는 그 게이트전극(9G)이 i행째의 선택주사선(Xi)에 접속되고, 그 드레인전극(9D)이 제 3 트랜지스터(10)의 소스전극(10S)에 접속되어 있는 동시에, 커패시터(17)의 다른쪽의 극에 접속되고, 그 소스전극(9S)이 j열째의 전류선(Yj)에 접속되어 있다.
화소구동회로(Di. j)의 제 3 트랜지스터(10)는 그 게이트전극(10G)이 제 1 트랜지스터(8)의 소스전극(8S) 및 커패시터(17)의 한쪽의 극에 접속되고, 그 드레인전극(10D)이 전압전원주사선(Zi)에 접속되며, 그 소스전극(10S)이 유기EL소자(Ei. j)의 한쪽의 전극인 화소전극과 접속되어 있는 동시에, 커패시터(17)의 다른쪽의 전극에 접속되며, 또한 제 2 트랜지스터(9)의 드레인전극(9D)에 접속되어 있다.
커패시터(17)는 제 3 트랜지스터(10)의 게이트전극(10G) 및 소스전극(10S)간에 접속되어 게이트전극(10G)-소스전극(10S)간의 전위를 보존하는 기능을 갖고 있다.
유기EL소자(Ei. j)는 화소전극과 대향전극(13)의 사이에 유기EL층이 끼워진 구조이며, 화소전극은 제 3 트랜지스터(10)의 소스전극(10S)에 접속되고, 대향전극(13)에는 기준전위(Vss)가 인가되어 있다.
표시부(7)에서는 도 2에 나타내는 바와 같이, 복수의 화소(P1. 1∼Pm, n) 전역에 걸쳐서 각 유기EL소자(E1. 1∼Em, n)의 대향전극인 대향투명전극(13)이 형성되어 있다. 그리고 보조전극층(42)이 대향투명전극(13)에 접하도록 설치되어 있다. 보조전극층(42)은 대향투명전극(13)의 투명도전층(13b)보다 저항률이 낮은 도전성 재료를 갖고, 대향투명전극(13)과 합친 전극으로서의 시트저항을 저감하는 기능을 갖고 있다. 또 이와 같은 도전성 재료는 가시광에 대하여 불투명하기 때문에 보조전극층(42)은 각 화소마다 개구부(42a)가 형성되고, 각 개구부(42a)로 둘러싸인 영역에 후술하는 유기EL층(15) 및 그 양면에 각각 위치하는 화소전극(16) 및 대향투명전극(13)이 노출되어 있다. 따라서 보조전극층(42)은 유기EL소자(E1. 1∼Em, n)의 주위의 선택주사선(X1∼Xm), 전류선(Y1∼Yn) 및 전압전원주사선(Z1∼Zm)을 덮고 있다. 또 보조전극층(42)은 화소구동회로(D1, 1∼Dm, n)의 제 1 트랜지스터(8), 제 2 트랜지스터(9) 및 제 3 트랜지스터(10)의 각각의 소스전극, 드레인전극에서의 외광의 반사에 의한 번쩍임을 해소하기 위해 화소구동회로(Di, j)의 제 1 트랜지스터(8), 제 2 트랜지스터(9) 및 제 3 트랜지스터(10)를 덮고 있는 것이 바람직하다. 나아가서는 커패시터(17)가 외광에 의해 반사하는 것이면 마찬가지로 보조전극층(42)에 덮여져 있는 것이 바람직하다.
여기에서 화소(Pi, j)에 대하여 상세하게 설명한다. 도 3은 화소(Pi, j)에 있어서의 화소구동회로(Di, j)를 평면에서 본 개략도이고, 도 4는 도 3의 (Ⅳ)-(Ⅳ)선을 따라서 두께방향으로 절단했을 때의 단면도이며, 도 5는 도 3의 (Ⅴ)-(Ⅴ)선을 따라서 두께방향으로 절단했을 때의 단면도이고, 도 6은 도 3의 (Ⅵ)-(Ⅵ)선을 따라서 두께방향으로 절단했을 때의 단면도이다. 또한 도 3에서는 이해하기 쉽도록 후술하는 게이트절연막(23), 제 1 불순물반도체막(25), 제 2 불순물반도체막(26), 블록절연막(36), 대향투명전극(13) 등을 적어도 부분적으로 생략하고 있다.
기판(12)상에는 제 1 트랜지스터(8)의 게이트전극(8G), 제 2 트랜지스터(9)의 게이트전극(9G) 및 제 3 트랜지스터(10)의 게이트전극(10G)으로 되는 게이트전극층(22)이 소정의 패턴으로 형성되어 있다. 게이트전극층(22)은 선택주사선(X1, X2, …, Xm), 전압전원주사선(Z1, Z2, …, Zm)과 동일한 도전재료층을 일괄하여 패터닝해서 이루어지는 것이며, 또 크롬, 알루미, 동, 티탄, 텅스텐, 또는 이들의 적어도 일부에서 선택되는 합금 등으로부터 선택된 저저항의 재료를 갖는다.
게이트전극층(22)상에는 게이트전극층(22)을 양극산화한 양극산화막(31)이피복되어 있으며, 이 위로부터 표시부(7) 전체면을 덮도록 게이트절연막(23)이 설치되어 있다. 게이트절연막(23)은 질화실리콘 또는 산화실리콘 등의 투광성 및 절연성을 갖는 것으로 구성되어 있다. 또한 게이트절연막(23)은 선택주사선(X1, X2, …, Xm) 및 전압전원주사선(Z1, Z2, …, Zm)도 피복하고 있다.
제 1 트랜지스터(8), 제 2 트랜지스터(9) 및 제 3 트랜지스터(10)의 반도체막(24)은 각각 게이트절연막(23)을 통하여 각 게이트전극층(22)에 대향해서 위치하도록 형성되어 있다. 이 반도체막(24)은 가시광으로부터 적외선파장역에 걸쳐서 분광감도가 있는 진성 비정질실리콘을 갖는다. 각 반도체막(24)상에는 반도체막(24)의 표면을 에칭액으로부터 보호하는 질화실리콘으로 이루어지는 블로킹절연막(30)이 형성되어 있다. 각 블로킹절연막(30)의 한쪽의 측부 및 다른쪽의 측부에는 각각 제 1 불순물반도체막(25) 및 제 2 불순물반도체막(26)이 서로 떨어져서 형성되어 있다. 각 제 1 불순물반도체막(25)은 반도체막(24)의 한쪽의 측부 및 블로킹절연막(30)의 한쪽의 측부를 덮도록 하여 형성되고, 각 제 2 불순물반도체막(26)은 반도체막(24)의 다른쪽의 측부 및 블로킹절연막(30)의 다른쪽의 측부를 덮도록 하여 형성되어 있다. 제 1 불순물반도체막(25) 및 제 2 불순물반도체막(26)은 n형의 불순물이온이 도프된 비정질실리콘으로 이루어진다.
각 제 1 트랜지스터(8), 제 2 트랜지스터(9) 및 제 3 트랜지스터(10)의 제 1 불순물반도체막(25)상에는 드레인전극(8D), 드레인전극(9D) 및 드레인전극(10D)으로 되는 드레인전극층(27)이 형성되어 있으며, 각 제 1 트랜지스터(8), 제 2 트랜지스터(9) 및 제 3 트랜지스터(10)의 제 2 불순물반도체막(26)상에는 소스전극(8S), 소스전극(9S) 및 소스전극(10S)으로 되는 소스전극층(28)이 형성되어 있다. 드레인전극층(27) 및 소스전극층(28)은 전류선(Y1∼Yn)과 동일한 도전재료층을 일괄하여 패터닝해서 이루어지는 것이며, 또 크롬, 알루미, 동, 티탄, 텅스텐, 또는 이들의 적어도 일부에서 선택되는 합금 등으로부터 선택된 저저항의 재료를 갖고, 가시광의 투과를 차단하는 기능을 갖고 있다. 이에 따라 외부 또는 각 유기EL소자로부터의 빛이 반도체막(24), 제 1 불순물반도체막(25) 및 제 2 불순물반도체막(26)에 입사하는 것을 억제한다. 소스전극층(28) 및 드레인전극층(27)은 서로 이간함으로써 전기적으로 절연되어 있다.
제 1 트랜지스터(8), 제 2 트랜지스터(9), 제 3 트랜지스터(10)는 역스태거구조 이외에도 코플래너형이어도 좋으며, 또 적어도 어느 쪽인가가 p채널형 트랜지스터이어도 좋고, 또 비정질실리콘 이외에도 폴리실리콘 등의 트랜지스터이어도 좋다. 또한 각 제 1 트랜지스터(8), 제 2 트랜지스터(9), 제 3 트랜지스터(10)의 광악화를 방지하기 위해 기판(12)이 차광성이어도 좋다.
질화실리콘으로 이루어지는 보호절연막(29)은 제 1 트랜지스터(8), 제 2 트랜지스터(9), 제 3 트랜지스터(10), 커패시터(17), 선택주사선(X1, X2, …, Xm), 전류선(Y1, Y2, …, Yn), 전압전원주사선(Z1, Z2, …, Zm)을 덮도록 형성되어 있다.
이상과 같이 구성되는 제 3 트랜지스터(10)는 반도체막(24)을 채널영역으로 하는 MOS형의 전계효과트랜지스터이다. 제 1 트랜지스터(8) 및 제 2트랜지스터(9)는 상기한 제 3 트랜지스터(10)와 실질적으로 마찬가지의 구성이다. 또 커패시터(17)는 한쪽의 전극을 제 3 트랜지스터(10)의 게이트전극층(22)과 공통으로 하고 있으며, 다른쪽의 전극을 제 3 트랜지스터(10)의 소스전극층(28)과 공통으로 하고 있다. 커패시터(17)는 한쪽의 전극 및 다른쪽의 전극간에 형성된 게이트절연막(23)을 유전체로 하는 것으로, 제 3 트랜지스터(10)의 소스-드레인간을 흐르는 전류의 전류값에 따른 제 3 트랜지스터(10)의 게이트-소스간전위를 전하데이터로서 축적하는 커패시터로서 기능한다. 즉 커패시터(17)는 제 3 트랜지스터(10)의 게이트-소스간의 기생용량으로 되어 기입된 전하데이터를 기억하고, 그 후 제 3 트랜지스터(10)의 소스-드레인간에 소정의 전압이 인가되었을 때에 기입되었을 때와 동등한 전류값의 전류를 제 3 트랜지스터(10)의 소스-드레인간에 흘리도록 제 3 트랜지스터(10)의 게이트-소스간에 축적된 전하를 보존한다.
보호절연막(29)상은 폴리이미드 등으로 이루어지는 절연평탄화막(18)에 의하여 피복되어 있다. 절연평탄화막(18)은 기판(12)의 전체면에 성막된 평탄화막으로서 기능하고 있으며, 제 1 트랜지스터(8), 제 2 트랜지스터(9), 제 3 트랜지스터(10), ...상의 보호절연막(29)과, 기판(12)의 표면상의 보호절연막(29)의 사이에 발생한 단차가 이 절연평탄화막(18)에 의하여 해소되고, 절연평탄화막(18)의 표면은 대략 평탄한 면으로 되어 있다. 이 절연평탄화막(18)은 수지(예를 들면 메타크릴수지, 아크릴수지, 에폭시수지)로 이루어지는 것이다. 또한 제 1 트랜지스터(8), 제 2 트랜지스터(9), 제 3 트랜지스터(10), ...의 광악화를 방지하기 위해 예를 들면 카본블랙 등의 안료를 혼재시키도록 하여 절연평탄화막(18)을 차광성으로 해도 좋다.
절연평탄화막(18)상에는 표시부(7) 전체면에 광학간섭층(19)이 형성되어 있다. 광학간섭층(19)은 절연평탄화막(18)측으로부터 차례로 위쪽으로부터의 빛을 경면반사하는 반사층(19a), 소정의 두께 및 소정의 굴절률로 설정된 광투과성의 투명층(19b), 하프미러로서 기능하는 반반사층(19c)을 적층한 것이다. 가시광파장영역의 빛에 대해서의 반사율이 반사층(19a), 반반사층(19c), 투명층(19b)의 차례로 높아지도록, 또한 가시광파장영역의 빛에 대해서의 투과율이 투명층(19b), 반반사층(19c), 반사층(19a)의 차례로 높아지도록 광학간섭층(19)이 광학설계되어 있다. 반사층(19a)은 Ag, Pt, Cu, Sn 등의 금속 또는 합금으로 이루어지는 표면이 평활한 금속광택을 갖는 막이며, 투명층(19b)은 산화실리콘이나 산화티탄 등의 유전체이고, 단층이어도 좋지만, 다층쪽이 바람직하다. 또 이와 같은 광학간섭층(19)은 평면에서 보아 후술하는 적, 녹, 청색의 어느 쪽인가로 각각 발광하는 각 유기EL소자의 발광파장에 맞춘 광학적 막두께로 되도록 각 색의 화소군마다 또는 각 화소마다 독립된 복수매트릭스상으로 되어 배열되어 있어도 좋다. 또 광학간섭층(19)은 단층구조이어도 좋다.
또 각 제 3 트랜지스터(10)의 드레인전극층(27)은 게이트절연막(23) 및 양극산화막(31)에 설치된 복수의 콘택트홀(48)을 통하여 전압전원주사선(Z1, Z2, …, Zm)의 어느 쪽인가에 접속되어 있다.
각 제 1 트랜지스터(8)의 소스전극층(28) 및 제 3 트랜지스터(10)의 게이트전극층(22)은 게이트절연막(23) 및 양극산화막(31)에 설치된 복수의 콘택트홀(47)을 통하여 접속되어 있다.
광학간섭층(19)상에는 유기EL소자(E1, 1∼Em, n)가 형성되어 있다. 유기EL소자(E1, 1∼Em, n)는 각각 예를 들면 애노드전극으로서 기능하는 화소전극(16), 한계값 이상의 전류가 흐르면 전계발광하는 EL층(15), 예를 들면 캐소드전극으로서 기능하는 대향투명전극(13)의 차례로 적층한 적층구조로 되어 있다.
화소전극(16)은 절연평탄화막(18), 광학간섭층(19) 및 보호절연막(29)에 형성된 복수의 콘택트홀(49)을 통하여 제 3 트랜지스터(10)의 소스전극층(28)과 접속되어 있다.
이 중 화소전극(16)은 화소마다 전기적으로 분리하도록 서로 이간ㆍ독립하여 형성되고, 복수의 화소전극(16)이 평면에서 보아 매트릭스상으로 되어 배열되어 있다.
그리고 화소전극(16)의 주위의 광학간섭층(19)상에는 화소전극(16)의 둘레가장자리부(16a)의 일부와 겹치도록 액체를 튀기는 성질의 발액성 막(14)이 설치되어 있다. 발액성 막(14)은 화소전극(16)의 중앙부에 대응하는 위치가 개구하도록 개구부(14a)가 설치되고, 이 개구부(14a)내에 EL층(15)이 퇴적되어 있다. EL층(15)은 발광재료로 형성된 층이며, 화소전극(16)으로부터 주입된 캐리어(여기에서는 정공)와 대향투명전극(13)으로부터 주입된 캐리어(여기에서는 전자)를 재결합시킴으로써 발광하는 층이다. 또한 화소(P1, 1∼Pm, n)의 유기EL소자(E1, 1∼Em, n)의 각 EL층(15)은 적, 녹, 청색의 어느 쪽인가로 각각 발광하는 층이며, 각 색이 규칙적이 되도록 배열되어 있다. 동색을 발광하는 EL층(15)이 같은 열에 배열되도록 해도 좋고, 적, 녹, 청색의 EL층(15)이 델타배열로 되도록 해도 좋다.
화소전극(16)은 가시광에 대하여 투과성을 갖는 동시에 도전성을 갖고, 애노드로서 기능하는 한은 비교적 일함수가 높은 것이 바람직하다. 화소전극(16)은 예를 들면 산화인듐, 산화아연, 또는 산화주석, 또는 이들 중의 적어도 하나를 포함하는 혼합물(예를 들면 주석도프산화인듐(ITO), 아연도프산화인듐, 카드뮴-주석산화물(CTO))로 형성되어 있다. 또한 화소전극(16)을 하프미러로 함으로써 반반사층(19c)을 형성하지 않아도 좋은데, 이 경우에는 가시광파장영역의 빛에 대해서의 반사율이 반사층(19a), 화소전극(16), 투명층(19b)의 차례로 높고, 또한 가시광파장영역의 빛에 대해서의 투과율이 투명층(19b), 화소전극(16), 반사층(19a)의 차례로 높다. 이 경우에도 투명층(19b)의 광학적 막두께는 유기EL소자의 EL층(15)에서 발하는 빛의 주파장(피크파장)의 2분의 1의 정수배이다. 또 광학간섭층(19)을 형성하지 않는 경우에는 화소전극(16)이 투명하지 않아도 좋고, 가시광파장영역의 빛에 대하여 반사성을 갖는 것이 바람직하다.
EL층(15)에는 전계에 의하여 전자를 수송하는 전자수송성의 물질이 적절히 혼합되어 있어도 좋고, 전계에 의하여 정공을 수송하는 정공수송성의 물질이 적절히 혼합되어도 좋으며, 전자수송성의 물질 및 정공수송성의 물질이 적절히 혼합되어 있어도 좋다. 즉 EL층(15)은 화소전극(16)으로부터 정공수송층, 발광층, 전자수송층의 차례로 적층한 3층구조이어도 좋고, 정공수송층, 발광층의 차례로 적층한 2층구조이어도 좋으며, 발광층, 전자수송층의 차례로 적층한 2층구조이어도 좋고, 발광층으로 이루어지는 단층구조이어도 좋으며, 이들의 층구조에 있어서 적절한 층간에 전자 또는 정공의 주입층이 개재된 다층구조이어도 좋다. 또 EL층(15)을 구성한 층 전체가 유기화합물로 이루어지는 것이어도 좋고, EL층(15)을 구성한 층 전체가 무기화합물로 이루어지는 것이어도 좋으며, EL층(15)이 무기화합물로 이루어지는 층과 유기화합물로 이루어지는 층을 적층한 것이어도 좋다. 또한 EL층(15)을 구성한 층 전체가 무기화합물로 이루어지는 경우에는 유기EL소자가 무기유기EL소자이며, EL층(15)을 구성한 층에 유기화합물로 이루어지는 층이 있는 경우에는 유기EL소자가 형성된다.
EL층(15)이 저분자유기재료 또는 무기물로 이루어지는 경우 증착법, 스퍼터링법 등의 기상성장법에 의하여 EL층(15)을 형성할 수 있다. 한편 EL층(15)이 예를 들면 고분자유기재료로 이루어지는 경우 습식 성막법에 의하여 표시부(7)상에 성막된 고분자유기재료를 포함하는 유기화합물함유액은 발액성 막(14)의 표면과 반발하기 때문에 발액성 막(14)상에 형성되는 일은 없고, 각 화소(P1, 1∼Pm, n)에 대응하는 개구부(14a)내, 즉 각 화소전극(16)상에 선택적으로 성막할 수 있다. 유기화합물함유액이란, EL층(15)을 구성한 유기화합물 또는 그 전구체를 함유한 액이며, EL층(15)을 구성한 유기화합물 또는 그 전구체가 용질로서 용매에 녹은 용액이어도좋고, EL층(15)을 구성한 유기화합물 또는 그 전구체가 분산매에 분산한 분산액이어도 좋다.
또 EL층(15)의 발광층에는 발광재료가 함유되어 있다. 발광재료로서는, 고분자재료가 이용되게 된다. 고분자재료로서는, 폴리카르바졸계, 폴리파라페닐렌계, 폴리알릴렌비닐렌계, 폴리티오펜계, 폴리플루오렌계, 폴리실란계, 폴리아세틸렌계, 폴리아닐린계, 폴리피리딘계, 폴리피리딘비닐렌계, 폴리피롤계 재료를 들 수 있다. 또 고분자재료로서는, 상기 고분자재료(폴리머)를 형성하고 있는 모노머 또는 올리고머의 중합체 또는 공중합체, 모노머 또는 올리고머의 유도체의 중합체 또는 공중합체, 또는 옥사졸(옥산디아졸, 트리아졸, 디아졸) 또는 트리페닐아민골격을 갖는 모노머를 중합한 중합체 또는 공중합체를 들 수 있다. 또 이들 폴리머의 모노머로서는, 열, 압, UV, 전자선 등을 주는 것으로 상기의 화합물을 형성하는 모노머 및 프리커서폴리머를 포함하는 것이다. 또 이들 모노머간을 결합하는 비공액계 유닛을 도입해도 상관 없다.
이와 같은 고분자재료의 구체적인 것으로서는, 폴리플루오렌, 폴리비닐카르바졸, 폴리도데실티오펜, 폴리에틸렌디옥시티오펜, 폴리스틸렌설폰산분산체변성물, 폴리9, 9-디알킬플루오렌, 폴리(티에닐렌-9, 9-디알킬플루오렌), 폴리(2, 5-디알킬파라페닐렌-티에닐렌), (디알킬: R＝C1∼C20), 폴리파라페닐렌비닐렌, 폴리(2-메톡시-5-(2’-에틸-헥실록시)-파라페닐렌비닐렌), 폴리(2-메톡시-5-(2’-에틸-펜틸록시)-파라페닐렌비닐렌), 폴리(2, 5-디메틸-파라페닐렌비닐렌), 폴리(2, 5-티에닐렌비닐렌), 폴리(2, 5-디메톡시파라페닐렌비닐렌), 폴리(1, 4-파라페닐렌시아노비닐렌) 등을 들 수 있다.
또 고분자계 재료에 한정되는 것은 아니고, 저분자재료를 증착하여 성막시켜도 좋다. 또 저분자재료의 성질에 따라서는, 저분자재료를 용매에 녹인 상태로 도포하여 사용하는 것으로 해도 좋다. 또한 저분자재료를 도펀트로서 고분자폴리머 속에 분산시켜도 좋고, 저분자재료를 폴리머분산할 때의 폴리머로서는, 주지의 범용 폴리머를 포함하는 각종 폴리머를 상황에 따라서 사용할 수 있다.
여기에서는 EL층(15)은 습식 성막법에 의해 형성된 층이며, 도전성 고분자인 PEDOT(폴리티오펜) 및 도펀트인 PSS(폴리스틸렌설폰산)로 이루어지는 정공수송층(15a), 폴리플루오렌계 발광재료로 이루어지는 발광층(15b)의 차례로 적층한 2층구조이다. 또한 EL층(15)이 습식 성막법에 의해 형성되는 경우 액체에 대하여 융합해서 액체가 40° 이하의 접촉각으로 젖는 성질(이하 「친액성」이라 한다.)을 가진 친액성 막을 화소전극(16)상에 형성한 상태에서 유기화합물함유액을 그 친액성 막에 도포하는 것이 바람직하다.
광학간섭층(19)의 투명층(19b)의 광학적 막두께(층의 두께(d)×굴절률(n))는 EL층(15)에서 발하는 빛의 주파장(피크파장)의 2분의 1의 정수배이다. 이에 따라 광학간섭층(19)은 공진구조로 된다. 즉 EL층(15)에서 발한 빛, 특히 주파장 근처의 파장역의 빛이 광학간섭층(19)내에 진입하면, 이 중의 주파장의 빛이 반사층(19a)과 반반사층(19c)의 사이에서 반사를 반복하여 공진하고, 광학간섭층(19)으로부터 외부로 출사하는 빛의 강도가 강해진다. 한편 광학간섭층(19)내에 진입하는 외광 중 공진되는 주파장 이외의 빛이 반사층(19a)과반반사층(19c)의 사이에서 반사하고 있는 동안에 간섭해도 위상이 투명층(19b)의 광학적 막두께에 의한 광로길이와 일치하지 않아서 이윽고 감쇠되기 때문에 별로 광학간섭층(19)의 밖으로 출사하는 일은 없다. 따라서 광학간섭층(19)은 EL층(15)에서 발하는 빛을 증폭하여 비교적 넓은 파장역의 빛을 보다 좁은 파장역으로서 출사시키기 때문에 각 색의 색순도를 향상할 수 있다. 덧붙여서 외광의 내부반사에 의한 번쩍임을 억제할 수 있기 때문에 보다 어두운 표시 또는 흑표시가 가능하게 되어 콘트래스트비를 향상할 수 있다. 또한 투명층(19b)의 광학적 막두께는 각 화소의 발광색의 파장역에 따라서 다른 것이 바람직하고, 각 화소의 발광색이 각각 R(적), 적보다 파장이 짧은 G(녹), 녹보다 파장이 짧은 B(청)이면 화소(R)의 투명층(19b)의 광학적 막두께＞화소(G)의 투명층(19b)의 광학적 막두께＞화소(B)의 투명층(19b)의 광학적 막두께로 설정된다.
각 EL층(15)의 주위의 광학간섭층(19)상에는 액체를 튀겨서 액체가 50° 이상의 접촉각으로 젖는 성질(이하 「발액성」이라 한다.)을 가진 발액성 막(14)(예를 들면 불소수지막, 반응성 실리콘막)이 형성되어 있다. 평면에서 보아 발액성 막(14)이 EL층(15)간에 메시상으로 형성되는 것으로 발액성 막(14)에 의하여 위요(圍繞)된 복수의 위요영역이 매트릭스상으로 배열되고, 위요영역내에 EL층(15)이 형성되어 있다. 도 4에 나타내는 바와 같이, 발액성 막(14)의 일부는 화소전극(16)의 외부가장자리의 일부에 겹쳐 있어도 좋지만, 겹쳐 있지 않아도 좋다. 특히 EL층(15)은 매우 얇게 성막되기 때문에 EL층(15)을 습식 성막법에 의해 형성한 경우에 이웃의 화소에 일방적으로 유기화합물함유액이 흘러 버리면 EL층(15)의 두께가얇아지는 화소가 생기고, 화소전극(16)과 대향투명전극(13)에서 쇼트되어 버릴 염려가 있는데, 발액성 막(14)이 인접하는 화소전극(16)간을 구획하기 때문에 인접하는 화소에 유입되는 것을 방지할 수 있고, 나아가서는 인접하는 화소가 서로 다른 색으로 발광하는 서로 다른 재료이었던 경우 인접하는 화소의 유기화합물함유액이 섞이는 것으로 각 화소에서의 발광색의 순도가 저하하는 것도 방지할 수 있다. 또한 발액성 막(14)은 각 화소마다 유기화합물함유액을 저장하는 댐으로서 발액성을 나타내지 않는 수지 등의 재료층을 이용하고, 이 재료층의 노출된 표면에 발액성을 나타내는 층을 피막한 구조이어도 좋다. 또 EL층(15)을 기상성장법에 의해 형성하는 경우에는 발액성 막(14)을 설치하지 않아도 좋다.
대향투명전극(13)은 모든 화소(P1, 1∼Pm, n)의 유기EL소자((E1, 1∼Em, n)의 한쪽의 공통전극으로서 형성되어 평면에서 보아 표시부(7)의 대략 전역에 형성되고, EL층(15)측으로부터 전자주입층(13a), 투명도전층(13b)의 차례로 적층한 적층구조이다. 전자주입층(13a)은 빛을 투과할 정도로 매우 얇게 형성되어 있으며, 비교적 일함수가 낮은 재료(예를 들면 마그네슘, 칼슘, 리튬, 바륨, 또는 희토류로 이루어지는 단체(單體)금속 또는 이들 단체를 적어도 1종류를 포함하는 합금)로 이루어지는 것으로, 그 두께는 가시광파장역보다도 얇고, 10∼200㎚이다. 투명도전층(13b)은 가시광에 대하여 투과성을 갖는 동시에 도전성을 갖고, 예를 들면 산화인듐, 산화아연, 또는 산화주석, 또는 이들 중의 적어도 하나를 포함하는 혼합물(예를 들면 주석도프산화인듐(ITO), 아연도프산화인듐, 카드뮴-주석산화물(CTO))로 형성되어있다. 이와 같은 재료의 저항률은 100×10－6Ω㎝∼1000×10－6Ω㎝ 정도이다. 또 대향투명전극(13)의 빛의 투과율을 높이기 위해 투명도전층(13b)을 얇게 형성하는 것이 바람직하고, 그 막두께는 50∼1000㎚이다. 이와 같이 대향투명전극(13)은 EL층(15)의 발광파장역의 적어도 일부를 투과하는 것으로, 표시장치(1)는 대향투명전극(1)측으로부터 EL층(15)의 빛을 출사하는, 이른바 톱에미션구조이다.
대향투명전극(13)은 2 이상의 복수로 분할된 전극이어도 좋고, 또 열방향에 인접하는 화소에 공통으로 접속되는 스트라이프형상의 복수의 전극이어도 좋고, 행방향에 인접하는 화소에 공통으로 접속되는 스트라이프형상의 복수의 전극이어도 좋다. 그리고 대향투명전극(13)상에는 각 EL층(15)이 성막된 영역에 대략 대응하도록 복수의 절연보호층(41)이 형성되어 있다. 복수의 절연보호층(41)은 평면에서 보아 EL층(15)과 마찬가지로 화소마다 독립된 매트릭스상으로 배열되어 있다. 절연보호층(41)은 광투과성을 갖고, 예를 들면 산화실리콘(SiO2) 및 질화실리콘(SiN) 등의 무기규소화물 또는 폴리이미드 등의 유기수지로 형성되어 있다.
또한 표시부(7)내에 있어서의 절연보호층(41)의 둘레가장자리부(41a, 41a)간에 위치하는 비표시영역에는 도전성의 보조전극층(42)이 형성되어 있으며, 절연보호층(41, 41)의 사이에 있어서 보조전극층(42)이 투명도전층(13b)에 직접 접해 있다. 보조전극층(42)은 평면에서 보아 복수의 화소전극(16, 16)끼리의 사이의 영역 전체에 겹치도록 메시상으로 형성되어 있으며, 보조전극층(42)의 개구부(42a)에 의하여 둘러싸인 영역에 절연보호층(41), EL층(15), 화소전극(16) 및 광학간섭층(19)이 배치되어 있다. 보조전극층(42)의 둘레가장자리부(42b)는 대향투명전극(13)의 둘레가장자리부보다 내측에 형성되어 있어도, 외측에 형성되어 있어도 좋은데, 시트저항을 올리기 위해 보조전극층(42)의 점유면적은 가능한 한 표시부(7)내의 비표시영역 전역에 가까울수록 바람직하다. 절연보호층(41)의 둘레가장자리부(41a)는 보조전극층(42)의 개구부(42a)보다 외측으로 비어져나와 있다. 이 때문에 보조전극층(42)을 에칭에 의하여 패터닝할 때에 절연보호층(41)이 에쳔트로부터 투명도전층(13b)을 보호한다. 또 보조전극층(42)을 제 1 트랜지스터(8), 제 2 트랜지스터(9), 제 3 트랜지스터(10)와 평면에서 보아 겹치도록 위치시키고 있다.
보조전극층(42)은 대향투명전극(13)과 일체의 전극으로서 기능하고, 대향투명전극(13)단체와 비교하여 시트저항을 낮게 하는 효과를 초래한다. 보조전극층(42)은 투명도전층(13b)의 재료보다도 낮은 저항률로 산화되기 어려운 재료를 갖고, 이 점에서는 동(저항률 1. 67×10－6Ω㎝), 은(저항률 1. 59×10－6Ω㎝), 금(저항률 2. 35×10－6Ω㎝), 백금(저항률 10. 6×10－6Ω㎝), 알루미늄(저항률 2. 66×10－6Ω㎝), 크롬(저항률 12. 9×10－6Ω㎝), 또는 이들의 적어도 어느 쪽인가를 포함하는 합금이 바람직하다. 또 보조전극층(42)은 제 1 트랜지스터(8), 제 2 트랜지스터(9), 제 3 트랜지스터(10)에 접속된 선택주사선(X1, X2, …, Xm), 전류선(Y1, Y2, …, Yn) 및 전압전원주사선(Z1, Z2, …, Zm)의 설치위치와 평면에서 보아 겹치도록 위치해 있기 때문에 보조전극층(42)에 저반사율의 차광재료를 이용하는 것으로 화소간의 차광막(블랙마스크)으로서 기능해도 좋다. 보조전극층(42)은 두께가 10㎚∼100㎚ 정도의 두께이며, 차광성을 향상시키는 데는 50㎚ 이상인 것이 바람직하다. 선택주사선(X1, X2, …, Xm), 전류선(Y1, Y2, …, Yn) 및 전압전원주사선(Z1, Z2, …, Zm)의 적어도 어느 쪽인가가 광반사성의 도전재료로 이루어지는 배선이며, 또한 광학간섭층(19)이 평면에서 보아 이 광반사성의 도전재료로 이루어지는 배선과 겹치지 않는 경우, 또는 선택주사선(X1, X2, …, Xm), 전류선(Y1, Y2, …, Yn) 및 전압전원주사선(Z1, Z2, …, Zm)의 적어도 어느 쪽인가가 광반사성의 도전재료로 이루어지는 배선이며, 또한 표시장치(1)에 광학간섭층(19)이 설치되지 않는 경우는 보조전극층(42)이 외광에 의한 광반사성의 도전재료로 이루어지는 배선에서의 반사를 억제할 수 있어서 시인성(視認性)을 향상할 수 있다. 이 경우 구체적으로는 보조전극층(42)은 크롬, 크롬산화물, 크롬합금, 니켈-탄탈합금, 니켈-동합금, 그 밖의 니켈합금의 적어도 하나를 포함하는 것이 바람직하다. 또 보조전극층(42)의 표면에 미소한 요철을 설치하고, 광택을 없애어서 저반사율로 해도 좋다. 또한 투명도전층(13b)을 형성하지 않는 경우 보조전극층(42)이 절연보호층(41, 41)끼리의 사이에 있어서 전자주입층(13a)에 직접 접해도 좋고, 또한 전자주입층(13a)을 형성하지 않는 경우 보조전극층(42)이 절연보호층(41, 41)끼리의 사이에 있어서 투명도전층(13b) 단체로 이루어지는 대향투명전극(13)에 직접 접해도 좋다. 이와 같이 보조전극층(42)은 화소(Pi, j)의 주위에 형성되어 있기 때문에 불투명할 정도의두께로 퇴적해도 좋고, 이 때문에 시트저항을 현저히 저감할 수 있다.
보조전극층(42)은 투명도전층(13b)보다도 저항률이 낮은 재료를 갖고 있기 때문에 EL층(15)의 상측의 전극의 시트저항을 올리는 효과를 초래하는 것에 덧붙여서 투명도전층(13b)에 있어서의 표시영역에 위치하는 부분과 겹쳐 있지 않기 때문에 투명도전층(13b)의 표시영역에 위치하는 부분에서는 EL층(15)의 빛이 보조전극층(42)에 의하여 거의 차단되는 일 없이 투과하여 외측으로 출사할 수 있다.
보조전극층(42)이 없는 경우 대향투명전극(13)은 시트저항이 높기 때문에 대향투명전극(13)에 기준전위(VSS)를 출력하고 있는 배선원에 가까운 화소의 대향투명전극(13)에 대하여 먼 화소의 대향투명전극(13)에서는 대향투명전극(13)에서의 전압이 감쇠해 버리고, 전류밀도가 불균일해져 버려서 발광휘도가 면내에서 흐트러져 버리는데, 보조전극층(42)을 이용하는 것에 의하여 유기EL소자의 전극의 시트저항을 내리는 것이 가능하게 되기 때문에 투과율을 내리는 일 없이 각 화소의 대향투명전극(13)을 흐르는 전류의 전류밀도를 대략 일정하게 할 수 있어서 표시부(7)에서 균일하게 발광할 수 있다.
보조전극층(42)상에는, 즉 비표시영역에는 차광막(44)이 형성되어 있으며, 차광막(44)은 보조전극층(42)과 똑같이 평면에서 보아 매트릭스상으로 형성한 것이며, 보조전극층(42)에 합치해서 겹쳐져 있다. 차광막(44) 자체는 도전성을 갖고 있지 않아도 좋은데, 차광성을 갖는 동시에 저반사율이다. 따라서 차광막(44)은 보조전극층(42)을 제 1 트랜지스터(8), 제 2 트랜지스터(9), 제 3 트랜지스터(10)및 선택주사선(X1, X2, …, Xm), 전류선(Y1, Y2, …, Yn) 및 전압전원주사선(Z1, Z2, …, Zm)의 설치위치와 평면에서 보아 겹치도록 위치해 있기 때문에 이들에 의한 빛의 반사를 억제할 뿐만 아니라 반사광이 시인하기 어려운 구조로 되어 있다. 차광막(44)은 예를 들면 수지 등의 모재(바인더)에 카본블랙 등의 차광성ㆍ저반사율의 흑색안료를 분산시켜도 좋고, 차광성ㆍ저반사율의 수지 자체로 형성한 것이어도 좋으며, 산화크롬과 같은 금속이어도 좋다. 이 경우에 있어서, 보조전극층(42) 자체가 차광성ㆍ저반사율이 아니어도 좋고, 보조전극층(42) 자체가 차광성ㆍ저반사율이어도 좋다.
절연보호층(41) 및 차광막(44)상은 밀봉막(43)에 의하여 피복되어 있다. 밀봉막(43)은 기판(12)의 전체면에 성막되어 있으며, 절연보호층(41)과 보조전극층(42)의 사이에 발생한 단차가 밀봉막(43)에 의하여 해소되고, 밀봉막(43)의 표면은 대략 평탄한 면으로 되어 있다. 이 밀봉막(43)은 빛을 투과하는 성질을 갖고, 투명한 수지(예를 들면 메타크릴수지, 아크릴수지, 에폭시수지)로 이루어지는 것이다.
여기에서 화소전극(16)이 평면에서 보아 선택주사선(X1∼Xm), 전류선(Y1∼Yn) 및 전압전원주사선(Z1∼Zm)에 겹치게 하고 있지 않은 것은 화소전극(16)과 이들 배선의 사이에서의 기생용량에 의하여 이들 배선을 흐르는 전류가 지연되는 것을 억제하기 위함인데, 절연평탄화막(18)이 충분히 기생용량을 완화할 수 있을 정도의 두께이면 화소전극(16)을 이들 배선과 겹치게 해도 좋고, 이에 동반하여화소전극(16)상의 EL층(15)도 확장할 수 있기 때문에 표시면적을 크게 하거나, 또는 표시부(7)에 있어서의 표시면적비율을 높게 할 수 있다.
또 필요에 따라서 밀봉막(43)의 위쪽을 유리기판으로 밀폐해도 좋다.
그리고 표시장치(1)의 화소구동회로(D1, 1∼Dm, n)는 후술하는 바와 같이 제 3 트랜지스터(10)의 어느 쪽인가에 흐르는 신호전류의 전류값을 제어함으로써 다계조표시를 실시하는 전류계조형인데, 이에 한정되지 않고, 화소구동회로(D1, 1∼Dm, n)에 인가하는 신호전압의 전압값을 제어함으로써 다계조표시를 실시하는 전압계조형이어도 좋다.
다음으로 표시장치(1)의 제조방법에 대하여 설명한다.
(1) 어레이기판의 제조공정
도 7A 및 도 7B에 나타내는 바와 같이, 평판상의 기판(12)의 표시부(7)상에, 각 화소에 제 1 트랜지스터(8), 제 2 트랜지스터(9), 제 3 트랜지스터(10)를 형성하는 동시에, 선택주사선(X1, X2, …, Xm), 전류선(Y1, Y2, …, Yn) 및 전압전원주사선(Z1, Z2, …, Zm)을 형성한 후 이들 트랜지스터(8∼10) 및 배선(X1∼Xm, Y1∼Yn, Z1∼Zm)에 선택적으로 질화실리콘 또는 산화실리콘으로 이루어지는 보호절연막(29)을 피복하고, 이 위로부터 표시부(7) 전역에 폴리이미드 등의 수지로 이루어지는 절연평탄화막(18)을 퇴적하며, 그 후 반사층(19a), 투명층(19b), 반반사층(19c)을 차례 차례 성막하여 광학간섭층(19)을 형성한다.
(2) 개구부의 형성공정
다음으로 도 8A 및 도 8B에 나타내는 바와 같이, 포토리소그래피에 의하여 광학간섭층(19), 절연평탄화막(18) 및 보호절연막(29)에 각 화소의 제 3 트랜지스터(10)의 소스전극층(28)에까지 통하는 복수의 콘택트홀(49)을 형성한다. 절연평탄화막(18)의 개구부(18a)는 콘택트홀(49)의 일부로 되어 있다. 그리고 절연평탄화막(18)의 높이가 화소전극(16)의 두께보다 두꺼운 경우는 화소전극(16)을 성막하기 전에 개구부(18a)내에 도전성 재료를 채워넣어도 좋다.
(3) 화소전극어레이의 형성공정
다음으로 도 9A 및 도 9B에 나타내는 바와 같이, 기상성장법에 의해 표시부(7) 일면에 광투과성의 도전성 막(예를 들면 ITO막)을 형성하고, 포토레지스트법에 의해 그 도전성 막의 위에 레지스트를 매트릭스상으로 형성하며, 레지스트로 마스크를 한 상태에서 도전성 막을 에칭법 등에 의해 형상가공한다. 그 후 레지스트를 제거한다. 이상에 의하여 잔류한 도전성 막이 콘택트홀(49)을 통해서 제 3 트랜지스터(10)의 소스전극층(28)에 전기적으로 접속되어 있는 화소전극(16)으로 되고, 복수의 화소전극(16)을 매트릭스상으로 패터닝할 수 있다. 복수의 화소전극(16)은 화소마다 제 1 트랜지스터(8), 제 2 트랜지스터(9) 및 제 3 트랜지스터(10)에 둘러싸인 표시영역에 배치되는 동시에, 서로 전기적으로 분리되며, 둘레가장자리부(16a)는 제 1 트랜지스터(8), 제 2 트랜지스터(9) 및 제 3 트랜지스터(10)를 따르고 있다. 또한 평면에서 보아 광학간섭층(19)에 화소전극(16)을 겹치고 있는데, 광투과성의 도전성 막의 에쳔트가 광학간섭층(19)을 침범하는 경우 광학간섭층(19)과 화소전극(16)의 사이에 내에칭성이 우수한 절연층을 개재시켜도 좋다.
(4) 발액성 막의 형성공정
다음으로 도 10A 및 도 10B에 나타내는 바와 같이, 화소전극(16)의 중앙부를 노출시키는 개구부(14a)가 형성된 발액성 막(14)을 표시부(7)상에 메시상으로 형성한다. 이 때 발액성 막(14)의 개구부(14a)를 정의하는 둘레가장자리는 화소전극(16)의 둘레가장자리부(16a)를 덮고 있다. 발액성 막(14)의 형상은 포토리스그래피 및 에칭에 의하여 형성해도 좋다. 발액성 막(14)은 Si-N-Si결합을 갖고, N 및 Si에 불소를 포함하는 관능기가 결합한 불소를 포함하는 관능기를 가진 실라잔화합물과 같은 불소수지막이나 반응성 실리콘막이어도 좋다.
또 발액성 막(14)을 표시부(7) 전체면에 피복하고, 화소전극(16) 상면의 발액성 막(14)에 소정의 파장역의 빛을 수광하면 발액성을 소실시키는 화학반응을 촉진하는 활성종이 발생하는 광촉매를 겹치고, 그 위로부터 소정의 파장역의 빛을 입사함으로써 EL층(15)을 성막해야 할 화소전극(16)상의 발액성 막(14)을 친액성으로서 그 위로부터 후술하는 바와 같이 EL층(15)을 성막해도 좋다. 구체적으로는, 실라잔화합물을 함유한 액체를 표시부(7) 전체에 얇게 피막하여 실라잔화합물이 폴리머로 되고나서 건조 후 화소전극(16)상에 산화티탄 등의 광촉매를 배치시키고, 선택적으로 자외선을 광촉매에 조사하여 화소전극(16)상의 실라잔계 폴리머로부터 불소 또는 불소를 포함하는 관능기를 이탈시켜서 발액성 막(14)의 발액성을 소실하고, 화소전극(16, 16)간에 위치하는 발액성 막(14)에는 자외선을 조사하지 않고 발액성을 유지하도록 해도 좋다. 또한 이 때 발액성을 소실한 발액성 막(14)은 절연막인데, 매우 얇게 성막되어 있기 때문에 화소전극(16)상에 형성되어 있어도 정공 또는 전자라는 캐리어의 주입을 현저히 방해하는 것은 아니다. 또 발액성 막(14)을 폴리이미드로 개구부(14a)를 측벽으로 한 기체를 형성하고, 이 기체의 표면에 예를 들면 불소계와 같은 발액성의 재료를 얇게 피복하도록 해도 좋다.
(5) EL층의 형성공정
다음으로 도 11A 및 도 11B에 나타내는 바와 같이, 발액성 막(14)의 개구부(14a)에 의하여 노출된 화소전극(16)상에 EL층(15)을 성막한다. EL층(15)의 패터닝은 EL층(15)의 구성재료를 포함하는 액체를 토출하는 액적토출노즐(잉크젯노즐)을 이용하여 선택적으로 퇴적해도 좋다. 즉 노즐을 스테이지상에 놓여진 기판(12)에 대향시키고, 노즐을 기판(12)에 대하여 평행하게 이동시키면서 노즐이 위요영역상에 위치했을 때에 노즐로부터 유기화합물함유액을 토출한다. 이에 따라 평면에서 보아 화소전극(16)에 EL층(15)을 겹치도록 하여 EL층(15)을 형성할 수 있다.
여기에서는 EL층(15)이 정공수송층(15a)과 발광층(15b)으로 이루어지는 경우 우선 정공수송층용의 노즐이 발액성 막(14)의 각 개구부(14a)에 둘러싸인 영역에 정공수송층(15a)의 구성재료를 포함하는 액체를 액적으로서 토출하고, 이 액체가 건조하여 정공수송층(15a)이 형성되고나서 협의의 발광층용의 노즐이 발액성 막(14)의 각 개구부(14a)에 둘러싸인 영역에 발광층(15b)의 구성재료를 포함하는 액체를 액적으로서 토출하며, 이 액체가 건조하여 발광층(15b)이 형성된다. 정공수송층(15a) 또는 발광층(15b)을 포함하는 액적이 다소 발액성 막(14)의 가장자리에 떨어져도 액적은 발액성 막(14)에 의해 튀겨져서 발액성 막(14)에 의해 주위를 둘러싸인 개구부(화소전극(16))에 수납된다. 발액성 막(14)에 의하여 액적을 충분히 튀길 수 있는 것이면 인쇄에 의하여 EL층(15)을 성막해도 좋다. 이 때 인쇄기술이 포토리소그래피 정도의 정밀도가 없어도 발액성 막(14)이 이웃하는 화소간에서 EL층(15)의 구성재료를 포함하는 액체를 구획하기 때문에 파인피치의 화소를 형성할 수 있다.
또한 화소전극(16)이 노출되도록 메시상의 메탈마스크를 기판(12)에 실시하고, 그 상태에서 기상성장법을 실시함으로써 EL층(15)을 매트릭스상으로 성막해도 좋다. 또한 각 화소의 정공수송층(15a)이 발광층(15b)의 발광색에 불구하고 같은 재료이어도 좋은 경우 표시부(7) 전체를 정공수송층(15a)의 구성재료를 포함하는 액체에 적셔서 패터닝된 발액성 막(14)에 의하여 선택적으로 화소전극(16)상에 형성해도 좋고, 발액성 막(14)을 설치하지 않고 표시부(7) 전체를 정공수송층(15a)의 구성재료를 포함하는 액체에 적셔서 정공수송층(15a)을 각 화소에 걸쳐서 연속한 층으로 해도 좋다.
(6) 대향투명전극의 형성공정
다음으로 도 12A 및 도 12B에 나타내는 바와 같이, 아르곤 등의 불활성 기체분위기 또는 1Torr 이하의 감압분위기에서 마그네슘, 칼슘, 리튬, 바륨 또는 희토류로 이루어지는 단체금속 또는 이들 단체를 적어도 1종류 이상 포함하는 합금을 스퍼터링법 또는 증착법에 의해 표시부(7) 전체에 10∼200㎚의 두께로 피막하여 전자주입층(13a)을 형성한다. 계속해서 CVD 등의 증착법스퍼터링법에 의해 주석도프산화인듐(ITO), 아연도프산화인듐, 카드뮴-주석산화물(CTO) 중에서 선택된 재료를 표시부(7) 전체에 50∼200㎚의 두께로 피막하여 투명도전층(13b)을 전자주입층(13a)상에 성막한다.
(7) 절연보호층어레이의 형성공정
다음으로 도 13A 및 도 13B에 나타내는 바와 같이, 기상성장법, 포토레지스트법, 에칭법, 레지스트의 제거를 차례 차례 실시함으로써 복수의 투명한 절연보호층(41)을 매트릭스상으로 패터닝한다. 여기에서 절연보호층(41)은 평면에서 보아 EL층(15)에 겹치도록 형성되어 있다. 절연보호층(41)은 가시광에 대하여 높은 투과성을 갖고, 예를 들면 산화실리콘 및 질화실리콘 등의 무기규소화물 또는 폴리이미드 등의 유기수지로 형성되어 있다. 또한 절연보호층(41)이 유기수지로 이루어지는 경우에는 기상성장법, 포토레지스트법, 에칭법, 레지스트의 제거를 차례 차례 실시하지 않고 액적토출기술(잉크젯기술)을 응용함으로써 절연보호층(41)을 직접 매트릭스상으로 패터닝해도 좋다.
(8) 보조전극층의 형성공정
다음으로 도 14A 및 도 14B에 나타내는 바와 같이, 스퍼터링 등의 기상성장법에 의하여 예를 들면 동, 은, 금, 백금, 알루미늄, 크롬, 또는 이들의 적어도 어느 쪽인가를 포함하는 합금으로부터 선택된 차광성의 도전성 막을 표시부(7)에 성막하고, 또한 수지에 카본블랙을 분산시킨 차광성 수지 또는 산화크롬 등의 차광성 금속을 표시부(7)에 성막하며, 포토리스그래피에 의한 에칭으로 일괄하여 패터닝하는 것으로 보조전극층(42) 및 그 위에 차광막(44)을 형성한다. 보조전극층(42)은 저항률이 50. 0×10－6Ω㎝ 이하인 것이 바람직하고, 두께가 10㎚∼1000㎚ 정도의 두께인 것이 바람직하다. 보조전극층(42)의 개구부(42a)에 의하여 둘러싸인 영역에 절연보호층(41), EL층(15), 화소전극(16) 및 광학간섭층(19)이 배치되고, 절연보호층(41)의 둘레가장자리부(41a)는 보조전극층(42)의 개구부(42a)보다 외측으로 비어져 나와 있기 때문에 보조전극층(42)을 에칭에 의하여 패터닝할 때에 절연보호층(41)이 에쳔트로부터 투명도전층(13b)을 보호하고, 또 비교적 산화되기 쉬운 전자주입층(13a)도 위쪽에 절연보호층(41) 및 투명도전층(13b)이 피막되어 있는 것으로 만일 절연보호층(41) 및 투명도전층(13b)의 어느 쪽인가에 핀홀이 형성되어 있어도 다른쪽이 보호하기 때문에 에쳔트에 의해 산화되는 것을 방지할 수 있다. 또 보조전극층(42) 및 차광막(44)은 제 1 트랜지스터(8), 제 2 트랜지스터(9), 제 3 트랜지스터(10), 선택주사선(X1, X2, …, Xm), 전류선(Y1, Y2, …, Yn) 및 전압전원주사선(Z1, Z2, …, Zm)과 평면에서 보아 겹치는 형상으로 되어 있다. 또한 차광막(44)이 보조전극층(42)의 도전성 재료(예를 들면 크롬)를 산화하여 이루어지는 것이면 보조전극층(42)을 성막하여 그 표면을 산화하는 것으로 차광막(44)으로 해도 좋다. 이 때 성막되는 도전성 재료의 두께는 미리 차광막(44)으로 산화하는 부분이 덧붙여져 있다. 또한 도전성 막이 크롬막인 경우에는 질산 제 2 세륨암모니아와 과염소산의 혼합액을 에칭액으로서 이용하여 습식 에칭법을 실시해도 좋다.
(9) 밀봉막의 형성공정
다음으로 도 15A 및 도 15B에 나타내는 바와 같이, 복수의 수지필름간에 금속박막, 무기화합물층을 개재시킨 밀봉막(43)을 표시부(7)에 성막한다. 이 때 선택주사선(X1∼Xm), 전류선(Y1∼Yn) 및 전압전원주사선(Z1∼Zm)의 각 단자 및 유기EL소자(E1, 1∼Em, n)의 대향투명전극(13)의 단자라는 표시부(7)로부터 그 영역 밖으로 연장되어 있는 것을 제외하면 가능한 한 표시부(7)내의 구성부재를 피막하는 것이 바람직하다. 또한 밀봉막(43)의 표면을 평활하게 하여 EL층(15)의 빛을 효율 좋게 출사시키기 위해 밀봉막(43)의 표면에 대하여 화학적 연마, 기계적 연마, 또는 기계화학적 연마를 실시해도 좋다. 또한 밀봉막(43)의 위쪽에서 기판(12)에 대향한 대향기판을 배치하고, 이들 기판내에 표시부(7)를 배치시켜도 좋다.
이상과 같이 제조된 표시장치(1)에서는 선택주사드라이버(3), 전압전원드라이버(4) 및 데이터드라이버(5)가 선택주사선(X1∼Xm), 전류선(Y1∼Yn) 및 전압전원주사선(Z1∼Zm)을 통하여 각 화소(P1, 1∼Pm, n)의 화소구동회로(D1, 1∼Dm, n)를 제어해서 유기EL소자(E1, 1∼Em, n)가 적절히 발광하고, 대향투명전극(13)측으로부터 외부로 빛을 출사한다. 그 때문에 대향투명전극(13)측이 표시면으로 되고, 대향투명전극(13)측에 마주 향한 사용자가 표시내용을 볼 수 있다.
이상과 같이 본 실시형태에서는 메시상으로 형성된 보조전극층(42)이 복수의 화소전극(16)간의 영역 전체에 겹치도록 하여 대향투명전극(13)상에 직접 형성되어 있기 때문에 대향투명전극(13)이 비교적 고저항률의 금속산화물재료 등으로 구성되어 있어도 전극 전체의 시트저항을 내려서 전류를 흘리기 쉽게 하고, 또 대향투명전극(13)의 주위를 저저항의 보조전극층(42)에 의하여 포위하고 있기 때문에 대향투명전극(13)의 전압을 면내에서 한결같이 할 수 있어서 만일 모든 화소전극(16)에 같은 전위를 인가한 경우에도 흐르는 전류의 전류값이 균일해져서 어느 EL층(15)의 발광강도도 대략 동등해지고, 면내의 발광강도를 한결같이 할 수 있다.
또 보다 저저항인 보조전극층(42)이 충분히 전극 전체의 시트저항을 낮게 하고 있기 때문에 대향투명전극(13)을 보다 얇게 하여 EL층(15)을 발한 빛이 대향투명전극(13)을 투과할 때에 감쇠하는 정도를 억제할 수 있다. 이와 같이 저전압구동에서도 밝은 표시화면을 제공할 수 있으며, 나아가서는 인가전압에 의한 EL층(15)의 악화를 억제하여 표시장치(1)의 장수명화를 꾀할 수 있다.
차광성의 보조전극층(42)이 비표시영역에 있어서 차광막으로서 기능하기 때문에 콘트래스트비를 향상할 수 있다. 또 광학간섭층(19)에서 외광의 간섭작용이 발생함으로써 표시장치(1)의 표시면에 입사한 외광의 반사율을 저감할 수 있으며, 표시장치(1)가 밝은 환경하에 있어서도 표시면의 콘트래스트비의 저하를 억제할 수 있다. 따라서 표시장치(1)의 표시화면은 사용자에 있어서 보기 쉽다.
이하 변형예에 대하여 설명한다. 또한 변형예의 표시장치는 이하에서 설명하는 것을 제외하고 상기 실시형태의 표시장치(1)와 똑같은 구성으로 되어 있다.
(변형예 1)
상기 실시형태에서는 화소전극(16)이 애노드인 동시에 대향투명전극(13)이 캐소드이었는데, 도 16에 나타내는 바와 같이 화소전극(16)이 캐소드인 동시에 대향투명전극(13)이 애노드이어도 좋다. 이 경우 화소전극(16)은 기판(12)측으로부터 투명도전층(16d), 전자주입층(16e)의 차례로 적층한 적층구조이다. 투명도전층(16d) 및 전자주입층(16e)은 화소마다 독립하여 형성되고, 매트릭스상으로 되어 배열되어 있다. 투명도전층(16d)의 특성ㆍ성분은 상기 실시형태에 있어서의 투명도전층(13b)와 같으며, 전자주입층(16e)의 특성ㆍ성분은 상기 실시형태에 있어서의 전자주입층(13a)과 같다. 투명도전층(16d)은 개구부(18a)를 통하여 제 3 트랜지스터(10)의 소스전극층(28)에 접속되어 있다.
이 경우 또한 대향투명전극(13)은 1층구조이며, 그 1층이 전체면에 성막되어 있다. 대향투명전극(13)의 재료조성 및 특성은 상기 실시형태에 있어서의 화소전극(16)과 같다.
또 EL층(15)은 상기 실시형태에 있어서의 EL층(15)과 적층순이 반대로 된다. 즉 이 변형예 1에서는 EL층(15)이 화소전극(16)측으로부터 발광층(15b), 정공수송층(15a)의 차례로 적층한 구조로 되어 있다. 또한 EL층(15)은 화소전극(16)으로부터 전자수송층, 발광층, 정공수송층의 차례로 적층한 3층구조이어도 좋고, 전자수송층, 발광층의 차례로 적층한 2층구조이어도 좋으며, 발광층만의 단층구조이어도 좋다.
이 변형예 1의 표시장치에서도 메시상으로 형성된 보조전극층(42)에 의하여 대향투명전극(13)으로부터 흐르는 전류의 전류밀도를 향상시키는 동시에, 전류밀도를 면내에서 균일하게 할 수 있다.
(변형예 2)
상기 실시형태에서는 보조전극층(42)이 대향투명전극(13)상에 형성되어 있었는데, 도 17에 나타내는 바와 같이, 대향투명전극(13)의 아래에 보조전극층(42)을 배치시켜도 좋다. 이 때의 보조전극층(42)의 평면에서 본 위치는 상기 실시형태와 똑같이 도 3에 나타내는 대로이다. 대향투명전극(13)이 형성되기 전에 보조전극층(42)을 패터닝하기 때문에 대향투명전극(13)과 보조전극층(42)의 사이에 절연보호층(41)을 형성할 필요가 없다. 또 대향투명전극(13)과 보조전극층(42)의 사이에 도전성의 차광막(44)을 설치해도 좋다.
(변형예 3)
상기 각 실시형태에서는 보조전극층(42)을 화소전극(16)간의 영역 전체에 겹치도록 메시상으로 형성하고 있는데, 도 18에 나타내는 바와 같이, 보조전극층(42)을 복수로 분할한 스트라이프상으로 형성해도 좋다. 즉 행방향(가로방향)으로 길게 되어 띠상으로 형성된 보조전극층(42)이 평면에서 보아 행방향에 이웃하는 복수의 화소전극(16, 16, …)간의 주위에 연속하여 배치되도록 대향투명전극(13)에 직접 접속된다. 이 때문에 각 보조전극층(42)은 대향투명전극(13)과 함께 시트저항을 저감시키기 때문에 유기EL소자에 대한 전류밀도가 균일해지도록 전압을 면내에서 한결같이 할 수 있다. 또 보조전극층(42)을 선택주사선(X1, X2, …, Xm) 및 전압전원주사선(Z1, Z2, …, Zm)의 어느 쪽인가 한쪽과 평면에서 보아 겹치지 않도록 해도 좋다. 보조전극층(42)은 화소의 개구율의 저하를 억제하기 위해 가능한 한 화소전극(16)을 평면에서 보아 겹치지 않는 것이 바람직하다.
(변형예 4)
도 19에 나타내는 바와 같이, 열방향(세로방향)으로 길게 된 띠상의 복수의 보조전극층(42)이 평면에서 보아 열방향에 이웃하는 복수의 화소전극(16, 16, …)간의 주위에 연속하여 배치되도록 대향투명전극(13)에 직접 접속된다. 이 때문에 각 보조전극층(42)은 대향투명전극(13)과 함께 시트저항을 저감시키기 때문에 유기EL소자에 대한 전류밀도가 균일해지도록 전압을 면내에서 한결같이 할 수 있다. 또 이와 같은 구조로 하는 것으로 보조전극층(42)을 평면에서 보아 전류선(Y1, Y2, …, Yn)과 겹치지 않도록 해도 좋다. 보조전극층(42)은 화소의 개구율의 저하를 억제하기 위해 가능한 한 화소전극(16)을 평면에서 보아 겹치지 않는 것이 바람직하다.
(변형예 5)
상기 각 실시형태에서는 평면에서 보아 복수의 화소간에 걸쳐서 보조전극층(42)이 연속하여 형성되어 있었는데, 이에 한정되지 않고, 도 20에 나타내는 바와 같이, 각 화소의 화소전극(16)의 주위에 각각 개개의 보조전극층(42)을 설치하도록 해도 좋다. 또 보조전극층(Z1, Z2, …, Zm)의 어느 쪽인가 한쪽과 평면에서 보아 겹치지 않도록 해도 좋다. 또 보조전극층(42)을 선택주사선(X1, X2, …, Xm) 및 전류선(Y1, Y2, …, Yn) 및 전압전원주사선(Z1, Z2, …, Zm)의 어느 쪽인가 한쪽과 평면에서 보아 겹치지 않도록 해도 좋다. 보조전극층(42)은 화소의 개구율의저하를 억제하기 위해 가능한 한 화소전극(16)을 평면에서 보아 겹치지 않는 것이 바람직하다.
(변형예 6)
상기 실시형태에서는 고저항의 대향투명전극(13)에 보조전극층(42)을 설치하여 시트저항을 내렸는데, 화소전극(16)을 예를 들면 투명전극으로 하기 위해 금속산화물을 적용하여 비교적 고저항으로 된 경우 도 21에 나타내는 바와 같이, 화소전극(16)의 둘레가장자리부(16a)의 일부와 겹치도록 화소전극용 보조전극층(45)이 설치되어 있어도 좋다. 화소전극용 보조전극층(45)은 화소마다 전기적으로 독립하여 형성되어 있으며, 어떤 화소의 화소전극용 보조전극층(45)은 이웃의 화소의 화소전극용 보조전극층(45)으로부터 떨어져 있다. 화소전극용 보조전극층(45)은 대응하는 화소전극(16)을 위요하도록 액자상으로 형성되어 있으며, 대응하는 화소전극(16)에 직접 접해 있다. 보조전극층(42)의 아래쪽에서 서로 이웃하는 화소전극용 보조전극층(45)끼리는 그 위가 발액성 막(14)으로 덮여져 있다. 그리고 발액성 막(14)에 의하여 주위가 위요되어 있는 EL층(15)이 화소전극(16) 상면에 형성되고, EL층(15)의 상면에는 대향투명전극(13)이 복수의 화소에 걸쳐서 형성되어 있다. 여기에서 발액성 막(14)이 화소전극(16)과 대향투명전극(13)의 사이에서 충분한 절연성을 나타낼 수 없는 경우는 질화실리콘이나 폴리이미드 등의 메시상의 절연막을 피막하여 그 표면에 발액성을 나타내는 막을 설치해도 좋다. 또한 화소전극용 보조전극층(45)은 전체의 두께를 얇게 하기 위해 화소전극(16)보다도 저항률이 낮은 재료로 이루어지는 것이 바람직하고, 동, 은, 금, 백금, 알루미늄, 크롬, 또는 이들의 적어도 어느 쪽인가를 포함하는 합금으로부터 선택되어도 좋다. 또 화소전극용 보조전극층(45)의 치수는 보조전극층(42)의 위쪽에서 보았을 때에 화소전극용 보조전극층(45)이 보이지 않도록 보조전극층(42)보다 폭좁게 설계해도 좋고, 보조전극층(42)과 완전히 겹치도록 동일치수로 설계해도 좋다. 또 보조전극층(42)을 설치하는 일 없이 화소전극용 보조전극층(45)만 설치해도 좋다.
본 발명은 상기 실시형태, 상기 변형예에 한정되는 일 없이 본 발명의 취지를 일탈하지 않는 범위에 있어서 여러 가지 개량 및 설계의 변경을 실시해도 좋다.
상기의 설명에서는 복수의 화소전극(16)의 2차원배열의 한 예로서 매트릭스상으로 배열한 것으로 했는데, 복수의 화소전극(16)을, 인접하는 RGB화소를 각각 정점으로 한 삼각형을 그릴 수 있는 델타배열로 해도 좋고, 또 화소형상을 육각형으로 하여 허니캠상으로 배열해도 좋다. 또 동색으로 발광하는 복수의 화소로 구성된 화소군을 열방향을 따라서 배열하고, 이와 같은 화소군이 다른 색으로 발광하는 복수의 화소로 구성된 화소군과 행방향에 인접해 있어도 좋다.
또 상기의 설명에서는 평면에서 보아 보조전극층(42)에 의하여 위요된 1개의 위요영역내에 대해서 1개의 유기EL소자(즉 1개의 화소전극(16)과 1개의 EL층(15))를 배치하고 있는데, 1개의 위요영역내에 대하여 복수의 유기EL소자를 배치해도 좋다.
다음으로 화소구동회로(Di, j)의 회로구성에 대하여 상세하게 설명한다.
비선택기간 중의 전압전원주사선(Zi)에 인가되는 전압(VNSE)은 기준전위(VSS)이상의 전압이며, 선택기간 중의 전압전원주사선(Zi)에 인가되는 전압(VSE)은 기준전위(VSS) 이하이다. 예를 들면 기준전위(VSS)는 접지전위이다.
도 1에 나타내는 바와 같이, 선택주사드라이버(3)는 표시패널(2)의 선택주사선(X1∼Xm)에 접속되어 있다. 선택주사드라이버(3)는 이른바 시프트레지스터이다. 선택주사드라이버(3)는 컨트롤러(6)로부터 출력되는 제어신호군(Øs)에 따라서 선택주사선(X1)으로부터 선택주사선(Xm)으로의 차례(선택주사선(Xm)의 다음은 선택주사선(X1))로 주사신호를 차례 차례 출력하는 것으로 각 선택주사선(X1∼Xm)에 접속된 제 1 트랜지스터(8), 제 2 트랜지스터(9)를 차례 차례 선택하는 것이다. 상세하게는 선택주사드라이버(3)는 제 1 트랜지스터(8), 제 2 트랜지스터(9)가 n채널인 경우 하이레벨의 ON전압(VON)(기준전위(VSS)보다 충분히 높다.), 또는 로우레벨의 OFF전압(VOFF)(기준전위(VSS)와 등전위 또는 기준전위(VSS)보다 낮다.)의 어느 쪽인가의 선택주사신호를 선택주사선(X1∼Xm)에 선택적으로 인가한다. 즉 선택주사선(X1∼Xm) 중의 어느 쪽인가의 선택주사선(Xi)이 선택되는 선택기간에서는 선택주사드라이버(3)가 ON전압(VON)의 펄스를 선택주사선(Xi)에 출력함으로써 선택주사선(Xi)에 접속된 제 2 트랜지스터(9), 제 3 트랜지스터(10)(화소구동회로(Di, 1)로부터 화소구동회로(Di, n) 전체의 제 2 트랜지스터(9), 제 3 트랜지스터(10)이다.)가 ON상태로된다. 한편 선택기간 이외의 비선택기간에서는 OFF전압(VOFF)을 선택주사선(Xi)에 인가함으로써 제 2 트랜지스터(9), 제 3 트랜지스터(10)가 OFF상태로 된다. 선택주사선(X1∼Xm) 각각의 선택기간은 서로 겹치지 않는 편이 바람직한데, 동일 열의 전류선(Yi)에 접속된 복수의 화소(P)가 같은 계조발광하는 경우는 선택주사선(X1∼Xm)에서의 선택기간을 동기하도록 설정하고, 또한 전압전원주사선(Z1∼Zm)에서의 선택기간을 동기하도록 설정해도 좋다.
전압전원드라이버(4)는 표시패널(2)의 전압전원주사선(Z1∼Zm)에 접속되어 있다. 전압전원드라이버(4)는 이른바 시프트레지스터이다. 즉 전압전원드라이버(4)는 컨트롤러(6)로부터 출력되는 제어신호군(Øe)에 따라서 전압전원주사선(Z1)으로부터 전압전원주사선(Zm)으로의 차례(전압전원주사선(Zm)의 다음은 전압전원주사선(Z1))로 펄스신호를 차례 차례 출력하는 것이다. 상세하게는 전압전원드라이버(4)는 기준전위(VSS)에 대하여 등전위 또는 기준전위(VSS)보다 낮은 선택전압(기준전위가 접지전위인 경우 예를 들면 0[V]이다.)을 소정 주기로 각 전압전원주사선(Z1∼Zm)에 인가하게 되어 있다. 즉 선택주사선(X1∼Xm) 중의 어느 쪽인가의 선택주사선(X1)이 선택되는 선택기간에서는 전압전원드라이버(4)는 로우레벨의 선택전압을 전압전원주사선(Zi)에 인가한다. 한편 비선택기간에서는 전압전원드라이버(4)는 기준전위(VSS)보다 높은 하이레벨의 비선택전압(VNSE)을 전압전원주사선(Zi)에 인가한다. 이 비선택전압(VNSE)은 기준전위(VSS)보다 높으면 마이너스전압이어도 좋은데, 제 3 트랜지스터(10)의 소스-드레인간전압(VDS)이 포화영역에 도달하도록 충분히 큰 값으로 되어 있다. 포화전압의 상세에 대해서는 후술한다.
컨트롤러(6)는 입력된 화상데이터에 따라서 선택드라이버(3), 전압전원드라이버(4) 및 데이터드라이버(5)에 각각 제어신호군(Øs), 제어신호군(Øe), 제어신호군(Ød)을 출력한다.
데이터드라이버(5)는 컨트롤러(6)로부터의 제어신호군을 받아서 데이터드라이버(5)를 향하는 기억전류를 각 전류선(Y1∼Yn)으로부터 끌어들이는 전류sink형의 드라이버이다. 즉 데이터드라이버(5)는 전류sink회로를 갖고 있으며, 도 22의 화살표에 나타내는 바와 같이, 각 전류선(Y1∼Yn)에 기억전류를 일으키는 것이다. 비선택기간에 유기EL소자(E1, 1∼Em, n)가 발광할 때에 흐르는 표시전류의 전류값은 기억전류의 전류값과 동등하다. 데이터드라이버(5)는 선택기간에 이 기억전류의 전류값에 따른 크기의 전하를 전류데이터로서 각 커패시터(17)에 축적시키는 것이다.
여기에서 데이터드라이버(5)가 각 전류선(Y1∼Yn)에 소정의 전류값의 기억을 흘리는 것에 의한 각 화소(P1, 1∼Pm, n)에서의 동작원리에 대하여 설명한다.
도 24는 n채널형의 MOSFET인 제 3 트랜지스터(10)의 전류-전압특성을 나타낸그래프이다. 도 24에 있어서, 가로축은 드레인-소스간의 전압값이며, 세로축은 드레인-소스간의 전류값이다. FET에서는 도면 중의 불포화영역에서는, 즉 소스-드레인간전압값(VDS)이 게이트-소스간전압값(VGS)에 따른 드레인포화한계값전압(VTH) 미만인 영역에서는 게이트-소스간전압값(VGS)이 일정하면 소스-드레인간전압값(VDS)이 커짐에 따라서 소스-드레인간전류값(IDS)이 커진다. 또한 도면 중의 포화영역에서는, 즉 소스-드레인간전압값(VDS)이 게이트-소스간전압값(VGS)에 따른 드레인포화한계값전압(VTH) 이상인 영역에서는 게이트-소스간전압값(VGS)이 일정하면 소스-드레인간전류값(IDS)이 대략 일정하게 된다.
포화영역에서의 게이트-소스간전류값(IDS)은 다음의 식(1)으로 나타내어진다.
[수 1]
상기 식(1)에 있어서, μ는 캐리어(전자)의 이동도이고, C0는 MOS구조의 게이트절연막을 유도체로 하는 용량이며, Z는 채널폭이고, L은 채널길이이다.
또 도 24에 있어서, 게이트-소스간전압값(VGS0∼VGSMAX)는 VGS0＝0＜VGS1＜VGS2＜VGS3＜VGS4＜VGSMAX의 관계로 되어 있다. 즉드레인-소스간전압값(VDS)이 일정한 경우 게이트-소스간전압값(VGS)이 커짐에 따라서 불포화영역, 포화영역의 어느 쪽이어도 드레인-소스간전류값(IDS)이 커진다. 또한 게이트-소스간전압값(VGS)이 커짐에 따라서 드레인포화한계값전압(VTH)이 커져 있다.
이상의 것에서 불포화영역에서는 소스-드레인간전압값(VDS)이 약간 바뀌면 소스-드레인간전류값(IDS)이 바뀌어 버리는데, 포화영역에서는 게이트-소스간전압값(VGS)이 정해지면 드레인-소스간전류값(IDS)이 일률적으로 정해진다. 여기에서 제 3 트랜지스터(10)가 게이트-소스간전압레벨(VGSMAX)인 때의 드레인-소스간전류레벨(IDS)은 최대휘도로 발광하는 유기EL소자(Ei, j)의 화소전극(16)과 대향투명전극(13)의 사이에 흐르는 전류레벨로 설정되어 있다.
다음으로 상기와 같이 구성되어 있는 화소구동회로(Di, j)의 동작, 화소구동회로(Di, j)의 구동방법 및 표시장치(1)의 동작에 대하여 도 25의 타이밍챠트를 이용해서 설명한다. 도 25에 있어서, TSE의 기간이 선택기간이고, TNSE의 기간이 비선택기간이며, TSC의 기간이 1주사기간이다. 또한 TSC＝TSE＋TNSE로 되어 있다.
컨트롤러(6)로부터 출력되는 제어신호군(Øs)에 따라서 선택주사드라이버(3)는 1행째의 선택주사선(X1)으로부터 m행째의 선택주사선(Xm)으로 차례 차례 하이레벨(ON레벨)의 펄스를 출력한다. 또 컨트롤러(6)로부터 출력되는 제어신호군(Øe)에 따라서 전압전원드라이버(4)는 1행째의 전압전원주사선(Z1)으로부터 m행째의 전압전원주사선(Zm)으로 차례 차례 로우레벨의 펄스를 출력한다.
여기에서 도 25에 나타내는 바와 같이, 각 행에서는 선택주사선(Xi)의 하이레벨의 전압이 출력되는 타이밍은 전압전원주사선(Zi)의 로우레벨의 펄스가 출력타이밍에 대략 구비되어 있으며, 선택주사선(Xi)의 하이레벨전압과 전압전원주사선(Zi)의 로우레벨전압의 시간적 길이는 대략 같다. 하이레벨의 펄스 및 로우레벨의 펄스가 출력되어 있는 기간이 그 행의 선택기간(TSE)이다. 또 각 행의 선택기간(TSE) 중에 데이터드라이버(5)가 컨트롤러(6)로부터 출력되는 제어신호군(Ød)에 따라서 전체열의 전류선(Y1∼Yn)에 기억전류(즉 데이터드라이버(5)를 향한 전류)를 발생한다. 여기에서 데이터드라이버(5)는 컨트롤러(6)가 받은 화상데이터에 따른 전류값으로 각 열의 전류선(Yj)에 기억전류를 흘린다.
화소(Pi, j)의 전류의 흐름 및 전압의 인가에 대하여 상세하게 설명한다.
i행째의 선택기간(TSE)의 개시시각(t1)에서는 선택주사드라이버(3)로부터 i행째의 선택주사선(Xi)에 ON레벨(하이레벨)의 전압이 출력되기 시작하여 시각(t1)∼시각(t2)의 선택기간(TSE) 동안 선택주사선(Xi)에는 제 1 트랜지스터(8) 및 제 2 트랜지스터(9)가 ON상태로 되는 레벨의 주사신호전압(VON)이 선택주사선(Xi)에 인가된다. 또한 i행째의 선택기간(TSE) 동안 전압전원주사선(Zi)에는 기준전위(VSS)와 등전위 또는 그보다 낮은 선택전압(VSE)이 인가된다. 또한 선택기간(TSE)에 데이터드라이버(5)는 컨트롤러(6)가 받은 화상데이터에 따라서 소정 전류값의 기억전류를 흘린다.
이 때문에 선택기간(TSE)에서는 제 1 트랜지스터(8)는 ON하여 드레인으로부터 소스에 전류가 흐르고, 제 3 트랜지스터(10)의 게이트 및 커패시터(17)의 일단에 전압이 인가되어 제 3 트랜지스터(10)가 ON한다. 또한 선택기간(TSE)에서는 제 2 트랜지스터(9)가 ON하여 데이터드라이버(5)가 화상데이터에 따른 기억전류를 전류선(Y1, Y2, …, Yj, Yj＋1, …, Yn)에 흘리려고 한다. 이 때 데이터드라이버(5)는 전류선(Y1, Y2, …, Yj, Yj＋1, …, Yn)에 기억전류를 흘리기 위해 전류선(Y1, Y2, …, Yj, Yj＋1, …, Yn)을 선택전압(VSE) 이하로, 또한 기준전압(VSS) 이하로 하여 제 3 트랜지스터(10)의 소스(10S)의 전위를 드레인의 전위보다 낮게 한다.
또한 제 3 트랜지스터(10)의 게이트-소스간에 전위차가 발생하기 때문에 전류선(Y1, Y2, …, Yj, Yj＋1, …, Yn)에는 도 22에 나타내는 바와 같이, 각각 데이터드라이버(5)에서 지정된 전류값(즉 화상데이터에 따른 전류값)의 기억전류(I1, I2, …, Ij, Ij＋1, …, In)가 화살표(α)로 나타내는 방향으로 흐른다. 또한 선택기간(TSE)에서는 전압전원주사선(Zi)의 선택전압(VSE)이 기준전압(VSS) 이하이기때문에 유기EL소자(Ei, j)의 애노드의 전위는 캐소드의 전위보다 낮아지고, 유기EL소자(Ei, j)에는 역바이어스전압이 인가되어 있게 된다. 그 때문에 유기EL소자(Ei, j)에는 전압전원주사선(Zi)으로부터의 전류가 흐르지 않는다.
이 때 화소(Pi, 1)∼화소(Pi, n)의 각 커패시터(17)의 타단(제 3 트랜지스터(10)의 소스전극(10S)에 접속되어 있다.)은 데이터드라이버(5)에 의해 제어된(지정된) 전류값에 따른 전위가 되고, 또한 제 3 트랜지스터(10)의 게이트전위보다도 낮은 전위가 된다. 즉 각 화소(Pi, 1)∼화소(Pi, n)의 커패시터(17)에는 각 화소(Pi, 1)∼화소(Pi, n)의 제 3 트랜지스터(10)에 각각 전류(I1∼In)를 흘리게 하는 각 제 3 트랜지스터(10)의 게이트-소스간의 전위차를 발생시키는 전하가 챠지된다.
여기에서 제 3 트랜지스터(10)로부터 전류선(Yj)까지의 배선 등의 임의의 점에서의 전위는 제 2 트랜지스터(9)∼제 3 트랜지스터(10)의 경시적으로 변화하는 내부저항 등에 따라 다르다. 그러나 데이터드라이버(5)에서의 전류제어에 의하여 흐르는 전류는 소정의 전류값을 나타내기 때문에 제 2 트랜지스터(9)∼제 3 트랜지스터(10)의 저항이 고저항화하는 것으로 제 3 트랜지스터(10)의 게이트-소스간의 전위가 변화해도 화살표(α)로 나타내는 방향으로 흐르는 전류의 소정의 전류값은 바뀌는 일이 없다.
선택기간(TSE)의 종료시각(t2)에는 선택주사드라이버(3)로부터선택주사선(Xi)에 출력되는 하이레벨의 펄스가 종료되고, 전압전원드라이버(4)로부터 전압전원주사선(Zi)에 출력되는 로우레벨의 펄스가 종료된다. 즉 이 종료시각(t2)으로부터 다음의 선택기간(TSE)의 개시시각(t1)까지의 비선택기간(TNSE) 중에서는 선택주사선(Xi)에 제 1 트랜지스터(8)의 게이트 및 제 2 트랜지스터(9)의 게이트에 OFF레벨(로우전위)의 주사신호전압(VOFF)이 인가되는 동시에, 전압전원주사선(Zi)에는 기준전위(VSS)보다 충분히 높은 비선택전압(VNSE)이 인가된다. 이 때문에 도 23에 나타내는 바와 같이, 비선택기간(TNSE)에서는 제 2 트랜지스터(9)가 OFF상태로 되고, 전류선(Y1∼Yn)에는 전류가 흐르지 않는다. 또한 비선택기간(TNSE)에서는 제 1 트랜지스터(8)가 OFF상태로 된다.
유기EL소자(Ei, j)는 장기간적으로 보아 서서히 고저항화해 버리는 경시악화를 피할 수 없기 때문에 유기EL소자(Ei, j)에서의 분압이 서서히 높아져 버리고, 정전압을 인가한 경우 유기EL소자(Ei, j)에 직렬로 접속된 트랜지스터에 인가되는 전압이 상대적으로 낮아져 버릴 염려가 있다. 여기에서 발광수명기간에 유기EL소자(Ei, j)를 최대휘도에서 발광하는 데 요하는 유기EL소자(Ei, j)의 최대내부전압을 VE로 하면 선택기간(TSE) 후의 비선택기간(TNSE) 동안 도 24에 나타내는 바와 같이, 제 3 트랜지스터(10)의 게이트-소스간전압(VGS)이 VGSMAX이어도 제 3 트랜지스터(10)의 소스-드레인간이 포화영역을 유지하도록, 즉 제 3 트랜지스터(10)의 소스-드레인전류(IDS)가 제 3 트랜지스터(10)의 소스-드레인간전압(VDS)에 의존하지 않고, 제 3 트랜지스터(10)의 게이트-소스간전압(VGS)만에 의해 제어되도록 하기에 나타내는 조건식(2)을 만족하고 있다.
VNSE－VE－VSS≥VTHMAX…(2)
VTHMAX는 VGSMAX시의 제 3 트랜지스터(10)의 소스-드레인간의 포화한계값전압이며, 제 3 트랜지스터(10)의 경시악화에 동반하는 이 포화한계값의 변위 및 표시패널(2)의 복수의 제 3 트랜지스터(10)끼리의 특성의 편차를 고려하여 제 3 트랜지스터(10)의 게이트에 VGSMAX를 공급했을 때에 제 3 트랜지스터(10)가 정상으로 구동할 수 있는 범위에서 가장 높아진다고 예상되는 전압으로 설정되어 있다.
커패시터(17)는 그 일단 및 타단에, 선택기간(TSE)에 챠지된 전하를 계속 보존하고, 제 3 트랜지스터(10)는 ON상태를 계속 유지한다. 즉 비선택기간(TNSE)과, 이 비선택기간(TNSE) 전의 선택기간(TSE)에서는 제 3 트랜지스터(10)의 게이트-소스전압값(VGS)이 동등하다. 그 때문에 제 3 트랜지스터(10)는 비선택기간(TNSE)에서도 선택기간(TSE)에 화상데이터에 따른 전류값의 기억전류와 동등한 표시전류를 계속 흘리는데, 제 2 트랜지스터(9)가 OFF상태이기 때문에 상기 식(2)에 나타내는 바와 같이, 유기EL소자(Ei, j)를 통하여 저전위의 기준전위(VSS)를 향해서 흐르는 것으로유기EL소자(Ei, j)의 화소전극(16)-대향투명전극(13)간의 유기EL층(42)에 표시전류, 즉 제 3 트랜지스터(10)의 소스-드레인간전류(IDS)가 흘러서 유기EL소자(Ei, j)가 발광한다.
이와 같이 선택기간(TSE)에 화상데이터에 따라서 데이터드라이버(5)가 전류선(Yj)을 통하여 강제적으로 제 3 트랜지스터(10)의 소스-드레인간에 기억전류를 흘리고, 빼낸 기억전류와 동등한 표시전류를 비선택기간(TNSE)에 유기EL소자(Ei, j)에 흘리기 때문에 제 3 트랜지스터(10)의 특성의 흐트러짐이나 경시악화에 의한 특성변위에 대해서도 제 3 트랜지스터(10)는 화상데이터에 따른 소망의 전류를 공급할 수 있고, 또한 유기EL소자(Ei, j)가 경시적으로 고저항화해도 유기EL소자(Ei, j)에 소망의 전류가 흐르기 때문에 안정된 휘도계조표시를 실시하는 것이 가능하게 된다. 그리고 1화소내에서는 유기EL소자(Ei, j)와 직렬로 접속된 트랜지스터가 전류제어용 트랜지스터인 제 3 트랜지스터(10)의 1개만으로 되도록 구성하고 있기 때문에 전압전원주사선(Zi)에 인가되는 전압이 분압되는 구성이 유기EL소자(Ei, j) 및 제 3 트랜지스터(10)의 2개뿐이기 때문에 저전압, 나아가서는 저소비전력구동이 가능해지는 동시에, 화소내의 트랜지스터의 수를 억제하여 화소의 발광영역의 점유면적(개구율)을 넓게 할 수 있다.
선택주사선(Xi)의 선택기간(TSE)이 종료되면 계속해서 선택주사선(Xi＋1)의 선택기간(TSE)이 개시되고, 선택주사선(Xi)과 똑같이 선택주사드라이버(3), 전압전원드라이버(4), 데이터드라이버(5) 및 컨트롤러(6)가 동작한다. 이와 같이 선순차로 유기EL소자(E1, 1∼E1, n, E2, 1∼E2, n, …, Em, 1∼Em, n)로 선택되어 선택주사선(X1)∼선택주사선(Xm)의 선택기간이 차례 차례 종료된 후 다시 선택주사선(X1)의 선택기간(TSE)이 개시된다. 이와 같이 1주사기간(TSC) 중에 각 화소가 발광하는 발광기간(TEM)은 실질적으로 비선택기간(TNSE)에 상당하고, 선택주사선의 수가 증대함에 따라서 발광기간(TEM)은 장시간으로 하는 것이 가능하게 된다.
또 1개의 화소(Pi, j)에 대하여 3개의 제 1 트랜지스터(8), 제 2 트랜지스터(9), 제 3 트랜지스터(10)에서 전류제어에 의한 액티브매트릭스구동방식의 표시장치(1)를 실현할 수 있어서 표시장치(1)의 화상특성이 좋다. 즉 전류값을 제어하는 액티브매트릭스구동방식의 표시장치(1)에 있어서, 본 발명에서는 화소(Pi, j)의 발광면적의 비율을 높게 할 수 있어서 그 밖의 설계마진에 여유를 줄 수 있다. 발광면적의 비율이 향상하면 표시장치(1)의 표시면의 외견상의 밝기를 밝게 할 수 있으며, 또 소망의 외견상의 밝기로 표시할 때에 EL층(15)의 단위면적당에 흐르는 전류값을 보다 작게 할 수 있기 때문에 유기EL소자(Ei, j)의 발광수명을 길게 할 수 있다.
또 선택기간(TSE)에 있어서, 유기EL소자(Ei, j)에 역바이어스전압이 인가되기 때문에 유기EL소자(Ei, j)의 소자수명이 연장된다. 상기 실시형태에서는 각 화소구동회로(Di, j)의 제 1 트랜지스터(8), 제 2 트랜지스터(9), 제 3 트랜지스터(10)는 모두 비정질실리콘이 반도체층으로 되어 있는 n채널만의 단채널형 FET이다. 따라서 동일공정으로 동시에 제 1 트랜지스터(8), 제 2 트랜지스터(9), 제 3 트랜지스터(10)를 기판(12)상에 형성할 수 있으며, 표시패널(2), 표시장치(1) 및 화소구동회로(Di, j)의 제조에 걸리는 시간 또는 비용의 증대가 억제된다. 또 제 1 트랜지스터(8), 제 2 트랜지스터(9), 제 3 트랜지스터(10)에 p채널형 FET를 채용하는 것도 가능하며, 똑같은 효과를 얻을 수 있다. 이 때 도 25에 나타내는 각 신호는 역위상으로 된다.

Claims (27)

  1. 기판상에 배열된 복수의 화소전극과,
    각각의 상기 화소전극상에 형성된 EL층과,
    상기 EL층상에 형성된 대향전극과,
    상기 복수의 화소전극간에 겹치도록 하여 상기 대향전극과 접속된 보조전극을 갖는 것을 특징으로 하는 표시장치.
  2. 제 1 항에 있어서,
    상기 보조전극은 상기 대향전극보다 저항률이 낮은 것을 특징으로 하는 표시장치.
  3. 제 1 항에 있어서,
    상기 대향전극은 광투과성을 갖고, 상기 보조전극은 차광성을 갖는 것을 특징으로 하는 표시장치.
  4. 제 1 항에 있어서,
    상기 대향전극은 상기 EL층의 발광하는 파장역의 적어도 일부를 투과하는 성질을 갖는 것을 특징으로 하는 표시장치.
  5. 제 1 항에 있어서,
    상기 EL층의 발광을 출사하는 측이 상기 대향전극측인 것을 특징으로 하는 표시장치.
  6. 제 1 항에 있어서,
    상기 보조전극에 겹치도록 하여 상기 보조전극상에 형성된 차광성 마스크를 추가로 구비하는 것을 특징으로 하는 표시장치.
  7. 제 1 항에 있어서,
    상기 보조전극이 상기 복수의 화소전극간의 영역 전체에 겹치도록 메시상으로 형성되어 있는 것을 특징으로 하는 표시장치.
  8. 제 1 항에 있어서,
    상기 복수의 화소전극이 매트릭스상으로 배열되고, 상기 보조전극이 가로방향에 이웃하는 화소전극간 또는 세로방향에 이웃하는 화소전극간에 겹치도록 스트라이프상으로 형성되어 있는 것을 특징으로 하는 표시장치.
  9. 제 1 항에 있어서,
    상기 EL층의 발광의 적어도 일부의 빛을 공진하는 공진기를 추가로 구비하는 것을 특징으로 하는 표시장치.
  10. 제 9 항에 있어서,
    상기 공진기는 상기 화소전극의 아래에 배치된 반반사층과, 상기 반반사층과 접하도록 상기 반반사층의 아래에 형성된 투명층과, 상기 투명층과 접하도록 상기 투명층의 아래에 형성된 반사층을 구비하고, 광투과율이 상기 투명층, 상기 반반사층, 상기 반사층의 차례로 높으며, 광반사율이 상기 반사층, 상기 반반사층, 상기 투명층의 차례로 높고, 상기 화소전극이 투명한 것을 특징으로 하는 표시장치.
  11. 제 1 항에 있어서,
    상기 화소전극과 접하도록 상기 화소전극의 아래에 형성된 투명층과, 상기 투명층과 접하도록 상기 투명층의 아래에 형성된 반사층을 추가로 구비하고, 광투과율이 상기 투명층, 상기 화소전극, 상기 반사층의 차례로 높으며, 광반사율이 상기 반사층, 상기 화소전극, 상기 투명층의 차례로 높은 것을 특징으로 하는 표시장치.
  12. 제 1 항에 있어서,
    전류선과,
    선택기간 중에 상기 전류선에 소정의 전류값의 기억전류를 흘리고, 비선택기간 중에 상기 전류선에 전류를 흘리는 것을 정지하는 스위치회로와,
    상기 선택기간 중에 상기 전류선을 통하여 흐르는 상기 기억전류의 전류값에따른 전류데이터를 기억하고, 상기 선택기간 중에 기억된 상기 전류데이터에 따라서 상기 기억전류와 실질적으로 동등한 전류값의 표시전류를 상기 비선택기간 중에 상기 화소전극을 통하여 상기 EL층에 공급하는 복수의 전류기억회로를 추가로 갖는 것을 특징으로 하는 표시장치.
  13. 제 12 항에 있어서,
    상기 전류기억회로는 상기 EL층에 상기 표시전류를 흘리는 전류제어용 트랜지스터를 갖는 것을 특징으로 하는 표시장치.
  14. 제 12 항에 있어서,
    상기 스위치회로는 전류로의 일단이 상기 전류선에 접속되고, 상기 선택기간 중에 상기 기억전류를 상기 전류선에 흘리며, 그리고 상기 비선택기간 중에 상기 표시전류를 상기 전류선에 흘리는 것을 정지하는 전류경로제어용 트랜지스터를 갖는 것을 특징으로 하는 표시장치.
  15. 제 12 항에 있어서,
    상기 스위치회로는 상기 전류기억회로로의 상기 전류데이터의 기입을 제어하는 전류데이터기입제어용 트랜지스터를 갖는 것을 특징으로 하는 표시장치.
  16. 기판상에 배열된 복수의 화소전극과,
    상기 화소전극에 접속하도록 해당 화소전극의 주위에 설치되고, 또한 해당 화소전극에 인접하는 화소전극과 이간한 보조전극과,
    각각의 상기 화소전극상에 형성된 EL층과,
    상기 EL층상에 형성된 대향전극을 갖는 것을 특징으로 하는 표시장치.
  17. 기판상에 배열된 복수의 화소전극과,
    각각의 상기 화소전극상에 형성된 EL층과,
    상기 EL층상에 형성된 대향전극과,
    상기 복수의 화소전극간에 겹치도록 하여 상기 대향전극과 접속된 보조전극과,
    전류선과,
    선택기간 중에 상기 전류선에 소정의 전류값의 기억전류를 흘리고, 비선택기간 중에 상기 전류선에 전류를 흘리는 것을 정지하는 스위치회로와,
    상기 선택기간 중에 상기 전류선을 통하여 흐르는 상기 기억전류의 전류값에 따른 전류데이터를 기억하고, 상기 선택기간 중에 기억된 상기 전류데이터에 따라서 상기 기억전류와 실질적으로 동등한 전류값의 표시전류를 상기 비선택기간 중에 상기 화소전극을 통하여 상기 EL층에 공급하는 복수의 전류기억회로를 갖는 것을 특징으로 하는 표시장치.
  18. 제 17 항에 있어서,
    상기 전류기억회로는 상기 EL층에 상기 표시전류를 흘리는 전류제어용 트랜지스터를 갖는 것을 특징으로 하는 표시장치.
  19. 제 18 항에 있어서,
    상기 전류기억회로는 상기 전류제어용 트랜지스터의 게이트-소스간에 설치되고, 또한 상기 전류데이터로서 전하가 기입되는 커패시터를 갖는 것을 특징으로 하는 표시장치.
  20. 제 17 항에 있어서,
    상기 스위치회로는 전류로의 일단이 상기 전류선에 접속되고, 상기 선택기간 중에 상기 기억전류를 상기 전류선에 흘리며, 그리고 상기 비선택기간 중에 상기 표시전류를 상기 전류선에 흘리는 것을 정지하는 전류경로제어용 트랜지스터를 갖는 것을 특징으로 하는 표시장치.
  21. 제 17 항에 있어서,
    상기 스위치회로는 상기 전류기억회로로의 상기 전류데이터의 기입을 제어하는 전류데이터기입용 트랜지스터를 갖는 것을 특징으로 하는 표시장치.
  22. 제 17 항에 있어서,
    상기 선택기간 중에 상기 전류기억회로로부터 상기 전류선을 향하여 상기 기억전류를 흘리는 데이터드라이버를 추가로 갖는 것을 특징으로 하는 표시장치.
  23. 제 17 항에 있어서,
    상기 전류기억회로에 접속되고, 상기 EL층에 상기 표시전류를 흘리기 위한 전압이 출력되는 표시전압주사선을 추가로 갖는 것을 특징으로 하는 표시장치.
  24. 제 23 항에 있어서,
    상기 전류기억회로는 전류로의 일단이 상기 EL층에 접속되고, 상기 전류로의 타단이 상기 표시전압주사선에 접속되어 있는 것을 특징으로 하는 표시장치.
  25. 제 24 항에 있어서,
    상기 선택기간 중에 상기 기억전류를 상기 전류기억회로에 흘리기 위한 전압을 상기 표시전압주사선을 통하여 상기 전류기억회로에 인가하고,
    상기 선택기간 중에 상기 전류기억회로에 기억된 전류데이터에 따라서 상기 선택기간 중에 상기 전류기억회로에 흐른 상기 기억전류에 실질적으로 동등한 전류값의 상기 표시전류를 상기 EL층에 공급하기 위한 전압을 상기 비선택기간 중에 상기 표시전압주사선을 통하여 상기 전류기억회로에 인가하는 전압전원드라이버를 추가로 갖는 것을 특징으로 하는 표시장치.
  26. 제 25 항에 있어서,
    상기 화소전극은 상기 전류기억회로에 접속되고, 상기 대향전극은 정전압원에 접속되며,
    상기 전압전원드라이버는,
    상기 선택기간에 상기 정전압원의 전위 이하의 전압을 출력하고,
    상기 비선택기간에, 상기 선택기간에 출력하는 전압 이상이고, 또한 상기 정전압원의 전위보다 높은 전압을 출력하는 것을 특징으로 하는 표시장치.
  27. 제 17 항에 있어서,
    상기 스위치회로를 선택하는 선택주사신호가 출력되는 선택주사선을 추가로 갖는 것을 특징으로 하는 표시장치.
KR1020040046353A 2003-06-26 2004-06-22 표시장치 KR100698349B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003182489A JP2005019211A (ja) 2003-06-26 2003-06-26 Ｅｌ表示パネル及びｅｌ表示パネルの製造方法
JPJP-P-2003-00182489 2003-06-26

Publications (2)

Publication Number Publication Date
KR20050001343A true KR20050001343A (ko) 2005-01-06
KR100698349B1 KR100698349B1 (ko) 2007-03-23

Family

ID=33535265

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040046353A KR100698349B1 (ko) 2003-06-26 2004-06-22 표시장치

Country Status (5)

Country Link
US (1) US7580014B2 (ko)
JP (1) JP2005019211A (ko)
KR (1) KR100698349B1 (ko)
CN (1) CN100585909C (ko)
TW (1) TWI263183B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101432236B1 (ko) * 2008-08-26 2014-08-27 삼성디스플레이 주식회사 유기 발광 표시 장치

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4020060B2 (ja) * 2003-08-29 2007-12-12 株式会社豊田自動織機 有機電界発光素子
KR100552972B1 (ko) 2003-10-09 2006-02-15 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
JP4167651B2 (ja) * 2004-12-15 2008-10-15 東芝松下ディスプレイテクノロジー株式会社 表示装置
JP2006261058A (ja) * 2005-03-18 2006-09-28 Sony Corp 有機ｅｌ素子、表示装置、有機ｅｌ素子の製造方法
JP4760080B2 (ja) * 2005-03-25 2011-08-31 セイコーエプソン株式会社 発光装置の製造方法
JP4742639B2 (ja) * 2005-03-25 2011-08-10 セイコーエプソン株式会社 発光装置
US8016629B2 (en) * 2005-04-25 2011-09-13 Showa Denko K.K. Method of producing a display device
JP4449857B2 (ja) 2005-08-17 2010-04-14 ソニー株式会社 表示装置の製造方法
JP2007059116A (ja) * 2005-08-23 2007-03-08 Sony Corp 表示装置
KR20070039433A (ko) * 2005-10-08 2007-04-12 삼성전자주식회사 표시장치
CN100511700C (zh) * 2005-11-14 2009-07-08 精工爱普生株式会社 发光装置和电子仪器
JP2007156388A (ja) * 2005-11-14 2007-06-21 Seiko Epson Corp 発光装置および電子機器
JP5076306B2 (ja) * 2005-11-14 2012-11-21 セイコーエプソン株式会社 発光装置および電子機器
JP4513777B2 (ja) * 2005-11-14 2010-07-28 セイコーエプソン株式会社 発光装置および電子機器
JP2007147814A (ja) * 2005-11-25 2007-06-14 Seiko Epson Corp 発光装置およびその製造方法並びに電子機器
JP5250960B2 (ja) * 2006-01-24 2013-07-31 セイコーエプソン株式会社 発光装置および電子機器
US8477102B2 (en) * 2006-03-22 2013-07-02 Eastman Kodak Company Increasing conductive polymer life by reversing voltage
JP2007287354A (ja) * 2006-04-12 2007-11-01 Hitachi Displays Ltd 有機ｅｌ表示装置
TW200808119A (en) * 2006-06-28 2008-02-01 Sumitomo Chemical Co Organic electroluminescence device
JP2008034362A (ja) * 2006-06-28 2008-02-14 Sumitomo Chemical Co Ltd 有機エレクトロルミネッセンス素子
US8053971B2 (en) * 2006-07-31 2011-11-08 Lg Display Co., Ltd. Organic light emitting device and method of fabricating the same
JP2008108530A (ja) * 2006-10-25 2008-05-08 Hitachi Displays Ltd 有機ｅｌ表示装置
JP5104274B2 (ja) * 2007-02-08 2012-12-19 セイコーエプソン株式会社 発光装置
US7728512B2 (en) 2007-03-02 2010-06-01 Universal Display Corporation Organic light emitting device having an external microcavity
JP2008310974A (ja) * 2007-06-12 2008-12-25 Casio Comput Co Ltd 表示装置及びその製造方法
JP2009032553A (ja) * 2007-07-27 2009-02-12 Casio Comput Co Ltd 表示装置
JP2009092908A (ja) * 2007-10-09 2009-04-30 Canon Inc 表示装置及びその製造方法
JP2009122652A (ja) 2007-10-23 2009-06-04 Sony Corp 表示装置及び電子機器
JP5056420B2 (ja) * 2008-01-10 2012-10-24 セイコーエプソン株式会社 有機ｅｌパネルおよびその製造方法
KR20100030865A (ko) * 2008-09-11 2010-03-19 삼성전자주식회사 유기 발광 표시 장치 및 그 제조 방법
KR100963074B1 (ko) * 2008-10-17 2010-06-14 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR100963075B1 (ko) * 2008-10-29 2010-06-14 삼성모바일디스플레이주식회사 유기전계발광 표시 장치
CN101728488B (zh) * 2008-10-30 2011-05-04 北京大学 一种有机电致发光器件及其制备方法
KR101084171B1 (ko) * 2009-08-10 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 유기 발광 디스플레이 장치의 제조 방법
WO2011027676A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI413441B (zh) * 2009-12-29 2013-10-21 Au Optronics Corp 畫素結構及電致發光裝置
US8154183B2 (en) * 2010-03-04 2012-04-10 General Electric Company Mitigating shorting risks in encapsulated organic light emitting devices (OLEDs)
JP4941572B2 (ja) * 2010-03-31 2012-05-30 カシオ計算機株式会社 半導体装置及び発光装置並びに電子機器
KR20120139386A (ko) * 2011-06-17 2012-12-27 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101521676B1 (ko) * 2011-09-20 2015-05-19 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그의 제조방법
US8912550B2 (en) 2011-12-22 2014-12-16 Sumitomo Electric Industries, Ltd. Dislocations in SiC semiconductor substrate
CN104094669B (zh) * 2012-02-01 2016-06-22 夏普株式会社 显示装置
JP5998626B2 (ja) * 2012-05-15 2016-09-28 セイコーエプソン株式会社 電気光学装置および電子機器
KR101407590B1 (ko) * 2012-11-19 2014-06-13 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
CN103022049B (zh) * 2012-12-12 2015-12-02 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
WO2014181641A1 (ja) * 2013-05-09 2014-11-13 旭硝子株式会社 透光性基板、有機ｌｅｄ素子、透光性基板の製造方法
JPWO2015005346A1 (ja) * 2013-07-09 2017-03-02 日東電工株式会社 有機エレクトロルミネッセンスデバイス、及び冷蔵庫
JP6426402B2 (ja) * 2013-08-30 2018-11-21 株式会社半導体エネルギー研究所 表示装置
CN103456764B (zh) * 2013-09-09 2016-01-20 京东方科技集团股份有限公司 Oled阵列基板及其制造方法、显示装置
CN103700675A (zh) * 2013-12-31 2014-04-02 京东方科技集团股份有限公司 Amoled阵列基板及显示装置
JP6577344B2 (ja) * 2015-11-18 2019-09-18 株式会社ジャパンディスプレイ 表示装置及びその製造方法
EP3907729A1 (en) 2016-01-21 2021-11-10 Apple Inc. Power and data routing structures for organic light-emitting diode displays
US9847351B2 (en) * 2016-01-26 2017-12-19 United Microelectronics Corp. Semiconductor device and method for fabricating the same
JP2017174553A (ja) * 2016-03-22 2017-09-28 株式会社ジャパンディスプレイ 表示装置
KR102608418B1 (ko) * 2016-07-13 2023-12-01 삼성디스플레이 주식회사 유기 발광 표시 장치
CN108666343B (zh) 2017-03-31 2019-08-30 京东方科技集团股份有限公司 显示基板和显示面板
US10319935B2 (en) 2017-04-05 2019-06-11 Joled Inc. Organic EL display panel and method of manufacturing organic EL display panel
CN107977632B (zh) * 2017-12-05 2021-02-23 京东方科技集团股份有限公司 一种阵列基板、显示装置及其纹路识别方法
US10627673B2 (en) * 2018-04-06 2020-04-21 Glo Ab Light emitting diode array containing a multilayer bus electrode and method of making the same
TWI673544B (zh) * 2018-05-09 2019-10-01 友達光電股份有限公司 顯示面板與含其的電子裝置
CN115335761A (zh) * 2020-10-30 2022-11-11 京东方科技集团股份有限公司 显示基板、显示面板及显示装置
TWI826076B (zh) * 2022-10-27 2023-12-11 友達光電股份有限公司 顯示裝置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3300065B2 (ja) 1992-11-13 2002-07-08 パイオニア株式会社 有機エレクトロルミネッセンス素子
US5796509A (en) * 1996-08-21 1998-08-18 International Business Machines Corporation Thin film frontlighting and backlighting for spatial light modulators
JPH1092579A (ja) 1996-09-12 1998-04-10 Sanyo Electric Co Ltd 有機ｅｌディスプレイ
US5998805A (en) * 1997-12-11 1999-12-07 Motorola, Inc. Active matrix OED array with improved OED cathode
JPH11224783A (ja) 1998-02-04 1999-08-17 Toyota Central Res & Dev Lab Inc 有機エレクトロルミネッセンス素子
JP3203227B2 (ja) * 1998-02-27 2001-08-27 三洋電機株式会社 表示装置の製造方法
JP3875401B2 (ja) 1998-05-12 2007-01-31 Ｔｄｋ株式会社 有機ｅｌ表示装置及び有機ｅｌ素子
JP2000003793A (ja) 1998-06-12 2000-01-07 Casio Comput Co Ltd 電界発光素子
WO2000005702A1 (fr) * 1998-07-24 2000-02-03 Seiko Epson Corporation Afficheur
JP2001035653A (ja) * 1999-07-21 2001-02-09 Nec Corp 有機ｅｌパネルとそのフィルタ
GB2353400B (en) 1999-08-20 2004-01-14 Cambridge Display Tech Ltd Mutiple-wavelength light emitting device and electronic apparatus
JP4595143B2 (ja) * 1999-09-06 2010-12-08 双葉電子工業株式会社 有機ｅｌデバイスとその製造方法
JP2001102169A (ja) * 1999-10-01 2001-04-13 Sanyo Electric Co Ltd Ｅｌ表示装置
JP4434411B2 (ja) 2000-02-16 2010-03-17 出光興産株式会社 アクティブ駆動型有機ｅｌ発光装置およびその製造方法
US6882102B2 (en) * 2000-02-29 2005-04-19 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP2002033185A (ja) 2000-05-06 2002-01-31 Semiconductor Energy Lab Co Ltd 発光装置および電気器具
JP4713010B2 (ja) 2000-05-08 2011-06-29 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP2002108250A (ja) 2000-09-29 2002-04-10 Sharp Corp アクティブマトリックス駆動型自発光表示装置及びその製造方法
US6680570B2 (en) 2001-03-21 2004-01-20 Agilent Technologies, Inc. Polymer organic light emitting device with improved color control
JP2002318556A (ja) * 2001-04-20 2002-10-31 Toshiba Corp アクティブマトリクス型平面表示装置およびその製造方法
JP2002318553A (ja) 2001-04-20 2002-10-31 Toshiba Corp 自己発光型表示装置
JP2003045674A (ja) 2001-08-02 2003-02-14 Seiko Instruments Inc 有機エレクトロルミネセンス素子
JP4058930B2 (ja) 2001-10-09 2008-03-12 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置及びその製造方法、並びに電子機器
JP3693051B2 (ja) * 2001-12-20 2005-09-07 セイコーエプソン株式会社 電気光学装置、電気光学装置の輝度設計方法と電気光学装置の輝度設計プログラム、及び電子機器
JP4071652B2 (ja) * 2002-03-04 2008-04-02 株式会社 日立ディスプレイズ 有機ｅｌ発光表示装置
US7045861B2 (en) * 2002-03-26 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, liquid-crystal display device and method for manufacturing same
JP2003317971A (ja) * 2002-04-26 2003-11-07 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
US6911772B2 (en) * 2002-06-12 2005-06-28 Eastman Kodak Company Oled display having color filters for improving contrast
KR100504472B1 (ko) 2002-09-05 2005-08-04 엘지전자 주식회사 유기 ｅｌ 소자 및 그 제조 방법
US6812637B2 (en) 2003-03-13 2004-11-02 Eastman Kodak Company OLED display with auxiliary electrode

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101432236B1 (ko) * 2008-08-26 2014-08-27 삼성디스플레이 주식회사 유기 발광 표시 장치

Also Published As

Publication number Publication date
US20040263441A1 (en) 2004-12-30
TWI263183B (en) 2006-10-01
TW200509017A (en) 2005-03-01
CN100585909C (zh) 2010-01-27
JP2005019211A (ja) 2005-01-20
KR100698349B1 (ko) 2007-03-23
CN1578571A (zh) 2005-02-09
US7580014B2 (en) 2009-08-25

Similar Documents

Publication Publication Date Title
KR100698349B1 (ko) 표시장치
US10651259B2 (en) Display device with transparent capacitor
EP1060516B1 (en) Display devices
KR101123089B1 (ko) 발광 장치, 전자 기기 및 텔레비젼 장치
KR101004874B1 (ko) 표시패널 및 그 제조방법
EP1356523B1 (en) Display device
US6194837B1 (en) Display device with thin film transistor (TFT) and organic semiconductor film in a luminescent element
US8076704B2 (en) Organic light emitting device and manufacturing method thereof
US20090201230A1 (en) Active Matrix Organic Electro-Optic Devices
KR100723645B1 (ko) 표시장치
JP2008523446A (ja) サイズの異なる画素を備えるｏｌｅｄディスプレイ
KR20070047045A (ko) 디스플레이장치 및 그 제조방법
US7843130B2 (en) Organic light-emitting apparatus
US20050270259A1 (en) Display device and method of manufacturing the same
US9946107B2 (en) Display device
KR20120028832A (ko) 트랜지스터 구조체, 트랜지스터 구조체의 제조방법 및 발광장치
KR20170080242A (ko) 유기발광소자 표시장치
KR20210041673A (ko) 표시 장치
US7894116B2 (en) Electro-optical device and electronic apparatus
CN114068667A (zh) 显示基板和显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150306

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181227

Year of fee payment: 13