KR20010081922A - 반도체 장치 - Google Patents
반도체 장치 Download PDFInfo
- Publication number
- KR20010081922A KR20010081922A KR1020000042317A KR20000042317A KR20010081922A KR 20010081922 A KR20010081922 A KR 20010081922A KR 1020000042317 A KR1020000042317 A KR 1020000042317A KR 20000042317 A KR20000042317 A KR 20000042317A KR 20010081922 A KR20010081922 A KR 20010081922A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- electrode
- semiconductor
- substrate
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 362
- 239000000758 substrate Substances 0.000 claims description 141
- 239000010410 layer Substances 0.000 description 12
- 239000011347 resin Substances 0.000 description 12
- 229920005989 resin Polymers 0.000 description 12
- 238000000034 method Methods 0.000 description 11
- 238000005538 encapsulation Methods 0.000 description 9
- 238000007789 sealing Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
- H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
- H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
본 발명은 절연 회로기판(1) 상에 페이스 다운(face down)으로 반도체 소자(10)를 탑재하고, 그 상단에 페이스 업(face up)으로 반도체 소자(20)를 탑재한다. 그리고, 하단면 반도체 소자(10)의 소자 전극(11)에 대향한 위치에 절연 회로기판(1)에 개구 구멍(2)을 설치하고, 그 개구 구멍(2)을 통해서, 절연 회로기판(1) 하면의 기판 전극(4a)과 반도체 소자(10)의 소자 전극(11)을 접속한다. 또한, 상단 반도체 소자 전극(20)과 절연 회로기판(1) 상면의 기판 전극(4b)을 접속한다. 따라서, 본 발명은 복수의 반도체 소자를 적층하여 고밀도화한 반도체 장치를 얻을 수 있다.
Description
본 발명은 반도체 절연 회로기판으로의 반도체 소자 실장에 관한 것으로, 소형 사이즈(size)이고, 또한 고기능·다기능화에 대응하기 위해서, 복수의 반도체 소자를 적층한 구조를 특징으로 한 고밀도 반도체 장치에 관한 것이다.
도 8은 절연 회로기판 상에 다른 사이즈의 반도체 소자를 적층한 종래의 반도체 장치의 단면을 도시한 도면이다. 도 8에 나타낸 것과 같이, 종래의 적층형 반도체 장치에서는, 회로기판(1) 위에 페이스 업으로 반도체 소자(10, 20)를 얹어 놓고, 소자 전극(11, 21)을 와이어(12, 22)에 의해 회로기판(1)의 상측의 기판 전극(4b)에 접속하였다. 회로기판(1)의 하면에는 외부 전극(3)을 구비하고, 회로기판(1)의 상측은 봉지수지(6b)에 의해 봉지되어 있었다.
이와 같이, 종래 다른 사이즈의 반도체 소자(10, 20)를 절연 회로기판(1) 상에 적층한 반도체 장치에서는, 상단 반도체 소자(20)는 하단 반도체 소자(10)보다 작은 구조로 기판 전극(4b)과 소자 전극(칩 전극)(11, 21)을 와이어 본딩 기술 등을 이용하여 접속했었지만, 동일 사이즈의 반도체 소자를 적층하는 것은 상기 수법으로서는 불가능하였다. 또한 상기 방식에서는, 반도체 소자의 중앙을 따라 전극이 존재하는 소자에 관해서는, 기판 전극까지 와이어가 필요하므로 전기 특성이 저하된다.
본 발명은 상술한 것과 같이 종래의 과제를 해결하기 위해서 주어진 것으로,거의 동일 사이즈의 반도체 소자를 적층하여 고밀도화하는 것이 가능해지고, 또한 내부 접속의 루프 길이를 단축화할 수 있는 반도체 장치를 제공하는 것을 목적으로 한다.
도 1은 본 발명의 실시예 1에 의한, 거의 동일 사이즈를 포함한 반도체 소자를 절연 회로기판 상에 적층한 반도체 장치의 측단면도,
도 2는 본 발명의 실시예 1에 의한, 거의 동일 사이즈를 포함한 반도체 소자를 절연 회로기판 상에 적층한 다른 반도체 장치의 측단면도,
도 3은 본 발명의 실시예 2에 의한, 절연 회로기판의 기판 전극과 반도체 소자 전극의 접속방식을 나타낸 반도체 장치의 측단면도,
도 4는 본 발명의 실시예 2에 의한, 절연 회로기판의 기판 전극과 반도체 소자 전극의 접속방식을 나타낸 다른 반도체 장치의 측단면도,
도 5는 본 발명의 실시예 3에 의한, 수지봉지방법을 나타낸 반도체 장치의 측단면도,
도 6은 본 발명의 실시예 4에 의한, 절연 회로기판의 평면도, 및 이것을 사용한 반도체 장치의 단면도,
도 7은 본 발명의 실시예 4에 의한, 다른 절연 회로기판의 평면도, 및 이것을 사용한 반도체 장치의 단면도,
도 8은 절연 회로기판 상에 다른 사이즈의 반도체 소자를 적층한 종래의 반도체 장치의 측단면도.
*도면의 주요 부분에 대한 부호의 설명*
1 : 회로기판 1a : 기판배선
2, 2A, 2B, 2C, 2D, 2E, 2F : 개구 구멍
3 : 외부 전극
3a : 개구 구멍(2)보다 내측의 외부 전극(3)(내측 외부 전극)
3b : 개구 구멍(2)보다 외측의 외부 전극(3)(외측 외부 전극)
4 : 기판 전극
4a : 회로기판(1) 하면에 배치된 기판 전극(기판 하면 전극)
4a1 : 개구 구멍(2)보다 내측의 기판 하면 전극(기판 하면 내측 전극)
4a2 : 개구 구멍(2)보다 외측의 기판 하면 전극(기판 하면 외측 전극)
4b : 회로기판(1) 상면에 배치된 기판 전극(기판 상면 전극)
5a, 5b, 5c : 접착층 6, 6a, 6b, 6c : 봉지수지
10 : 제 1 반도체 소자 11, 21, 31 : 소자 전극
12, 12a, 12b, 22, 32 : 와이어 13 : 점퍼 접속선
20 : 제 2 반도체 소자 20a, 20b : 반도체 소자
23 : 소자간 접속선 30 : 제 3 반도체 소자
본 발명의 제 1 면에 따른 반도체 장치는, 주표면과 배면을 갖고 상기 주표면 및 배면에 기판 전극을 배치하고 소정의 개구 구멍을 형성한 회로기판과, 주표면과 배면을 갖고 상기 주표면에 소자 전극을 배치한 복수의 반도체 소자를 포함하고,
제 1 반도체 소자를 그 주표면을 상기 회로기판의 주표면에 대향하여 배치하고 그 소자 전극을 상기 회로기판의 상기 개구 구멍을 통해서 상기 회로기판의 배면의 기판 전극에 접속하고,
제 2 반도체 소자를 그 배면을 상기 제 1 반도체 소자의 배면에 접합하여 적층하고 그 소자 전극을 상기 회로기판의 주표면의 기판 전극에 접속하여 구성된 것을 특징으로 한다.
본 발명의 제 2 면에 따른 반도체 장치는, 상기 제 1 면에 있어서, 상기 제 1 반도체 소자의 소자 전극이 소자 끝부분에 배치되고, 상기 회로기판의 상기 개구 구멍이 상기 소자 전극에 대향한 위치에 형성된 것을 특징으로 한다.
본 발명의 제 3 면에 따른 반도체 장치는, 상기 제 1 면에 있어서, 상기 제 1 반도체 소자의 소자 전극이 소자 중앙부에 배치되고, 상기 회로기판의 상기 개구구멍이 상기 소자 전극에 대향한 위치에 형성된 것을 특징으로 한다.
본 발명의 제 4 면에 따른 반도체 장치는, 상기 제 1 내지 제 3 면에 있어서, 상기 제 2 반도체 소자의 외형 치수보다 작은 제 3 반도체 소자를 그 배면을 상기 제 2 반도체 소자의 주표면에 접합하여 적층하고 그 소자 전극을 상기 회로기판(1)의 주표면의 기판 전극에 접속하여 구성된 것을 특징으로 한다.
본 발명의 제 5 면에 따른 반도체 장치는, 주표면과 배면을 갖고 상기 주표면 및 배면에 기판 전극을 배치하고 소정의 개구 구멍을 형성한 회로기판과, 주표면과 배면을 갖고 상기 주표면에 소자 전극을 배치한 복수의 반도체 소자를 포함하고,
제 1 반도체 소자를 그 주표면을 상기 회로기판의 주표면에 대향하여 배치하고 그 소자 전극을 상기 회로기판의 상기 개구 구멍을 통해서 상기 회로기판의 배면의 기판 전극에 접속하고
상기 제 1 반도체 소자보다 외형 치수가 큰 제 2 반도체 소자를 그 주표면을 상기 제 1 반도체 소자의 배면에 대향시키고 그 소자 전극이 상기 제 1 반도체 소자의 배면으로부터 벗어나도록 적층하고 그 소자 전극을 상기 회로기판의 상기 개구 구멍을 통해서 상기 회로기판의 배면의 기판 전극에 접속하여 구성된 것을 특징으로 한다.
본 발명의 제 6 면에 따른 반도체 장치는, 상기 제 5 면에 있어서, 상기 제 1 반도체 소자의 소자 전극이 소자 끝부분에 배치되고, 상기 회로기판의 상기 개구 구멍의 일부가 상기 소자 전극에 대향한 위치에 형성된 것을 특징으로 한다.
본 발명의 제 7 면에 따른 반도체 장치는, 상기 제 5 면에 있어서, 상기 제 1 반도체 소자의 소자 전극이 소자 중앙부에 배치되고, 상기 회로기판의 상기 개구 구멍의 일부가 상기 소자 전극에 대향한 위치에 형성된 것을 특징으로 한다.
본 발명의 제 8 면에 따른 반도체 장치는, 상기 제 5 내지 제 7 면에 있어서, 제 3 반도체 소자를 그 배면을 상기 제 2 반도체 소자의 배면에 접합하여 적층하고 그 소자 전극을 상기 회로기판의 주표면의 기판 전극에 접속하여 구성된 것을 특징으로 한다.
본 발명의 제 9 면에 따른 반도체 장치는, 상기 제 1 내지 제 8 면에 있어서, 상기 제 1 내지 제 3 반도체 소자중 어느 하나가 동일층내에서 2개 이상의 반도체 소자로 분리되어 배치된 것을 특징으로 한다.
본 발명의 제 10 면에 따른 반도체 장치는, 상기 제 1 내지 제 9 면에 있어서, 상기 회로기판의 배면에서 상기 기판 전극의 일부를 상기 제 1 반도체 소자의 영역 내측에 배치하고, 상기 제 1 반도체 소자의 소자 전극을 상기 회로기판의 상기 개구 구멍을 통해서 상기 회로기판의 배면의 상기 영역 내측의 기판 전극에 접속한 것을 특징으로 한다.
본 발명의 제 11 면에 따른 반도체 장치는, 상기 제 1 내지 제 10 면에 있어서, 상기 회로기판의 배면에서 상기 기판 전극을 상기 제 1 반도체 소자의 영역 내측 및 외측에 배치하고, 상기 제 1 반도체 소자의 소자 전극을 상기 회로기판의 상기 개구 구멍을 통해서 상기 회로기판의 배면의 상기 영역 외측의 기판 전극에 접속하고, 또한, 상기 영역 외측의 기판 전극을 상기 영역 내측의 기판 전극에 와이어 접속한 것을 특징으로 한다.
본 발명의 제 12 면에 따른 반도체 장치는, 상기 제 1 내지 11 면에 있어서, 상기 회로기판의 배면에서 상기 기판 전극을 상기 제 1 반도체 소자의 영역 내측 및 외측에 배치하고, 상기 제 1 반도체 소자의 소자 전극을 상기 회로기판의 상기 개구 구멍을 통해서 상기 회로기판의 배면의 상기 영역 내측의 기판 전극 및 상기영역 외측의 기판 전극에 접속한 것을 특징으로 한다.
본 발명의 제 13 면에 따른 반도체 장치는, 상기 제 1 내지 12 면에 있어서, 상기 제 1 내지 제 3 반도체 소자의 소자 전극중 어느 하나의 사이를 직접 전기적으로 접속한 것을 특징으로 한다.
본 발명의 제 14 면에 따른 반도체 장치는, 상기 제 1 내지 13 면에 있어서, 상기 회로기판의 주표면의 상기 반도체 소자의 봉지 및 배면의 접속부의 봉지를 일괄 형성한 것을 특징으로 한다.
본 발명의 제 15 면에 따른 반도체 장치는, 주표면 및 배면에 기판 전극을 배치하고 소정의 개구 구멍을 형성한 회로기판과, 주표면에 소자 전극을 배치한 반도체 소자를 구비하고,
상기 회로기판에 대하여 상기 반도체 소자를 그 소자 전극이 상기 회로기판의 주표면에 대향하도록 배치하고, 그 소자 전극을 상기 회로기판의 상기 개구 구멍을 통해서 상기 회로기판의 배면의 기판 전극에 접속한 반도체 장치이고,
상기 회로기판의 상기 개구 구멍이 상기 반도체 소자의 소자 전극의 배치에 대응하여 소정의 형상으로 형성된 것을 특징으로 한다.
본 발명의 제 16 면에 따른 반도체 장치는, 상기 제 15 면에 있어서, 상기 회로기판의 상기 개구 구멍이 상기 반도체 소자의 소자 전극의 배치에 대응하여 소정의 형상으로 연속하여 단일로 형성된 것을 특징으로 한다.
본 발명의 제 17 면에 따른 반도체 장치는, 상기 제 16 면에 있어서, 상기 회로기판의 상기 개구 구멍이 거의 십자(十) 형 또는 H 형 형상으로 형성된 것을 특징으로 한다.
본 발명의 제 18 면에 따른 반도체 장치는, 상기 제 15 면에 있어서, 상기 회로기판의 상기 개구 구멍이 상기 반도체 소자의 소자 전극의 배치에 대응하여 소정의 위치로 분리되어 복수개 형성된 것을 특징으로 한다.
본 발명의 제 19 면에 따른 반도체 장치는, 상기 제 18 면에 있어서, 상기 회로기판의 배면에서, 상기 복수개의 개구 구멍의 간격을 지나는 배선을 시행한 것을 특징으로 한다.
본 발명의 제 20 면에 따른 반도체 장치는, 상기 제 18 또는 19면에 있어서, 상기 회로기판의 상기 복수개의 개구 구멍이, 한 변에 한 개 이상의 개구 구멍을 갖고 사각형상을 형성하도록 배치된 것을 특징으로 한다.
본 발명의 제 21 면에 따른 반도체 장치는, 상기 제 18 또는 19면에 있어서, 상기 회로기판의 상기 복수개의 개구 구멍이, 거의 평행한 3개 이상의 직선 형상으로 형성된 것을 특징으로 한다.
본 발명의 제 22 면에 따른 반도체 장치는, 상기 제 18 또는 19면에 있어서, 상기 회로기판의 상기 복수개의 개구 구멍이, 사각형상의 각 모퉁이부에 거의 L자형상으로 형성된 것을 특징으로 한다.
본 발명의 제 23 면에 따른 반도체 장치는, 상기 제 18 또는 19면에 있어서, 상기 회로기판의 상기 복수개의 개구 구멍이, 직선 모양의 한쪽의 개구 구멍과, 이 한쪽의 개구 구멍과 거의 직교하는 선상에서 상기 한쪽의 개구 구멍의 양측에 배치된 다른 쪽의 개구 구멍에 형성된 것을 특징으로 한다.
본 발명에서는, 절연 회로기판 상에 페이스 다운으로 반도체 소자를 탑재하고, 그 반도체 소자의 상단에 페이스 업으로 반도체 소자를 탑재한다. 그리고, 하단면 반도체 소자의 단자 전극에 대향한 위치에 절연 회로기판에 개구 구멍을 설치하고, 상기 개구 구멍을 통해서 절연 회로기판 하면의 기판 전극과 반도체 소자의 소자 전극(단자 전극)을 접속한다. 또한, 상단 반도체 소자 전극과 절연 회로기판상면의 기판 전극을 접속한다. 이에 따라, 거의 동일 사이즈의 반도체 소자를 적층하는 것을 가능하게 하고, 또한 내부 접속의 루프 길이가 짧은 루프화를 꾀한다.
또한, 본 발명에서는 절연 회로기판의 개구 구멍의 형상을 바꿈으로써, 절연회로기판의 배선 자유도를 증가하고, 핀(pin) 또는 볼(ball)의 배선 영역을 넓히는 것을 가능하게 하여, 다핀·다볼화에 대응 가능하게 한다. 또한 내부 접속부의 봉지와 반도체 소자의 봉지를 일괄적으로 봉하여 막음으로써, 생산성의 향상을 꾀한다.
이하, 첨부된 도면에 의거하여 본 발명의 실시예에 관해서 설명한다. 도면중, 동일 또는 해당 부분에는 동일한 부호를 부착하여, 그 설명을 적절히 간략화 내지 생략한다.
(실시예 1)
도 1a∼도 1d 및 도 2a∼도 2d는, 각각 본 발명의 실시예 1에 있어서, 절연 회로기판 상에 거의 동일 사이즈의 반도체 소자를 적층한 반도체 장치를 나타낸 단면도이다.
우선, 도 1a 및 도 1b를 참조하여 실시예 1의 최초의 예에 관해서 설명한다.
도 1a는 페이스 다운으로 적층한 하단면의 반도체 소자의 전극이 그 끝부분에 존재하는 경우의 구조이고, 도 1b는 페이스 다운으로 적층한 하단면의 반도체 소자의 전극이 그 거의 중앙부를 따라 존재하는 경우의 구조를 나타낸다.
도 1a 및 1b에 있어서, 도면부호 1은 반도체 소자를 적층하여 실장하기 위한 절연성의 회로기판, 2는 접속배선을 통과시키기 위해서 절연 회로기판(1)에 설치한 개구 구멍, 3은 절연 회로기판(1)의 외부 전극, 4a는 절연 회로기판(1)의 하면에 배치된 기판 전극(기판 하면 전극), 4b는 절연 회로기판(1)의 상면에 배치된 기판 전극(기판 상면 전극)을 나타낸다(이때, 기판 하면 전극(4a)과 기판 상면 전극(4b)을 총괄하여 기판 전극(4)으로 한다.).
또한, 도면부호 10은 페이스 다운으로 기판(1)에 적층한 하단면의 반도체 소자(제 1 반도체 소자), 11은 반도체 소자(10)의 소자 전극, 12는 소자 전극(11)을 기판 하면 전극(4a)에 전기적으로 접속한 와이어를 나타낸다.
또한, 도면부호 20은 페이스 업으로 반도체 소자(10) 위에 적층한 상단면의 반도체 소자(제 2 반도체 소자), 21은 반도체 소자(20)의 소자 전극, 22는 소자 전극(21)을 기판 상면 전극(4b)에 전기적으로 접속한 와이어를 나타낸다.
또한, 도면부호 5a는 반도체 소자(10)를 기판(1)에 고착하는 접착제, 5b는 반도체 소자 10과 20을 서로 고착하는 접착제, 6a는 기판(1)의 하면으로부터 반도체 소자 10과 와이어(12)를 봉지하는 봉지수지, 6b는 기판(1)의 상면으로 반도체 소자 10, 20 및 와이어(22)를 봉지하는 봉지수지를 나타낸다.
이와 같이, 절연 회로기판(1)에는 개구 구멍(2)이 설치되고, 적층 하단면의 반도체 소자 10은 페이스 다운 구조로 절연 회로기판(1)의 개구 구멍(2)을 통해서 반도체 소자 전극(11)과 기판 하면 전극(4a)이 전기적으로 접속되고, 적층 상단면의 반도체 소자 20은 페이스 업 구조로 반도체 소자 전극(21)이 기판 상면 전극(4b)과 전기적으로 접속된다.
도 1a의 구조에서는, 거의 동일 사이즈의 소자 전극이 소자의 끝부분에 배치된 끝부분 전극 반도체 소자를 적층하는 것이 가능해진다.
한편, 도 1b의 구조에서는, 거의 동일 사이즈의 끝부분 전극 반도체 소자와, 소자 전극이 소자의 중앙부에 배치된 중앙 전극 반도체 소자를 적층하는 것이 가능해지고, 또한 외부 전극(3)의 배치 영역을 반도체 소자 아래쪽의 반도체 소자 영역까지 넓히는 것이 가능해진다.
이 실시예의 반도체 장치 구조를 요약하면 다음과 같다. 이 실시예의 반도체 장치는, 도 1a 및 1b에 나타낸 것과 같이, 하면(배면)에 기판 전극(4a), 상면(주표면)에 기판 전극(4b)을 배치하여 소정의 개구 구멍(2)을 형성한 회로기판(1)과, 주표면과 배면을 갖고 주표면에 소자 전극(11, 21)을 배치한 복수의 반도체 소자(10,20)를 구비한다.
그리고, 제 1 반도체 소자(10)를 그 주표면을 회로기판(1)의 주표면에 대향하여 배치하고, 그 소자 전극(11)을 회로기판(1)의 개구 구멍(2)을 통해서 회로기판(1)의 배면의 기판 전극(4a)에 전기적으로 접속한다. 또한, 제 2 반도체 소자(20)를 그 배면을 제 1 반도체 소자(10)의 배면에 접합하여 적층하고, 그 소자 전극(21)을 회로기판(1)의 주표면의 기판 전극(4b)에 전기적으로 접속한다.
또한, 도 1a에 나타낸 것과 같이, 제 1 반도체 소자(10)의 소자 전극(11)이 소자 끝부분에 배치되고, 회로기판(1)의 개구 구멍(2)이 소자 전극(11)에 대향한 위치에 형성된다. 또한, 도 1b에 나타낸 것과 같이, 제 1 반도체 소자(10)의 소자 전극(11)이 소자 중앙부에 배치되고, 회로기판(1)의 개구 구멍(2)이 소자 전극(11)에 대향한 위치에 형성된다.
이때, 제 1 반도체 소자(10)와 제 2 반도체 소자(20)는 전형적으로 외형 치수가 거의 같고 양자가 거의 중첩하도록 적층된다. 그러나, 외형 치수는 다르더라도 지장이 없다.
다음으로, 도 1c 및 1d는, 실시예 1의 다른 반도체 장치의 예를 나타낸다.
도 1c 및 1d에 있어서, 도면부호 30은 페이스 업으로 반도체 소자(20) 위에 적층한 최상단면의 반도체 소자(제 3 반도체 소자), 31은 반도체 소자(30)의 소자 전극, 32는 소자 전극(31)을 기판 상면 전극(4b)에 전기적으로 접속한 와이어를 나타낸다.
또한, 도면부호 5c는 반도체 소자 20과 30을 상호 고착하는 접착제, 6b는 기판(1)의 상면에서 반도체 소자 10, 20, 30 및 와이어(22, 32)를 봉하여 막는 봉지수지를 나타낸다.
도 1c 및 1d에 나타낸 반도체 장치는, 도 1a 및 1b의 구조에서, 그 반도체 장치의 상단에 적어도 1개 이상의 사이즈가 작은 반도체 소자(30)를 페이스 업 구조에 의해 적층하고, 반도체 소자 전극(31)과 기판 상면 전극(4b)을 전기적으로 접속한 구조이다.
도 1c 및 1d의 구조에서는, 거의 동일 사이즈를 포함한 3개 이상의 반도체 소자 10, 20 및 30을 적층할 수 있고, 반도체 장치의 고밀도화가 가능하다.
이 실시예의 반도체 장치의 구조를 요약하면 다음과 같다.
이 실시예의 반도체 장치는, 도 1c 및 1d에 나타낸 것과 같이, 도 1a 및 1b에 나타낸 제 1 및 제 2 반도체 소자(10)(20)의 적층 상에, 또 제 2 반도체 소자(20)의 외형 치수보다 작은 제 3 반도체 소자(30)를 그 배면을 제 2 반도체 소자(20)의 주표면에 접합하여 적층하고(즉, 페이스 업 구조로 하고), 그 소자 전극(31)을 회로기판(1)의 주표면의 기판 전극(4b)에 접속한 것이다.
다음으로, 도 2a 및 2b는, 실시예 1의 다른 반도체 장치의 예를 나타낸다.
도 2a 및 2b에서, 도면부호 1은 회로기판, 2는 개구 구멍, 3은 외부 전극, 4a는 기판 하면 전극, 4b는 기판 상면 전극을 나타낸다.
또한, 도면부호 10은 페이스 다운으로 기판(1)에 적층한 하단면의 반도체 소자(제 1 반도체 소자), 11은 그 소자 전극, 12는 소자 전극(11)을 기판 하면 전극(4a)에 전기적으로 접속한 와이어를 나타낸다.
또한, 도면부호 20은 페이스 다운으로 반도체 소자(10) 위에 적층한 상단면의 반도체 소자(제 2 반도체 소자), 21은 그 소자 전극, 22는 소자 전극(21)을 기판 하면 전극(4a)에 전기적으로 접속한 와이어를 나타낸다.
이 경우, 하단면의 반도체 소자(10)는 상단면의 반도체 소자(20)보다 사이즈가 작고, 상단면의 반도체 소자(20)의 끝부분의 소자 전극(21)에 맞닿지 않는 크기이다.
또한, 도면부호 30은 페이스 업으로 반도체 소자(20) 위에 적층한 최상단면의 반도체 소자(제 3 반도체 소자), 31은 그 소자 전극, 32는 소자 전극(31)을 기판 상면 전극(4b)에 전기적으로 접속한 와이어를 나타낸다.
또한, 도면부호 5a, 5b 및 5c는 접착제, 6a 및 6b는 봉지수지를 나타낸다.
도 2a 및 2b에 나타낸 반도체 장치는, 도 1a 및 1c와 같은 하단의 반도체 소자(10)가 끝부분 전극의 반도체 장치에 있어서, 절연 회로기판(1)과 하단 반도체 소자(10)(도 1a 및 1c) 사이에 사이즈가 작은 반도체 소자(10)(도 2a 및 2b)를 페이스 다운에 의해 더 내포한 구조이다.
최하단의 반도체 소자(10)의 전극이, 도 2a는 끝부분에 존재하는 구조이고, 도 2b는 거의 중앙부를 따라 존재하는 구조이다.
도 2a 및 2b의 구조에 의해, 하단측에 사이즈가 작은 반도체 소자를 탑재하는 것이 가능해지고, 사이즈에 의한 탑재 위치의 제약이 완화되는 것 및 외부 전극(3)의 배치 영역을 넓히는 것이 가능해진다.
이때, 도 2a 및 2b에서는, 반도체 소자 10, 20 및 30이 3층으로 적층되어 있는 경우에 관해서 설명하였지만, 반도체 소자 10과 20이 2층으로 적층되어 있는 경우이어도 된다.
이 실시예의 반도체 장치의 구조를 요약하면 다음과 같다.
이 실시예의 반도체 장치는, 도 2a 및 2b에 나타낸 것과 같이, 상면(주표면)에 기판 전극(4b), 하면(배면)에 기판 전극(4a)을 배치하여 소정의 개구 구멍(2)을 형성한 회로기판(1)과, 주표면과 배면을 갖고 주표면에 소자 전극(11, 21)을 배치한 복수의 반도체 소자(10, 20)를 구비한다.
그리고, 제 1 반도체 소자(10)를 그 주표면을 회로기판(1)의 주표면에 대향하여 배치하고(즉 페이스 다운으로 하고), 그 소자 전극(11)을 회로기판(1)의 개구 구멍(2)을 통해서 회로기판(1)의 배면의 기판 전극(4a)에 접속한다. 또한, 제 1 반도체 소자(10)보다 외형 치수가 큰 제 2 반도체 소자(20)를 그 주표면을 제 1 반도체 소자(10)의 배면에 대향시켜 그 소자 전극(21)이 제 1 반도체 소자(10)의 배면으로부터 벗어나도록 적층하고, 그 소자 전극(21)을 회로기판(1)의 개구 구멍(2)을 통해서 회로기판(1)의 배면의 기판 전극(4a)에 접속한 것이다.
또한, 도 2a에 나타낸 것과 같이, 제 1 반도체 소자(10)의 소자 전극(11)이 소자 끝부분에 배치되고, 회로기판(1)의 개구 구멍(2)의 일부를 소자 전극(11)에 대향한 위치에 형성한 것이다.
또한, 도 2b에 나타낸 것과 같이, 제 1 반도체 소자(10)의 소자 전극(11)이 소자 중앙부에 배치되고, 회로기판(1)의 개구 구멍(2)의 일부를 소자 전극(11)에 대향한 위치에 형성한 것이다.
아울러, 도 2a 및 2b에 나타낸 것과 같이, 제 3 반도체 소자(30)를 그 배면을 제 2 반도체 소자(20)의 배면에 접합하여 적층하고, 그 소자 전극(31)을 회로기판(1)의 주표면의 기판 전극(4b)에 접속한 것이다.
또한, 이 실시예는 다음과 같이 요약할 수도 있다.
이 실시예의 반도체 장치는, 도 2a 및 2b에 나타낸 것과 같이, 도 1a에 나타낸 2개의 반도체 소자의 적층의 하측에서, 회로기판(1)과 하단 반도체 소자의 사이에 사이즈가 작은 반도체 소자(10)를 페이스 다운 구조에 의해 더 내포하고, 이 반도체 소자(10)의 소자 전극(11)과 회로기판(1)의 기판 하면 전극(4a)을 전기적으로 접속한 것이다.
또한, 도 2a에 나타낸 것과 같이, 최하단의 반도체 소자(10)의 소자 전극(11)이 소자의 끝부분에 존재하는 구조에서, 반도체 소자 전극(11)과 절연 회로기판(1)이 개구 구멍(2)을 통해서 전기적으로 접속 가능하도록, 대향한 절연 회로기판(1)에 개구 구멍(2)을 설치한 것이다.
또한, 도 2b에 나타낸 것과 같이, 최하단의 반도체 소자(10)의 소자 전극(11)이 거의 중앙부를 따라 존재하고, 반도체 소자 전극(11)과 절연 회로기판(1)이 개구 구멍(2)을 통해서 전기적으로 접속 가능하도록, 대향한 절연 회로기판(1)에 개구 구멍(2)을 설치한 것이다.
다음으로, 도 2c 및 2d는, 실시예 1의 다른 반도체 장치의 예를 나타낸다.
도 2c 및 2d에서, 도면부호 20a 및 20b는 동일층내에 적층한 반도체 소자를 나타낸다.
도 2c 및 2d에 나타낸 반도체 장치는, 도 1c 및 1d와 같은, 상단에 적어도 사이즈가 작은 반도체 소자(30)를 페이스 업 구조에 의해 적층한 반도체 장치에 있어서, 동일층내에 적어도 2개 이상의 반도체 소자 20a 및 2Ob를 탑재하고, 적어도 2층 이상 반도체 소자를 절연 회로기판(1)상에 적층한 구조이다.
도 2c 및 2d의 구조에서는, 평면 방향에도 반도체 소자가 탑재되기 위해서, 적층 높이를 낮게 하는 것이 가능하고, 영역을 유효하게 이용할 수 있다.
이 실시예의 반도체 장치의 구조를 요약하면 다음과 같다.
이 실시예의 반도체 장치는, 도 2c 및 2d에 나타낸 것과 같이, 도 1a∼1d, 도 2a 및 2b에 나타낸 어느 하나의 반도체 장치에 있어서, 제 1 내지 제 3 반도체 소자 10, 20 및 30중 어느 하나를 동일층내에서 2개 이상의 반도체 소자로 분리하여 배치한 것이다.
바꾸어 말하면, 회로기판(1)상으로의 반도체 소자 적층 구조에 있어서, 동일층내에 적어도 2개 이상의 반도체 소자를 탑재하고, 또한 적어도 2층 이상 반도체 소자를 적층한 것이다.
(실시예 2)
도 3a∼3d 및 도 4a∼4c는, 각각 본 발명의 실시예 2에 있어서, 절연 회로기판 상에서 거의 동일 사이즈의 반도체 소자를 적층한 반도체 장치를 나타낸 단면도이다. 이 실시예 2는, 특히 소자 전극과 기판 전극의 접합방식에 관한 것이다.
먼저, 도 3a 및 3b를 참조하여, 실시예 2의 최초의 예에 관해서 설명한다.
도 3a 및 3b는 페이스 다운으로 적층한 하단면의 반도체 소자의 소자 전극이 그 끝부분에 존재하는 경우의 구조를 나타낸다.
도 3a 및 3b에서, 도면부호 1은 절연성의 회로기판, 2는 회로기판(1)에 설치한 개구 구멍, 3a는 회로기판(1)의 하면에서 개구 구멍(2)보다 내측으로 배치된 외부 전극(내측 외부 전극), 3b는 회로기판(1)의 하면에서 개구 구멍(2)보다 외측으로 배치된 외부 전극(외측 외부 전극), 4a1은 회로기판(1)의 하면에서 개구 구멍(2)보다 내측으로 배치된 기판 하면 전극(기판 하면 내측 전극), 4a2는 회로기판(1)의 하면에서 개구 구멍(2)보다 외측으로 배치된 기판 하면 전극(기판 하면 외측 전극)을 나타낸다. 이때, 필요에 따라서 도면부호 3a 및 3b를 총괄하여 도면부호 3으로, 도면부호 4a1 및 4a2를 총괄하여 도면부호 4a로 나타낸다.
또한, 도면부호 10은 페이스 다운으로 회로기판(1)에 적층한 하단면의 반도체 소자(제 1 반도체 소자), 11은 그 소자 전극, 12a는 소자 전극(11)을 기판 하면 내측 전극(4a1)에 전기적으로 접속한 와이어를 나타낸다.
기타는, 도 1과 마찬가지이므로 설명은 생략한다.
이 실시예 2에서는, 도 3a 및 3b와 같이, 기판 하면 전극(4a1)을, 최하단 반도체 소자(10) 영역의 내측에 설치함으로써, 최하단 반도체 소자(10)에 대응한 외부 전극(3a)을 반도체 소자(10)의 하측 영역에 설치하는 것이 가능해진다. 이것은, 도 1a 및 1c와 같은 최하단 반도체 소자(10)의 소자 전극(11)이 끝부분에 배치된 구조로 이 소자 전극(11)을 기판 하면 외측의 외부 전극(4a)에 전기접속한 구조에서는, 회로기판(1)의 외부 전극(3)의 배치 영역을 반도체 소자(10)의 하측영역에는설치할 수 없는 것에 대하여, 이 점에서 차이가 있다.
이러한 구조로 함으로써, 외부 전극(3)의 배치 설계의 자유도가 증가하고 다핀·다볼화에 대응 가능하다.
이 실시예의 반도체 장치 구조를 요약하면 다음과 같다.
이 실시예의 반도체 장치는, 도 3a 및 3b에 나타낸 것과 같이, 회로기판(1)의 배면에서 기판 전극(4a)의 일부를 제 1 반도체 소자(10)의 영역 내측에 배치하고, 제 1 반도체 소자(10)의 소자 전극(11)을 회로기판(1)의 개구 구멍(2)을 통해서 회로기판(1) 배면의 상기 영역 내측의 기판 전극(4a1)에 접속한 것이다.
바꾸어 말하면, 회로기판(1) 하면의 기판 전극(4a)을 최하단 반도체 소자(10)의 영역 내측에 설치하고, 최하단 반도체 소자(10)에 대응한 기판 전극(4a)으로 하고 있다.
다음으로, 도 3c 및 3d는, 실시예 2의 다른 반도체 장치의 예를 나타낸다.
도 3c 및 3d에서, 도면부호 11은 반도체 소자(10)의 소자 전극, 12b는 소자 전극(11)을 기판 하면 외측 전극(4a2)에 전기적으로 접속한 와이어, 13은 기판 하면 외측 전극(4a2)과 기판 하면 내측 전극(4a1)을 접속하는 점퍼 접속선을 나타낸다. 기타는, 도 1a∼도 3b와 마찬가지이므로 설명은 생략한다.
도 3c 및 3d에 나타낸 반도체 장치는, 기판 하면 전극(4a)을 최하단 반도체 소자(10)의 영역 내측 및 외측에 설치하고, 최하단 반도체 소자(10)의 소자 전극(11)과 기판 하면 외측 전극(4a2)을 접속하고, 이 기판 하면 외측 전극(4a2)과 기판 하면 내측 전극(4a1)을 점퍼 접속한 구조이고, 상기 도 3a 및 3b와 동일한 효과를 얻을 수 있다.
이 실시예의 반도체 장치의 구조를 요약하면 다음과 같다.
이 실시예의 반도체 장치는, 도 3c 및 3d에 나타낸 것과 같이, 회로기판(1)의 배면에서 기판 전극(4a)을 제 1 반도체 소자(10)의 영역 내측 및 외측에 배치하고 있다. 그리고, 제 1 반도체 소자(10)의 소자 전극(11)을 회로기판(1)의 개구 구멍(2)을 통해서 회로기판(1)의 배면의 상기 영역 외측의 기판 전극(4a2)에 접속하고, 또한 상기 영역 외측의 기판 전극(4a2)을 상기 영역 내측의 기판 전극(4a1)에 와이어 접속하고 있다.
바꾸어 말하면, 회로기판(1) 하면의 기판 전극(4a)을 최하단 반도체 소자(10)의 영역 내측 및 외측에 설치하고, 최하단 반도체 소자(10)의 소자 전극(11)과 회로기판(1) 하면의 기판 외측 전극(4a2)을 접속함과 동시에, 상기 기판 외측 전극(4a2)과 기판 내측 전극(4a1)을 점퍼접속하고 있다.
다음으로, 도 4a 및 4b는, 실시예 2의 다른 반도체 장치의 예를 나타낸다.
도 4a 및 4b에서, 도면부호 11은 반도체 소자(10)의 소자 전극, 12a는 소자 전극(11)을 기판 하면 내측 전극(4a1)에 전기접속하는 와이어, 12b는 소자 전극(11)을 기판 하면 외측 전극(4a2)에 전기접속하는 와이어를 나타낸다. 이때, 도면부호 12a 및 12b를 총괄하여 도면부호 12로 나타낸다. 기타는, 도 1a∼도 3d와 마찬가지이므로 설명은 생략한다.
도 4a 및 4b에 나타낸 반도체 장치는, 회로기판(1)의 기판 하면 전극(4a)을 최하단 반도체 소자(10)의 영역 내측 및 외측에 설치하고, 최하단 반도체 소자(10)의 소자 전극(11)과 기판 하면 내측 전극(4a1)을 내측 접속하고, 또한 최하단 반도체 소자(10)의 소자 전극(11)과 기판 하면 외측 전극(4a2)을 외측접속한 구조이고, 상기 도 3a 및 3b와 동일한 효과를 얻을 수 있다.
이 실시예의 반도체 장치의 구조를 요약하면 다음과 같다.
이 실시예의 반도체 장치는, 도 4a 및 4b에 나타낸 것과 같이, 회로기판(1)의 배면에서 기판 전극(4a)을 제 1 반도체 소자(10)의 영역 내측 및 외측에 배치하고, 제 1 반도체 소자(10)의 소자 전극(11)을 회로기판(1)의 개구 구멍(2)을 통해서 회로기판(1)의 배면의 상기 영역 내측의 기판 전극(4a1) 및 상기 영역 외측의 기판 전극(4a2)에 접속하고 있다.
바꾸어 말하면, 회로기판(1) 하면의 기판 전극(4a)을 최하단 반도체 소자(10)의 영역 내측 및 외측에 설치하고, 상기 최하단 반도체 소자(10)와 외측 기판 전극(4a2)을 외측 접속하고, 또한 상기 최하단 반도체 소자(10)와 내측 기판 전극(4a1)을 내측 접속하고 있다.
다음으로, 도 4c는 실시예 2의 다른 반도체 장치의 예를 나타낸다.
도 4c에서, 도면부호 23은 반도체 소자 20의 소자 전극(21)과, 반도체 소자30의 소자 전극(31)을 직접 접속하는 소자간 접속선을 나타낸다.
도 4c에 나타낸 반도체 장치는, 적어도 2개 이상의 반도체 소자를 적층한 구조에 있어서, 소자 전극(11, 21, 31)과 기판 전극(4a, 4b)의 접속 이외에, 반도체 소자 20과 30 사이의 전극 21과 31을 상호 직접 전기적으로 접속한 구조이다.
이러한 접속방식에 의해 짧은 루프화가 가능하고, 또한 절연 회로기판(1)의기판 전극(4)의 필요 영역을 축소화할 수 있다.
이 실시예의 반도체 장치의 구조를 요약하면 다음과 같다.
이 실시예의 반도체 장치는, 도 4c에 나타낸 것과 같이, 제 1 내지 제 3 반도체 장치 10, 20 및 30의 소자 전극 11, 21 및 31중 어느 하나의 사이를 직접 전기적으로 접속한 것이다.
바꾸어 말하면, 적어도 2개 이상의 반도체 소자를 적층한 구조에 있어서, 반도체 소자의 전극 사이를 직접 전기적으로 접속한 것이다.
(실시예 3)
도 5a 및 5b는, 각각 본 발명의 실시예 3에 있어서, 절연 회로기판 상으로 거의 동일 사이즈의 반도체 소자를 적층한 반도체 장치를 나타낸 단면도이다. 특히 이 실시예 3은, 반도체 장치의 봉지방법에 관한 것이다.
도 5a 및 5b를 참조하여, 실시예 3에 관해서 설명한다.
도 5a 및 5b에서, 도면부호 6c는, 회로기판(1)의 상측과 하측으로부터 동시에 같은 재료로, 반도체 소자 10, 20, 30 및 그 접속배선 한 벌을 회로기판(1)에 봉지한 봉지수지를 나타낸다. 반도체 소자(10, 20, 30)의 적층상태는, 예시로서 도 1c 및 1d와 마찬가지이지만, 도 1c 및 1d에서는, 회로기판(1) 하측의 봉지수지6a와 상측의 봉지수지 6b가, 비동시 및 다른 재료 형성에 있어서 좋은 것에 비하여 서로 다르다.
이 실시예의 반도체 장치는, 도 5a 및 5b에 예를 나타내도록 상기 실시예 1∼2의 도 1∼도 4에 나타낸 구조에서, 회로기판(1) 상의 반도체 소자(10, 20, 30) 및 금속 접속부의 수지봉지와, 회로기판(1)의 개구 구멍(2) 및 내부 접속부의 수지봉지를 일괄로 봉하여 막는 방식이다. 도 5a 및 5b와 같이, 일괄 수지봉지함으로써, 생산성 향상이 가능해진다.
(실시예 4)
도 6a, 6b 및 도 7a∼7d는, 각각 본 발명의 실시예 4에 있어서, 반도체 소자를 적층하기 위한 절연 회로기판과 이것을 사용한 반도체 장치를 도시한 도면이다.
우선, 도 6a를 참조하여, 실시예 4의 최초의 예에 관해서 설명한다.
도 6a에서, 도면부호 1은 반도체 소자를 적층하여 실장하기 위한 절연성 회로기판, 1a는 기판 하면에 배치된 배선, 2A는 접속배선을 통과시키기 위해서 회로기판(1)에 설치한 개구 구멍, 3a는 회로기판(1)의 하면에서 개구 구멍(2A)보다 내측으로 배치된 외부 전극(내측 외부 전극), 3b는 절연 회로기판(1)의 하면에서 개구 구멍(2A)보다 외측으로 배치된 외부 전극(외측 외부 전극), 4a는 절연 회로기판(1)의 하면에서 개구 구멍(2A)에 대향하여 배치된 기판 전극(기판 하면 전극)을 나타낸다.
도 6a의 회로기판(1)은, 회로기판(1)의 한 변에 한 개 이상의 개구 구멍(2A)을 갖는 구조이다. 또한, 회로기판(1)의 하면에서, 인접한 개구 구멍(2A)의 간격에 기판배선(1a)이 통과하고 있다. 이 기판배선(1a)은, 기판 하면 전극(4a)과 내측 외부 전극(3a)을 접속하고 있다.
본 구조에 의해 배선 및 외부 전극(3)의 배치의 자유도가 증가하고, 또한 반도체 소자의 하면 영역에 까지 외부 전극(3)의 배치 영역을 넓히는 것이 가능해진다.
이와 같은 회로기판(1)을 사용하여 도 6a의 하측의 단면도에 나타낸 것과 같은 반도체 장치를 얻을 수 있다.
이 실시예의 반도체 장치의 구조를 요약하면 다음과 같다.
이 실시예의 반도체 장치는, 도 6a에 나타낸 것과 같이, 상면(주표면)에 기판 전극(4b), 하면(배면)에 기판 전극(4a)을 배치하여 소정의 개구 구멍(2A)을 형성한 회로기판(1)과, 적어도 주표면에 소자 전극(11)을 배치한 반도체 소자(10)를 구비하고 있다.
그리고, 회로기판(1)에 대하여 반도체 소자(10)를 그 소자 전극(11)이 회로기판(1)의 개구 구멍(2A)에 대향하도록 배치하고, 그 소자 전극(11)을 회로기판(1)의 개구 구멍(2A)을 통해서 회로기판(1)의 배면의 기판 전극(4a)에 접속한 반도체 장치에서, 회로기판(1)의 개구 구멍(2A)이 반도체 소자(10)의 소자 전극(11)의 배치에 대응하여 소정의 형상으로 형성된 것이다.
또한, 도 6a에 나타낸 것과 같이, 회로기판(1)의 개구 구멍(2A)이 반도체 소자(10)의 소자 전극(11)의 배치에 대응하여 소정의 위치로 분리되어 복수개 형성된 것이다.
또한, 회로기판(1)의 배면에서, 복수개의 개구 구멍(2A)의 간격을 통과하는 배선(1a)을 시행한 것이다.
또한, 회로기판(1)의 복수개의 개구 구멍(2A)이, 한 변에 1개 이상의 개구 구멍(2A)을 갖고 사각형상을 형성하도록 배치한 것이다.
또, 바꾸어 말하면, 페이스 다운 탑재된 반도체 소자의 끝부분 전극에 대향한 위치에, 직사각형 혹은 정방형의 부근을 따라 한 변에 한 개 이상의 개구 구멍(2A)을 설치하고, 이것들의 개구 구멍(2A)의 간격에 배선(1a)을 통과시킨 것이다.
다음으로, 도 6b는, 실시예 4의 다른 절연성 회로기판의 예를 나타낸다.
도 6b에서, 도면부호 2B는 접속배선을 통과시키기 위해서 회로기판(1)에 설치한 개구 구멍, 3은 회로기판(1)의 하면에 배치된 외부 전극, 4a는 절연 회로기판(1)의 하면에서 개구 구멍(2B)에 대향하여 배치된 기판 전극(기판 하면 전극)을 나타낸다.
도 6b의 회로기판(1)은, 절연 회로기판(1)의 개구 구멍(2B)이 십자형상의 구조이다.
본 구조에서는 배선을 통과시키기 용이하고, 또한 연속한 개구 구멍(2B)을 수지봉지하기 때문에 일괄 봉지에 의한 생산성의 향상도 얻을 수 있다.
이러한 회로기판(1)을 사용하여, 도 1b 및 1d, 도 2d, 도 4c에 나타낸 것과 같은 반도체 장치를 얻을 수 있다.
다음으로, 도 7a는, 실시예 4의 다른 절연성 회로기판의 예를 나타낸다. 도 7a에서, 위의 도면은 회로기판의 평면도, 아래의 그림은 이 회로기판을 적용한 반도체 장치의 일 예의 단면도를 나타낸다. 그 아래의 그림은, 도 2b에 대응한다.
도 7a에서, 도면부호 2C는 접속배선을 통과시키기 위해서 회로기판(1)에 설치한 개구 구멍을 나타낸다.
도 7a의 회로기판(1)은, 회로기판(1)의 개구 구멍(2C)이 3 개 이상 같은 방향으로 존재하는 구조이다.
본 구조는, 회로기판(1) 상단에 적층한 반도체 소자의 전극위치 또는 탑재위치에 의존한 유효한 구조이다. 예를 들면 회로기판(1) 상에, 페이스 다운방식으로 중앙 전극의 반도체 소자를 탑재하고, 그 상단에 마찬가지로 페이스 다운방식으로 끝부분 전극의 반도체 소자를 탑재한 구조에서는, 각 반도체 소자가 대향한 위치에 기판 개구 구멍(2C)이 존재하기 때문에, 배선 및 외부 전극(3)의 자유도가 증가한다. 또한 내부 접속의 짧은 루프화도 가능하다.
이러한 절연 회로기판(1)을 사용하여, 도 2b에 나타낸 것과 같은 반도체 장치를 얻을 수 있다.
다음으로, 도 7b는, 실시예 4의 다른 절연 회로기판의 예를 나타낸다. 도 7b에서, 위의 도면은 회로기판의 평면도, 아래의 도면은 이 회로기판을 적용한 반도체 장치의 일 예의 단면도를 나타낸다. 그 아래의 도면은, 도 4a에 대응한다.
도 7b에서, 도면부호 2D는 접속배선을 통과시키기 위해서 회로기판(1)에 설치한 L자 형상의 개구 구멍을 나타낸다.
도 7b의 회로기판(1)은, 회로기판(1)의 각 부근의 코너부에 개구 구멍(2D)을 갖는 구조이다.
예를 들면 본 구조에서는, 페이스 다운한 4변 방향으로 전극을 갖는 반도체소자의 적층, 혹은 2변 방향으로 전극을 갖는 반도체 소자를 페이스 다운에 의해 적층한 반도체 장치에 있어서, 상기와 동일한 효과를 얻을 수 있다.
이러한 회로기판(1)을 사용하여, 도 1c, 도 2a 및 2c, 도 3a∼3d, 도 4a 및 4b, 도 5b에 나타낸 것과 같은 반도체 장치를 얻을 수 있다.
다음으로, 도 7c는, 실시예 4의 다른 절연 회로기판의 예를 나타낸다.
도 7c에서, 도면부호 2E는 접속배선을 통과시키기 위해서 회로기판(1)에 설치한 개구 구멍을 나타낸다.
도 7c의 회로기판(1)은, 회로기판(1)의 개구 구멍(2E)이 H형 형상의 구조이다.
이것은, 예를 들면 페이스 다운 방식으로, 최하단에 중앙 전극의 반도체 소자를 탑재하고, 그 상단에 마찬가지로 페이스 다운방식으로 끝부분 전극의 반도체 소자를 적층한 구조에 있어서, 상기와 동일한 효과를 얻을 수 있다. 또한 연속한 개구 구멍(2)을 수지봉지하기 때문에, 일괄 형성이 가능하고 생산성의 향상을 얻을 수 있다.
다음으로, 도 7d는, 실시예 4의 다른 절연 회로기판의 예를 나타낸다.
도 7d에서, 도면부호 2F는 접속배선을 통과시키기 위해서 회로기판(1)에 설치한 개구 구멍을 나타낸다.
도 7d의 회로기판(1)은, 회로기판(1)의 개구 구멍(2F)이 거의 중앙부에 존재하여, 상기 개구 구멍(2)에 직행하는 방향으로 불연속의 개구 구멍(2F)을 갖는 구조이다.
도 6b와 비교하면, 개구 구멍(2F)의 간격에 배선을 통과시키기 때문에, 배선및 외부 전극(3)의 배치의 자유도가 늘고, 외부 전극(3)의 배치 영역을 넓히는 것이 가능하다.
이상과 같이, 이 실시예의 반도체 장치는, 도 7d에 나타낸 것과 같이, 회로기판(1)의 복수개의 개구 구멍(2F)이, 직선형의 한쪽의 개구 구멍(2F)과, 이 한쪽의 개구 구멍(2F)과 거의 직교하는 선상에서 상기 한쪽의 개구 구멍(2F)의 양측에 배치된 다른 쪽의 개구 구멍(2F)에 형성된 것이다.
다음으로, 이 실시예는, 이상의 도 6a, 도 6b 및 도 7a∼7d의 반도체 장치에 적용한 실장용 회로기판을 각각 제공한 것이다.
그 구조는 이미 설명한 것과 마찬가지이므로, 주된 요약만을 기재하면 다음과 같다.
이 실시예에 의한 회로기판은, 도 6b 등에 나타낸 것과 같이, 개구 구멍(2) 이 형성되고, 반도체 소자의 주표면이 대향하여 배치된 회로기판(1)에 있어서, 개구 구멍(2B)이 반도체 소자의 소자 전극의 배치에 대응하여 소정의 형상으로 연속해서 단일로 형성된 것이다.
또한, 도 6a 등에 나타낸 것과 같이, 개구 구멍(2A)이 형성되고, 반도체 소자의 주표면이 대향하여 배치된 회로기판(1)에 있어서, 개구 구멍(2A)이 반도체 소자의 소자 전극의 배치에 대응하여 소정의 위치로 분리되어 복수개 형성된 것이다.
이상 상세히 설명한 것과 같이, 본 발명에서는, 절연 회로기판 상에 페이스 다운으로 반도체 소자를 탑재하는 것과, 상기 반도체 소자의 상단에 페이스 업으로다른 반도체 소자를 탑재하고, 하단면 반도체 소자의 소자 전극(단자 전극)에 대향하는 위치에 절연 회로기판에 개구 구멍을 설치하고, 상기 개구 구멍을 통해서, 절연 회로기판 하면의 기판 전극과 반도체 소자의 소자 전극(단자 전극)을 접속하는 것과, 상단 반도체 소자 전극과 절연 회로기판 상면의 기판 전극을 접속함으로써, 거의 동일 사이즈의 반도체 소자를 적층하는 것이 가능해지고, 또한 내부 접속의 루프 길이가 짧은 루프화가 가능하다.
또한, 절연 회로기판의 개구 구멍의 형상을 바꿈으로써, 상기 절연 회로기판의 배선 자유도가 증가하는 것과, 핀 또는 볼의 배선 영역을 넓히는 것이 가능해져서, 다핀·다볼화에 대응 가능해진다. 또한 내부 접속부의 봉지와 반도체 소자의 봉지를 일괄봉지함으로써, 생산성이 향상하는 효과가 있다.
이때, 상기한 각 실시예에서는 적층된 반도체 소자가 2층 또는 3층인 경우 에 관해서 설명하였지만, 본 발명은 이에 한정되는 것이 아니다. 예를 들면, 회로기판에 페이스 다운으로 2층 이상의 반도체 소자를 연속하여 적층하여도 된다. 또한, 이 위에 적층하는 페이스 업의 반도체 소자도 2층 이상으로 적층해도 좋다.
상술한 제 1 면 내지 제 3 면에 따른 본 발명은, 절연 회로기판 상에 페이스 다운으로 하단면의 반도체 소자를 탑재하고, 이 위에 페이스 업으로 상단면의 반도체 소자를 탑재하며, 하단면 반도체 소자의 소자 전극을 기판 개구 구멍을 통해서 기판 하면 전극과 접속하고, 상단 반도체 소자의 소자 전극을 기판 상면 전극과 접속한다.
이에 따라, 거의 동일 사이즈의 반도체 소자를 적층하는 것이 가능해지고, 또한 내부 접속의 루프 길이가 짧은 루프화가 가능해진다.
또한, 상기 제 4 면에 따른 본 발명은, 상단의 반도체 소자의 위에 페이스 업으로 다른 반도체 소자를 탑재하고, 그 소자 전극을 기판 상면 전극에 접속한다.
이에 따라, 다수의 반도체 소자를 적층하는 것이 가능해지고, 또한 내부 접속의 루프 길이가 짧은 루프화가 가능해진다.
또한, 상기 제 5 면 내지 제 7 면에 따른 본 발명은, 절연 회로기판 상의 하단면에 페이스 다운으로 상대적으로 작은 사이즈의 반도체 소자를 탑재하고, 이 상단면에 동일하게 페이스 다운으로 상대적으로 큰 사이즈의 반도체 소자를 탑재하며, 하단면 및 상단면의 반도체 소자의 소자 전극을 기판 개구 구멍을 통해서 기판 하면 전극과 접속한다.
이에 따라, 복수의 반도체 소자를 적층하는 것이 가능해지고, 또한 내부 접속의 루프 길이가 짧은 루프화가 가능해진다.
또한, 상기 제 8 면에 따른 본 발명은, 상단의 반도체 소자 위에 페이스 업으로 다른 반도체 소자를 탑재하고, 그 소자 전극을 기판 상면 전극에 접속한다.
이에 따라, 다수의 반도체 소자를 적층하는 것이 가능해지고, 또한 내부 접속의 루프 길이가 짧은 루프화가 가능해진다.
또한, 상기 제 9 면에 따른 본 발명은, 어느 하나의 층의 반도체 소자를, 동일 층내에서 2개 이상의 반도체 소자로 분리하여 배치한다.
이에 따라, 다수의 반도체 소자를 적층하는 것이 가능해지고, 또한 내부 접속의 루프 길이가 짧은 루프화가 가능해진다.
또한, 상기 제 10 면에 따른 본 발명은, 회로기판의 배면에서 기판 전극의 일부를 하단면의 반도체 소자의 영역 내측에 배치한다.
이에 따라 기판 전극(핀 또는 볼)의 배선 영역을 넓히는 것이 가능해져서, 다핀·다볼화에 대응 가능해진다.
또한, 상기 제 11 면에 따른 본 발명은, 회로기판의 배면에서 기판 전극을 반도체 소자의 영역 내측 및 외측에 배치하고, 이 사이를 와이어 접속한다.
이에 따라 기판 전극(핀 또는 볼)의 배선 영역을 넓히는 것이 가능해지고, 다핀·다볼화에 대응 가능해진다.
또한, 상기 제 12 면에 따른 본 발명은, 회로기판의 배면에서 기판 전극을, 하단면 반도체 소자의 영역 내측 및 외측에 배치하고, 하단면 반도체 소자의 소자 전극을 양쪽의 기판 전극에 접속한다.
이에 따라 기판 전극(핀 또는 볼)의 배선 영역을 넓히는 것이 가능해져서, 다핀·다볼화에 대응 가능해진다.
또한 상기 제 13 면에 따른 본 발명은, 적층된 반도체 소자의 소자 전극의 사이를 직접 전기적으로 접속한다.
이에 따라, 내부 접속의 루프 길이가 짧은 루프화가 가능해진다.
또한, 상기 제 14 면에 따른 본 발명은, 회로기판에 탑재한 반도체 소자의 봉지 및 배면의 접속부의 봉지를 일괄 형성한다.
이에 따라, 생산성을 향상시키는 것이 가능해진다.
아울러, 상기 제 15 면 내지 제 23 면에 따른 본 발명은, 절연 회로기판 상에 페이스 다운으로 하단면의 반도체 소자를 탑재하고, 이 위에 상단면의 반도체 소자를 탑재하며, 하단면 반도체 소자의 소자 전극을 기판 개구 구멍을 통해서 기판 하면 전극과 접속한다. 그리고, 회로기판의 개구 구멍을 반도체 소자의 소자 전극의 배치에 대응하여 소정의 형상으로 형성한다.
이에 따라, 회로기판의 기판 전극(핀 또는 볼)의 배치와 배선의 자유도가 증가하여, 기판 전극의 배선 영역을 넓히는 것이 가능해져서, 다핀·다볼화에 대응 가능해진다.
Claims (3)
- 주표면과 배면을 갖고 상기 주표면 및 배면에 기판 전극을 배치하여 소정의 개구 구멍을 형성한 회로기판(1)과, 주표면과 배면을 갖고 상기 주표면에 소자 전극을 배치한 복수의 반도체 소자를 포함하고,제 1 반도체 소자를 그 주표면을 상기 회로기판(1)의 주표면에 대향하여 배치하고 그 소자 전극을 상기 회로기판(1)의 상기 개구 구멍을 통해서 상기 회로기판(1)의 배면의 기판 전극에 접속하고,제 2 반도체 소자를 그 배면을 상기 제 1 반도체 소자의 배면에 접합하여 적층하고 그 소자 전극을 상기 회로기판(1)의 주표면의 기판 전극에 접속하여 구성된 것을 특징으로 하는 반도체 장치.
- 주표면과 배면을 갖고 상기 주표면 및 배면에 기판 전극을 배치하여 소정의 개구 구멍을 형성한 회로기판(1)과, 주표면과 배면을 갖고 상기 주표면에 소자 전극을 배치한 복수의 반도체 소자를 포함하고,제 1 반도체 소자를 그 주표면을 상기 회로기판(1)의 주표면에 대향하여 배치하고 그 소자 전극을 상기 회로기판(1)의 상기 개구 구멍을 통해서 상기 회로기판(1)의 배면의 기판 전극에 접속하고,상기 제 1 반도체 소자보다 외형 치수가 큰 제 2 반도체 소자를 그 주표면을상기 제1 반도체 소자의 배면에 대향시키고 그 소자 전극이 상기 제 1 반도체 소자의 배면으로부터 벗어나도록 적층하고 그 소자 전극을 상기 회로기판(1)의 상기 개구 구멍을 통해서 상기 회로기판(1)의 배면의 기판 전극에 접속하여 구성된 것을 특징으로 하는 반도체 장치.
- 주표면 및 배면에 기판 전극을 배치하고 소정의 개구 구멍을 형성한 회로기판과, 주표면에 소자 전극을 배치한 반도체 소자를 구비하고,상기 회로기판에 대하여 상기 반도체 소자를 그 소자 전극이 상기 회로기판의 주표면에 대향하도록 배치하고, 그 소자 전극을 상기 회로기판의 상기 개구 구멍을 통해서 상기 회로기판의 배면의 기판 전극에 접속한 반도체 장치에서, 상기 회로기판의 상기 개구 구멍이 상기 반도체 소자의 소자 전극의 배치에 대응하여 소정의 형상으로 형성된 것을 특징으로 하는 반도체 장치.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000-33791 | 2000-02-10 | ||
JP2000033791A JP2001223324A (ja) | 2000-02-10 | 2000-02-10 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010081922A true KR20010081922A (ko) | 2001-08-29 |
KR100382035B1 KR100382035B1 (ko) | 2003-05-01 |
Family
ID=18558223
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2000-0042317A KR100382035B1 (ko) | 2000-02-10 | 2000-07-24 | 반도체 장치 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6445594B1 (ko) |
JP (1) | JP2001223324A (ko) |
KR (1) | KR100382035B1 (ko) |
TW (1) | TW478137B (ko) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8304881B1 (en) | 2011-04-21 | 2012-11-06 | Tessera, Inc. | Flip-chip, face-up and face-down wirebond combination package |
US8338963B2 (en) | 2011-04-21 | 2012-12-25 | Tessera, Inc. | Multiple die face-down stacking for two or more die |
US8466564B2 (en) | 2010-12-17 | 2013-06-18 | Tessera, Inc. | Enhanced stacked microelectronic assemblies with central contacts and improved ground or power distribution |
US8633576B2 (en) | 2011-04-21 | 2014-01-21 | Tessera, Inc. | Stacked chip-on-board module with edge connector |
US8787032B2 (en) | 2010-12-17 | 2014-07-22 | Tessera, Inc. | Enhanced stacked microelectronic assemblies with central contacts |
US8928153B2 (en) | 2011-04-21 | 2015-01-06 | Tessera, Inc. | Flip-chip, face-up and face-down centerbond memory wirebond assemblies |
US8941999B2 (en) | 2010-10-19 | 2015-01-27 | Tessera, Inc. | Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics |
US8952516B2 (en) | 2011-04-21 | 2015-02-10 | Tessera, Inc. | Multiple die stacking for two or more die |
US8970028B2 (en) | 2011-12-29 | 2015-03-03 | Invensas Corporation | Embedded heat spreader for package with multiple microelectronic elements and face-down connection |
US9013033B2 (en) | 2011-04-21 | 2015-04-21 | Tessera, Inc. | Multiple die face-down stacking for two or more die |
US9123555B2 (en) | 2013-10-25 | 2015-09-01 | Invensas Corporation | Co-support for XFD packaging |
Families Citing this family (60)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3581086B2 (ja) * | 2000-09-07 | 2004-10-27 | 松下電器産業株式会社 | 半導体装置 |
JP4571320B2 (ja) * | 2001-02-02 | 2010-10-27 | Okiセミコンダクタ株式会社 | 半導体チップパッケージ |
KR100400032B1 (ko) * | 2001-02-07 | 2003-09-29 | 삼성전자주식회사 | 와이어 본딩을 통해 기판 디자인을 변경하는 반도체 패키지 |
JP4633971B2 (ja) * | 2001-07-11 | 2011-02-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US6982485B1 (en) * | 2002-02-13 | 2006-01-03 | Amkor Technology, Inc. | Stacking structure for semiconductor chips and a semiconductor package using it |
KR100510486B1 (ko) * | 2002-04-08 | 2005-08-26 | 삼성전자주식회사 | 양면 반도체 칩을 위한 반도체 패키지 및 그 제조방법 |
JP2003347478A (ja) * | 2002-05-30 | 2003-12-05 | Mitsubishi Electric Corp | 配線基板及び半導体装置 |
WO2004001838A1 (en) * | 2002-06-19 | 2003-12-31 | Chuen Khiang Wang | Packaging of a microchip device-i |
US7550842B2 (en) * | 2002-12-12 | 2009-06-23 | Formfactor, Inc. | Integrated circuit assembly |
JP3695458B2 (ja) * | 2003-09-30 | 2005-09-14 | セイコーエプソン株式会社 | 半導体装置、回路基板並びに電子機器 |
KR100535181B1 (ko) * | 2003-11-18 | 2005-12-09 | 삼성전자주식회사 | 디커플링 커패시터를 갖는 반도체 칩 패키지와 그 제조 방법 |
KR100585150B1 (ko) * | 2004-07-01 | 2006-05-30 | 삼성전자주식회사 | 신호 전달 특성을 개선시킨 반도체 장치 |
US20070268660A1 (en) * | 2006-05-17 | 2007-11-22 | Stats Chippac Ltd. | Spacerless semiconductor package chip stacking system |
US7535110B2 (en) * | 2006-06-15 | 2009-05-19 | Marvell World Trade Ltd. | Stack die packages |
US7638868B2 (en) * | 2006-08-16 | 2009-12-29 | Tessera, Inc. | Microelectronic package |
JP4751351B2 (ja) * | 2007-02-20 | 2011-08-17 | 株式会社東芝 | 半導体装置とそれを用いた半導体モジュール |
JP5143451B2 (ja) | 2007-03-15 | 2013-02-13 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
KR101409839B1 (ko) * | 2007-05-23 | 2014-06-26 | 삼성전자주식회사 | 반도체 패키지 |
US8299626B2 (en) * | 2007-08-16 | 2012-10-30 | Tessera, Inc. | Microelectronic package |
JP5628470B2 (ja) * | 2007-12-04 | 2014-11-19 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置 |
US8896126B2 (en) | 2011-08-23 | 2014-11-25 | Marvell World Trade Ltd. | Packaging DRAM and SOC in an IC package |
US8253231B2 (en) * | 2008-09-23 | 2012-08-28 | Marvell International Ltd. | Stacked integrated circuit package using a window substrate |
US9009393B1 (en) | 2008-09-23 | 2015-04-14 | Marvell International Ltd. | Hybrid solid-state disk (SSD)/hard disk drive (HDD) architectures |
KR100935854B1 (ko) * | 2009-09-22 | 2010-01-08 | 테세라 리써치 엘엘씨 | 와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리 |
KR100950511B1 (ko) * | 2009-09-22 | 2010-03-30 | 테세라 리써치 엘엘씨 | 와이어 본딩 및 도전성 기준 소자에 의해 제어되는 임피던스를 포함하는 마이크로전자 어셈블리 |
US8853708B2 (en) | 2010-09-16 | 2014-10-07 | Tessera, Inc. | Stacked multi-die packages with impedance control |
US8581377B2 (en) | 2010-09-16 | 2013-11-12 | Tessera, Inc. | TSOP with impedance control |
US8786083B2 (en) | 2010-09-16 | 2014-07-22 | Tessera, Inc. | Impedance controlled packages with metal sheet or 2-layer RDL |
US9136197B2 (en) | 2010-09-16 | 2015-09-15 | Tessera, Inc. | Impedence controlled packages with metal sheet or 2-layer RDL |
US8222725B2 (en) | 2010-09-16 | 2012-07-17 | Tessera, Inc. | Metal can impedance control structure |
KR20120056018A (ko) * | 2010-11-24 | 2012-06-01 | 삼성전자주식회사 | 범프들과 테스트 패드들이 십자 모양으로 배열되는 반도체 장치 |
KR101811738B1 (ko) | 2011-03-18 | 2017-12-22 | 테세라, 인코포레이티드 | 중앙 콘택을 구비한 적층형 마이크로전자 조립체 |
KR101843184B1 (ko) * | 2011-06-16 | 2018-03-29 | 삼성전기주식회사 | 적층형 칩 소자 및 그 제조방법 |
US8823165B2 (en) | 2011-07-12 | 2014-09-02 | Invensas Corporation | Memory module in a package |
US8502390B2 (en) * | 2011-07-12 | 2013-08-06 | Tessera, Inc. | De-skewed multi-die packages |
US8513817B2 (en) | 2011-07-12 | 2013-08-20 | Invensas Corporation | Memory module in a package |
US8872318B2 (en) | 2011-08-24 | 2014-10-28 | Tessera, Inc. | Through interposer wire bond using low CTE interposer with coarse slot apertures |
US8405207B1 (en) | 2011-10-03 | 2013-03-26 | Invensas Corporation | Stub minimization for wirebond assemblies without windows |
JP2014528652A (ja) | 2011-10-03 | 2014-10-27 | インヴェンサス・コーポレイション | パッケージの中心から端子グリッドをオフセットすることによるスタブ最小化 |
US8525327B2 (en) | 2011-10-03 | 2013-09-03 | Invensas Corporation | Stub minimization for assemblies without wirebonds to package substrate |
US8659140B2 (en) | 2011-10-03 | 2014-02-25 | Invensas Corporation | Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate |
EP2764544A1 (en) * | 2011-10-03 | 2014-08-13 | Invensas Corporation | Stub minimization for multi-die wirebond assemblies with parallel windows |
US8436457B2 (en) * | 2011-10-03 | 2013-05-07 | Invensas Corporation | Stub minimization for multi-die wirebond assemblies with parallel windows |
US8441111B2 (en) | 2011-10-03 | 2013-05-14 | Invensas Corporation | Stub minimization for multi-die wirebond assemblies with parallel windows |
US8659141B2 (en) | 2011-10-03 | 2014-02-25 | Invensas Corporation | Stub minimization using duplicate sets of terminals for wirebond assemblies without windows |
US8345441B1 (en) | 2011-10-03 | 2013-01-01 | Invensas Corporation | Stub minimization for multi-die wirebond assemblies with parallel windows |
KR20140085497A (ko) | 2011-10-03 | 2014-07-07 | 인벤사스 코포레이션 | 직교 윈도가 있는 멀티-다이 와이어본드 어셈블리를 위한 스터브 최소화 |
WO2014030760A1 (en) * | 2012-08-23 | 2014-02-27 | Ps4 Luxco S.A.R.L. | Device and method of manufacturing the same |
US9368477B2 (en) | 2012-08-27 | 2016-06-14 | Invensas Corporation | Co-support circuit panel and microelectronic packages |
US8848391B2 (en) | 2012-08-27 | 2014-09-30 | Invensas Corporation | Co-support component and microelectronic assembly |
US8787034B2 (en) | 2012-08-27 | 2014-07-22 | Invensas Corporation | Co-support system and microelectronic assembly |
US8848392B2 (en) | 2012-08-27 | 2014-09-30 | Invensas Corporation | Co-support module and microelectronic assembly |
TWI560844B (en) * | 2013-01-15 | 2016-12-01 | Tessera Inc | System and microelectronic assembly of multiple die face-down stacking for two or more die |
US9070423B2 (en) | 2013-06-11 | 2015-06-30 | Invensas Corporation | Single package dual channel memory with co-support |
US9281296B2 (en) | 2014-07-31 | 2016-03-08 | Invensas Corporation | Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design |
US9691437B2 (en) | 2014-09-25 | 2017-06-27 | Invensas Corporation | Compact microelectronic assembly having reduced spacing between controller and memory packages |
US9484080B1 (en) | 2015-11-09 | 2016-11-01 | Invensas Corporation | High-bandwidth memory application with controlled impedance loading |
US10008441B2 (en) | 2015-12-17 | 2018-06-26 | Mediatek Inc. | Semiconductor package |
US9679613B1 (en) | 2016-05-06 | 2017-06-13 | Invensas Corporation | TFD I/O partition for high-speed, high-density applications |
KR102647423B1 (ko) * | 2019-03-04 | 2024-03-14 | 에스케이하이닉스 주식회사 | 와이어 본딩 연결 구조를 가지는 반도체 패키지 및 이를 포함하는 반도체 패키지 구조물 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60245291A (ja) | 1984-05-21 | 1985-12-05 | 沖電気工業株式会社 | 半導体装置 |
JPS6352461A (ja) | 1986-08-22 | 1988-03-05 | Olympus Optical Co Ltd | 半導体装置 |
US5422435A (en) * | 1992-05-22 | 1995-06-06 | National Semiconductor Corporation | Stacked multi-chip modules and method of manufacturing |
US5384689A (en) | 1993-12-20 | 1995-01-24 | Shen; Ming-Tung | Integrated circuit chip including superimposed upper and lower printed circuit boards |
US5818698A (en) | 1995-10-12 | 1998-10-06 | Micron Technology, Inc. | Method and apparatus for a chip-on-board semiconductor module |
US5696031A (en) * | 1996-11-20 | 1997-12-09 | Micron Technology, Inc. | Device and method for stacking wire-bonded integrated circuit dice on flip-chip bonded integrated circuit dice |
MY123146A (en) * | 1996-03-28 | 2006-05-31 | Intel Corp | Perimeter matrix ball grid array circuit package with a populated center |
US5917242A (en) * | 1996-05-20 | 1999-06-29 | Micron Technology, Inc. | Combination of semiconductor interconnect |
KR100248792B1 (ko) * | 1996-12-18 | 2000-03-15 | 김영환 | 단일층 세라믹 기판을 이용한 칩사이즈 패키지 반도체 |
US5815372A (en) * | 1997-03-25 | 1998-09-29 | Intel Corporation | Packaging multiple dies on a ball grid array substrate |
JPH10284678A (ja) | 1997-04-03 | 1998-10-23 | Hitachi Ltd | 半導体装置およびその製造方法 |
CA2218307C (en) * | 1997-10-10 | 2006-01-03 | Gennum Corporation | Three dimensional packaging configuration for multi-chip module assembly |
JPH11219984A (ja) * | 1997-11-06 | 1999-08-10 | Sharp Corp | 半導体装置パッケージおよびその製造方法ならびにそのための回路基板 |
US5998860A (en) * | 1997-12-19 | 1999-12-07 | Texas Instruments Incorporated | Double sided single inline memory module |
JP3481444B2 (ja) * | 1998-01-14 | 2003-12-22 | シャープ株式会社 | 半導体装置及びその製造方法 |
JP3512657B2 (ja) * | 1998-12-22 | 2004-03-31 | シャープ株式会社 | 半導体装置 |
US6163068A (en) * | 1999-04-22 | 2000-12-19 | Yao; Hsia Kuang | Multi-chip semiconductor encapsulation method and its finished product |
TW409377B (en) * | 1999-05-21 | 2000-10-21 | Siliconware Precision Industries Co Ltd | Small scale ball grid array package |
US6201299B1 (en) * | 1999-06-23 | 2001-03-13 | Advanced Semiconductor Engineering, Inc. | Substrate structure of BGA semiconductor package |
JP3765952B2 (ja) * | 1999-10-19 | 2006-04-12 | 富士通株式会社 | 半導体装置 |
US6242283B1 (en) * | 1999-12-30 | 2001-06-05 | Siliconware Precision Industries Co., Ltd. | Wafer level packaging process of semiconductor |
-
2000
- 2000-02-10 JP JP2000033791A patent/JP2001223324A/ja not_active Withdrawn
- 2000-07-20 US US09/620,717 patent/US6445594B1/en not_active Expired - Fee Related
- 2000-07-24 KR KR10-2000-0042317A patent/KR100382035B1/ko not_active IP Right Cessation
- 2000-07-24 TW TW089114695A patent/TW478137B/zh not_active IP Right Cessation
Cited By (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8941999B2 (en) | 2010-10-19 | 2015-01-27 | Tessera, Inc. | Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics |
US9312239B2 (en) | 2010-10-19 | 2016-04-12 | Tessera, Inc. | Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics |
US8885356B2 (en) | 2010-12-17 | 2014-11-11 | Tessera, Inc. | Enhanced stacked microelectronic assemblies with central contacts and improved ground or power distribution |
US8466564B2 (en) | 2010-12-17 | 2013-06-18 | Tessera, Inc. | Enhanced stacked microelectronic assemblies with central contacts and improved ground or power distribution |
US9461015B2 (en) | 2010-12-17 | 2016-10-04 | Tessera, Inc. | Enhanced stacked microelectronic assemblies with central contacts |
US8787032B2 (en) | 2010-12-17 | 2014-07-22 | Tessera, Inc. | Enhanced stacked microelectronic assemblies with central contacts |
US10622289B2 (en) | 2011-04-21 | 2020-04-14 | Tessera, Inc. | Stacked chip-on-board module with edge connector |
US9281295B2 (en) | 2011-04-21 | 2016-03-08 | Invensas Corporation | Embedded heat spreader for package with multiple microelectronic elements and face-down connection |
US8436458B2 (en) | 2011-04-21 | 2013-05-07 | Tessera, Inc. | Flip-chip, face-up and face-down wirebond combination package |
US8952516B2 (en) | 2011-04-21 | 2015-02-10 | Tessera, Inc. | Multiple die stacking for two or more die |
US9806017B2 (en) | 2011-04-21 | 2017-10-31 | Tessera, Inc. | Flip-chip, face-up and face-down centerbond memory wirebond assemblies |
US9281266B2 (en) | 2011-04-21 | 2016-03-08 | Tessera, Inc. | Stacked chip-on-board module with edge connector |
US8633576B2 (en) | 2011-04-21 | 2014-01-21 | Tessera, Inc. | Stacked chip-on-board module with edge connector |
US8304881B1 (en) | 2011-04-21 | 2012-11-06 | Tessera, Inc. | Flip-chip, face-up and face-down wirebond combination package |
US9013033B2 (en) | 2011-04-21 | 2015-04-21 | Tessera, Inc. | Multiple die face-down stacking for two or more die |
US8928153B2 (en) | 2011-04-21 | 2015-01-06 | Tessera, Inc. | Flip-chip, face-up and face-down centerbond memory wirebond assemblies |
US9735093B2 (en) | 2011-04-21 | 2017-08-15 | Tessera, Inc. | Stacked chip-on-board module with edge connector |
US9312244B2 (en) | 2011-04-21 | 2016-04-12 | Tessera, Inc. | Multiple die stacking for two or more die |
US8338963B2 (en) | 2011-04-21 | 2012-12-25 | Tessera, Inc. | Multiple die face-down stacking for two or more die |
US9437579B2 (en) | 2011-04-21 | 2016-09-06 | Tessera, Inc. | Multiple die face-down stacking for two or more die |
US9093291B2 (en) | 2011-04-21 | 2015-07-28 | Tessera, Inc. | Flip-chip, face-up and face-down wirebond combination package |
US9640515B2 (en) | 2011-04-21 | 2017-05-02 | Tessera, Inc. | Multiple die stacking for two or more die |
US8970028B2 (en) | 2011-12-29 | 2015-03-03 | Invensas Corporation | Embedded heat spreader for package with multiple microelectronic elements and face-down connection |
US9293444B2 (en) | 2013-10-25 | 2016-03-22 | Invensas Corporation | Co-support for XFD packaging |
US9123555B2 (en) | 2013-10-25 | 2015-09-01 | Invensas Corporation | Co-support for XFD packaging |
Also Published As
Publication number | Publication date |
---|---|
KR100382035B1 (ko) | 2003-05-01 |
TW478137B (en) | 2002-03-01 |
JP2001223324A (ja) | 2001-08-17 |
US6445594B1 (en) | 2002-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100382035B1 (ko) | 반도체 장치 | |
JP4751351B2 (ja) | 半導体装置とそれを用いた半導体モジュール | |
US7327020B2 (en) | Multi-chip package including at least one semiconductor device enclosed therein | |
US7402911B2 (en) | Multi-chip device and method for producing a multi-chip device | |
US9627366B2 (en) | Stacked microelectronic packages having at least two stacked microelectronic elements adjacent one another | |
JP2003110084A (ja) | 半導体装置 | |
JP2003124433A (ja) | マルチチップパッケージ | |
KR20190017096A (ko) | 반도체 패키지 | |
JPH011269A (ja) | 半導体装置 | |
KR100621547B1 (ko) | 멀티칩 패키지 | |
JP2001156251A (ja) | 半導体装置 | |
KR20010062929A (ko) | 적층 칩 패키지 | |
KR20010068513A (ko) | 윈도우가 구비된 회로기판을 포함하는 적층 칩 패키지 | |
JP4083376B2 (ja) | 半導体モジュール | |
KR101489678B1 (ko) | 전자부품 실장구조 중간체, 전자부품 실장구조체 및 전자부품 실장구조체의 제조방법 | |
US20040125574A1 (en) | Multi-chip semiconductor package and method for manufacturing the same | |
JP3850712B2 (ja) | 積層型半導体装置 | |
JP2011211077A (ja) | 半導体積層パッケージ及びその製造方法 | |
WO2023089988A1 (ja) | モジュール | |
JPH04184962A (ja) | 半導体集積回路装置 | |
KR20020064415A (ko) | 반도체 패키지 | |
US8294284B2 (en) | Package stacking through rotation | |
KR20060068971A (ko) | 적층 패키지 | |
KR20030047403A (ko) | 볼 그리드 어레이형 적층 패키지 | |
JPH05235259A (ja) | 半導体装置及び半導体装置ユニット |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090410 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |