JPS60245291A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60245291A JPS60245291A JP10058984A JP10058984A JPS60245291A JP S60245291 A JPS60245291 A JP S60245291A JP 10058984 A JP10058984 A JP 10058984A JP 10058984 A JP10058984 A JP 10058984A JP S60245291 A JPS60245291 A JP S60245291A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- semiconductor
- semiconductor element
- semiconductor elements
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Wire Bonding (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(技術分野)
この発明は、複数の半導体素子を直接回路基板に搭載し
た半導体装置に関する。
た半導体装置に関する。
(従来技術)
この種の半導体装置の従来例を第2図に示す。
この図において、1は配線パターン(図示せず)を形成
した回路基板で、表面および裏面には互いに位置をずら
して凹部2,3が形成される。この凹部2,3内には、
その底面に接着剤(例えばエポキシまたはポリイミド)
6.7により裏面を接着して各々半導体素子4,5が収
容される。この半導体素子4.5は、表面のポンディン
グパッド部が、前記回路基板1表裏面の配線パターンに
ワイヤ8,9により配線される。また1、この配線後に
、前記凹部2,3が樹脂(例えばエポキシ)10゜11
で埋められるとともに、前記配線部および半導体素子部
が同樹脂10.11で封止される。 。
した回路基板で、表面および裏面には互いに位置をずら
して凹部2,3が形成される。この凹部2,3内には、
その底面に接着剤(例えばエポキシまたはポリイミド)
6.7により裏面を接着して各々半導体素子4,5が収
容される。この半導体素子4.5は、表面のポンディン
グパッド部が、前記回路基板1表裏面の配線パターンに
ワイヤ8,9により配線される。また1、この配線後に
、前記凹部2,3が樹脂(例えばエポキシ)10゜11
で埋められるとともに、前記配線部および半導体素子部
が同樹脂10.11で封止される。 。
しかるに、上記従来の装置では、回路基板1の表面およ
び裏面に互いに位置をすらして半導体素子4,5を搭載
するため、基板上の半導体素子および封止樹脂の占有面
積が広くなり、小型化を妨けている。また、凹部を半導
体素子と同数設ける必要かあるため、回路基[1そのも
のの反りが生じやすくなる問題点があり、さらに凹部の
場合は加工が面倒である。
び裏面に互いに位置をすらして半導体素子4,5を搭載
するため、基板上の半導体素子および封止樹脂の占有面
積が広くなり、小型化を妨けている。また、凹部を半導
体素子と同数設ける必要かあるため、回路基[1そのも
のの反りが生じやすくなる問題点があり、さらに凹部の
場合は加工が面倒である。
なお、上記従来の装置に関する文献としては、IC化実
装技術 日本マイクロエレクトロニクス協会 1980
年1月15日発行P、P 141〜142が挙けられる
。
装技術 日本マイクロエレクトロニクス協会 1980
年1月15日発行P、P 141〜142が挙けられる
。
(発明の目的)
この発明は上記の点に鑑みなされたもので、その目的は
、半導体素子をより高密度に実装して小型化を図ること
ができ、加工も簡単であり、さらには回路基板に反シが
生じる恐れもない半導体装置を提供することにある。
、半導体素子をより高密度に実装して小型化を図ること
ができ、加工も簡単であり、さらには回路基板に反シが
生じる恐れもない半導体装置を提供することにある。
(発明の概要)
この発明の要点は、2つの半導体素子の裏面相互を接着
して重ねた状態でその2つの半導体素子を、回路基板に
開けた貫通孔の部分に搭載することにある。
して重ねた状態でその2つの半導体素子を、回路基板に
開けた貫通孔の部分に搭載することにある。
(実施例〉
以下この発明の一実施例を図面を参照して説明する。こ
の発明の一実施例は、第1図を参照して製造工程順に説
明する。
の発明の一実施例は、第1図を参照して製造工程順に説
明する。
第1図(a)において、21は表裏面に配線パターン(
図示せず)を形成した回路基板であり、まず、この回路
基板21の所定位置に貫通孔22を形成する。次に、回
路基板21の裏面に、貫通孔22を塞く形で、接着剤3
1の付いた耐熱性フレキシブルチーf(以下粘着テープ
という)23を貼り付ける。次いで、この粘着チーf2
3で底部側が塞がれた前記貫通孔22に半導体素子24
を挿入して、この半導体素子24を前記粘着チー123
上に接着固定する。この場合、半導体素子24は、ポン
ディングパッド部を有する表面を粘着チー123側に位
置させて、その粘着テープ23に接着される。しかる後
、半導体素子24の裏面上に、裏面相互を接着剤25に
て接着して半導体素子26を固定する。その後、半導体
素子260表面に位置するざンデイングパツド部を、回
路基板210表面の配置fMノ+ターンにワイヤ27に
より配線する。
図示せず)を形成した回路基板であり、まず、この回路
基板21の所定位置に貫通孔22を形成する。次に、回
路基板21の裏面に、貫通孔22を塞く形で、接着剤3
1の付いた耐熱性フレキシブルチーf(以下粘着テープ
という)23を貼り付ける。次いで、この粘着チーf2
3で底部側が塞がれた前記貫通孔22に半導体素子24
を挿入して、この半導体素子24を前記粘着チー123
上に接着固定する。この場合、半導体素子24は、ポン
ディングパッド部を有する表面を粘着チー123側に位
置させて、その粘着テープ23に接着される。しかる後
、半導体素子24の裏面上に、裏面相互を接着剤25に
て接着して半導体素子26を固定する。その後、半導体
素子260表面に位置するざンデイングパツド部を、回
路基板210表面の配置fMノ+ターンにワイヤ27に
より配線する。
次いで、貫通孔22を樹脂28で埋め、さらに半導体素
子26上およびワイヤ27による配線部を同樹脂28で
封止する。(以上第1図(a))しかる後、粘着チーf
23を剥離する。すると、半導体素子24の表面が露出
する。そこで、半導体素子24表面のポンディングパッ
ド部を、回路基板21裏面の配線パターンに第1図(b
)(この図は第1図(7k)と上下が逆である)に示す
ようにワイヤ29で配線する。しかる後、このワイヤ2
9による配線部ならびに半導体素子240表面上を同第
1図(b)に示すように樹脂30で封止する。以上で、
この発明の一実施例の半導体装置が完成する。
子26上およびワイヤ27による配線部を同樹脂28で
封止する。(以上第1図(a))しかる後、粘着チーf
23を剥離する。すると、半導体素子24の表面が露出
する。そこで、半導体素子24表面のポンディングパッ
ド部を、回路基板21裏面の配線パターンに第1図(b
)(この図は第1図(7k)と上下が逆である)に示す
ようにワイヤ29で配線する。しかる後、このワイヤ2
9による配線部ならびに半導体素子240表面上を同第
1図(b)に示すように樹脂30で封止する。以上で、
この発明の一実施例の半導体装置が完成する。
なお、以上の方法において、接着剤25は目的に応じて
導電性と絶縁性を使い分けることができる。また、半導
体素子24.26間の絶縁性を上・4゛・・け′る衷め
・には、相互間に絶縁シートなどを介在させてもよい。
導電性と絶縁性を使い分けることができる。また、半導
体素子24.26間の絶縁性を上・4゛・・け′る衷め
・には、相互間に絶縁シートなどを介在させてもよい。
さらに、半導体素子24.26と回路基板21間の配線
は、ワイヤ27.29による方法以外の方法を用いても
よい。また、上記方法では、半導体素子24を粘着チー
f23上に接着固定した後、その半導体素子24上に半
導体素子26を重ねるようにしたが、一対の半導体素子
24゜26を接着固定した後、それらの半導体素子24
゜26を粘着チー123上に接着固定してもよい。
は、ワイヤ27.29による方法以外の方法を用いても
よい。また、上記方法では、半導体素子24を粘着チー
f23上に接着固定した後、その半導体素子24上に半
導体素子26を重ねるようにしたが、一対の半導体素子
24゜26を接着固定した後、それらの半導体素子24
゜26を粘着チー123上に接着固定してもよい。
(発明の効果)
以上の説明から明らかなように、この発明の半導体装置
では、2つの半導体素子の裏面相互を接着して車ねた状
態でその2つの半導体素子を、回路基板に開けた貫通孔
の部分に搭載する。したがって、この装置によれば、2
つの半導体素子を回路基板の表面と裏面に位置をずらし
て搭載する従来の装置に比較して半導体素子の実装密度
が高くなシ、基板上の占有面積を狭くすることができる
。
では、2つの半導体素子の裏面相互を接着して車ねた状
態でその2つの半導体素子を、回路基板に開けた貫通孔
の部分に搭載する。したがって、この装置によれば、2
つの半導体素子を回路基板の表面と裏面に位置をずらし
て搭載する従来の装置に比較して半導体素子の実装密度
が高くなシ、基板上の占有面積を狭くすることができる
。
その結果、回路基板を小さくして小型化を図ることがで
きるとともに軽量化を図ることもでき、経済的にも有利
となる。
きるとともに軽量化を図ることもでき、経済的にも有利
となる。
また、この装置において線、素子搭載用に1つの貫通孔
を回路基板に開けるだけでよい。したがって、凹部を半
導体素子と同数設ける必賢のめる従来装置に比較して加
工が簡単になるとともに、回路基板が反る恐れもなくな
る。
を回路基板に開けるだけでよい。したがって、凹部を半
導体素子と同数設ける必賢のめる従来装置に比較して加
工が簡単になるとともに、回路基板が反る恐れもなくな
る。
さらに、2つの半導体素子が同一位置で亘なるこの装置
によれば、配線が簡単になって、複数の半導体素子の搭
載作業が容易になる。
によれば、配線が簡単になって、複数の半導体素子の搭
載作業が容易になる。
第1図はこの発明の半導体装置の一実施例を製造工程順
に示す断面図、第2図は従来の半導体装置を示す断面図
である。 21・・回路基板、22・・・貫通孔、24.26・・
半導体素子、27.29・・・ワイヤ、28.30・・
樹脂。 特許出願人 沖電気工業株式会社 、−、’Xj、、図 第2図
に示す断面図、第2図は従来の半導体装置を示す断面図
である。 21・・回路基板、22・・・貫通孔、24.26・・
半導体素子、27.29・・・ワイヤ、28.30・・
樹脂。 特許出願人 沖電気工業株式会社 、−、’Xj、、図 第2図
Claims (1)
- 素子搭載用貫通孔を形成した回路基板と、裏面相互を接
着して重ねた状態で前記回路基板の貫通孔部に配置され
、かつ回路基板表面および裏面で配線が施された一対の
半導体素子と、前記貫通孔を埋め、かつ前記半導体素子
部および配線部を覆う樹脂とを具備してなる半導体装置
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10058984A JPS60245291A (ja) | 1984-05-21 | 1984-05-21 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10058984A JPS60245291A (ja) | 1984-05-21 | 1984-05-21 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60245291A true JPS60245291A (ja) | 1985-12-05 |
Family
ID=14278061
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10058984A Pending JPS60245291A (ja) | 1984-05-21 | 1984-05-21 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60245291A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62107012A (ja) * | 1985-11-02 | 1987-05-18 | Nippon Steel Corp | 高クロム合金鋼の溶製方法 |
JPS62291128A (ja) * | 1986-06-11 | 1987-12-17 | Nec Corp | 混成集積回路装置 |
JP2001345560A (ja) * | 2000-02-09 | 2001-12-14 | Ngk Spark Plug Co Ltd | 配線基板およびその製造方法、並びに電子部品 |
JP2002204045A (ja) * | 2000-01-31 | 2002-07-19 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
US6441472B1 (en) | 1999-10-14 | 2002-08-27 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
US6445594B1 (en) | 2000-02-10 | 2002-09-03 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having stacked semiconductor elements |
US6518655B2 (en) | 2000-10-16 | 2003-02-11 | Oki Electric Industry Co., Ltd. | Multi-chip package-type semiconductor device |
JP2006165333A (ja) * | 2004-12-08 | 2006-06-22 | Sony Corp | 半導体素子搭載装置及び半導体素子搭載方法 |
-
1984
- 1984-05-21 JP JP10058984A patent/JPS60245291A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62107012A (ja) * | 1985-11-02 | 1987-05-18 | Nippon Steel Corp | 高クロム合金鋼の溶製方法 |
JPS62291128A (ja) * | 1986-06-11 | 1987-12-17 | Nec Corp | 混成集積回路装置 |
US6441472B1 (en) | 1999-10-14 | 2002-08-27 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
JP2002204045A (ja) * | 2000-01-31 | 2002-07-19 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
JP2001345560A (ja) * | 2000-02-09 | 2001-12-14 | Ngk Spark Plug Co Ltd | 配線基板およびその製造方法、並びに電子部品 |
JP4685251B2 (ja) * | 2000-02-09 | 2011-05-18 | 日本特殊陶業株式会社 | 配線基板の製造方法 |
US6445594B1 (en) | 2000-02-10 | 2002-09-03 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having stacked semiconductor elements |
US6518655B2 (en) | 2000-10-16 | 2003-02-11 | Oki Electric Industry Co., Ltd. | Multi-chip package-type semiconductor device |
JP2006165333A (ja) * | 2004-12-08 | 2006-06-22 | Sony Corp | 半導体素子搭載装置及び半導体素子搭載方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4459607A (en) | Tape automated wire bonded integrated circuit chip assembly | |
JPS62216350A (ja) | 電子構成要素のパツケ−ジおよびその製造方法 | |
KR20010078712A (ko) | 칩 스택 및 그 제조 방법 | |
JPS60245291A (ja) | 半導体装置 | |
JP2893522B2 (ja) | Bga半導体パッケージ及びその製造方法 | |
JP2948595B2 (ja) | Icカード用icモジュールおよびその製造方法 | |
US5728247A (en) | Method for mounting a circuit | |
JPH03116860A (ja) | 半導体装置 | |
JPS6182285A (ja) | Icカ−ド | |
JPH06216277A (ja) | 半導体装置およびその半導体装置を組み込んだicカード | |
JPH0677392A (ja) | 半導体装置とその製造方法 | |
JPS63310151A (ja) | 集積回路電子部品のチップの支持パッド | |
JPS6220693B2 (ja) | ||
JPH10107091A (ja) | 電子部品の実装構造およびその製造方法 | |
JPH10173085A (ja) | 電子モジュール及び電子モジュールの製造方法 | |
JPH06188362A (ja) | 半導体素子の実装構造 | |
JP2002043507A (ja) | 半導体装置およびその製造方法 | |
JPS6112095A (ja) | 混成集積回路装置 | |
KR100221917B1 (ko) | 이층 리드 구조를 갖는 고방열 반도체 패키지 및 그의 제조 방법 | |
KR100546285B1 (ko) | 칩 스케일 패키지 및 그 제조방법 | |
JPS61102297A (ja) | Icカ−ド | |
JPS60129897A (ja) | 小型電子機器 | |
JPH10135372A (ja) | 半導体装置 | |
JPH0432762Y2 (ja) | ||
JPH0357619B2 (ja) |