JP2011211077A - 半導体積層パッケージ及びその製造方法 - Google Patents
半導体積層パッケージ及びその製造方法 Download PDFInfo
- Publication number
- JP2011211077A JP2011211077A JP2010079225A JP2010079225A JP2011211077A JP 2011211077 A JP2011211077 A JP 2011211077A JP 2010079225 A JP2010079225 A JP 2010079225A JP 2010079225 A JP2010079225 A JP 2010079225A JP 2011211077 A JP2011211077 A JP 2011211077A
- Authority
- JP
- Japan
- Prior art keywords
- package
- connection
- pads
- chip
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01031—Gallium [Ga]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01073—Tantalum [Ta]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01088—Radium [Ra]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
- H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
【目的】パッケージの形成面積を増大させることなく、複数の半導体パッケージを積層することが可能な半導体積層パッケージ及びその製造方法を提供することを目的とする。
【構成】下部パッケージの上面において上部パッケージの底面に設けられている実装用パッドと物理的且つ電気的に接続される連結用パッドと、下部パッケージ内の半導体ICチップのチップパッド及び上記連結用パッド間を電気的に接続する為の配線経路と、を備えたパッケージ接続基板を下部パッケージ内の半導体ICチップの上面に固着する。
【選択図】図2
【構成】下部パッケージの上面において上部パッケージの底面に設けられている実装用パッドと物理的且つ電気的に接続される連結用パッドと、下部パッケージ内の半導体ICチップのチップパッド及び上記連結用パッド間を電気的に接続する為の配線経路と、を備えたパッケージ接続基板を下部パッケージ内の半導体ICチップの上面に固着する。
【選択図】図2
Description
本発明は、複数の半導体パッケージが積層されてなる半導体積層パッケージと、その半導体積層パッケージの製造方法に関する。
現在、電子機器の高密度実装化を図るべく、夫々に半導体IC(Integrated Circuit)チップが樹脂封止されてなるパッケージを上下方向に積層するようにした半導体積層パッケージが提案されている(例えば、特許文献1の図1参照)。
かかる半導体積層パッケージにおいては、上部側のパッケージ及び下部側のパッケージ各々の底面には、夫々の半導体ICチップからの入出力信号を外部に導出する為の複数の実装用パッドが設けられている。かかる実装用パッド及び半導体ICチップ間はワイヤボンディングによって電気的に接続されている。又、下部側パッケージの上面には、複数の連結用パッドが形成されており、これら連結用パッド及び下部側パッケージの実装用パッド間がワイヤボンディングによって電気的に接続されている。そして、上部側パッケージの底面に形成されている実装用パッドと、下部側パッケージの上面に形成されている連結用パッドとが互いに半田ボールによって接合される。これにより、2つの半導体パッケージが積層されてなる半導体積層パッケージが構築される。
従って、下部側パッケージ内では、自身に搭載されている半導体ICチップ及び実装用パッド間を接続するワイヤの領域の外周側に、上記した連結用パッド及び実装用パッド間を接続する為のワイヤの領域が必要となる。これにより、下部側パッケージの形成面積は上部側パッケージよりも大となり、半導体積層パッケージ全体の形成面積は、この下部側パッケージの形成面積となる。
よって、このような半導体積層パッケージの構造によれば、積層する半導体パッケージの数が多くなるほど、半導体積層パッケージの形成面積が大きくなってしまうという問題があった。
本発明は、パッケージの形成面積を増大させることなく、複数の半導体パッケージを積層することが可能な半導体積層パッケージ及びその製造方法を提供することを目的とするものである。
本発明による半導体積層パッケージは、第1半導体チップが搭載されている第1パッケージの底面に、第2半導体チップが搭載されている第2パッケージが積層されている半導体積層パッケージであって、前記第1パッケージの底面には前記第1半導体チップからの入出力信号をパッケージ外部に導出する為の第1の実装用パッドの複数が形成されており、前記第2パッケージは、前記第2半導体チップ及び複数の第1の接続用パッドがその一方の面に形成されていると共に、前記第1の接続用パッドの各々と電気的に接続されている第2の実装用パッドの複数が他方の面に形成されているパッケージ基板と、前記第2半導体チップの上面端部に形成されているチップパッド及び前記第1の接続用パッド間を電気的に接続する第1のワイヤと、前記第2パッケージの上面において前記第1の実装用パッドの各々に対応した位置に夫々形成されている複数の連結用パッドと、前記連結用パッド及び前記チップパッド間を電気的に接続する配線経路とを備えたパッケージ接続用基板と、を有する。
又、本発明による半導体積層パッケージの製造方法は、第1半導体チップが搭載されている第1パッケージの底面に、第2半導体チップが搭載されている第2パッケージが積層されている半導体積層パッケージの製造方法であって、複数の第1の接続用パッドが形成されているパッケージ基板に前記第2半導体チップを固着すると共に、前記第1の接続用パッド及び前記第2半導体チップのチップパッド間をワイヤボンディングによって電気的に接続する第1ステップと、複数の連結用パッドが基板中央の領域に形成されていると共に、前記基板中央の領域と基板外周の領域との間に形成されている少なくとも1の開口部と、前記基板外周の領域における前記開口部との境界部に形成されている複数の第2の接続用パッドと、前記連結用パッド及び前記第2の接続用パッド間を電気的に接続するプリント配線と、を備えたパッケージ接続用基板を、前記第2半導体チップの上面に固着する第2ステップと、前記開口部を介して前記第2の接続用パッド及び前記チップパッド間をワイヤボンディングにて電気的に接続する第3ステップと、前記パッケージ基板、前記第2半導体チップ及び前記パッケージ接続用基板を樹脂によって封止する第4ステップと、前記第1パッケージの底面に形成されている実装用パッドと前記連結用パッドとを電気的に且つ物理的に接続する第5ステップと、を有する。
本発明によれば、下部パッケージ内の半導体ICチップのチップパッドと、この下部パッケージの底面に設けられている実装用パッドとを接続するワイヤを介して、上部パッケージ及び下部パッケージ各々に搭載されている半導体ICチップからの入出力信号を共に、下部パッケージの実装用パッドによって外部に導出できるようになる。これにより、下部パッケージ内の半導体ICチップのチップパッド及び下部パッケージの実装用パッド間を接続するワイヤよりも外側に別途、上部パッケージからの入出力信号を下部パッケージの実装用パッドに導出する為のワイヤを設けるようにした従来の構造に比して、パッケージの形成面積を縮小化することが可能になる。
下部パッケージの上面において上部パッケージの底面に設けられている実装用パッドに物理的且つ電気的に接続される連結用パッドと、下部パッケージ内の半導体ICチップのチップパッド及び上記連結用パッド間を電気的に接続する為の配線経路と、を備えたパッケージ接続基板を下部パッケージ内の半導体ICチップの上面に固着する。
図1は、本発明による半導体積層パッケージの外観の一例を示す図である。又、図2は、かかる半導体積層パッケージの断面を示す図である。
図1に示すように、本実施例による半導体積層パッケージは、夫々に半導体ICチップが含まれている2つの半導体パッケージ、つまり下部パッケージ1及び上部パッケージ3が積層されてなるものである。
図2に示すように、上部パッケージ3は、パッケージ基板31、半導体ICチップ32、ワイヤ33、及び封止体34からなる。パッケージ基板31の一方の面上には半導体ICチップ32が固着されていると共に、複数の接続用パッド31aが形成されている。半導体ICチップ32の上面端部には、この半導体ICチップ32における各種入出力信号を外部に導出する為のチップパッド32aが設けられており、かかるチップパッド32aと上記接続用パッド31aとがワイヤ33によって電気的に接続されている。ここで、パッケージ基板31の一方の面上、半導体ICチップ32及びワイヤ33は、樹脂材料からなる封止体34によって覆われている。パッケージ基板31の他方の面上には複数の実装用パッド31bが形成されており、かかる実装用パッド31bと上記した接続用パッド31aとが、パッケージ基板31のスルーホール31cを介して、プリント配線31dによって電気的に接続されている。実装用パッド31b各々の表面には半田ボール2が夫々形成されており、かかる半田ボール2によって、上部パッケージ3の実装用パッド31b各々と、下部パッケージ1の連結用パッド4aの各々とが電気的に接続される。
下部パッケージ1は、パッケージ基板11、半導体ICチップ12、ワイヤ13、封止体14及びパケージ接続用基板4からなる。パッケージ基板11の一方の面上には半導体ICチップ12が固着されていると共に、複数の接続用パッド11aが形成されている。パッケージ基板11の他方の面上には複数の実装用パッド11bが形成されており、かかる実装用パッド11bと上記した接続用パッド11aとが、パッケージ基板11のスルーホール11cを介して、プリント配線11dによって電気的に接続されている。尚、実装用パッド11bの各々には、半田ボール11eが夫々付着形成されている。半導体ICチップ12の上面端部には、この半導体ICチップ12における各種入出力信号を外部に導出する為のチップパッド12aが設けられており、かかるチップパッド12aと上記接続用パッド11aとがワイヤ13によって電気的に接続されている。パッケージ基板11の一方の面上、パッケージ接続用基板4、半導体ICチップ12及びワイヤ13は、樹脂材料からなる封止体14によって覆われている。
半導体ICチップ12の上面には、その一方の面が封止体14から露出した状態でパッケージ接続用基板4が形成されている。
図3は、上部パッケージ3側からパッケージ接続用基板4の一方の面(表面)を眺めた上面図である。
図2及び図3に示すように、パッケージ接続用基板4には、半導体ICチップ12の四辺に夫々沿った4箇所の領域に開口部SLが設けられている。尚、開口部SLは、後述するように、ワイヤ13の折り曲げ部の空間を確保すると共に、接続用パッド4b及びチップパッド12a同士を接続するワイヤボンディング作業の為の空間を提供する役目を担う。ワイヤ13の折り曲げ部の空間には、封止体14と同様な樹脂材料が図2に示す如く充填される。パッケージ接続用基板4は、これら開口部SLにより、図3に示す如き、四角形環状の外周領域GAと、中央領域CAと、これら外周領域GA及び中央領域CAを連結する連結領域RAと、に区分けされる。中央領域CAは、半導体ICチップ12の上面においてその上面端部に設けられているチップパッド12aを除く領域を覆うような形態を有している。又、中央領域CAにおいて封止体14から露出した面上には、上部パッケージ3の実装用パッド31bの各々に対応した位置に連結用パッド4aが夫々形成されている。外周領域GA及び開口部SLの境界には、パッケージ接続用基板4の表面よりも低い位置に棚部TAが設けられている。棚部TAの表面には、複数の接続用パッド4bが形成されている。連結用パッド4a及び接続用パッド4b間は、連結領域RA及び外周領域GA各々の表面、外周領域GAに形成されているスルーホール4cを介して、プリント配線4dによって電気的に接続されている。
更に、パッケージ接続用基板4の棚部TAに設けられている接続用パッド4bと、半導体ICチップ12のチップパッド12aとの間がワイヤ4eによって電気的に接続されている。
以上の如き構造により、上部パッケージ3の実装用パッド31b、及び下部パッケージ1の実装用パッド11b間が、半田ボール2、連結用パッド4a、プリント配線4d、スルーホール4c、接続用パッド4b、ワイヤ4e、ワイヤ13、接続用パッド11a、スルーホール11c及びプリント配線11dによって電気的に接続される。すなわち、上部パッケージ3の半導体ICチップ32に構築されている回路網からの出力信号は、上部パッケージ3の実装用パッド31b、下部パッケージ1のパッケージ接続用基板4及びワイヤ13を介して、下部パッケージ1の実装用パッド11bによって外部出力される。又、下部パッケージ1の半導体ICチップ12に構築されている回路網からの出力信号は、ワイヤ13を介して、下部パッケージ1の実装用パッド11bによって外部出力される。一方、下部パッケージ1の実装用パッド11bから入力された入力信号は、ワイヤ13を介して下部パッケージ1の半導体ICチップ12に構築されている回路網に供給される。又、下部パッケージ1の実装用パッド11bから入力された入力信号は、ワイヤ13及びパッケージ接続用基板4、半田ボール2及び上部パッケージ3の実装用パッド31bを介して、上部パッケージ3の半導体ICチップ32に構築されている回路網に供給される。
このように、図2に示す半導体積層パッケージにおいては、上部パッケージ3の半導体ICチップ32に構築されている回路網からの各種入出力信号を、上部パッケージ3の底面の中央領域に形成した複数の実装用パッド31bによってパッケージ外部に導出するようにしている。一方、下部パッケージ1では、その上面に設けたパッケージ接続用基板4の中央領域CAに形成されている複数の連結用パッド4aによって、上記した実装用パッド31b各々との物理的且つ電気的接続を行う。
この際、パッケージ接続用基板4では、図3に示す如く、連結用パッド4aに導出された入出力信号をプリント配線4dによって外周領域GA側に迂回させ、この外周領域GAの棚部TAに設けられている接続用パッド4b及び半導体ICチップ12の接続用パッド12間をワイヤ4eによって電気的に接続するようにしている。これにより、上部パッケージ3の半導体ICチップ32から導出された入出力信号を、下部パッケージ1の半導体ICチップ12から導出された入出力信号と同様に、ワイヤ13を介して下部パッケージ1の底面に設けられている実装用パッド11bから導出することが可能となる。
よって、かかる構造によれば、下部パッケージ1の半導体ICチップ12からの入出力信号をパッケージ外部に導出するためのワイヤ13よりも外側に、更に、上部パッケージからの入出力信号をパッケージ外部に導出する為のワイヤを設けるようにした従来の構造に比して、パッケージ全体の形成面積を縮小化することが可能となる。この際、例え図2に示すように、下部パッケージ1の底面の外周領域だけ、つまり半導体ICチップ12の真下の中央領域を除く領域だけに複数の実装用パッド11bを配置するような構造を採用した場合であっても、上記した従来の構造に比べてパッケージ全体の形成面積を縮小化できる。
次に、図2に示す下部パッケージ1の製造手順について、図4〜図8を参照しつつ説明する。
先ず、第1工程により、図4に示す如く、パッケージ基板11の一方の面上に半導体チップ12をダイボンディングする。尚、パッケージ基板11には、その一方の面に複数の接続用パッド11aが形成されており、他方の面には実装用パッド11b、スルーホール11c及びプリント配線11dが形成されている。そして、半導体ICチップ12の上面端部に設けられているチップパッド12a及び接続用パッド11a間をワイヤボンディング処理によりワイヤ13で接続する。
次に、第2工程により、図5に示す如く、半導体ICチップ12の上面に、図2及び図3に示す如き構造を有するパッケージ接続用基板4を固着する。尚、半導体ICチップ12にパッケージ接続用基板4が固着された状態で、その上面を眺めた場合、図5に示すように、パッケージ接続用基板4の各開口部SLから、半導体ICチップ12のチップパッド12aが表れる。更に、開口部SLによって形成される空間内に、チップパッド12a及び接続用パッド11a間を接続するワイヤ13の折り曲げ部が露出する。
次に、第3工程により、図6に示す如く、パッケージ接続用基板4の棚部TAに形成されている接続用パッド4b及び半導体ICチップ12のチップパッド12a間を、ワイヤボンディング処理によりワイヤ4eで接続する。
次に、第4工程により、図7に示すように、半導体ICチップ12、パッケージ基板11の一方の面及びパッケージ接続用基板4をエポキシ樹脂等の樹脂材料によって封止する。これにより封止体14が形成される。
次に、第5工程により、図8に示すように、パッケージ基板11の実装用パッド11bの各々に半田ボール11eを付着形成する。
そして、このように構築された下部パッケージ1の上面に形成されている連結用パッド4aの各々と、上部パッケージ3の底面に形成されている実装用パッド31b各々とを半田ボール2によって接合することにより、本発明による半導体積層パッケージが製造される。
尚、上記実施例においては、パッケージ接続用基板4として、半導体ICチップ12のチップパッド12a及び接続用パッド4b間をワイヤボンディングする領域を確保する為の開口部SLを、図3に示す如く4箇所に分散して設けたものを用いているが、図9に示すように開口部SLを1箇所にだけ設けたものを採用するようにしても良い。
又、上記実施例においては、下部パッケージ1のパッケージ基板11として、図2に示すように、その底面の中央領域(半導体ICチップ12が固着されている領域の真下の領域)を除く外周領域だけに、複数の実装用パッド11bを形成したものを採用しているが、図10に示すように、その中央領域にも実装用パッド11bを配置したものを採用しても良い。
1 上部パッケージ
3 下部パッケージ
4 パッケージ接続用基板
11、31 基板
12、32 半導体ICチップ
3 下部パッケージ
4 パッケージ接続用基板
11、31 基板
12、32 半導体ICチップ
Claims (5)
- 第1半導体チップが搭載されている第1パッケージの底面に、第2半導体チップが搭載されている第2パッケージが積層されている半導体積層パッケージであって、
前記第1パッケージの底面には前記第1半導体チップからの入出力信号をパッケージ外部に導出する為の第1の実装用パッドの複数が形成されており、
前記第2パッケージは、
前記第2半導体チップ及び複数の第1の接続用パッドがその一方の面に形成されていると共に、前記第1の接続用パッドの各々と電気的に接続されている第2の実装用パッドの複数が他方の面に形成されているパッケージ基板と、
前記第2半導体チップの上面端部に形成されているチップパッド及び前記第1の接続用パッド間を電気的に接続する第1のワイヤと、
前記第2パッケージの上面において前記第1の実装用パッドの各々に対応した位置に夫々形成されている複数の連結用パッドと、前記連結用パッド及び前記チップパッド間を電気的に接続する配線経路とを備えたパッケージ接続用基板と、を有することを特徴とする半導体積層パッケージ。 - 前記パッケージ接続用基板は前記第2半導体チップの上面に固着されており、前記パッケージ接続用基板の一方の面が前記第2パッケージの上面を為すことを特徴とする請求項1記載の半導体積層パッケージ。
- 前記パッケージ接続用基板は、前記連結用パッドが配置されている中央領域と基板外周の外周領域との間において前記第2半導体チップの前記チップパッドの各々を露出させる開口部と、前記外周領域における前記開口部との境界部に形成されている複数の第2の接続用パッドと、を備え、
前記配線経路は、前記連結用パッド及び前記第2の接続用パッド間をプリント配線によって電気的に接続するプリント配線区間と、前記開口部において前記第2の接続用パッド及び前記チップパッド間を第2のワイヤによって電気的に接続するワイヤ配線区間と、を含むことを特徴とする請求項2記載の半導体積層パッケージ。 - 前記第2の接続用パッドの各々は、前記パッケージ接続用基板の前記一方の面よりも低い位置に配置されており、
前記開口部内に、前記第1のワイヤの折り曲げ区間、及び前記第2のワイヤによる前記ワイヤ配線区間が含まれていることを特徴とする請求項3記載の半導体積層パッケージ。 - 第1半導体チップが搭載されている第1パッケージの底面に、第2半導体チップが搭載されている第2パッケージが積層されている半導体積層パッケージの製造方法であって、
複数の第1の接続用パッドが形成されているパッケージ基板に前記第2半導体チップを固着すると共に、前記第1の接続用パッド及び前記第2半導体チップのチップパッド間をワイヤボンディングによって電気的に接続する第1ステップと、
複数の連結用パッドが基板中央の領域に形成されていると共に、前記基板中央の領域と基板外周の領域との間に形成されている少なくとも1の開口部と、前記基板外周の領域における前記開口部との境界部に形成されている複数の第2の接続用パッドと、前記連結用パッド及び前記第2の接続用パッド間を電気的に接続するプリント配線と、を備えたパッケージ接続用基板を、前記第2半導体チップの上面に固着する第2ステップと、
前記開口部を介して前記第2の接続用パッド及び前記チップパッド間をワイヤボンディングにて電気的に接続する第3ステップと、
前記パッケージ基板、前記第2半導体チップ及び前記パッケージ接続用基板を樹脂によって封止する第4ステップと、
前記第1パッケージの底面に形成されている実装用パッドと前記連結用パッドとを電気的に且つ物理的に接続する第5ステップと、を有することを特徴とする導体積層パッケージの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010079225A JP2011211077A (ja) | 2010-03-30 | 2010-03-30 | 半導体積層パッケージ及びその製造方法 |
US13/074,286 US20110241191A1 (en) | 2010-03-30 | 2011-03-29 | Semiconductor lamination package and method of producing semiconductor lamination package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010079225A JP2011211077A (ja) | 2010-03-30 | 2010-03-30 | 半導体積層パッケージ及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011211077A true JP2011211077A (ja) | 2011-10-20 |
Family
ID=44708676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010079225A Pending JP2011211077A (ja) | 2010-03-30 | 2010-03-30 | 半導体積層パッケージ及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20110241191A1 (ja) |
JP (1) | JP2011211077A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9281260B2 (en) | 2012-03-08 | 2016-03-08 | Infineon Technologies Ag | Semiconductor packages and methods of forming the same |
CN112713130A (zh) * | 2019-10-24 | 2021-04-27 | 瑞昱半导体股份有限公司 | 半导体封装 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100604821B1 (ko) * | 2003-06-30 | 2006-07-26 | 삼성전자주식회사 | 적층형 볼 그리드 어레이 패키지 및 그 제조방법 |
KR100546374B1 (ko) * | 2003-08-28 | 2006-01-26 | 삼성전자주식회사 | 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법 |
US7741707B2 (en) * | 2006-02-27 | 2010-06-22 | Stats Chippac Ltd. | Stackable integrated circuit package system |
US7608921B2 (en) * | 2006-12-07 | 2009-10-27 | Stats Chippac, Inc. | Multi-layer semiconductor package |
US8120186B2 (en) * | 2008-02-15 | 2012-02-21 | Qimonda Ag | Integrated circuit and method |
US7750455B2 (en) * | 2008-08-08 | 2010-07-06 | Stats Chippac Ltd. | Triple tier package on package system |
US8063475B2 (en) * | 2008-09-26 | 2011-11-22 | Stats Chippac Ltd. | Semiconductor package system with through silicon via interposer |
-
2010
- 2010-03-30 JP JP2010079225A patent/JP2011211077A/ja active Pending
-
2011
- 2011-03-29 US US13/074,286 patent/US20110241191A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20110241191A1 (en) | 2011-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101070913B1 (ko) | 반도체 칩 적층 패키지 | |
US7049692B2 (en) | Stacked semiconductor device | |
JP4751351B2 (ja) | 半導体装置とそれを用いた半導体モジュール | |
US20110291297A1 (en) | Microelectronic packages having cavities for receiving microelectronic elements | |
US20100140786A1 (en) | Semiconductor power module package having external bonding area | |
US8008765B2 (en) | Semiconductor package having adhesive layer and method of manufacturing the same | |
US7332803B2 (en) | Circuit device | |
JP2001156251A (ja) | 半導体装置 | |
US8796834B2 (en) | Stack type semiconductor package | |
JP2011211077A (ja) | 半導体積層パッケージ及びその製造方法 | |
KR100650769B1 (ko) | 적층형 패키지 | |
KR100988722B1 (ko) | 높이를 낮출 수 있는 적층형 반도체 패키지 및 그 제조방법 | |
KR100337455B1 (ko) | 반도체패키지 | |
JP3850712B2 (ja) | 積層型半導体装置 | |
US11239141B2 (en) | Lead frame package | |
KR20110004107A (ko) | 반도체 패키지용 기판과, 이를 포함하는 반도체 패키지 및 이를 이용한 스택 패키지 | |
US7781898B2 (en) | IC package reducing wiring layers on substrate and its chip carrier | |
KR20090121011A (ko) | 필름 기판을 이용한 적층 반도체 패키지 및 그 제조방법 | |
KR100400827B1 (ko) | 반도체패키지 | |
KR100911461B1 (ko) | 반도체 패키지 | |
KR20020028473A (ko) | 적층 패키지 | |
KR100542673B1 (ko) | 반도체패키지 | |
JP2008010550A (ja) | 半導体装置 | |
KR100542672B1 (ko) | 반도체패키지 | |
KR100708050B1 (ko) | 반도체패키지 |