KR102183959B1 - 항복전압 특성이 개선된 쇼트키 장벽 다이오드 및 그 제조방법 - Google Patents

항복전압 특성이 개선된 쇼트키 장벽 다이오드 및 그 제조방법 Download PDF

Info

Publication number
KR102183959B1
KR102183959B1 KR1020190049093A KR20190049093A KR102183959B1 KR 102183959 B1 KR102183959 B1 KR 102183959B1 KR 1020190049093 A KR1020190049093 A KR 1020190049093A KR 20190049093 A KR20190049093 A KR 20190049093A KR 102183959 B1 KR102183959 B1 KR 102183959B1
Authority
KR
South Korea
Prior art keywords
guard ring
metal guard
anode
schottky barrier
metal
Prior art date
Application number
KR1020190049093A
Other languages
English (en)
Other versions
KR20200125185A (ko
Inventor
차호영
최준행
Original Assignee
홍익대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 홍익대학교 산학협력단 filed Critical 홍익대학교 산학협력단
Priority to KR1020190049093A priority Critical patent/KR102183959B1/ko
Publication of KR20200125185A publication Critical patent/KR20200125185A/ko
Application granted granted Critical
Publication of KR102183959B1 publication Critical patent/KR102183959B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/435—Resistive materials for field effect devices, e.g. resistive gate for MOSFET or MESFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 항복전압 특성이 개선된 쇼트키 장벽 다이오드에 관한 것으로, 제1 도펀트로 도핑된 고농도층; 상기 고농도층 위에 형성되고, 제1 도펀트로 도핑되되 상기 고농도층에 비하여 상대적으로 도핑농도가 낮은 전송층; 상기 고농도층의 하면에 오믹 접촉된 금속 재질의 캐소드; 및 상기 전송층의 상면 일부에 쇼트키 접촉하도록 형성된 금속 재질의 애노드를 포함하는 쇼트키 장벽 다이오드에 있어서, 상기 전송층의 상면에 쇼트키 접촉된 금속 재질의 금속가드링이 하나 이상 형성되고, 상기 금속가드링은 상기 애노드에 소정 거리 이격되어 접촉하지 않으며, 상기 애노드를 둘러싸도록 위치된 것을 특징으로 한다.
본 발명은, 전송층의 표면에 금속가드링을 형성함으로써, 애노드 모서리에 집중된 전계를 분산하여 항복전압 특성을 개선할 수 있는 효과가 있다. 또한, 금속가드링을 형성하기 때문에, 종래에 이온주입 공정으로 가드링을 형성하는 것에 비하여 공정비용이 크게 감소하는 효과가 있다. 나아가 종래에 이온주입 공정으로 가드링을 형성할 수 없었던 산화갈륨 재질 등에 대해서도 항복전압 특성이 개선된 쇼트키 장벽 다이오드를 제공할 수 있는 뛰어난 효과가 있다.

Description

항복전압 특성이 개선된 쇼트키 장벽 다이오드 및 그 제조방법{SCHOTTKY BARRIER DIODES WITH IMPROVING BREAKDOWN VOLTAGE AND MANUFACTURING METHOD FOR THE SAME}
본 발명은 쇼트키 장벽 다이오드에 관한 것으로, 더욱 자세하게는 항복전압 특성이 개선된 쇼트키 장벽 다이오드에 관한 것이다.
일반적으로 쇼트키 장벽 다이오드 는 반도체와 금속이 결합된 다이오드로서 높은 항복전압과 낮은 온저항 성능을 만족시킬 수 있는 파워 스위칭 소자이다. PN 접합 PIN 다이오드와 비교해서 쇼트키 접합 다이오드는 매우 간단하여 제조비용이 낮으며, 일반 다이오드보다 고속 동작이 수월하고 전압 강하가 낮아 전력측면에서 높은 효율을 갖는 소자이다.
고전력 스위칭 소자에 적합한 물질은 넓은 에너지 밴드갭을 갖는 반도체로서 질화갈륨계(GaN), 탄화규소(SiC), 산화갈륨(Ga2O3), 산화아연(ZnO) 등이 있으며 매우 넓은 밴드갭과 높은 항복전계 및 고온 동작이 가능하다. 특히, 산화갈륨(Ga2O3)은 4.9eV의 넓은 에너지 밴드 갭, 8MV/cm의 매우 높은 항복전계를 가진다.
한편, 쇼트키 접합 다이오드는 다수 캐리어에 의해서 전류가 흐르기 때문에 큰 전압을 제어하기 어렵다는 단점이 있다. 최근에는 고속 스위칭 특성을 구현함과 동시에 높은 전계를 분산시켜 항복 특성을 개선하기 위하여 가드링(Guard Ring)을 구비하는 고전압 수직형 쇼트키 다이오드가 사용되고 있다.
가드링 구조는 일반적으로 P형 이온주입(임플란테이션)을 활용하여 형성되며, 애노드의 모서리에 집중되는 전계를 분산시키고, Si 및 SiC 등에 적용되고 있다.
도 12는 종래의 이온주입 방식의 가드링이 형성된 수직형 쇼트키 장벽 다이오드의 구조를 도시한 단면도이다.
하지만, 고농도층(100), 전송층(200), 캐소드(300) 및 애노드(400)로 구성된 쇼트키 장벽 다이오드에서, 가드링(700)을 형성하는 과정이 전송층(200)의 상부에 이온주입 방식을 적용하기 때문에 공정비용이 높아지는 단점이 있고, 산화갈륨의 경우에는 적합한 P형 이온주입 물질이 개발되지 못하여 적용이 제한되는 문제가 있다.
대한민국 공개특허 10-2009-0113964 대한민국 등록특허 10-1872069
본 발명은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서 이온주입 보다 공정 비용이 낮고 모든 재질에 대하여 적용할 수 있는 새로운 쇼트키 장벽 다이오드의 구조를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 의한 항복전압 특성이 개선된 쇼트키 장벽 다이오드는, 제1 도펀트로 도핑된 고농도층; 상기 고농도층 위에 형성되고, 제1 도펀트로 도핑되되 상기 고농도층에 비하여 상대적으로 도핑농도가 낮은 전송층; 상기 고농도층의 하면에 오믹 접촉된 금속 재질의 캐소드; 및 상기 전송층의 상면 일부에 쇼트키 접촉하도록 형성된 금속 재질의 애노드를 포함하는 쇼트키 장벽 다이오드에 있어서, 상기 전송층의 상면에 쇼트키 접촉된 금속 재질의 금속가드링이 하나 이상 형성되고, 상기 금속가드링은 상기 애노드에 소정 거리 이격되어 접촉하지 않으며, 상기 애노드를 둘러싸도록 위치된 것을 특징으로 한다.
상기 금속가드링이 복수로 형성되고, 복수의 금속가드링은 서로 접촉하지 않는 것이 바람직하다.
복수의 금속가드링은 서로 소정 거리 이격되어 있으며, 금속가드링 상호간에 이격된 거리가 애노드에 가장 가까운 금속가드링과 애노드 사이의 간격과 동일한 것이 바람직하다.
이때, 금속가드링 상호간에 이격된 거리가 상대적으로 안쪽에 위치하는 금속가드링의 모서리로부터 확장되는 공핍영역의 범위 내에 상대적으로 바깥쪽에 위치하는 다음 금속가드링이 위치하는 것이 바람직하며, 구금속가드링의 모서리로부터 확장되는 공핍영역이 상기 전송층의 도핑농도에 의해서 결정된다.
상기 금속가드링이 적어도 4개 이상 형성된 것이 바람직하다.
애노드와 금속가드링 각각의 가장자리에서 집중되는 전계의 크기가 반도체 소재의 임계항복전계 이하가 되도록 상기 금속가드링을 형성하는 것이 바람직하다.
상기 금속가드링을 덮고 상기 애노드의 전극 패드 부분만 노출시키는 보호막이 형성될 수 있다.
상기 고농도층과 상기 전송층이 산화갈륨 재질인 것이 바람직하다.
본 발명의 다른 형태에 의한, 항복전압 특성이 개선된 쇼트키 장벽 다이오드의 제조방법은, 제1 도펀트로 도핑된 기판을 준비하는 기판 준비 단계; 상기 기판의 상부에 제1 도펀트로 도핑되고 상대적으로 도핑농도가 낮은 전송층을 성장시키는 전송층 성장 단계; 상기 기판의 하면에 오믹 접촉된 금속 재질의 캐소드를 형성하는 캐소드 형성 단계; 및 상기 전송층의 상면 일부에 쇼트키 접촉하도록 금속 재질의 애노드를 형성하는 애노드 형성 단계를 포함하는 쇼트키 장벽 다이오드의 제조방법에 있어서, 상기 전송층의 상면에 쇼트키 접촉된 금속 재질의 금속가드링을 하나 이상 형성하는 금속가드링 형성 단계를 더 포함하며, 상기 금속가드링 형성 단계는, 상기 애노드에 소정 거리 이격되어 접촉하지 않고, 상기 애노드를 둘러싸도록 금속가드링을 형성하는 것을 특징으로 한다.
이때, 금속가드링 형성 단계가 애노드 형성 단계와 함께 수행될 수 있다.
상기 금속가드링 형성 단계에서, 서로 접촉하지 않는 복수의 금속가드링을 형성하는 것이 바람직하다.
복수의 금속가드링이 서로 소정 거리 이격되도록 형성하며, 금속가드링 상호간에 이격된 거리가 애노드에 가장 가까운 금속가드링과 애노드 사이의 간격과 동일하게 형성하는 것이 바람직하다.
이때, 금속가드링 상호간에 이격된 거리가 상대적으로 안쪽에 위치하는 금속가드링의 모서리로부터 확장되는 공핍영역의 범위 내에 상대적으로 바깥쪽에 위치하는 다음 금속가드링이 위치하도록 형성하는 것이 바람직하며, 금속가드링의 모서리로부터 확장되는 공핍영역은 상기 전송층의 도핑농도에 의해서 결정된다.
금속가드링을 적어도 4개 이상 형성하는 것이 바람직하다.
애노드와 금속가드링 각각의 가장자리에서 집중되는 전계의 크기가 반도체 소재의 임계항복전계 이하가 되도록 상기 금속가드링을 형성하는 것이 바람직하다.
상기 금속가드링을 덮고 상기 애노드의 전극 패드 부분만 노출시키는 보호막을 형성하는 보호막 형성 단계를 더 포함할 수 있다.
상기 기판과 상기 전송층이 산화갈륨 재질인 것이 바람직하다.
본 발명의 또 다른 형태에 의한 전력반도체는 상기한 금속가드링을 구비한 쇼트키 장벽 다이오드를 포함하여 고전압 스위칭이 가능한 것을 특징으로 한다.
상술한 바와 같이 구성된 본 발명은, 전송층의 표면에 금속가드링을 형성함으로써, 애노드 모서리에 집중된 전계를 분산하여 항복전압 특성을 개선할 수 있는 효과가 있다.
또한, 금속가드링을 형성하기 때문에, 종래에 이온주입 공정으로 가드링을 형성하는 것에 비하여 공정비용이 크게 감소하는 효과가 있다.
나아가 종래에 이온주입 공정으로 가드링을 형성할 수 없었던 산화갈륨 재질 등에 대해서도 항복전압 특성이 개선된 쇼트키 장벽 다이오드를 제공할 수 있는 뛰어난 효과가 있다.
도 1은 본 발명의 실시예에 따른 수직형 쇼트키 장벽 다이오드의 구조를 도시한 단면도이다.
도 2는 금속가드링의 간격 변화에 따른 항복전압을 금속가드링이 없는 경우와 비교하여 도시한 그래프이다.
도 3과 도 4는 본 실시예와 비교예에 따른 쇼트키 장벽 다이오드에 대하여 항복전압이 인가된 조건에서 소자내부의 전계 및 포텐셜 분포를 도시한 도면이다.
도 5는 금속가드링의 개수 변화에 따른 전류-전압 특성과 항복전압을 도시한 그래프이다.
도 6과 도 7은 본 실시예와 비교예에 따른 쇼트키 장벽 다이오드에 대하여 항복전압이 인가된 조건에서 소자내부의 전계 및 포텐셜 분포를 금속가드링의 개수에 따라서 도시한 도면이다.
도 8은 금속가드링의 개수와 폭의 변화에 따른 항복전압을 도시한 그래프이다.
도 9는 금속가드링이 5개인 경우에 금속가드링의 폭 변화에 따른 항복전압을 도시한 그래프이다.
도 10은 항복전압이 인가된 조건에서 소자내부의 전계 및 포텐셜 분포를 금속가드링의 폭에 따라서 도시한 도면이다.
도 11은 본 발명의 실시예에 따른 쇼트키 장벽 다이오드와 비교예의 쇼트키 장벽 다이오드에 대한 정전류-전압 특성을 도시한 그래프이다.
도 12는 종래의 이온주입 방식의 가드링이 형성된 수직형 쇼트키 장벽 다이오드의 구조를 도시한 단면도이다.
첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.
그러나 본 발명의 실시형태는 여러 가지의 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로만 한정되는 것은 아니다. 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때 이는 "직접적으로 연결"되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함" 또는 "구비"한다고 할 때, 이는 특별이 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함하거나 구비할 수 있는 것을 의미 한다.
또한, "제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
도 1은 본 발명의 실시예에 따른 수직형 쇼트키 장벽 다이오드의 구조를 도시한 단면도이다.
본 실시예의 수직형 쇼트키 장벽 다이오드는 고농도층(100), 전송층(200), 캐소드(300), 애노드(400) 및 금속가드링(500)을 포함한다.
고농도층(100)과 전송층(200)은 모두 산화갈륨(Ga2O3) 재질이며, 도핑 농도가 1×1019cm-3이고 전산모사의 계산 시간을 줄이기 위하여 두께가 0.2㎛인 고농도 N형 기판을 고농도층(100)으로 하여, 기판 상부에 도핑 농도가 5×1016cm-3이고 두께가 5㎛인 저농도 N형 전송층(200)을 성장시켰다.
캐소드(300)는 고농도층(100)의 하면에 오믹 접촉된 전극이다.
애노드(400)는 전송층(200) 상면의 일부에 쇼트키 접촉된 전극이다.
이러한 고농도층(100), 전송층(200), 캐소드(300) 및 애노드(400)의 구조는 수직형 쇼트키 장벽 다이오드의 일반적인 구성이며, 재질과 도핑 농도 및 두께 등이 본 실시예의 형태로 제한되는 것이 아니다.
종래에는 이러한 수직형 쇼트키 장벽 다이오드의 항복 특성을 개선하기 위하여 전송층(200)의 상면에 이온을 주입하였으나, 본 발명은 전송층(200)의 상면에 애노드(400)와 소정간격 이격되어 접촉하지 않는 플로팅 상태의 금속가드링(500) 형성하는 점에서 특징이 있다.
금속가드링(500)은 애노드(400)의 주변을 둘러싸도록 하나 이상이 위치되며, 전송층(200)에 쇼트키 접촉이 되도록 형성된다.
금속가드링(500)의 표면을 덮는 보호막(600)으로는 절연체인 Al2O3를 적용하였다.
이하에서는 TCAD 시뮬레이션을 사용하여 금속가드링(500)의 다양한 형태에 따른 전계 및 포텐셜 분포를 분석함으로써 본 발명의 효과를 확인하도록 한다. 역전압을 인가하면서 누설전류의 급격한 증가가 발생하는 전압을 항복전압으로 정의하였다.
금속가드링(500)의 폭과 간격 및 개수를 변경하면서 상용 2차원 전산모사 소프트웨어인 TCAD를 사용하여 시뮬레이션을 수행하였고, 항복전압특성을 예측하기 위하여 사용한 충돌 이온화 계수(impact ionization coefficient) 모델은 다음과 같다.
Figure 112019043323133-pat00001
구조 변화에 따른 전류-전압 특성을 통하여 다이오드의 성능지표인 온저항과 항복전압 특성을 추출하였으며 인가된 전압에서 다이오드 내부의 전계 및 포텐셜 분포를 분석하였다.
그리고 시뮬레이션을 위한 산화갈륨의 물성은 다음의 표와 같다.
Figure 112019043323133-pat00002
실험 1. 금속가드링의 간격에 따른 항복전압 특성
금속가드링의 간격에 따른 특성을 확인하기 위하여, 금속가드링의 개수와 폭을 5개와 0.5㎛로 고정하고, 금속가드링 사이의 간격을 0.2㎛, 0.4㎛, 0.6㎛ 및 0.8㎛ 로 변경하면서 시뮬레이션을 수행하였다. 애노드에 가장 인접한 금속가드링과 애노드 사이의 간격도 금속가드링 사이의 간격과 동일하게 구성하였다.
도 2는 금속가드링의 간격 변화에 따른 항복전압을 금속가드링이 없는 경우와 비교하여 도시한 그래프이다.
금속가드링이 없을 경우 940 V의 항복전압을 갖는데 비하여, 5개의 금속 가드링을 형성한 경우에 항복전압이 개선되는 것을 확인할 수 있다. 특히 금속가드링 사이의 간격이 0.2㎛인 경우에 항복전압이 1480V으로 크게 개선되는 것을 확인할 수 있다.
도 3과 도 4는 본 실시예와 비교예에 따른 쇼트키 장벽 다이오드에 대하여 항복전압이 인가된 조건에서 소자내부의 전계 및 포텐셜 분포를 도시한 도면이다.
도 3에 도시된 것과 같이, 가드링이 없을 경우 애노드의 모서리에서 국부적으로 하나의 강한 전계가 집중되어 소자의 항복현상을 발생시키는 것을 확인할 수 있다.
도 4에 도시된 것과 같이, 금속가드링 구조를 도입할 경우, 전계 분산 효과가 발생하면서 항복전압이 개선되는 것으로 판단된다. 이때, 금속가드링 사이의 간격이 늘어나면서 전계 분산 효과가 감소되는 것으로 나타났고, 이는 금속가드링의 모서리로부터 확장되는 공핍영역의 범위 내에 그 다음 가드링이 위치하지 못하고 멀리 떨어져 있기 때문인 것으로 보인다. 따라서 시뮬레이션을 수행한 간격들 중에서는 금속가드링의 모서리로부터 확장되는 공핍영역의 범위 내에 그 다음 금속가드링이 위치하는 0.2㎛의 경우에 항복전압의 개선효과가 가장 뛰어난 것으로 나타났다.
한편, 금속가드링의 모서리로부터 확장되는 공핍영역의 범위는 전송층의 도핑농도에 영향을 받으며, 도핑농도가 낮을수록 공핍영역이 확장되기 때문에 금속가드링 사이에 필요한 이격거리는 더 멀어질 수 있다.
실험 2. 금속가드링의 개수에 따른 항복전압 특성
금속가드링의 개수에 따른 특성을 확인하기 위하여, 금속가드링의 간격과 폭을 0.2㎛와 0.5㎛로 고정하고, 금속가드링의 개수을 0개에서 6개까지 변경하면서 시뮬레이션을 수행하였다.
도 5는 금속가드링의 개수 변화에 따른 전류-전압 특성과 항복전압을 도시한 그래프이다.
도 6과 도 7은 본 실시예와 비교예에 따른 쇼트키 장벽 다이오드에 대하여 항복전압이 인가된 조건에서 소자내부의 전계 및 포텐셜 분포를 금속가드링의 개수에 따라서 도시한 도면이다.
금속가드링의 개수가 증가함에 따라 항복전압이 증가하며, 4개까지는 항복전압이 크게 증가하지만 그 이상부터 항복전압이 점차 포화되어 증가량이 감소하는 것으로 나타났다. 따라서 금속가드링의 간격과 폭이 0.2㎛와 0.5㎛인 경우, 적어도 4개 이상의 금속가드링을 형성하는 것이 바람직한 것을 확인할 수 있다.
실험 3. 금속가드링의 폭에 따른 항복전압 특성
금속가드링의 폭에 따른 특성을 확인하기 위하여, 금속가드링의 간격을 0.2㎛로 고정한 상태에서, 금속가드링의 개수는 0개에서 6개까지 변경하고 금속가드링의 폭을 0.5㎛, 1.0㎛, 1.5㎛ 및 2.0㎛ 로 변경하면서 시뮬레이션을 수행하였다.
도 8은 금속가드링의 개수와 폭의 변화에 따른 항복전압을 도시한 그래프이다.
도시된 것과 같이, 모든 금속가드링의 폭에 대해서 금속가드링의 개수가 4개 이상인 경우 항복전압이 포화되는 것을 확인할 수 있었다.
도 9는 금속가드링이 5개인 경우에 금속가드링의 폭 변화에 따른 항복전압을 도시한 그래프이다.
금속가드링의 간격이 0.2㎛인 경우, 금속가드링의 폭이 증가할수록 항복전압이 증가하여 금속가드링의 폭이 1.5㎛인 경우에 2000V를 나타내었으나, 금속가드링의 폭이 2.0㎛인 경우에는 오히려 항복전압이 감소하였다.
도 10은 항복전압이 인가된 조건에서 소자내부의 전계 및 포텐셜 분포를 금속가드링의 폭에 따라서 도시한 도면이다.
도 10에 도시된 것과 같이, 금속가드링이 애노드로부터 멀어질수록 최대 전계값이 감소되는 것을 알 수 있으며, 금속가드링의 폭이 너무 크면 애노드에서 가장 멀리 위치하는 금속가드링에서 전계가 충분히 높게 유지되지 않기 때문에, 항복전압의 저하를 가져온 것으로 판단된다.
따라서 금속가드링의 폭과 금속가드링 사이의 간격 및 금속가드링의 개수를 조절함에 있어서, 애노드 및 각 금속 가드링의 가장자리에서 집중되는 전계의 크기를 주어진 반도체 소재의 임계항복전계 이하로 유지하면서 균일하게 분포되도록 조절하는 것이 바람직하다.
도 11은 본 발명의 실시예에 따른 쇼트키 장벽 다이오드와 비교예의 쇼트키 장벽 다이오드에 대한 정전류-전압 특성을 도시한 그래프이다.
도시된 결과는 애노드의 면적만을 고려하여 추출된 결과이며, 비교예의 금속가드링이 형성되지 않은 쇼트키 장벽 다이오드의 특성과 본 실시예에 따라서 금속가드링이 형성된 쇼트키 장벽 다이오드의 특성이 거의 동일한 것으로 나타났다. 따라서 본 발명에서 추가된 금속가드링은 쇼트키 장벽 다이오드의 온저항 특성은 저하시키지 않고, 항복전압을 효과적으로 개선하는 것을 알 수 있다.
본 발명에 따른 쇼트키 장벽 다이오드는 애노드 주변에 하나 이상의 금속가드링을 형성한 점에 특징이 있고, 금속가드링을 형성하는 방법은 특별히 제한되지 않으며, 전송층에 쇼트키 접촉하도록 금속 패턴을 형성하는 방법이 다양하게 적용될 수 있다. 또한, 애노드를 형성하는 과정에서 금속가드링을 함께 형성하는 것도 가능하다.
이와 같이, 본 발명의 금속가드링은 그 형성방법이 이온주입공정보다 쉽고 저렴하며, 기존의 애노드 형성 공정에 포함시킬 수 있으면서도, 쇼트키 장벽 다이오드의 온저항 특성은 저하시키지 않고 항복전압을 개선할 수 있다.
따라서 종래에 이온주입에 의한 가드링을 적용하였던 쇼트키 장벽 다이오드에 적용할 수 있고, 이온주입에 의해서 가드링 형성하지 못하였던 재질의 쇼트키 장벽 다이오드에 적용할 수 있다.
특히, 신물질로 반도체 재료로 각광받고 있으나, 이온주입에 의한 가드링 형성이 불가능한 산화갈륨을 사용한 쇼트키 장벽 다이오드의 성능을 크게 향상시킬 수 있는 뛰어난 효과가 있다.
이상 본 발명을 바람직한 실시예를 통하여 설명하였는데, 상술한 실시예는 본 발명의 기술적 사상을 예시적으로 설명한 것에 불과하며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화가 가능함은 이 분야에서 통상의 지식을 가진 자라면 이해할 수 있을 것이다. 따라서 본 발명의 보호범위는 특정 실시예가 아니라 특허청구범위에 기재된 사항에 의해 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술적 사상도 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 고농도층 200: 전송층
300: 캐소드 400: 애노드
500: 금속가드링 600: 보호막
700: 가드링

Claims (20)

  1. 산화갈륨 재질에 제1 도펀트로 도핑된 고농도층;
    상기 고농도층 위에 형성되고, 산화갈륨 재질에 제1 도펀트로 도핑되되 상기 고농도층에 비하여 상대적으로 도핑농도가 낮은 전송층;
    상기 고농도층의 하면에 오믹 접촉된 금속 재질의 캐소드; 및
    상기 전송층의 상면 일부에 쇼트키 접촉하도록 형성된 금속 재질의 애노드를 포함하는 쇼트키 장벽 다이오드에 있어서,
    상기 전송층의 상면에 쇼트키 접촉된 금속 재질의 금속가드링이 하나 이상 형성되고,
    상기 금속가드링은 상기 애노드에 소정 거리 이격되어 접촉하지 않으며, 상기 애노드를 둘러싸도록 위치된 것이고,
    상기 금속가드링은 적어도 4개 이상이 서로 접촉하지 않도록 0.2 내지 0.8㎛의 간격으로 형성된 것을 특징으로 하는 항복전압 특성이 개선된 쇼트키 장벽 다이오드.
  2. 삭제
  3. 청구항 1에 있어서,
    복수의 금속가드링은 서로 소정 거리 이격되어 있으며,
    금속가드링 상호간에 이격된 거리가, 애노드에 가장 가까운 금속가드링과 애노드 사이의 간격과 동일한 것을 특징으로 하는 항복전압 특성이 개선된 쇼트키 장벽 다이오드.
  4. 청구항 3에 있어서,
    금속가드링 상호간에 이격된 거리가, 상대적으로 안쪽에 위치하는 금속가드링의 모서리로부터 확장되는 공핍영역의 범위 내에 상대적으로 바깥쪽에 위치하는 다음 금속가드링이 위치하는 것을 특징으로 하는 항복전압 특성이 개선된 쇼트키 장벽 다이오드.
  5. 청구항 4에 있어서,
    금속가드링의 모서리로부터 확장되는 공핍영역이 상기 전송층의 도핑농도에 의해서 결정되는 것을 특징으로 하는 항복전압 특성이 개선된 쇼트키 장벽 다이오드.
  6. 삭제
  7. 청구항 1에 있어서,
    애노드와 금속가드링 각각의 가장자리에서 집중되는 전계의 크기가 반도체 소재의 임계항복전계 이하인 것을 특징으로 하는 항복전압 특성이 개선된 쇼트키 장벽 다이오드.
  8. 청구항 1에 있어서,
    상기 금속가드링을 덮고 상기 애노드만 노출시키는 보호막이 형성된 것을 특징으로 하는 항복전압 특성이 개선된 쇼트키 장벽 다이오드.
  9. 삭제
  10. 청구항 1에 따른 쇼트키 장벽 다이오드의 제조방법에 있어서,
    제1 도펀트로 도핑된 기판을 준비하는 기판 준비 단계;
    상기 기판의 상부에 제1 도펀트로 도핑되고 상대적으로 도핑농도가 낮은 전송층을 성장시키는 전송층 성장 단계;
    상기 기판의 하면에 오믹 접촉된 금속 재질의 캐소드를 형성하는 캐소드 형성 단계; 및
    상기 전송층의 상면 일부에 쇼트키 접촉하도록 금속 재질의 애노드를 형성하는 애노드 형성 단계를 포함하는 쇼트키 장벽 다이오드의 제조방법에 있어서,
    상기 전송층의 상면에 쇼트키 접촉된 금속 재질의 금속가드링을 하나 이상 형성하는 금속가드링 형성 단계를 더 포함하며,
    상기 금속가드링 형성 단계는, 상기 애노드에 소정 거리 이격되어 접촉하지 않고, 상기 애노드를 둘러싸도록 금속가드링을 형성하는 것을 특징으로 하는 항복전압 특성이 개선된 쇼트키 장벽 다이오드의 제조방법.
  11. 청구항 10에 있어서,
    상기 금속가드링 형성 단계가 상기 애노드 형성 단계에서 함께 수행되는 것을 특징으로 하는 항복전압 특성이 개선된 쇼트키 장벽 다이오드의 제조방법.
  12. 청구항 10에 있어서,
    상기 금속가드링 형성 단계에서,
    서로 접촉하지 않는 복수의 금속가드링을 형성하는 것을 특징으로 하는 항복전압 특성이 개선된 쇼트키 장벽 다이오드의 제조방법.
  13. 청구항 12에 있어서,
    복수의 금속가드링이 서로 소정 거리 이격되도록 형성하며,
    금속가드링 상호간에 이격된 거리가, 애노드에 가장 가까운 금속가드링과 애노드 사이의 간격과 동일하게 형성하는 것을 특징으로 하는 항복전압 특성이 개선된 쇼트키 장벽 다이오드의 제조방법.
  14. 청구항 13에 있어서,
    금속가드링 상호간에 이격된 거리가, 상대적으로 안쪽에 위치하는 금속가드링의 모서리로부터 확장되는 공핍영역의 범위 내에 상대적으로 바깥쪽에 위치하는 다음 금속가드링이 위치하도록 형성하는 것을 특징으로 하는 항복전압 특성이 개선된 쇼트키 장벽 다이오드의 제조방법.
  15. 청구항 14에 있어서,
    금속가드링의 모서리로부터 확장되는 공핍영역은 상기 전송층의 도핑농도에 의해서 결정되는 것을 특징으로 하는 항복전압 특성이 개선된 쇼트키 장벽 다이오드의 제조방법.
  16. 삭제
  17. 청구항 12에 있어서,
    애노드와 금속가드링 각각의 가장자리에서 집중되는 전계의 크기가 반도체 소재의 임계항복전계 이하가 되도록 상기 금속가드링을 형성하는 것을 특징으로 하는 항복전압 특성이 개선된 쇼트키 장벽 다이오드의 제조방법.
  18. 청구항 10에 있어서,
    상기 금속가드링을 덮고 상기 애노드만 노출시키는 보호막을 형성하는 보호막 형성 단계를 더 포함하는 것을 특징으로 하는 항복전압 특성이 개선된 쇼트키 장벽 다이오드의 제조방법.
  19. 삭제
  20. 청구항 1, 청구항 3 내지 5, 청구항 7 및 청구항 8 중 어느 하나의 쇼트키 장벽 다이오드를 포함하여 고전압 스위칭이 가능한 전력반도체.
KR1020190049093A 2019-04-26 2019-04-26 항복전압 특성이 개선된 쇼트키 장벽 다이오드 및 그 제조방법 KR102183959B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190049093A KR102183959B1 (ko) 2019-04-26 2019-04-26 항복전압 특성이 개선된 쇼트키 장벽 다이오드 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190049093A KR102183959B1 (ko) 2019-04-26 2019-04-26 항복전압 특성이 개선된 쇼트키 장벽 다이오드 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20200125185A KR20200125185A (ko) 2020-11-04
KR102183959B1 true KR102183959B1 (ko) 2020-11-27

Family

ID=73571680

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190049093A KR102183959B1 (ko) 2019-04-26 2019-04-26 항복전압 특성이 개선된 쇼트키 장벽 다이오드 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR102183959B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018186246A (ja) * 2017-04-27 2018-11-22 国立研究開発法人情報通信研究機構 Ｇａ２Ｏ３系半導体素子
JP6455514B2 (ja) 2014-06-18 2019-01-23 富士電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090113964A (ko) 2008-04-29 2009-11-03 한국전기연구원 고전압 쇼트키장벽 다이오드의 제조방법
KR20160099239A (ko) * 2015-02-12 2016-08-22 서울반도체 주식회사 2deg 층을 구비하는 질화물계 다이오드 소자 및 이의 제조 방법
KR20160121719A (ko) * 2015-04-10 2016-10-20 가천대학교 산학협력단 전계완화형 플로팅 메탈링을 가진 sic쇼트키 다이오드 및 그 제조방법
KR101872069B1 (ko) 2015-05-22 2018-06-28 매그나칩 반도체 유한회사 플로팅 구조를 갖는 쇼트키 다이오드

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6455514B2 (ja) 2014-06-18 2019-01-23 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2018186246A (ja) * 2017-04-27 2018-11-22 国立研究開発法人情報通信研究機構 Ｇａ２Ｏ３系半導体素子

Also Published As

Publication number Publication date
KR20200125185A (ko) 2020-11-04

Similar Documents

Publication Publication Date Title
JP7182594B2 (ja) ゲート・トレンチと、埋め込まれた終端構造とを有するパワー半導体デバイス、及び、関連方法
US8653534B2 (en) Junction Barrier Schottky diodes with current surge capability
US20130140584A1 (en) Semiconductor device
JP5554042B2 (ja) ジャンクション・バリア・ショットキ・ダイオードに関する方法と、そのダイオードおよびその使用方法
US9337268B2 (en) SiC devices with high blocking voltage terminated by a negative bevel
JP5774205B2 (ja) 半導体装置
EP1905089B1 (en) Semiconductor device and a method for production thereof
US9761706B2 (en) SiC trench transistor and method for its manufacture
JP2004528728A5 (ko)
US10134920B2 (en) Silicon carbide semiconductor device
JP2023110082A (ja) 高電流能力を有するフィーダ設計
KR102100863B1 (ko) SiC MOSFET 전력 반도체 소자
JP6589278B2 (ja) 半導体素子および半導体素子の製造方法
KR102183959B1 (ko) 항복전압 특성이 개선된 쇼트키 장벽 다이오드 및 그 제조방법
CN110047931B (zh) 碳化硅平面垂直型场效应晶体管及其制作方法
US9484415B2 (en) Semiconductor device and method for manufacturing the same
KR102094769B1 (ko) 다중 에피 성장법으로 구현된 p 쉴드 구조의 전력 반도체 및 그 제조 방법
EP4036986A1 (en) Silicon carbide vertical conduction mosfet device and manufacturing process thereof
US20230030549A1 (en) Multi-Layer Hybrid Edge Termination for III-N Power Devices
US20230307529A1 (en) Support shield structures for trenched semiconductor devices
US20240097046A1 (en) Mps diode having a non-uniformly doped region and method for manufacturing the same
US9018685B2 (en) Semiconductor structure for an electronic interruptor power switch
CN117712140A (zh) 具有非均匀间隔的阱的mps二极管及其制造方法
KR20170080318A (ko) 탄화규소 에피 웨이퍼 및 이를 포함하는 반도체 소자
KR20120058216A (ko) 전력 반도체 소자

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant